JP2007158093A - 不揮発性半導体メモリデバイス及びその製造方法 - Google Patents
不揮発性半導体メモリデバイス及びその製造方法 Download PDFInfo
- Publication number
- JP2007158093A JP2007158093A JP2005352227A JP2005352227A JP2007158093A JP 2007158093 A JP2007158093 A JP 2007158093A JP 2005352227 A JP2005352227 A JP 2005352227A JP 2005352227 A JP2005352227 A JP 2005352227A JP 2007158093 A JP2007158093 A JP 2007158093A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- region
- charge storage
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000003860 storage Methods 0.000 claims abstract description 84
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 38
- 238000002347 injection Methods 0.000 claims description 29
- 239000007924 injection Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 11
- 230000005641 tunneling Effects 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 2
- 239000010408 film Substances 0.000 description 222
- 108091006146 Channels Proteins 0.000 description 37
- 239000010410 layer Substances 0.000 description 20
- 239000000758 substrate Substances 0.000 description 19
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 18
- 238000005468 ion implantation Methods 0.000 description 14
- 150000004767 nitrides Chemical class 0.000 description 12
- 238000009826 distribution Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 6
- 239000002784 hot electron Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000003949 trap density measurement Methods 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】書き換えを繰り返しても余計な電荷の残存および蓄積が生じにくい構造にして、保持特性を向上させる。
【解決手段】第１半導体領域のチャネル形成領域２Ａと、制御電極８との間に、第１絶縁膜４、電荷蓄積能力を有する電荷蓄積膜５、第２絶縁膜６を備える積層絶縁膜３が形成され、制御電極８が、チャネル形成領域２Ａの上方から、その両側に離間している第２半導体領域２１、第３半導体領域２２の少なくとも一方の上方に延在している。そして、制御電極８の延在部分と第２半導体領域２１又は第３半導体領域２２との間で、少なくとも電荷蓄積膜５が除去され、当該除去部分が電荷蓄積膜５より電荷蓄積能力が低い第３絶縁膜７により充填されている。
【選択図】図１
【解決手段】第１半導体領域のチャネル形成領域２Ａと、制御電極８との間に、第１絶縁膜４、電荷蓄積能力を有する電荷蓄積膜５、第２絶縁膜６を備える積層絶縁膜３が形成され、制御電極８が、チャネル形成領域２Ａの上方から、その両側に離間している第２半導体領域２１、第３半導体領域２２の少なくとも一方の上方に延在している。そして、制御電極８の延在部分と第２半導体領域２１又は第３半導体領域２２との間で、少なくとも電荷蓄積膜５が除去され、当該除去部分が電荷蓄積膜５より電荷蓄積能力が低い第３絶縁膜７により充填されている。
【選択図】図１
Description
本発明は、チャネル反転層が形成されるチャネル形成領域と制御電極との間に、第１絶縁膜、電荷蓄積能力を有する電荷蓄積膜及び第２絶縁膜を有する、いわゆるＭＯＮＯＳ型等の不揮発性半導体メモリデバイス及びその製造方法に関する。
絶縁膜中の電荷トラップに電荷を蓄積するトラップゲート型の不揮発性メモリデバイスとして、いわゆるＭＯＮＯＳメモリトランジスタが知られている。
通常、ＭＯＮＯＳメモリトランジスタは、Ｎチャネル型の場合、チャネル反転層（Ｎ型反転層）が形成される表面領域（チャネル形成領域）を含むＰ型半導体層（Ｐウェル）とゲート電極間の全域に、いわゆるＯＮＯ(Oxide-Nitride-Oxide)膜が形成されている。
通常、ＭＯＮＯＳメモリトランジスタは、Ｎチャネル型の場合、チャネル反転層（Ｎ型反転層）が形成される表面領域（チャネル形成領域）を含むＰ型半導体層（Ｐウェル）とゲート電極間の全域に、いわゆるＯＮＯ(Oxide-Nitride-Oxide)膜が形成されている。
その記憶の書き込み、消去方法には次の２つの方法（第１の方法及び第２の方法）がある。ここでは例として、Ｎチャネル型ＭＯＮＯＳメモリトランジスタのバイアス印加条件を示す。
第１の方法では、ゲート電極とチャネル形成領域との間に高電圧を加え、チャネル形成領域の全面から電荷をトンネル電流によってＯＮＯ膜中の特に窒化膜（電荷蓄積膜の一態様）に注入する。電子を注入する場合を書き込み、引き抜く場合を消去と定義するならば、書き込み時にはゲート電極に正バイアスを、消去時に負バイアスを印加する。
第２の方法では、ＭＯＮＯＳメモリトランジスタをＭＯＳ動作させる。ここで電子を注入する場合を書き込み、注入電子を電気的に相殺するホールを注入する場合を消去と定義する。書き込みでは、ソースを基準にドレインに正バイアス、ゲートに正バイアスを印加してチャネル反転層を形成し、その中を流れる電子をホット化してＯＮＯ膜中の電荷蓄積膜の局所であるドレイン近傍に電子注入を行なう（チャネルホットエレクトロン（ＣＨＥ）注入）。また消去では、ゲートに負バイアス、ドレインに正バイアスを印加し、ドレイン端で、例えばバンド間トンネリングに起因して発生したホット化したホール、すなわちホットホールを上記電子が既に注入されている電荷蓄積膜の局部（ドレイン近傍）に注入する。これにより、先に注入されている電子が電気的に中和され、記憶状態が消去される。
ただし第１の方法は、書き込みと消去に高い電圧が必要である。また第２の方法は、書き込みに要する電圧は低いが、書き込みには多くの電流が必要である。
第１の方法では、ゲート電極とチャネル形成領域との間に高電圧を加え、チャネル形成領域の全面から電荷をトンネル電流によってＯＮＯ膜中の特に窒化膜（電荷蓄積膜の一態様）に注入する。電子を注入する場合を書き込み、引き抜く場合を消去と定義するならば、書き込み時にはゲート電極に正バイアスを、消去時に負バイアスを印加する。
第２の方法では、ＭＯＮＯＳメモリトランジスタをＭＯＳ動作させる。ここで電子を注入する場合を書き込み、注入電子を電気的に相殺するホールを注入する場合を消去と定義する。書き込みでは、ソースを基準にドレインに正バイアス、ゲートに正バイアスを印加してチャネル反転層を形成し、その中を流れる電子をホット化してＯＮＯ膜中の電荷蓄積膜の局所であるドレイン近傍に電子注入を行なう（チャネルホットエレクトロン（ＣＨＥ）注入）。また消去では、ゲートに負バイアス、ドレインに正バイアスを印加し、ドレイン端で、例えばバンド間トンネリングに起因して発生したホット化したホール、すなわちホットホールを上記電子が既に注入されている電荷蓄積膜の局部（ドレイン近傍）に注入する。これにより、先に注入されている電子が電気的に中和され、記憶状態が消去される。
ただし第１の方法は、書き込みと消去に高い電圧が必要である。また第２の方法は、書き込みに要する電圧は低いが、書き込みには多くの電流が必要である。
上記第２の方法を用いて、書き込み（電子注入）と消去（ホール注入）を繰り返した場合、消去（ホール注入）回数が増加するにつれて保持特性が低下する（保持時間が短くなる）ことが分かっている。
この保持時間の低下に関し、消去（ホール注入）回数が増加するにつれて、電荷蓄積膜中に注入されながら、書き込み電子の注入位置とずれた場所に、実際の消去（電子との再結合）に用いられなかった残存ホールが蓄積し、これが時間と共に拡散することによって書き込み電子と再結合し、これが保持特性を低下させると考えられる。
この保持時間の低下に関し、消去（ホール注入）回数が増加するにつれて、電荷蓄積膜中に注入されながら、書き込み電子の注入位置とずれた場所に、実際の消去（電子との再結合）に用いられなかった残存ホールが蓄積し、これが時間と共に拡散することによって書き込み電子と再結合し、これが保持特性を低下させると考えられる。
この対策として、ＯＮＯ膜中、最下層の膜（ここでは電位障壁膜と称している）の局部を他の部分の組成と異なるようにした構造のＭＯＮＯＳメモリトランジスタが知られている（例えば特許文献１参照）。
特許文献１には、蓄積電荷の分布が拡がってしまうような電荷に対して、その電荷の分布を狭くする、あるいは、その電荷の注入量を制御することができるように、電位障壁膜の局部の組成、電位障壁絶縁膜内における上記局部の位置とサイズ（あるいは平面形状）を適切に設定することによって、その電荷が電荷蓄積層に注入される範囲をある程度限定し、分布の拡がりを抑制する技術が開示されている。
特開２００５−２７７０３２号公報
特許文献１には、蓄積電荷の分布が拡がってしまうような電荷に対して、その電荷の分布を狭くする、あるいは、その電荷の注入量を制御することができるように、電位障壁膜の局部の組成、電位障壁絶縁膜内における上記局部の位置とサイズ（あるいは平面形状）を適切に設定することによって、その電荷が電荷蓄積層に注入される範囲をある程度限定し、分布の拡がりを抑制する技術が開示されている。
ところが、電位障壁の制御では限界があり、更に有効な電荷（上記例ではホール）の残存防止構造が強く求められている。
本発明が解決しようとする課題は、書き換えを繰り返しても余計な電荷の残存および蓄積が生じにくい構造の不揮発性半導体メモリデバイスと、その製造方法を提供することである。
上記課題の解決を目的とした本発明者の解析の結果、ホールの注入位置は注入時間と共に、ドレイン寄りのゲート電極とドレイン領域のオーバーラップ領域から、閾値を決定する電子が注入された領域へと移動することが分かった。また、実際の消去（電子との再結合）に用いられなかった余計なホールは、ドレイン寄りの領域（ゲート・ドレイン・オーバーラップ領域）に残存していることが分かった。
本発明は、これらの知見に基づいてなされたものである。
本発明は、これらの知見に基づいてなされたものである。
本発明に係る不揮発性半導体メモリデバイスは、第１導電性を有する第１半導体領域と、前記第１半導体領域の表面部であり、第２導電性のチャネル反転層が形成されるチャネル形成領域と、前記チャネル形成領域に接し第２導電性を有する第２半導体領域と、前記第２半導体領域と隔離して前記チャネル形成領域に接し第２伝導性を有する第３半導体領域と、前記チャネル形成領域上に形成されている積層絶縁膜と、前記積層絶縁膜上に形成されている制御電極とを有し、前記積層絶縁膜が、チャネル形成領域側から順に、第１絶縁膜と、電荷蓄積能力を有する電荷蓄積膜と、第２絶縁膜とを備え、前記制御電極が前記第２半導体領域、前記第３半導体領域の少なくとも一方の上方に延在し、当該制御電極の延在部分と前記第２半導体領域又は前記第３半導体領域との間に存在する電荷蓄積膜が除去され、当該除去部分が前記電荷蓄積膜より電荷蓄積能力が低い第３絶縁膜により充填されている。
本発明では、好適に、前記第１〜第３半導体領域、前記積層絶縁膜および前記制御電極を備えるメモリセルが集積されたメモリセルアレイと、周辺回路とを有し、前記メモリセルアレイ内で選択される動作対象のメモリセルにおいて、前記第２半導体領域と前記第３半導体領域間をバイアスし、前記チャネル形成領域に反転層チャネルが形成されるように前記制御電極をバイアスし、前記第３絶縁膜が形成されている側の前記電荷蓄積膜の局部に第１極性電荷を注入する第１電荷注入動作と、前記第１極性電荷の保持電荷量を低減する際に、前記第３絶縁膜が形成されている側の前記第２半導体領域又は前記第３半導体領域と前記制御電極との間をバイアスし、前記第３絶縁膜が接する第２半導体領域又は第３半導体領域の表面部でバンド間トンネリングを起こし、当該バンド間トンネリングに起因して生じた第２極性電荷を、前記第１極性電荷を保持する前記電荷蓄積膜の局部に注入する第２電荷注入動作とを実行可能に前記周辺回路が構成されている。
本発明では、好適に、前記第１〜第３半導体領域、前記積層絶縁膜および前記制御電極を備えるメモリセルが集積されたメモリセルアレイと、周辺回路とを有し、前記メモリセルアレイ内で選択される動作対象のメモリセルにおいて、前記第２半導体領域と前記第３半導体領域間をバイアスし、前記チャネル形成領域に反転層チャネルが形成されるように前記制御電極をバイアスし、前記第３絶縁膜が形成されている側の前記電荷蓄積膜の局部に第１極性電荷を注入する第１電荷注入動作と、前記第１極性電荷の保持電荷量を低減する際に、前記第３絶縁膜が形成されている側の前記第２半導体領域又は前記第３半導体領域と前記制御電極との間をバイアスし、前記第３絶縁膜が接する第２半導体領域又は第３半導体領域の表面部でバンド間トンネリングを起こし、当該バンド間トンネリングに起因して生じた第２極性電荷を、前記第１極性電荷を保持する前記電荷蓄積膜の局部に注入する第２電荷注入動作とを実行可能に前記周辺回路が構成されている。
この不揮発性半導体メモリデバイスによれば、第２半導体領域と第３半導体領域の少なくとも一方が、制御電極と、パターン上（すなわち上面視）で重ねられている。そして、その制御電極と第２半導体領域又は第３半導体領域とが重なる部分（以下、オーバーラップ領域という）で絶縁膜構造が、チャネル形成領域上の積層絶縁膜構造と異なっている。具体的には、チャネル形成領域上の積層絶縁膜が、チャネル形成領域側から順に、第１絶縁膜、電荷蓄積膜及び第２絶縁膜で３層構造となっているのに対し、上記オーバーラップ領域の絶縁膜では、少なくとも電荷蓄積膜部分が除去され、その除去部分が、電荷蓄積膜より電荷蓄積能力が低い第３絶縁膜により充填されている。
このため、前記周辺回路が実行する第１電荷注入動作時及び第２電荷注入動作時に、当該オーバーラップ領域に電荷が注入されても蓄積されない、或いは、極めて蓄積しにくい。従って、この部分に電荷が残存することが殆どない。特に第２電荷注入動作時に第２極性電荷がオーバーラップ領域に注入されても直ぐに消失することから、この領域に第２極性電荷が残存しにくい。
このため、前記周辺回路が実行する第１電荷注入動作時及び第２電荷注入動作時に、当該オーバーラップ領域に電荷が注入されても蓄積されない、或いは、極めて蓄積しにくい。従って、この部分に電荷が残存することが殆どない。特に第２電荷注入動作時に第２極性電荷がオーバーラップ領域に注入されても直ぐに消失することから、この領域に第２極性電荷が残存しにくい。
本発明に係る不揮発性半導体メモリデバイスの製造方法では、電荷蓄積膜の後退ステップと、第３絶縁膜の充填ステップが必要となるが、その程度のステップ数の増加で、上記構造の不揮発性半導体メモリデバイスが形成される。
本発明によれば、書き換えを繰り返しても余計な電荷の残存および蓄積が生じにくい構造の不揮発性半導体メモリデバイスと、その製造方法を提供することが可能となる。
前述したように本発明は、（１）既に注入された第１極性電荷と逆極性の電荷（第２極性電荷）を注入する際に、第２極性電荷の注入位置が注入時間と共に、制御電極とドレイン領域のオーバーラップ領域から、閾値を決定する第１極性電荷が注入された領域へと移動すること、及び、（２）第１極性電荷との再結合に用いられなかった余計な第２極性電荷は、制御電極とドレイン・オーバーラップ領域に残存すること、という２つの知見に基づいてなされたものである。
従って、保持特性を改善するためには、制御電極とドレイン領域とのオーバーラップ領域に第２極性電荷が残存しないようにすることが必要である。本実施形態は、この意図を達成するための構造とその製造方法を提供するものである。
従って、保持特性を改善するためには、制御電極とドレイン領域とのオーバーラップ領域に第２極性電荷が残存しないようにすることが必要である。本実施形態は、この意図を達成するための構造とその製造方法を提供するものである。
図１（Ａ）に、本発明が適用されている不揮発性メモリトランジスタの構造を示す。
ここでは、例としてＮチャネル型ＭＯＮＯＳメモリトランジスタの構造を示す。言い換えると、本実施形態では制御電極（ゲート電極）とチャネル形成領域との間の積層絶縁膜としてＯＮＯ膜を有する。ただし、本発明における積層絶縁膜は、第１絶縁膜と電荷蓄積能力を有する電荷蓄積膜(charge storage film)と第２絶縁膜から形成されていればよく、第１及び第２絶縁膜が酸化膜であり、電荷蓄積膜が窒化膜である必要はかならずしもない。例えば電荷蓄積膜は内部に導電性微粒子を埋め込んだ酸化膜等であってもよい。
また、以下の説明ではＮチャネル型について述べるが、Ｐチャネル型の場合は、不純物の導電型と動作時のソースとドレインの電位関係を逆にすることで、以下の説明を類推適用できる。
ここでは、例としてＮチャネル型ＭＯＮＯＳメモリトランジスタの構造を示す。言い換えると、本実施形態では制御電極（ゲート電極）とチャネル形成領域との間の積層絶縁膜としてＯＮＯ膜を有する。ただし、本発明における積層絶縁膜は、第１絶縁膜と電荷蓄積能力を有する電荷蓄積膜(charge storage film)と第２絶縁膜から形成されていればよく、第１及び第２絶縁膜が酸化膜であり、電荷蓄積膜が窒化膜である必要はかならずしもない。例えば電荷蓄積膜は内部に導電性微粒子を埋め込んだ酸化膜等であってもよい。
また、以下の説明ではＮチャネル型について述べるが、Ｐチャネル型の場合は、不純物の導電型と動作時のソースとドレインの電位関係を逆にすることで、以下の説明を類推適用できる。
図１（Ａ）に例示するＭＯＮＯＳメモリトランジスタ１は、第１導電性を有する第１半導体領域としての、Ｐ型の半導体基板２に形成されている。ここで、「半導体基板」は、Ｐ型単結晶シリコンなどの半導体基板のほかに、半導体基板に形成されているＰ型ウェル、あるいは、半導体または他材料の基板の主面に絶縁層を介して形成されている、いわゆるＳＯＩ構造のＰ型半導体層、さらには、基板上の積層構造に形成されている薄膜トランジスタのＰ型半導体材料層などであってもよい。
特に図示しないが、ＭＯＮＯＳメモリトランジスタ１は、これをマトリックス状等に多数配置してなるメモリセルアレイを構成している。ＭＯＮＯＳメモリトランジスタ１は、行方向または列方向の共通線、例えばビット線やソース線によって接続または結合され、これらの共通線を介してバイアス電圧が印加可能になっている。また、各共通線に所定の電圧を供給してメモリセルアレイを動作させる周辺回路がメモリセルアレイの周囲に設けられている。後述するように、この周辺回路の設定バイアス、バイアス印加のための共通線切り替え制御に応じて、例えば書き込みがホットエレクトロン注入、消去がバンド間トンネリング起因のホットホール注入で実現可能となっている。
特に図示しないが、ＭＯＮＯＳメモリトランジスタ１は、これをマトリックス状等に多数配置してなるメモリセルアレイを構成している。ＭＯＮＯＳメモリトランジスタ１は、行方向または列方向の共通線、例えばビット線やソース線によって接続または結合され、これらの共通線を介してバイアス電圧が印加可能になっている。また、各共通線に所定の電圧を供給してメモリセルアレイを動作させる周辺回路がメモリセルアレイの周囲に設けられている。後述するように、この周辺回路の設定バイアス、バイアス印加のための共通線切り替え制御に応じて、例えば書き込みがホットエレクトロン注入、消去がバンド間トンネリング起因のホットホール注入で実現可能となっている。
半導体基板２に、第２導電性を有する第２及び第３半導体領域としての２つのＮ型半導体領域、すなわちドレイン領域２１とソース領域２２とが形成されている。ドレイン領域２１とソース領域２２は、ソースとドレインの機能を入れ替えることもでき、その場合、「ソース・ドレイン領域」と称される。つまり、電荷注入はドレイン近傍に対して行われるが、本実施形態ではソースとドレインの機能を入れ替えて２ビット記憶も可能である。以下の説明は簡略化のため、ドレイン領域２１、ソース領域２２という機能固定の場合を例示する。
ドレイン領域２１とソース領域２２との間の半導体基板２の表面部分（図１の破線部分）は「チャネル形成領域」と称される。チャネル形成領域２Ａは、本例では動作時にＮ型のチャネル反転層が形成される領域である。
ドレイン領域２１とソース領域２２との間の半導体基板２の表面部分（図１の破線部分）は「チャネル形成領域」と称される。チャネル形成領域２Ａは、本例では動作時にＮ型のチャネル反転層が形成される領域である。
半導体基板２上に複数の絶縁膜等からなる積層絶縁膜３が形成され、その上にゲート電極８が形成されている。
ゲート電極８は、不純物を添加したドープド・ポリシリコンの単層構造、または、ドープド・ポリシリコンと高融点金属合金（シリサイド）層の２層構造となっている。ゲート電極８はチャネル形成領域２Ａの上方を中心として位置するが、ドレイン領域２１の上方にも延在し、ゲート電極８とドレイン領域２１は端部同士が重なっている。ゲート電極８が重なるドレイン領域端部上の積層絶縁膜３の部分を「オーバーラップ領域」と称する。積層絶縁膜３は、オーバーラップ領域３Ａと、隣接する領域（電荷蓄積領域）３Ｂとで膜構造が異なる。
ゲート電極８は、不純物を添加したドープド・ポリシリコンの単層構造、または、ドープド・ポリシリコンと高融点金属合金（シリサイド）層の２層構造となっている。ゲート電極８はチャネル形成領域２Ａの上方を中心として位置するが、ドレイン領域２１の上方にも延在し、ゲート電極８とドレイン領域２１は端部同士が重なっている。ゲート電極８が重なるドレイン領域端部上の積層絶縁膜３の部分を「オーバーラップ領域」と称する。積層絶縁膜３は、オーバーラップ領域３Ａと、隣接する領域（電荷蓄積領域）３Ｂとで膜構造が異なる。
図１（Ｂ）〜図１（Ｄ）に、オーバーラップ領域３Ａの構造例を示す。
図１（Ｂ）〜図１（Ｄ）の何れの構造例においても、電荷蓄積領域３Ｂが下層から順に、第１絶縁膜４、電荷蓄積膜５、第２絶縁膜６から形成されている。
図１（Ｂ）に示す第１構造例では、オーバーラップ領域３Ａに第２絶縁膜６および第１絶縁膜４が延在し、オーバーラップ領域３Ａの第２絶縁膜部分と第１絶縁膜部分との間に、電荷蓄積膜５とほぼ同じ膜厚の第３絶縁膜７が形成されている。
図１（Ｃ）に示す第２構造例では、オーバーラップ領域３Ａに第１絶縁膜４が延在し、その上に電荷蓄積膜５および第２絶縁膜６の合計の膜厚とほぼ同じ膜厚の第３絶縁膜７が形成されている。
図１（Ｄ）に示す第３構造例では、ドレイン領域２１上に、第１絶縁膜４、電荷蓄積膜５および第２絶縁膜６の合計の膜厚とほぼ同じ膜厚の第３絶縁膜７が形成されている。
図１（Ｂ）〜図１（Ｄ）の何れの構造例においても、電荷蓄積領域３Ｂが下層から順に、第１絶縁膜４、電荷蓄積膜５、第２絶縁膜６から形成されている。
図１（Ｂ）に示す第１構造例では、オーバーラップ領域３Ａに第２絶縁膜６および第１絶縁膜４が延在し、オーバーラップ領域３Ａの第２絶縁膜部分と第１絶縁膜部分との間に、電荷蓄積膜５とほぼ同じ膜厚の第３絶縁膜７が形成されている。
図１（Ｃ）に示す第２構造例では、オーバーラップ領域３Ａに第１絶縁膜４が延在し、その上に電荷蓄積膜５および第２絶縁膜６の合計の膜厚とほぼ同じ膜厚の第３絶縁膜７が形成されている。
図１（Ｄ）に示す第３構造例では、ドレイン領域２１上に、第１絶縁膜４、電荷蓄積膜５および第２絶縁膜６の合計の膜厚とほぼ同じ膜厚の第３絶縁膜７が形成されている。
第１絶縁膜４および第２絶縁膜６はＳｉＯ２膜、ＳｉＯＮ膜、ＳｉＯ２膜とＳｉＯＮ膜の積層膜等から形成できる。
電荷蓄積膜５は第１絶縁膜４および第２絶縁膜６より電荷トラップ密度が高い材料の絶縁膜であり、例えばＳｉＮ膜からなる。なお、電荷蓄積膜５を、ＳｉＯ２膜より電荷トラップ密度が高い金属酸化膜から形成してもよい。
第３絶縁膜７は、電荷蓄積膜５より電荷トラップ密度が低い材料の絶縁膜であり、例えばＳｉＯ２膜等からなる。
なお、第１絶縁膜４を、オーバーラップ領域３Ａと電荷蓄積領域３Ｂで電位障壁の高さが異なる絶縁材料から形成してもよい。
電荷蓄積膜５は第１絶縁膜４および第２絶縁膜６より電荷トラップ密度が高い材料の絶縁膜であり、例えばＳｉＮ膜からなる。なお、電荷蓄積膜５を、ＳｉＯ２膜より電荷トラップ密度が高い金属酸化膜から形成してもよい。
第３絶縁膜７は、電荷蓄積膜５より電荷トラップ密度が低い材料の絶縁膜であり、例えばＳｉＯ２膜等からなる。
なお、第１絶縁膜４を、オーバーラップ領域３Ａと電荷蓄積領域３Ｂで電位障壁の高さが異なる絶縁材料から形成してもよい。
図２に比較例として、本発明が適用されていない一般的なＭＯＮＯＳメモリトランジスタの断面図を示す。
図２に示す構造では、ゲート電極８とドレイン領域２１とのオーバーラップ領域３Ａに電荷蓄積膜５が存在している。従って、積層絶縁膜のオーバーラップ領域３Ａと電荷蓄積領域３Ｂとでは電荷蓄積能力差がない。
これに対し図１（Ｂ）〜図１（Ｄ）に示す構造では、主として電荷蓄積が可能な領域から、オーバーラップ領域３Ａが除外され、オーバーラップ領域３Ａに電荷が注入されても殆ど蓄積できない。
図２に示す構造では、ゲート電極８とドレイン領域２１とのオーバーラップ領域３Ａに電荷蓄積膜５が存在している。従って、積層絶縁膜のオーバーラップ領域３Ａと電荷蓄積領域３Ｂとでは電荷蓄積能力差がない。
これに対し図１（Ｂ）〜図１（Ｄ）に示す構造では、主として電荷蓄積が可能な領域から、オーバーラップ領域３Ａが除外され、オーバーラップ領域３Ａに電荷が注入されても殆ど蓄積できない。
次に、図１に示す構造のＭＯＮＯＳメモリトランジスタ１の製造方法を説明する。ここでは図１（Ｂ）に示す構造の製造方法について述べる。また、以下の膜厚や製造条件は一例であり、これに限定されない。
図３（Ａ）〜図１２（Ｂ）は、製造時の断面図である。
図３（Ａ）〜図１２（Ｂ）は、製造時の断面図である。
図３（Ａ）〜図４（Ｂ）に対応する工程において、素子間分離をＬＯＣＯＳ(Local Oxidation of Silicon)法により行なう。なお、ＬＯＣＯＳ法以外の製法としては、例えばＳＴＩ(Shallow Trench Isolation)法の採用も可能である。
用意した半導体基板２を洗浄した後（図３（Ａ））、基板表面を熱酸化することによって５[nm]のパッド酸化膜１０を形成する。続いてパッドの歪みを抑制する役割を持つ４８[nm]のポリシリコン膜１１をＣＶＤ法により堆積し、その表面を熱酸化することによって８[nm]の酸化膜１２を形成する。その後、１００[nm]の窒化膜１３からなる酸化保護膜をＣＶＤ法により堆積する。この窒化膜１３上に、素子分離部分で開口するレジストＲ１を形成する（図３（Ｂ））。
レジストＲ１の開口部に露出する部分の窒化膜１３、酸化膜１２、ポリシリコン膜１１およびパッド酸化膜１０をエッチングにより順次除去する（図３（Ｃ））。
レジストＲ１を除去後、窒化膜１３を酸化保護膜として、露出した半導体基板２を酸化し４００[nm]のＬＯＣＯＳ１４を形成する（図４（Ａ））。
不要となったパッド酸化膜１０、ポリシリコン膜１１、酸化膜１２及び窒化膜１３をエッチングにより除去する（図４（Ｂ））。
レジストＲ１の開口部に露出する部分の窒化膜１３、酸化膜１２、ポリシリコン膜１１およびパッド酸化膜１０をエッチングにより順次除去する（図３（Ｃ））。
レジストＲ１を除去後、窒化膜１３を酸化保護膜として、露出した半導体基板２を酸化し４００[nm]のＬＯＣＯＳ１４を形成する（図４（Ａ））。
不要となったパッド酸化膜１０、ポリシリコン膜１１、酸化膜１２及び窒化膜１３をエッチングにより除去する（図４（Ｂ））。
図５（Ａ）〜図５（Ｃ）に対応する工程において、半導体基板２にウェルＷを形成する。
前述した方法で素子分離絶縁層（ＬＯＣＯＳ１４）を形成した半導体基板２の表面を洗浄後に、熱酸化により３０[nm]のイオン注入保護膜（スルー膜）１５を形成する（図５（Ａ））。
前述した方法で素子分離絶縁層（ＬＯＣＯＳ１４）を形成した半導体基板２の表面を洗浄後に、熱酸化により３０[nm]のイオン注入保護膜（スルー膜）１５を形成する（図５（Ａ））。
次にウェル形成を行なうが、ＰウェルとＮウェルの形成では、不純物とイオン注入条件が異なるのみで、ほぼ同様な工程となる。ここでは一例として、Ｐウェル形成時を示す。
Ｐウェルを形成しない部分を保護するレジストＲ２をスルー膜１５上に形成し、これをマスクとしてスルー膜１５を通したＰ型不純物（ボロン）のイオン注入を行ない、ウェルＷを形成する（図５（Ｂ））。ここでのイオン注入条件は、エネルギーが１００[KeV]、ドーズが４×１０１２[cm２]である。
ウェルＷを形成した後、レジストＲ２を除去する（図５（Ｃ））。
なお、ウェルＷは図１（Ａ）の半導体基板２に対応する。この場合のウェルを、以下、参照符号“Ｗ（２）”を用いて表す。
Ｐウェルを形成しない部分を保護するレジストＲ２をスルー膜１５上に形成し、これをマスクとしてスルー膜１５を通したＰ型不純物（ボロン）のイオン注入を行ない、ウェルＷを形成する（図５（Ｂ））。ここでのイオン注入条件は、エネルギーが１００[KeV]、ドーズが４×１０１２[cm２]である。
ウェルＷを形成した後、レジストＲ２を除去する（図５（Ｃ））。
なお、ウェルＷは図１（Ａ）の半導体基板２に対応する。この場合のウェルを、以下、参照符号“Ｗ（２）”を用いて表す。
図６（Ａ）に対応する工程において、チャネル不純物の導入を行う。
レジストＲ３を形成後に、これをマスクとするイオン注入でチャネル不純物を導入し、閾値電圧の調整を行なう。これによりウェルＷ（２）内の表面部にチャネル形成領域２Ａ（図１（Ａ））の濃度がおおよそ決められる。このときのイオン注入は２回行ない、その条件は、１回目のイオン注入はエネルギーが１５[KeV]、ドーズが２×１０１１[cm２]、２回目のイオン注入の条件はエネルギーが６０[KeV]、ドーズが１×１０１２[cm２]である。
なお、図６（Ａ）の工程は、図５（Ｃ）のスルー膜１５を残存させた状態で行ってもよい。
レジストＲ３を形成後に、これをマスクとするイオン注入でチャネル不純物を導入し、閾値電圧の調整を行なう。これによりウェルＷ（２）内の表面部にチャネル形成領域２Ａ（図１（Ａ））の濃度がおおよそ決められる。このときのイオン注入は２回行ない、その条件は、１回目のイオン注入はエネルギーが１５[KeV]、ドーズが２×１０１１[cm２]、２回目のイオン注入の条件はエネルギーが６０[KeV]、ドーズが１×１０１２[cm２]である。
なお、図６（Ａ）の工程は、図５（Ｃ）のスルー膜１５を残存させた状態で行ってもよい。
図６（Ｂ）に対応する工程において、レジストＲ３（及びスルー膜１５）を除去し洗浄を行なった後、積層絶縁膜３としてＯＮＯ膜を形成する。
ＯＮＯ膜の形成では、基板表面を熱酸化して８[nm]の第１絶縁膜（ＳｉＯ２）膜４を形成し、その上に８[nm]の電荷蓄積膜（ＳｉＮ膜）５をＣＶＤ法により堆積する。そして、ＣＶＤ法により酸化膜を堆積するか、あるいは電荷蓄積膜５の表面部分を熱酸化することによって、５[nm]の第２絶縁膜（ＳｉＯ２）膜６を形成する。熱酸化の場合、電荷蓄積膜５は前もって厚めに（例えば１１[nm]）堆積しておき、その後、表面を熱酸化することによって、最終的には、８[nm]の電荷蓄積膜５及び５[nm]の第２絶縁膜６が形成される。
ＯＮＯ膜の形成では、基板表面を熱酸化して８[nm]の第１絶縁膜（ＳｉＯ２）膜４を形成し、その上に８[nm]の電荷蓄積膜（ＳｉＮ膜）５をＣＶＤ法により堆積する。そして、ＣＶＤ法により酸化膜を堆積するか、あるいは電荷蓄積膜５の表面部分を熱酸化することによって、５[nm]の第２絶縁膜（ＳｉＯ２）膜６を形成する。熱酸化の場合、電荷蓄積膜５は前もって厚めに（例えば１１[nm]）堆積しておき、その後、表面を熱酸化することによって、最終的には、８[nm]の電荷蓄積膜５及び５[nm]の第２絶縁膜６が形成される。
図７（Ａ）〜図８に対応する工程において、ゲート電極を形成する。
上記方法で形成したＯＮＯ膜（積層絶縁膜３）上に、７０[nm]のポリシリコン８ＡをＣＶＤ法により堆積し、リンをドープする。特に図示しないが、リンのドープは、ＣＶＤ法での堆積時に行なうか、あるいはノンドープのポリシリコンを堆積した後、イオン注入によって行なう。続いて、タングステンシリコン膜８Ｂを７０[nm]堆積し、さらに酸化膜１６を１５０[nm]堆積する。この上に、ゲートパターンのレジストＲ４を形成する（図７（Ａ））。
レジストＲ４をマスクとして酸化膜１６のみをエッチングし（図７（Ｂ））、レジストＲ４を除去する。
残った酸化膜１６をマスクとするエッチングによって、タングステンシリコン膜８Ｂとドープド・ポリシリコン膜８ＡとＯＮＯ膜を順次、エッチング除去する。ただし、ＯＮＯ膜のエッチングは、上層の酸化膜（第２絶縁膜６）又は中間の電荷蓄積膜５までとし、少なくとも下層の第１絶縁膜４はエッチングせずに残す（図８）。図８では、第２絶縁膜６および電荷蓄積膜５を除去する場合を示す。
上記方法で形成したＯＮＯ膜（積層絶縁膜３）上に、７０[nm]のポリシリコン８ＡをＣＶＤ法により堆積し、リンをドープする。特に図示しないが、リンのドープは、ＣＶＤ法での堆積時に行なうか、あるいはノンドープのポリシリコンを堆積した後、イオン注入によって行なう。続いて、タングステンシリコン膜８Ｂを７０[nm]堆積し、さらに酸化膜１６を１５０[nm]堆積する。この上に、ゲートパターンのレジストＲ４を形成する（図７（Ａ））。
レジストＲ４をマスクとして酸化膜１６のみをエッチングし（図７（Ｂ））、レジストＲ４を除去する。
残った酸化膜１６をマスクとするエッチングによって、タングステンシリコン膜８Ｂとドープド・ポリシリコン膜８ＡとＯＮＯ膜を順次、エッチング除去する。ただし、ＯＮＯ膜のエッチングは、上層の酸化膜（第２絶縁膜６）又は中間の電荷蓄積膜５までとし、少なくとも下層の第１絶縁膜４はエッチングせずに残す（図８）。図８では、第２絶縁膜６および電荷蓄積膜５を除去する場合を示す。
図９（Ａ）〜図１０に対応する工程において、ＯＮＯ膜の電荷蓄積膜５である窒化膜の一部を除去する。
既に露出しているタングステンシリコン膜８Ｂとドープド・ポリシリコン膜８Ａの側面をエッチングから保護するため弱く酸化し、側面に薄い酸化膜１７を形成する（図９（Ａ））。その後、ゲート電極８（タングステンシリコン膜８Ｂとドープド・ポリシリコン膜８Ａ）と、ウェルＷ（２）との間に存在するＯＮＯ膜の、少なくともドレイン領域２１（図１（Ａ）参照）となる部分の上に存在する窒化膜（電荷蓄積膜５）のみをウェットあるいはドライの等方性エッチングによって除去する（図９（Ｂ））。その際、ソース領域２２となる領域上の電荷蓄積膜５も同時に除去される。窒化膜（電荷蓄積膜５）が除去された部分に酸化膜を充填するため、ＣＶＤ法を用いて、ＯＮＯ膜の窒化膜（電荷蓄積膜５）と同じ膜厚程度（８[nm]）、第３絶縁膜７としてＳｉＯ２膜を堆積する（図１０）。この堆積では充填性を良くするためのＣＶＤ条件を用いる。
既に露出しているタングステンシリコン膜８Ｂとドープド・ポリシリコン膜８Ａの側面をエッチングから保護するため弱く酸化し、側面に薄い酸化膜１７を形成する（図９（Ａ））。その後、ゲート電極８（タングステンシリコン膜８Ｂとドープド・ポリシリコン膜８Ａ）と、ウェルＷ（２）との間に存在するＯＮＯ膜の、少なくともドレイン領域２１（図１（Ａ）参照）となる部分の上に存在する窒化膜（電荷蓄積膜５）のみをウェットあるいはドライの等方性エッチングによって除去する（図９（Ｂ））。その際、ソース領域２２となる領域上の電荷蓄積膜５も同時に除去される。窒化膜（電荷蓄積膜５）が除去された部分に酸化膜を充填するため、ＣＶＤ法を用いて、ＯＮＯ膜の窒化膜（電荷蓄積膜５）と同じ膜厚程度（８[nm]）、第３絶縁膜７としてＳｉＯ２膜を堆積する（図１０）。この堆積では充填性を良くするためのＣＶＤ条件を用いる。
図１１（Ａ）〜図１２（Ｂ）に対応する工程において、ドレイン領域２１およびソース領域２２を形成する。
酸化膜１８Ａを１００[nm]堆積する（図１１（Ａ））。酸化膜１８Ａをエッチングして、サイドウォール・スペーサ１８を形成する（図１１（Ｂ））。
サイドウォール・スペーサ１８をマスクとしてＮ型不純物（例えば砒素）をイオン注入する（図１２（Ａ））。イオン注入条件は、エネルギーが５０[KeV]、ドーズが５×１０１５[cm２]である。これによって、やや深い接合となるドレイン領域２１のコンタクト領域２１Ａ及びソース領域２２のコンタクト領域２２Ａを形成する。その後、サイドウォール・スペーサ１８を除去し、洗浄した後、導入不純物の活性化アニール（不活性ガス中での熱処理）を行なう。アニール条件は、例えば１０００℃、１０秒である。
次に、特に図示しないが、イオン注入を行わない部分に保護膜としてレジストを形成した後、これをマスクとして、Ｎ型不純物（例えば砒素）を斜めにイオン注入する（図１２（Ｂ））。イオン注入条件は、エネルギーが７０[KeV]、ドーズが５×１０１３[cm２]、角度が７度である。これによって、コンタクト領域２１Ａ,２２Ａとチャネル形成領域２Ａとの電気的接続部となる、浅いエクステンション領域２１Ｂ,２２Ｂが形成される。
以上より、コンタクト領域２１Ａとエクステンション領域２１Ｂとからなるドレイン領域２１が形成され、これと同時に、コンタクト領域２２Ａとエクステンション領域２２Ｂとからなるソース領域２２が形成される。
酸化膜１８Ａを１００[nm]堆積する（図１１（Ａ））。酸化膜１８Ａをエッチングして、サイドウォール・スペーサ１８を形成する（図１１（Ｂ））。
サイドウォール・スペーサ１８をマスクとしてＮ型不純物（例えば砒素）をイオン注入する（図１２（Ａ））。イオン注入条件は、エネルギーが５０[KeV]、ドーズが５×１０１５[cm２]である。これによって、やや深い接合となるドレイン領域２１のコンタクト領域２１Ａ及びソース領域２２のコンタクト領域２２Ａを形成する。その後、サイドウォール・スペーサ１８を除去し、洗浄した後、導入不純物の活性化アニール（不活性ガス中での熱処理）を行なう。アニール条件は、例えば１０００℃、１０秒である。
次に、特に図示しないが、イオン注入を行わない部分に保護膜としてレジストを形成した後、これをマスクとして、Ｎ型不純物（例えば砒素）を斜めにイオン注入する（図１２（Ｂ））。イオン注入条件は、エネルギーが７０[KeV]、ドーズが５×１０１３[cm２]、角度が７度である。これによって、コンタクト領域２１Ａ,２２Ａとチャネル形成領域２Ａとの電気的接続部となる、浅いエクステンション領域２１Ｂ,２２Ｂが形成される。
以上より、コンタクト領域２１Ａとエクステンション領域２１Ｂとからなるドレイン領域２１が形成され、これと同時に、コンタクト領域２２Ａとエクステンション領域２２Ｂとからなるソース領域２２が形成される。
その後、特に図示しないが、保護膜としたレジストを除去し、洗浄した後、導入不純物の活性化アニール（不活性ガス中での熱処理）を行なう。アニール条件は、例えば９５０℃、１０秒である。
その後は、層間絶縁膜の堆積、コンタクトおよび電極の形成を経て、図１に示すＮチャネル型のＭＯＮＯＳメモリトランジスタ１が完成する。
その後は、層間絶縁膜の堆積、コンタクトおよび電極の形成を経て、図１に示すＮチャネル型のＭＯＮＯＳメモリトランジスタ１が完成する。
なお、図１０の状態で角度が浅い斜めイオン注入を行い、先にドレイン領域２１のエクステンション領域２１Ｂと、ソース領域２２のエクステンション領域２２Ｂとを形成してもよい。
上記製造方法によれば、主に、薄い酸化膜１７の形成工程、電荷蓄積膜５の等方性エッチング工程及び第３絶縁膜７の堆積工程の追加と、斜めイオン注入によって、図１（Ｂ）の構造にすることができる。なお、図１（Ｃ）の構造にするには、第１絶縁膜４と第２絶縁膜６とを選択的にエッチング可能な異なる材料とする必要がある。また、図１（Ｄ）の構造にするには薄い酸化膜１７を、第１絶縁膜４及び第２絶縁膜６のエッチング選択比の高い材料から形成する必要がある。
上記製造方法によれば、主に、薄い酸化膜１７の形成工程、電荷蓄積膜５の等方性エッチング工程及び第３絶縁膜７の堆積工程の追加と、斜めイオン注入によって、図１（Ｂ）の構造にすることができる。なお、図１（Ｃ）の構造にするには、第１絶縁膜４と第２絶縁膜６とを選択的にエッチング可能な異なる材料とする必要がある。また、図１（Ｄ）の構造にするには薄い酸化膜１７を、第１絶縁膜４及び第２絶縁膜６のエッチング選択比の高い材料から形成する必要がある。
図１のＭＯＮＯＳメモリトランジスタ１は、不揮発性メモリの一種として使われており、例えば、書き込み時にチャネルホットエレクトロン注入を用い、消去時にはバンド間トンネリング起因のホットホール注入を用い、電荷蓄積膜５中に電荷を離散的に蓄積する。
データの書き込みでは、ソース領域２２を基準としてドレイン領域２１に正バイアス、ゲート電極８に正バイアスを印加してＭＯＳ動作させる。そのときチャネル形成領域２ＡにＮ型のチャネル反転層が形成され、ソース領域２２から供給された電子がチャネル内を加速され、ドレイン端でホットエレクトロンになり、第１絶縁膜４の電位障壁を越えて電荷蓄積膜５のドレイン端に注入される。
Ｎチャネル型メモリトランジスタの場合に電荷蓄積膜５に電子を注入すると、その閾値電圧が上昇する。メモリセルアレイ内で電子を注入するメモリトランジスタを任意に選択することにより、データの書き込みが行われる。
読み出し時にゲートに印加される電圧による電界を、注入された電子が弱める働きをすることから、電子注入がなされたメモリトランジスタではチャネルが形成されず、電子注入がなされなかったメモリトランジスタではチャネルが形成される。このチャネル電流の流れる、流れないに対応して変化するドレイン領域２１とソース領域２２間の電位をセンシングすることによりデータを読み出す。
読み出し時にゲートに印加される電圧による電界を、注入された電子が弱める働きをすることから、電子注入がなされたメモリトランジスタではチャネルが形成されず、電子注入がなされなかったメモリトランジスタではチャネルが形成される。このチャネル電流の流れる、流れないに対応して変化するドレイン領域２１とソース領域２２間の電位をセンシングすることによりデータを読み出す。
データの消去では、ドレイン領域２１をゼロまたは負にバイアスし、必要に応じて半導体基板２に負バイアスを印加し、かつ、ゲート電極８に正バイアスを印加する。このバイアス条件下、ゲート電極８による電界支配を受ける、主としてオーバーラップ領域３Ａ直下のドレイン領域２１端部において、バンドの曲がりが急峻となって、バンド間(band-to-band)トンネリングが起きる。このバンド間トンネリングに起因してホットホールが発生し、これがゲート電極８による電界を受けて移動方向が定まる結果、電荷蓄積膜５に注入される。この注入されたホールは、先に注入した電子を電気的に打ち消して、閾値電圧を初期状態に戻す。
なお、データの書き込みと消去の定義は、メモリセルアレイ方式に依存して逆の場合もある。つまり、全てのメモリトランジスタに電子を注入した状態が消去状態であり、任意のメモリセルにホールを注入しデータの書き込みを行ってもよい。
次に、上記動作時におけるＯＮＯ膜中の電荷分布について説明する。
図１３〜図１６に、書き込みおよび消去時のＯＮＯ膜中の電荷（電子およびホール）分布を示す。ここでは例として、Ｎチャネル型のＭＯＮＯＳメモリトランジスタについて示す。
図１３〜図１６に、書き込みおよび消去時のＯＮＯ膜中の電荷（電子およびホール）分布を示す。ここでは例として、Ｎチャネル型のＭＯＮＯＳメモリトランジスタについて示す。
上述したホットエレクトロン注入による書き込みでは、図１３に示すように、ソース領域２２をソース電圧Ｖｓ＝０[Ｖ]とした状態で、ゲート電極８とドレイン領域２１に共に正バイアス、例えばゲート電圧Ｖｇ＝５[Ｖ]、ドレイン電圧Ｖｄ＝５[Ｖ]を印加する。これにより、電荷蓄積膜（窒化膜）５中のドレイン寄りの局所部分に電子Ｅが注入され蓄積される。図１３において、電子Ｅの分布を符号“Ａｅ”により示す。
次に、バンド間トンネリング起因のホットホール注入を行う。このホール注入では、ゲート電極８に負バイアス、例えばゲート電圧Ｖｇ＝−５[Ｖ]、ドレイン領域２１に正バイアス、例えばドレイン電圧Ｖｄ＝５[Ｖ]を印加する。このときソース領域２２はオープンまたは接地電位保持（Ｖｓ＝０[Ｖ]）、ウェルＷ（２）は接地電位保持（Ｖsub＝０[Ｖ]）とする。これによりドレイン領域２１のオーバーラップ領域３Ａに接する部分バンドの曲がりが急峻となり、バンド間トンネリング起因の高エネルギー電荷、すなわち（ホット）ホールＨが生成される。このホールＨは、図１４に示すように、積層絶縁膜３のオーバーラップ領域３Ａから、閾値を決定する電子Ｅが注入された領域（電荷蓄積領域３Ｂ）の一部にまで注入される。図１４において、ホールＨの分布を符号“Ａｈ”により示す。
注入されたホールＨのうち、電荷蓄積膜５に注入されたホールＨは、その殆どが既に電荷蓄積膜５（電荷蓄積領域３Ｂ）中に蓄積されている電子Ｅと再結合し中和される。一方、ＯＮＯ膜（積層絶縁膜３）中に注入されながらも、電荷蓄積膜５（電荷蓄積領域３Ｂ）ではなく、オーバーラップ領域３Ａに注入されたホールＨ（図１５）は、その領域が桁違いに電荷保持能力が低いことから、ゲート電極８に印加されている負バイアス（例えば−５[Ｖ]）によってゲート電極８に抜け、ＯＮＯ膜（積層絶縁膜３）中から消失する（図１６）。
この際、僅かながら第３絶縁膜７中にホールＨが残存することがあるが、これらは時間とともに拡散し第３絶縁膜７から消失する。ただし、この残存したホールＨが拡散する際、その一部は電荷蓄積膜５（電荷蓄積領域３Ｂ）中に拡散し、既に蓄積されている電子Ｅと再結合し中和する可能性がある。しかし、その量が僅かであるため、蓄積されている電子Ｅが決定する閾値への影響は小さい。
注入されたホールＨのうち、電荷蓄積膜５に注入されたホールＨは、その殆どが既に電荷蓄積膜５（電荷蓄積領域３Ｂ）中に蓄積されている電子Ｅと再結合し中和される。一方、ＯＮＯ膜（積層絶縁膜３）中に注入されながらも、電荷蓄積膜５（電荷蓄積領域３Ｂ）ではなく、オーバーラップ領域３Ａに注入されたホールＨ（図１５）は、その領域が桁違いに電荷保持能力が低いことから、ゲート電極８に印加されている負バイアス（例えば−５[Ｖ]）によってゲート電極８に抜け、ＯＮＯ膜（積層絶縁膜３）中から消失する（図１６）。
この際、僅かながら第３絶縁膜７中にホールＨが残存することがあるが、これらは時間とともに拡散し第３絶縁膜７から消失する。ただし、この残存したホールＨが拡散する際、その一部は電荷蓄積膜５（電荷蓄積領域３Ｂ）中に拡散し、既に蓄積されている電子Ｅと再結合し中和する可能性がある。しかし、その量が僅かであるため、蓄積されている電子Ｅが決定する閾値への影響は小さい。
本実施形態によれば、実際の消去（電子との再結合）に用いられなかった余計なホールが残存する可能性が高いドレイン寄りの積層絶縁膜３端部、すなわちオーバーラップ領域３Ａに電荷蓄積膜５が存在しないため、余計なホールは蓄積され得ない。結果として、電子が存在する電荷蓄積膜５（電荷蓄積領域３Ｂ）中にホールが供給されないため、書き込みと消去を繰り返しても保持特性が低下しないという利点がある。
１…ＭＯＮＯＳメモリトランジスタ、２…半導体基板、２Ａ…チャネル形成領域、３…積層絶縁膜、３Ａ…オーバーラップ領域、３Ｂ…電荷蓄積領域、４…第１絶縁膜、５…電荷蓄積膜、６…第２絶縁膜、７…第３絶縁膜、８…ゲート電極、２１…ドレイン領域、２２…ソース領域、Ｗ…ウェル、Ｅ…電子、Ｈ…ホール、Ａｅ…電子の分布、Ａｈ…ホールの分布
Claims (3)
- 第１導電性を有する第１半導体領域と、
前記第１半導体領域の表面部であり、第２導電性のチャネル反転層が形成されるチャネル形成領域と、
前記チャネル形成領域に接し第２導電性を有する第２半導体領域と、
前記第２半導体領域と隔離して前記チャネル形成領域に接し第２伝導性を有する第３半導体領域と、
前記チャネル形成領域上に形成されている積層絶縁膜と、
前記積層絶縁膜上に形成されている制御電極と、を有し、
前記積層絶縁膜が、チャネル形成領域側から順に、
第１絶縁膜と、
電荷蓄積能力を有する電荷蓄積膜と、
第２絶縁膜と、を備え、
前記制御電極が前記第２半導体領域、前記第３半導体領域の少なくとも一方の上方に延在し、
当該制御電極の延在部分と前記第２半導体領域又は前記第３半導体領域との間に存在する電荷蓄積膜が除去され、当該除去部分が前記電荷蓄積膜より電荷蓄積能力が低い第３絶縁膜により充填されている
不揮発性半導体メモリデバイス。 - 前記第１〜第３半導体領域、前記積層絶縁膜および前記制御電極を備えるメモリセルが集積されたメモリセルアレイと、
周辺回路と、を有し、
前記メモリセルアレイ内で選択される動作対象のメモリセルにおいて、
前記第２半導体領域と前記第３半導体領域間をバイアスし、前記チャネル形成領域に反転層チャネルが形成されるように前記制御電極をバイアスし、前記第３絶縁膜が形成されている側の前記電荷蓄積膜の局部に第１極性電荷を注入する第１電荷注入動作と、
前記第１極性電荷の保持電荷量を低減する際に、前記第３絶縁膜が形成されている側の前記第２半導体領域又は前記第３半導体領域と前記制御電極との間をバイアスし、前記第３絶縁膜が接する第２半導体領域又は第３半導体領域の表面部でバンド間トンネリングを起こし、当該バンド間トンネリングに起因して生じた第２極性電荷を、前記第１極性電荷を保持する前記電荷蓄積膜の局部に注入する第２電荷注入動作と、
を実行可能に前記周辺回路が構成されている
請求項１に記載の不揮発性半導体メモリデバイス。 - 第１導電性を有する第１半導体領域と、前記第１半導体領域の表面部であり、第２導電性のチャネル反転層が形成されるチャネル形成領域と、前記チャネル形成領域に接し第２導電性を有する第２半導体領域と、前記第２半導体領域と隔離して前記チャネル形成領域に接し第２伝導性を有する第３半導体領域と、前記チャネル形成領域上に形成されている積層絶縁膜と、前記積層絶縁膜上に形成されている制御電極とを有し、前記積層絶縁膜が、チャネル形成領域側から順に、第１絶縁膜と、電荷蓄積能力を有する電荷蓄積膜と、第２絶縁膜とを備える不揮発性半導体メモリデバイスの製造方法であって、
前記第１半導体領域上に、前記第１絶縁膜、前記電荷蓄積膜、前記第２絶縁膜の各絶縁材料、及び、前記制御電極の導電材料をこの順で堆積するステップと、
前記導電材料と、前記各絶縁材料の少なくとも一つを制御電極のパターンに形成し、前記電荷蓄積膜を露出させるステップと、
前記電荷蓄積膜をエッチングして、前記制御電極のパターン端面から中央寄りの所定幅、前記電荷蓄積膜を後退させるステップと、
前記後退により形成された前記制御電極のパターン端面から中央寄りの空間を第３絶縁膜で充填するステップと、
前記第３絶縁膜の下方部分を中寄り端部とする前記第２半導体領域及び前記第３半導体領域を形成するステップと、
を含む不揮発性半導体メモリデバイスの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005352227A JP2007158093A (ja) | 2005-12-06 | 2005-12-06 | 不揮発性半導体メモリデバイス及びその製造方法 |
| US11/633,292 US8164131B2 (en) | 2005-12-06 | 2006-12-04 | Nonvolatile semiconductor memory device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005352227A JP2007158093A (ja) | 2005-12-06 | 2005-12-06 | 不揮発性半導体メモリデバイス及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007158093A true JP2007158093A (ja) | 2007-06-21 |
Family
ID=38192592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005352227A Pending JP2007158093A (ja) | 2005-12-06 | 2005-12-06 | 不揮発性半導体メモリデバイス及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8164131B2 (ja) |
| JP (1) | JP2007158093A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013058810A (ja) * | 2012-12-27 | 2013-03-28 | Renesas Electronics Corp | 不揮発性半導体装置およびその製造方法 |
| JP2013070454A (ja) * | 2011-09-20 | 2013-04-18 | Toshiba Corp | 磁界共鳴方式受電回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8258029B2 (en) * | 2007-04-10 | 2012-09-04 | Macronix International Co., Ltd. | Semiconductor structure and process for reducing the second bit effect of a memory device |
| US20100059808A1 (en) * | 2008-09-10 | 2010-03-11 | Wei Zheng | Nonvolatile memories with charge trapping dielectric modified at the edges |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318709A (ja) * | 1993-03-12 | 1994-11-15 | Citizen Watch Co Ltd | 半導体不揮発性記憶装置およびその製造方法 |
| JP2005064178A (ja) * | 2003-08-11 | 2005-03-10 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2006121094A (ja) * | 2004-10-21 | 2006-05-11 | Samsung Electronics Co Ltd | 電荷トラップ膜を有する不揮発性メモリセル構造物及びその製造方法 |
| JP2007109955A (ja) * | 2005-10-14 | 2007-04-26 | Sharp Corp | 半導体記憶装置及びその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100454117B1 (ko) * | 2001-10-22 | 2004-10-26 | 삼성전자주식회사 | 소노스 게이트 구조를 갖는 낸드형 비휘발성 메모리소자의구동방법 |
| US20040004251A1 (en) * | 2002-07-08 | 2004-01-08 | Madurawe Raminda U. | Insulated-gate field-effect thin film transistors |
| JP2004241503A (ja) * | 2003-02-04 | 2004-08-26 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| JP2005277032A (ja) | 2004-03-24 | 2005-10-06 | Sony Corp | 不揮発性半導体メモリ装置およびその電荷注入方法 |
| US7528425B2 (en) * | 2005-07-29 | 2009-05-05 | Infineon Technologies Ag | Semiconductor memory with charge-trapping stack arrangement |
| US20070212832A1 (en) * | 2006-03-08 | 2007-09-13 | Freescale Semiconductor Inc. | Method for making a multibit transistor |
| US7521317B2 (en) * | 2006-03-15 | 2009-04-21 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device and structure thereof |
| KR100735534B1 (ko) * | 2006-04-04 | 2007-07-04 | 삼성전자주식회사 | 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법 |
-
2005
- 2005-12-06 JP JP2005352227A patent/JP2007158093A/ja active Pending
-
2006
- 2006-12-04 US US11/633,292 patent/US8164131B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318709A (ja) * | 1993-03-12 | 1994-11-15 | Citizen Watch Co Ltd | 半導体不揮発性記憶装置およびその製造方法 |
| JP2005064178A (ja) * | 2003-08-11 | 2005-03-10 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2006121094A (ja) * | 2004-10-21 | 2006-05-11 | Samsung Electronics Co Ltd | 電荷トラップ膜を有する不揮発性メモリセル構造物及びその製造方法 |
| JP2007109955A (ja) * | 2005-10-14 | 2007-04-26 | Sharp Corp | 半導体記憶装置及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013070454A (ja) * | 2011-09-20 | 2013-04-18 | Toshiba Corp | 磁界共鳴方式受電回路 |
| JP2013058810A (ja) * | 2012-12-27 | 2013-03-28 | Renesas Electronics Corp | 不揮発性半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8164131B2 (en) | 2012-04-24 |
| US20070145448A1 (en) | 2007-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4899241B2 (ja) | 不揮発性半導体記憶装置およびその動作方法 | |
| JP5007017B2 (ja) | 半導体装置の製造方法 | |
| TWI413261B (zh) | 半導體裝置 | |
| JP4818061B2 (ja) | 不揮発性半導体メモリ | |
| JP4764773B2 (ja) | 半導体装置 | |
| US8058162B2 (en) | Nonvolatile semiconductor memory and method of manufacturing the same | |
| JP4547749B2 (ja) | 不揮発性半導体記憶装置 | |
| TW201740490A (zh) | 半導體裝置之製造方法 | |
| JP5486884B2 (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
| JP4405489B2 (ja) | 不揮発性半導体メモリ | |
| JP4906329B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP5118887B2 (ja) | 半導体装置およびその製造方法 | |
| JP4817980B2 (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 | |
| JP2005142354A (ja) | 不揮発性半導体記憶装置及びその駆動方法及びその製造方法 | |
| JP2007158093A (ja) | 不揮発性半導体メモリデバイス及びその製造方法 | |
| US20080080249A1 (en) | Non-volatile memory, fabricating method and operating method thereof | |
| JP2005209931A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2009141248A (ja) | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 | |
| JP2009212399A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US8093645B2 (en) | Non-volatile semiconductor memory device | |
| JP2011096772A (ja) | 半導体装置およびその製造方法 | |
| KR101111917B1 (ko) | 세 가지 상태를 갖는 비휘발성 메모리 및 그 제조방법 | |
| JP6501588B2 (ja) | 半導体装置の製造方法 | |
| JP4427431B2 (ja) | 半導体記憶装置、半導体記憶装置の製造方法および半導体記憶装置の動作方法 | |
| JP2004266203A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120605 |