JP2009164744A - テレビジョンチューナの複同調回路 - Google Patents

テレビジョンチューナの複同調回路 Download PDF

Info

Publication number
JP2009164744A
JP2009164744A JP2007339882A JP2007339882A JP2009164744A JP 2009164744 A JP2009164744 A JP 2009164744A JP 2007339882 A JP2007339882 A JP 2007339882A JP 2007339882 A JP2007339882 A JP 2007339882A JP 2009164744 A JP2009164744 A JP 2009164744A
Authority
JP
Japan
Prior art keywords
inductor
circuit
frequency
double
trap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007339882A
Other languages
English (en)
Other versions
JP4473909B2 (ja
Inventor
Masaki Yamamoto
正喜 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2007339882A priority Critical patent/JP4473909B2/ja
Priority to US12/258,211 priority patent/US7852177B2/en
Priority to DE602008002691T priority patent/DE602008002691D1/de
Priority to EP08021919A priority patent/EP2077618B1/en
Priority to CN2008101896938A priority patent/CN101472112B/zh
Publication of JP2009164744A publication Critical patent/JP2009164744A/ja
Application granted granted Critical
Publication of JP4473909B2 publication Critical patent/JP4473909B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00Continuous tuning
    • H03J3/24Continuous tuning of more than one resonant circuit simultaneously, the circuits being tuned to substantially the same frequency, e.g. for single-knob tuning
    • H03J3/26Continuous tuning of more than one resonant circuit simultaneously, the circuits being tuned to substantially the same frequency, e.g. for single-knob tuning the circuits being coupled so as to form a bandpass filter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0153Electrical filters; Controlling thereof
    • H03H7/0161Bandpass filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00Continuous tuning
    • H03J3/02Details
    • H03J3/16Tuning without displacement of reactive element, e.g. by varying permeability
    • H03J3/18Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance
    • H03J3/185Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance with varactors, i.e. voltage variable reactive diodes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H2007/013Notch or bandstop filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00Indexing scheme relating to details of tunable filters
    • H03H2210/01Tuned parameter of filter characteristics
    • H03H2210/012Centre frequency; Cut-off frequency
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/32Tuning of tracking filter

Landscapes

  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Filters And Equalizers (AREA)
  • Noise Elimination (AREA)

Abstract

【課題】テレビジョンチューナの複同調回路において、チャネル間でのトラップ周波数の修正が可能で、広帯域に亘りイメージ妨害耐性を均一化すること。
【解決手段】第1インダクタ1と第1可変容量素子3とが並列接続された1次側同調回路と、第2インダクタ2と第2可変容量素子4とが並列接続された2次側同調回路とで構成される複同調回路において、周波数混合器側入力端との接続点に銅箔パターン11の固定端を接続し、先端部11aを第1インダクタ1の近傍まで延伸してイメージ周波数を減衰するトラップ回路を形成する。さらに、第1インダクタ1のグラウンド側の一端とグラウンドGNDとの間にパターンLを形成し、第1インダクタ1とパターンLの一端との接続点と第2可変容量素子4のグラウンド側の一端との間にコンデンサ31を接続した。
【選択図】図1

Description

本発明は、テレビジョン信号のイメージ周波数成分を減衰させるトラップ回路が形成配置されているテレビジョンチューナの複同調回路に関する。
一般に、テレビジョンチューナの複同調回路は、受信したテレビジョン信号を増幅するRF増幅回路とテレビジョン信号を中間周波信号に変換する周波数混合器との間に接続配置されるもので、通常、第1インダクタと第1可変容量素子とを並列接続した一次側同調回路と、第2インダクタと第2可変容量素子とを並列接続した二次側同調回路とからなり、第1インダクタと第2インダクタとを誘導結合したものである。この種のテレビジョンチューナの複同調回路においては、テレビジョン信号のイメージ周波数成分を減衰させるイメージトラップが形成配置されているものがあり、そのイメージトラップを形成する場合、種々の形式のものが提案されているが、その中の1つに調整可能な銅箔パターンを用いたものがある(例えば、特許文献1参照)。
図9は特許文献1に開示されたテレビジョンチューナの複同調回路の構成図である。
同図に示すテレビジョンチューナの複同調回路は、第1インダクタ1と、第2インダクタ2と、第1可変容量素子3と、第2可変容量素子4と、直流阻止コンデンサ5、6と、第1結合コンデンサ7と、直列接続された2つの第2結合コンデンサ8(1)、8(2)と、バッファ抵抗9、10と、銅箔パターン11と、ホット側入力端12Hと、コールド側入力端12Cと、ホット側出力端13Hと、コールド側出力端13Cと、同調電圧供給端子14とからなっている。この場合、直列接続された2つの第2結合コンデンサ8(1)、8(2)は、その総合容量値が既知のこの種の第2結合コンデンサの容量値と同じになるように選択される。
第1インダクタ1と第1可変容量素子3の並列接続部分は1次側同調回路を構成しており、第2インダクタ2と第2可変容量素子4の並列接続部分は2次側同調回路を構成している。直列接続された2個の第2結合コンデンサ8(1)、8(2)は、一端がホット側出力端13Hに接続され、他端がホット側入力端16Hに接続される。銅箔パターン11は、固定部が2個の第2結合コンデンサ8(1)、8(2)の接続点に接続され、自由端である先端部11aが第1インダクタ1の近傍まで延伸配置している。
また、このテレビジョンチューナの複同調回路の前段回路は、ホット側出力端15Hと、コールド側出力端15Cと、高周波増幅器(RF AMP)17と、アンテナ入力端子18と、インダクタ19と、帰還抵抗20、21と、バイパスコンデンサ22と、電源端子23とを有している。また、テレビジョンチューナの複同調回路の後段回路は、ホット側入力端16Hと、コールド側入力端16Cと、周波数混合器(MIX)24と、局部発振器(L OSC)25と、中間周波信号出力端子26とを有している。
以上のように構成されたテレビジョンチューナの複同調回路では、第1インダクタ1と銅箔パターン11の先端部11aとの結合によって生じる微小容量によってRF信号中のイメージ周波数成分を減衰するトラップ回路を形成している。このトラップ回路によりRF信号中のイメージ周波数成分を減衰させることができる。そして、トラップ回路で減衰させるイメージ周波数の調整には、2つの第2結合コンデンサ8(1)、8(2)の総合容量値を変えることなく、2つの第2結合コンデンサ8(1)、8(2)の容量比を変化させることによって行うことができる。
実用新案登録第3108713号公報
上記特許文献1記載の従来技術は、トラップ回路で減衰させるイメージ周波数を2つの第2結合コンデンサ8(1)、8(2)の容量比を変化させることにより調整可能である。また、第1インダクタ1と銅箔パターン11の先端部11aとの結合によって生じる微小容量の調整、さらに第1インダクタ1と第2インダクタ2の結合度(コイル間距離)の調整によってもトラップ周波数を調整することができる。
しかしながら、コンデンサ容量比、銅箔パターンによる微小容量又はコイル間距離を調整し、特定チャネルのイメージ周波数に対してトラップ周波数を合わせたとしても、他のチャネルではイメージ周波数とトラップ周波数とがずれるため、チャネル間で均一なイメージ妨害耐性を実現することができなかった。
本発明は、かかる点に鑑みてなされたものであり、チャネル間でのトラップ周波数の修正が可能で、広帯域に亘りイメージ妨害耐性を均一化できるテレビジョンチューナの複同調回路を提供することを目的とする。
本発明のテレビジョンチューナの複同調回路は、第1インダクタと第1可変容量素子とが並列接続された1次側同調回路と、前記第1インダクタに対して誘導結合する第2インダクタと第2可変容量素子とが並列接続された2次側同調回路と、前記2次側同調回路のホット側出力端と後段回路の入力端との間に直列に接続された結合コンデンサと、前記結合コンデンサと前記後段回路の入力端との接続点に固定端が接続され、先端部が前記第1インダクタの近傍まで延伸して該第1インダクタとの間に形成される微小容量により受信テレビジョン信号のイメージ周波数を減衰するトラップ回路を形成するパターンと、前記第1インダクタのグラウンド側の一端とグラウンドとの間に形成された第3インダクタと、前記第1インダクタと前記第3インダクタとの接続点と前記第2可変容量素子のグラウンド側の一端との間に接続され第1の容量と、前記第2の可変容量素子のグラウンド側の一端とグラウンドとの間に接続され第2の容量とを備えたことを特徴とする。
この構成により、第3インダクタを介して2次側同調容量が接地される回路構成となるので、第3インダクタの周波数特性により、高域周波数では疎結合となり、同調周波数が低域化するのに応じて密結合となり、これによってチャネル間でのトラップ周波数の修正が可能となり、チャネル間でのイメージ妨害耐性の均一化を図ることができる。
上記テレビジョンチューナの複同調回路において、前記第3インダクタを銅箔パターンで構成することができる。
本発明によれば、テレビジョンチューナの複同調回路において、チャネル間でのトラップ周波数の修正が可能で、広帯域に亘りイメージ妨害耐性を均一化することができる。
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図1は本発明の一実施の形態に係るテレビジョンチューナの複同調回路の構成図である。なお、図9に示す複同調回路と同一部分には同一符号を付している。
第1インダクタ1は、一端が第1可変容量素子3のアノードとホット側入力端12Hとの接続点に接続され、他端が第3インダクタとなるパターンLの一端に接続されている。パターンLの他端は接地されている。第2インダクタ2は、一端が第2可変容量素子4のアノードとホット側出力端13Hとの接続点に接続され、他端が直接接地されている。第1可変容量素子3は、カソードが直流阻止コンデンサ5の一端及びバッファ抵抗9の一端にそれぞれ接続されている。直流阻止コンデンサ5の他端はパターンLを介して接地されている。第2可変容量素子4は、グラウンド側となるカソードが第2の容量としての直流阻止コンデンサ6の一端及びバッファ抵抗10の一端にそれぞれ接続されると共に、さらに第1の容量としてのコンデンサ31の一端に接続されている。コンデンサ31の他端はパターンLを介して接地されている。直流阻止コンデンサ6の他端は直接接地されている。このように、2次側同調容量がパターンLを介して接地する回路構成となっている。バッファ抵抗9及びバッファ抵抗10は、他端がそれぞれ同調電圧供給端子14に接続される。第1結合コンデンサ7は、一端がホット側入力端12Hに接続され、他端がホット側出力端15Hに接続される。第2結合コンデンサ8は、一端がホット側出力端13Hに接続され、他端がホット側入力端16Hに接続される。銅箔パターン11は、固定部が第2結合コンデンサ8の混合器側端部となるホット側入力端16Hに接続され、自由端である先端部11aが第1インダクタ1の近傍まで延伸配置している。第1インダクタ1と第1可変容量素子3の並列接続部分は1次側同調回路を構成し、第2インダクタ2と第2可変容量素子4の並列接続部分は2次側同調回路を構成している。
テレビジョンチューナの複同調回路の前段回路は、高周波増幅器17は、入力端がアンテナ同調回路32の出力端と帰還抵抗33の一端にそれぞれ接続され、出力端がホット側出力端15Hとインダクタ19の一端にそれぞれ接続されている。インダクタ19は、他端が帰還抵抗22の一端、電源端子23にそれぞれ接続されている。コンデンサ22は、他端が接地されている。
テレビジョンチューナの複同調回路の後段回路は、周波数混合器24の第1入力端がホット側入力端16Hに接続され、第2入力端が局部発振器25の出力端に接続され、出力端が中間周波信号出力端子26に接続されている。なお、コールド側入力端及びコールド側出力端については図示されていないが、基本的には図9と同様に構成することができる。
図2は上記テレビジョンチューナの複同調回路において、第1インダクタ1と第2インダクタ2のグラウンドGNDをパターンLによって統一化した回路配置図である。第1インダクタ1及び第2インダクタ2に隣接してグラウンドGNDが形成されており、当該グラウンドGNDの一部41が第2インダクタ2の一端まで延伸して導通接続されている。第1インダクタ1のグラウンド側となる一端と上記グラウンドGNDの一部41との間に上記パターンLが形成されていて、当該パターンLの一端が第1インダクタ1の一端に導通接続し、他端がグラウンドGNDの一部41に導通接続されている。すなわち、1次側インダクタ(1)と2次側インダクタ(2)のグラウンドGNDをパターンLで統一し、グラウンドGNDを統一することによって発生したパターンLに第2可変容量素子4のカソード(グラウンド側端部)を容量接続することで、パターンLの持つインダクタの周波数特性を利用して帯域特性の均一化を図っている。
図3は本実施の形態のテレビジョンチューナの複同調回路の等価的な回路図である。高周波増幅器17及び周波数混合器24は図示していない。第1インダクタ1と銅箔パターン11の先端部11aとの結合によって生じる微小容量Coが、第1インダクタ1及び第2インダクタ2に並列に接続された状態となる。また、2次側の同調回路を形成する容量がコンデンサ31によるC1とコンデンサ6によるC2とに分割され、C1はパターンLを介して接地され、C2は直接接地された状態となる。第1インダクタ1と第2インダクタ2の結合はFで現わしている。
次に、以上のように構成されたテレビジョンチューナの複同調回路の動作について説明する。前段回路において、アンテナ同調回路32から高周波増幅器17へRF信号が入力され、増幅されたRF信号が前段回路の出力端15Hに供給され、第1結合コンデンサ7を通して複同調回路の入力端12Hに供給される。
複同調回路では、同調電圧供給端子14に供給される同調電圧によって第1可変容量素子3及び第2可変容量素子4の容量値がそれぞれ調整され、入力RF信号に対して、第1インダクタ1と第1可変容量素子3とからなる1次側同調回路及び第2インダクタ2と第2可変容量素子4とからなる2次側同調回路でそれぞれ並列共振させることにより、所要の周波数のRF信号を選択抽出され、選択されたRF信号が出力端13Hに供給される。このRF信号は、結合コンデンサ8を通して後続回路の入力端16Hに供給される。
RF信号中のイメージ周波数成分に関しては、第1インダクタ1と銅箔パターン11の先端部11aとの結合によって生じる微小容量Coを用いて、RF信号中のイメージ周波数成分を減衰するトラップ回路を形成している。このトラップ回路によりRF信号中のイメージ周波数成分を減衰させることができる。
また、本実施の形態では、第2可変容量素子4のカソード(グラウンド側端部)を、コンデンサ31を介してパターンLの一端に接続し、パターンLを介してグラウンドGNDに接続するので、パターンLを介して2次側同調容量が接地されることとなる。したがって、パターンLの持つインダクタの周波数特性により、高域周波数では疎結合となり、低域周波数では密結合となるので、帯域特性の均一化が図られる。
ここで、イメージ周波数とトラップ周波数との関係について、図2に示す複同調回路と図4に示す複同調回路とを対比して説明する。図4に示す複同調回路は、第2可変容量素子4のアノードを、パターンLを介さずに、直流阻止コンデンサ6を介してグラウンドGNDに接続している。
図5〜図8は上記2つの複同調回路において同調周波数を861MHz〜369MHzの範囲で変化させた際のイメージ周波数とトラップ周波数との関係をシミュレーションした結果を示す図である。図2の複同調回路のシミュレーションでは直流阻止コンデンサ6の容量を0とし、コンデンサ31の容量を78pFに設定している。図4の複同調回路のシミュレーションでは直流阻止コンデンサ6の容量を75pFに設定している。
図5(a)は図4の複同調回路のシミュレーション結果であり、同図(b)は図2の複同調回路のシミュレーション結果である。図4の複同調回路はイメージ周波数よりも高域側にトラップ周波数がずれているため、イメージをトラップ回路で十分に減衰できていない。一方、図2の複同調回路はイメージ周波数とトラップ周波数とが一致しているので、イメージをトラップ回路で十分に減衰することができる。図5(c)(d)は同調周波数を50MHz下げた場合のシミュレーション結果である。同調周波数を下げたことによりイメージ周波数及びトラップ周波数が低域側に移動している。図4の複同調回路では、図5(c)に示すように、イメージ周波数とトラップ周波数との間隔が小さくなっているが、依然としてイメージをトラップ回路で十分に減衰することができていない。一方、図2の複同調回路では、図5(d)に示すように、イメージ周波数が低域側にシフトしているが、パターンLによる結合度が密結合側に傾くので、トラップ周波数も低域側にシフトしているため、イメージをトラップ回路で十分に減衰することができている。
図6(a)(b)は同調周波数を705MHzまで下げた場合のシミュレーション結果であり、図6(c)(d)は同調周波数を603MHzまで下げた場合のシミュレーション結果である。同図に示すように、同調周波数を下げていくと、イメージ周波数よりもトラップ周波数の低域側の移動量の方が大きい。図6(c)に示すように、603MHzの場合に図4の複同調回路でもイメージ周波数とトラップ周波数とが一致しているため、イメージをトラップ回路で十分に減衰することができている。
図7(a)(b)は同調周波数を501MHzまで下げた場合のシミュレーション結果であり、図7(c)(d)は同調周波数を405MHzまで下げた場合のシミュレーション結果である。図7(a)に示すように、図4の複同調回路では、501MHz近傍までは、依然としてイメージ周波数とトラップ周波数とが同じ範囲にあるが、図7(c)に示すように405MHzまで下げたところで、トラップ周波数の方がより低域側へ移動してイメージ周波数とトラップ周波数とが一致しなくなっている。一方、図2の複同調回路では、パターンLによる結合度が密結合側に傾いて、トラップ周波数も低域側にシフトしているため、イメージをトラップ回路で十分に減衰することができている。
図8(a)(b)は同調周波数を369MHzまで下げた場合のシミュレーション結果である。図4の複同調回路では、図8(a)に示すようにイメージ周波数とトラップ周波数とが一致しなくなっているが、図2の複同調回路では、図8(b)に示すように依然としてイメージ周波数とトラップ周波数とが一致しており、イメージをトラップ回路で十分に減衰することができている。
以上のように、本実施の形態によれば、パターンLを介して2次側同調容量が接地される回路構成としたので、パターンLの持つインダクタの周波数特性により、高域周波数では疎結合となり、低域周波数では密結合となり、チャネル間でのトラップ周波数の修正が可能となり、チャネル間でのイメージ妨害耐性の均一化を図ることができる。
本発明は、テレビジョン信号のイメージ周波数成分を減衰させるトラップ回路が形成されるテレビジョンチューナの複同調回路に適用可能である。
一実施の形態に係るテレビジョンチューナの複同調回路の構成図 上記実施の形態においてグラウンドGNDを統一した回路配置図 上記実施の形態のテレビジョンチューナの複同調回路の等価的な回路図 比較例に係る複同調回路の回路図 (a)861MHzの場合の比較例におけるイメージとトラップの関係を示す図、(b)861MHzの場合の実施の形態におけるイメージとトラップの関係を示す図、(c)801MHzの場合の比較例におけるイメージとトラップの関係を示す図、(d)801MHzの場合の実施の形態におけるイメージとトラップの関係を示す図 (a)705MHzの場合の比較例におけるイメージとトラップの関係を示す図、(b)705MHzの場合の実施の形態におけるイメージとトラップの関係を示す図、(c)603MHzの場合の比較例におけるイメージとトラップの関係を示す図、(d)603MHzの場合の実施の形態におけるイメージとトラップの関係を示す図 (a)501MHzの場合の比較例におけるイメージとトラップの関係を示す図、(b)501MHzの場合の実施の形態におけるイメージとトラップの関係を示す図、(c)405MHzの場合の比較例におけるイメージとトラップの関係を示す図、(d)405MHzの場合の実施の形態におけるイメージとトラップの関係を示す図 (a)369MHzの場合の比較例におけるイメージとトラップの関係を示す図、(b)369MHzの場合の実施の形態におけるイメージとトラップの関係を示す図 従来のテレビジョンチューナの複同調回路の構成図
符号の説明
1…第1インダクタ、2…第2インダクタ、3…第1可変容量素子、4…第2可変容量素子、5、6…直流阻止コンデンサ、7…第1結合コンデンサ、8、8(1)、8(2)…第2結合コンデンサ、9,10…バッファ抵抗、11…銅箔パターン、12H…ホット側入力端、12C…コールド側入力端、12H…ホット側出力端、13C…コールド側出力端、14…同調電圧供給端子、15H…ホット側出力端、15C…コールド側出力端、16H…ホット側入力端、16C…コールド側入力端、17…高周波増幅器(RF AMP)、18…アンテナ入力端子、19、34…インダクタ、20,21…帰還抵抗、22、35…バイパスコンデンサ、23…電源端子、24…周波数混合器(MIX)、25…局部発振器(L OSC)、26…中間周波信号出力端子、31…コンデンサ、32…アンテナ同調回路、33…帰還抵抗

Claims (2)

  1. 第1インダクタと第1可変容量素子とが並列接続された1次側同調回路と、
    前記第1インダクタに対して誘導結合する第2インダクタと第2可変容量素子とが並列接続された2次側同調回路と、
    前記2次側同調回路のホット側出力端と後段回路の入力端との間に直列に接続された結合コンデンサと、
    前記結合コンデンサと前記後段回路の入力端との接続点に固定端が接続され、先端部が前記第1インダクタの近傍まで延伸して該第1インダクタとの間に形成される微小容量により受信テレビジョン信号のイメージ周波数を減衰するトラップ回路を形成するパターンと、
    前記第1インダクタのグラウンド側の一端とグラウンドとの間に形成された第3インダクタと、
    前記第1インダクタと前記第3インダクタとの接続点と前記第2可変容量素子のグラウンド側の一端との間に接続され第1の容量と、
    前記第2の可変容量素子のグラウンド側の一端とグラウンドとの間に接続され第2の容量と、
    を備えたことを特徴とするテレビジョンチューナの複同調回路。
  2. 前記第3インダクタが銅箔パターンで形成されていることを特徴とする請求項1記載のテレビジョンチューナの複同調回路。
JP2007339882A 2007-12-28 2007-12-28 テレビジョンチューナの複同調回路 Expired - Fee Related JP4473909B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007339882A JP4473909B2 (ja) 2007-12-28 2007-12-28 テレビジョンチューナの複同調回路
US12/258,211 US7852177B2 (en) 2007-12-28 2008-10-24 Double-tuning circuit of television tuner
DE602008002691T DE602008002691D1 (de) 2007-12-28 2008-12-17 Doppelter Abstimmkreis eines Fernsehtuners
EP08021919A EP2077618B1 (en) 2007-12-28 2008-12-17 Double-tuning circuit of television tuner
CN2008101896938A CN101472112B (zh) 2007-12-28 2008-12-26 电视调谐器的双调谐电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007339882A JP4473909B2 (ja) 2007-12-28 2007-12-28 テレビジョンチューナの複同調回路

Publications (2)

Publication Number Publication Date
JP2009164744A true JP2009164744A (ja) 2009-07-23
JP4473909B2 JP4473909B2 (ja) 2010-06-02

Family

ID=40427191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007339882A Expired - Fee Related JP4473909B2 (ja) 2007-12-28 2007-12-28 テレビジョンチューナの複同調回路

Country Status (5)

Country Link
US (1) US7852177B2 (ja)
EP (1) EP2077618B1 (ja)
JP (1) JP4473909B2 (ja)
CN (1) CN101472112B (ja)
DE (1) DE602008002691D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010002902T5 (de) 2009-07-13 2012-06-14 Panasonic Corporation Siebdruckvorrichtung und Siebdruckverfahren

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023891A (ja) * 2009-07-14 2011-02-03 Alps Electric Co Ltd テレビジョン放送信号受信チューナ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108713A (ja) 1989-09-22 1991-05-08 Yokogawa Electric Corp コード板の製造方法
JPH05235703A (ja) 1992-02-20 1993-09-10 Murata Mfg Co Ltd チューナの段間同調回路
US5285179A (en) 1992-08-28 1994-02-08 Thomson Consumer Electronics, Inc. Double tuned circuit with balanced output and image trap
JP3108713B2 (ja) 1994-08-16 2000-11-13 河合 隆 自動車ドアー補強装置
WO2000011783A1 (en) 1998-08-25 2000-03-02 Koninklijke Philips Electronics N.V. Tuned band-pass circuit
US6950152B2 (en) * 2001-10-18 2005-09-27 Alps Electric Co., Ltd. Television tuner which has leveled a gain deviation in the same band
JP3108713U (ja) * 2004-11-11 2005-04-28 アルプス電気株式会社 テレビジョンチューナの複同調回路
JP2008141655A (ja) 2006-12-05 2008-06-19 Alps Electric Co Ltd 可変同調回路及びテレビジョンチューナ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010002902T5 (de) 2009-07-13 2012-06-14 Panasonic Corporation Siebdruckvorrichtung und Siebdruckverfahren

Also Published As

Publication number Publication date
US20090167467A1 (en) 2009-07-02
EP2077618A1 (en) 2009-07-08
CN101472112B (zh) 2010-12-15
EP2077618B1 (en) 2010-09-22
JP4473909B2 (ja) 2010-06-02
CN101472112A (zh) 2009-07-01
US7852177B2 (en) 2010-12-14
DE602008002691D1 (de) 2010-11-04

Similar Documents

Publication Publication Date Title
JP4473909B2 (ja) テレビジョンチューナの複同調回路
EP1931028B1 (en) Variable tuning circuit using variable capacitance diode and television tuner
JP4961520B2 (ja) テレビ・チューナ及びその中で用いられるプリント基板
JP4411354B2 (ja) 複同調回路
JP3926702B2 (ja) 電子チューナ
JP2011023891A (ja) テレビジョン放送信号受信チューナ
JP2007274179A (ja) 同調回路及びこれに用いる可変利得減衰器
JP3108713U (ja) テレビジョンチューナの複同調回路
JP2009044561A (ja) アンテナ整合回路
JP2008035205A (ja) テレビジョンチューナ
JP2009194517A (ja) テレビジョンチューナ
JP2011249982A (ja) テレビジョンチューナの入力同調回路
JP2010154232A (ja) 周波数可変フィルタ回路
JP4043209B2 (ja) 複同調回路
JP2010288125A (ja) テレビジョン放送チューナ
JP2011019168A (ja) 受信チューナ
JP4545811B2 (ja) テレビジョンチューナ
JP3103017U (ja) テレビジョンチューナ
JP3097061U (ja) テレビジョンチューナの中間周波回路
JP3102261B2 (ja) 電子チューナ
JP3108714U (ja) テレビジョンチューナの中間周波回路
JP3106152U (ja) テレビジョンチューナ
JP4043222B2 (ja) テレビジョンチューナ
JP3343032B2 (ja) 高周波増幅器
JP2012244216A (ja) 同調回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees