JP2009140976A - 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法 - Google Patents

半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2009140976A
JP2009140976A JP2007313033A JP2007313033A JP2009140976A JP 2009140976 A JP2009140976 A JP 2009140976A JP 2007313033 A JP2007313033 A JP 2007313033A JP 2007313033 A JP2007313033 A JP 2007313033A JP 2009140976 A JP2009140976 A JP 2009140976A
Authority
JP
Japan
Prior art keywords
recess
light emitting
electrode
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007313033A
Other languages
English (en)
Other versions
JP4995053B2 (ja
Inventor
Armitage Robert
ロバート・アーミテイジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2007313033A priority Critical patent/JP4995053B2/ja
Publication of JP2009140976A publication Critical patent/JP2009140976A/ja
Application granted granted Critical
Publication of JP4995053B2 publication Critical patent/JP4995053B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

【課題】ナノコラムLEDにおいて、高効率で高品質なLEDを実現する。
【解決手段】n型電極となる導電性のシリコン基板3に凹所4を形成するとともに、その凹所4の側壁に第1の絶縁膜5を形成した後、ナノコラム2を成長させ、そのp型GaN層2cの成長の際に、その径を拡大させて一体化させ、外周縁部分を凹所4の内周面4aの第1の絶縁膜5と密着させて該凹所4内を気密に封止する。したがって、ナノコラム2を真空状態のまま外気に曝さずにでき、ナノコラム2の表面に異物が付着し、リーク電流が流れることによる効率低下を防止できる。こうして、高効率で高品質なLEDを実現できる。また、p型GaN層2c上の薄膜電極6を凹所4の周縁の側壁上面まで引出し、その部分にp型パッド電極17を形成するので、充分な強度でワイヤボンディングを行っても、ナノコラム2にダメージを与えることはなく、ボンディング条件を最適に選択できる。
【選択図】図1

Description

本発明は、半導体内で電子と正孔とを結合させて発光させる半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法に関し、特に前記半導体発光素子としては、ナノコラムやナノロッドなどと称されるナノスケールの柱状結晶構造体を複数有して成るものに関する。
近年、窒化物半導体もしくは酸化物半導体で構成された発光層を有する半導体発光素子が注目されている。この発光素子の構造は、主として、サファイア基板を用い、発光層の下部にシリコン(Si)がドーピングされたn−GaN層から成るn−クラッド層およびコンタクト層、発光層の上部にマグネシウム(Mg)がドーピングされたp−AlGa1−xNから成る電子ブロック層、電子ブロック層の上部にp−GaNのコンタクト層がそれぞれ形成されて構成されている。これらのプレーナー型の発光素子(LED)は、基板のサファイアと、窒化物や酸化物の半導体層との格子定数が大きく異なり、かつ基板上に薄膜として形成されるので、結晶内に非常に多くの貫通転位を含んでおり、発光素子の効率を増加させるのは困難であった。
そこで、このような問題を解決する手法の従来例として、特許文献1が知られている。図6は、その従来技術による発光ダイオード(LED)51の構造を示す断面図である。この従来例では、サファイア基板52上に、n型GaNバッファ層53を形成した後、アレイ状に配列された多数の前記柱状結晶構造体(ナノコラム)54を形成しており、そのGaNナノコラム54間に、該GaNナノコラム54の保護等のために透明絶縁物55を埋め込んだ後、透明電極56および電極パッド57,58が成膜されて構成されている。特に青色GaNナノコラムは、n型GaNナノコラム54a、発光層(InGaN量子井戸)54b、p型GaNナノコラム54cから構成されている。
このGaNナノコラムLED51では、プレーナー型LEDのように、GaNエピ層成長時に点在していた成長核が横(面)方向に結合した後、平面で縦方向に成長してゆくというのではなく、成長核が前記横(面)方向に結合する前に縦方向に成長するので、貫通転位は原理上存在せず、貫通転位の周りに発生する点欠陥もプレーナー型と比較して圧倒的に少ないことが期待できる。このため、プレーナー型LEDに比べて極めて結晶品質の良いGaN単結晶が得られ、内部量子効率も飛躍的に向上することが期待できる。
特開2005−228936号公報
上述の従来技術では、GaNナノコラム54の表面保護は、上述のように該GaNナノコラム54間に埋め込んだ透明絶縁物55で実施されている。具体例としては、SOG(Spin-On-Glass)、SiO、またはエポキシ樹脂などが挙げられている。
しかしながらこれらの材料を均一に埋め込むことは、GaNナノコラム54の密度が高い場合、非常に困難である。埋め込みに関しては、SOGが最も有望であると考えられるが、密度が高い場合、コラム間隔は100nm以下になり、チップ内総てのGaNナノコラム54の表面保護を行うことは難しく、特にナノコラムLEDの場合、表面積/体積比がプレーナー型と比べて極めて大きいので、表面の汚染、もしくは異種原子の付着などによる表面準位の形成によって、表面リーク電流などによる効率低下が簡単に生じてしまう。
本発明の目的は、高効率で高品質な半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法を提供することである。
本発明の半導体発光素子は、一方の電極となる基板またはその上に形成されたバッファ層上に、少なくとも第1の導電型半導体層、発光層および第2の導電型半導体層の順で積層されたナノスケールの柱状結晶構造体を複数有し、前記第2の導電型半導体層上に他方の電極が形成されて成る半導体発光素子において、前記基板は、前記柱状結晶構造体の形成領域を規定する凹所を有し、前記凹所の内周面には第1の絶縁膜が形成され、前記柱状結晶構造体は、それぞれの前記第2の導電型半導体層が拡径して一体化するように成長され、かつ一体化された該第2の導電型半導体層の外周縁部分が前記凹所内周面の第1の絶縁膜と密着することで、該凹所内が気密に封止されることを特徴とする。
また、本発明の半導体発光素子の製造方法は、一方の電極となる基板またはその上に形成されたバッファ層上に、少なくとも第1の導電型半導体層、発光層および第2の導電型半導体層の順で積層されたナノスケールの柱状結晶構造体を複数有し、前記第2の導電型半導体層上に他方の電極が形成されて成る半導体発光素子の製造方法において、前記基板に、前記柱状結晶構造体の形成される領域を彫り込み、凹所を形成する工程と、前記凹所の内周面に第1の絶縁膜を形成する工程と、前記凹所の底面から前記柱状結晶構造体の第1の導電型半導体層および発光層を順次成長させ、前記第2の導電型半導体層の成長の際に、拡径させて一体化させ、かつ一体化し該第2の導電型半導体層の外周縁部分を前記凹所内周面の第1の絶縁膜と密着させることで、該凹所内を気密に封止する工程とを含むことを特徴とする。
上記の構成によれば、一方の電極となる基板、または絶縁性基板の場合などで前記基板の上に必要に応じて適宜形成されたバッファ層上に、たとえばn型の窒化物または酸化物の半導体層から成る第1の導電型半導体層と、発光層と、p型の窒化物または酸化物の半導体層から成る第2の導電型半導体層との順で積層したナノスケールの柱状結晶構造体(ナノコラム)を複数有する半導体発光素子において、前記基板に、前記柱状結晶構造体の形成領域となる部分を彫り込んで凹所(トレンチ)を形成しておき、さらにその内周面には第1の絶縁膜を形成しておく。そして、前記柱状結晶構造体を成長させ、他方の電極を形成するために前記第2の導電型半導体層を拡径させて一体化させ、かつ一体化させた該第2の導電型半導体層の外周縁部分を前記凹所内周面の第1の絶縁膜と密着させ、該凹所内を気密に封止させる。
したがって、プロセスが終了しても、前記柱状結晶構造体を真空状態のまま外気に曝さずにおけるので、該柱状結晶構造体の表面に異物が付着し、表面リーク電流が流れて効率が低下してしまうことを防止することができる。こうして、高効率で、劣化を抑えた高品質な半導体発光素子を実現することができる。
さらにまた、本発明の半導体発光素子では、前記第2の導電型半導体層上には薄膜電極が形成され、該薄膜電極は前記基板における凹所周縁の側壁上面まで引出され、その部分に他方の電極の電極パッドが形成されることを特徴とする。
上記の構成によれば、前記他方の電極は前記第2の導電型半導体層上に形成された薄膜電極から成り、そしてこの薄膜電極にワイヤボンディング用の電極パッドを形成するにあたって、前記柱状結晶構造体部分に形成するのではなく、該薄膜電極を前記基板における凹所周縁の側壁上面まで引出して、その部分に形成する。好ましくは、前記薄膜電極が透明導電膜(ITO)から成り、前記柱状結晶構造体面全体を覆う。前記一方の電極も、前記薄膜電極との間に適宜絶縁膜を介して、前記凹所周縁の側壁部分を引回される。
したがって、充分なボンディング強度でワイヤボンディングを行っても、前記柱状結晶構造体にダメージを与えることはなく、ワイヤボンディングの条件を最適に選択することができる。
また、本発明の半導体発光素子では、前記薄膜電極は、第2の絶縁膜を介して前記第2の導電型半導体層上に形成され、前記第2の絶縁膜は、前記柱状結晶構造体の形成領域の中央部分に開口が形成されて前記第2の導電型半導体層と薄膜電極とが電気的に接続されることを特徴とする。
上記の構成によれば、前記柱状結晶構造体の上部に前記薄膜電極を形成するにあたって、それらを直接積層するのではなく、間に第2の絶縁膜を介在し、前記柱状結晶構造体の形成領域の中央部分に形成した開口を介して、それらを電気的に接続する。
したがって、各柱状結晶構造体の第2の導電型半導体層への電流の供給を均一化し、それぞれの柱状結晶構造体での発光光量を所定レベル以上とし、発光効率を向上させることができる。
さらにまた、本発明の半導体発光素子では、前記基板は、Siの単結晶基板から成り、その面方位は、(111)または(100)であることを特徴とする。
上記の構成によれば、基板を導電性のSi単結晶基板とし、その面方位を前記柱状結晶構造体の成長に好適な(111)または(100)とする。
したがって、安価で量産性に優れた構成とすることができる。
また、本発明の半導体発光素子は、前記第1の導電型半導体層に、分布型ブラッグ反射ミラーを有することを特徴とする。
上記の構成によれば、発光層から放射された光の内、第1の導電型半導体層、すなわち基板側に向う光を分布型ブラッグ反射ミラーで第2の導電型半導体層側に反射する。前記分布型ブラッグ反射ミラーは、その所期の効果を達成するためには、80%以上の反射率を有することが好ましい。
したがって、基板での発光光の吸収を抑え、光取出し効率を向上することができる。
さらにまた、本発明の半導体発光素子では、前記第2の導電型半導体層の表面は、凹凸または粗面処理が施されていることを特徴とする。
上記の構成によれば、プレーナー構造を有する前記第2の導電型半導体層の表面での発光光の全反射によるロスを抑えることができる。
したがって、光取出し効率を向上することができる。
また、本発明の照明装置は、前記の半導体発光素子を用いることを特徴とする。
上記の構成によれば、高効率で高品質な照明装置を実現することができる。
本発明の半導体発光素子およびその製造方法は、以上のように、一方の電極となる基板、または絶縁性基板の場合などで前記基板の上に必要に応じて適宜形成されたバッファ層上に、たとえばn型の窒化物または酸化物の半導体層から成る第1の導電型半導体層と、発光層と、p型の窒化物または酸化物の半導体層から成る第2の導電型半導体層との順で積層したナノスケールの柱状結晶構造体(ナノコラム)を複数有する半導体発光素子において、前記基板に、前記柱状結晶構造体の形成領域となる部分を彫り込んで凹所(トレンチ)を形成するとともに、さらにその内周面には第1の絶縁膜を形成しておき、その後、前記柱状結晶構造体を成長させる際に、他方の電極を形成するために前記第2の導電型半導体層を拡径させて一体化させ、かつ一体化させた該第2の導電型半導体層の外周縁部分を前記凹所内周面の第1の絶縁膜と密着させ、該凹所内を気密に封止させる。
それゆえ、プロセスが終了しても、前記柱状結晶構造体を真空状態のまま外気に曝さずにおけるので、該柱状結晶構造体の表面に異物が付着し、表面リーク電流が流れて効率が低下してしまうことを防止することができる。こうして、高効率で、劣化を抑えた高品質な半導体発光素子を実現することができる。
さらにまた、本発明の半導体発光素子は、以上のように、前記他方の電極は前記第2の導電型半導体層上に形成された薄膜電極から成り、さらにこの薄膜電極にワイヤボンディング用の電極パッドを形成するにあたって、該薄膜電極を前記基板における凹所周縁の側壁上面まで引出して、その部分に形成する。
それゆえ、充分なボンディング強度でワイヤボンディングを行っても、前記柱状結晶構造体にダメージを与えることはなく、ワイヤボンディングの条件を最適に選択することができる。
また、本発明の半導体発光素子は、以上のように、前記柱状結晶構造体の上部に前記薄膜電極を形成するにあたって、それらを直接積層するのではなく、間に第2の絶縁膜を介在し、前記柱状結晶構造体の形成領域の中央部分に形成した開口を介して、それらを電気的に接続する。
それゆえ、各柱状結晶構造体の第2の導電型半導体層への電流の供給を均一化し、それぞれの柱状結晶構造体での発光光量を所定レベル以上とし、発光効率を向上させることができる。
さらにまた、本発明の半導体発光素子は、以上のように、前記基板を導電性のSi単結晶基板とし、その面方位を前記柱状結晶構造体の成長に好適な(111)または(100)とする。
それゆえ、安価で量産性に優れた構成とすることができる。
また、本発明の半導体発光素子は、以上のように、前記発光層から放射された光の内、第1の導電型半導体層、すなわち基板側に向う光を分布型ブラッグ反射ミラーで第2の導電型半導体層側に反射する。
それゆえ、基板での発光光の吸収を抑え、光取出し効率を向上することができる。
さらにまた、本発明の半導体発光素子は、以上のように、前記第2の導電型半導体層の表面に、凹凸または粗面処理を施す。
それゆえ、プレーナー構造を有する前記第2の導電型半導体層の表面での発光光の全反射によるロスを抑えることができ、光取出し効率を向上することができる。
また、本発明の照明装置は、以上のように、前記の半導体発光素子を用いる。
それゆえ、高効率で高品質な照明装置を実現することができる。
[実施の形態1]
図1は、本発明の実施の第1の形態に係る半導体発光素子である発光ダイオード(LED)1の構造を模式的に示す平面図であり、図2はその断面図であり、図3はその製造工程を模式的に示す断面図である。本実施の形態では、ナノコラム2はGaNを例に挙げるが、そのような窒化物に限らず、酸化物や酸窒化物などを含む化合物半導体発光素子の総てについても当てはまることは言うまでもない。また、基板3としてSiを用いているが、それに限定されるものではなく、たとえばサファイア、GaN、SiC、SiO、ZnO、AlN等を用いることもできる。前記サファイアやGaN等の絶縁性基板の場合は、電極引出しのために、絶縁の上、適宜バッファ層が設けられればよい。
このLED1は、n型電極となる基板3上に、第1の導電型半導体層であるn型GaN層2aと、発光層2bと、第2の導電型半導体層であるp型GaN層2cとの順で積層したナノスケールの柱状結晶構造体(以下、ナノコラムと言う)2を複数有するLEDにおいて、注目すべきは、前記基板3は、前記ナノコラム2の形成領域となる部分が彫り込まれた凹所(トレンチ)4を有し、さらにその凹所4の内周面4aには第1の絶縁膜5が形成されるとともに、前記p型GaN層2cは、その成長の際に、p型電極となる白金電極の形成のためにその径が拡大するように成長されてプレーナー構造に一体化され、かつ一体化した該p型GaN層2cの外周縁部分が前記凹所4の内周面4aの第1の絶縁膜5と密着され、該凹所4内が気密に封止されていることである。
図3を参照して、図3(a)で示すように、面方位が(100)または(111)のシリコン基板3上に、50nm厚のシリコン酸化膜11を熱酸化法により形成し、その上にPECVD装置により100nmのシリコン窒化膜12を形成する。続いて、通常のフォトリソグラフィ技術とドライエッチングとを用いて、前記凹所4となる部分のシリコン窒化膜12を除去し、下部のシリコン酸化膜11が露出するようにする。
その後、図3(b)で示すように、ICP装置を用いてシリコン窒化膜11をマスク材として、シリコン酸化膜12およびシリコン基板3を、深さ1200nm程度、前記凹所4の形状にエッチングする。続いて、再度、熱酸化法により、図3(c)で示すように、凹所4の内部に、厚さ50nmのシリコン酸化膜13,14を形成する。
その後、再度、ICP装置を用いてシリコン酸化膜エッチングを行うと、イオン性エッチングのために、図3(d)で示すように、凹所4の側壁面のシリコン酸化膜13は残って前記第1の絶縁膜5となり、底面のシリコン酸化膜14が除去される。続いて、熱リン酸によるケミカルエッチングによりシリコン窒化膜11を全面除去すると、凹所4内部において、底面のみシリコン酸化膜14が無く、シリコン基板3が露出した構造が得られる。
次に、この凹所4内に、ナノコラムアレイを形成する。シリコン基板3の表面は、前述のように面方位が(100)または(111)の単結晶面であるので、MOCVD装置を用いて、ナノコラム2の核成長は容易に実現できる。これによって、安価で量産性に優れたLED1を実現することができる。
先ず、図3(e)で示すように、前記n型GaN層2aを800nm形成する。それには、反応炉内の圧力を76Torrに保ち、基板3の温度を1150℃まで上げる。そして、Ga原料にはトリメチルガリウム(TMGa)を、N原料にはアンモニア(NH)を用い、キャリアガスとしてHを用い、温度が安定した後、前記原料ガスTMGa,NHに加えて、ドーパントとなるSiの原料であるテトラエチルシラン(TESi)を供給する。なお、n伝導を得るためのドーパントとしてSiを用いたが、限定されるものではない。たとえば、Geでもよい。上記手法にてn型伝導性を有するn型GaN層2aを形成することができる。
このとき、後述の発光層2bから放射されるたとえば波長465nmの光は、シリコン基板3に吸収されてロスとなるので、前記n型GaN層2a内には、AlGaN/GaNの積層膜から成る分布型ブラッグ反射ミラー(DBR:Distributed Bragg Reflector)7が形成されている。その構造は、たとえば前記AlGaN層が46.64nm、GaN層が50.54nmで、それらを交互に51層積層することで、反射率99.5%、ストップバンド幅14nmの導電性反射膜を得ることで実現される。作成方法は、前記n型GaN層2aの成長を一時中断し、供給ガスの種類を、前記Siの原料であるテトラエチルシラン(TESi)からAlの原料であるトリメチルアルミニウム(TMA)に変更し、これを前記トリメチルガリウム(TMGa)、アンモニア(NH)およびキャリアガスHとともに、供給するか否かおよび温度を変更することで、前記AlGaN/GaNの積層膜を作成することができる。
こうしてn型GaN層2a中に、分布型ブラッグ反射ミラー7を形成することで、発光層2bから放射された光の内、n型GaN層2a、すなわち基板3側に向う光を該分布型ブラッグ反射ミラー7でp型GaN層2c側に反射することができ、基板3での発光光の吸収を抑え、光取出し効率を向上することができる。なお、前記分布型ブラッグ反射ミラー7は、その所期の効果を達成するためには、80%以上の反射率を有することが好ましい。
次に、発光層2bを形成する。該発光層2bは量子井戸構造となっており、井戸層(InGaN)および障壁層(GaN)で構成される。さらに、複数の井戸を有する多重量子井戸構造(MQW)とした。井戸層および障壁層のIn組成は、たとえば17%と0%とであり、厚さはそれぞれ2nmおよび5nmとした。基板温度は750℃、反応炉内圧力は76Torrとした。上記手法にて、多重量子井戸から成る発光層2bを形成することができる。
続いて、p型GaN層2cを形成する。p型伝導を得るためのドーパントとしてMgを用い、その原料としてビスエチルシクロペンタジエニルマグネシウム(CpMg)を用いた。また、厚さは200nmとした。このp型GaN層2cを成長させる際に、p型電極となる薄膜電極6の形成のために、その径を徐々に広げて互いに重なり合わせ、p型層のプレーナー構造を形成させる。これは、一般にNHの流量、キャリアガスHの流量、もしくは成長温度を徐々に変えてゆくことで実現できる。このような成長方法は、たとえば非特許文献1(A.Kikuchi,M.Kawai,M.Tada and K.Kishino:Jpn.J.Appl.Phys.43(2004)L1524)に記載されている。そして、このp型GaN層2cの成長の際に、前述のように、一体化した該p型GaN層2cの外周縁部分が前記凹所4の内周面4aの第1の絶縁膜5と密着し、これによって該凹所4内が気密に封止される。前記凹所4の周縁の側壁上には、参照符号15で示すように、ナノコラム成長の間に多結晶GaNが若干成長するが、これは後にリン酸水溶液にて除去することができる。
前記多結晶GaN15の除去後、メッシュ状の50nm厚みの白金薄膜を前記薄膜電極6として形成し、さらにp型パッド電極17を凹所4の外部に、n型電極18をシリコン基板3の底部に形成して、図2および図1で示すような本実施の形態のLED1が完成する。なお、前記薄膜電極6の形成前に、前記p型GaN層2cの表面は、凹凸19が形成されて、または粗面処理が施されている。これによって、前記プレーナー構造を有するp型GaN層2cの表面での発光光の全反射によるロスを抑えることができ、光取出し効率を向上することができる。
以上のように、本実施の形態のLED1では、n型電極となる導電性のシリコン基板3に凹所4を形成するとともに、その凹所4の側壁に第1の絶縁膜5を形成した後、ナノコラム2を成長させ、そのp型GaN層2cの成長の際に、その径を拡大させて一体化させ、外周縁部分を前記凹所4の内周面4aの第1の絶縁膜5と密着させて該凹所4内を気密に封止する。ここで、一般に結晶内部は綺麗に格子が並んでおり、バンドギャップ内にも不純物準位や欠陥準位は少ないのに対して、結晶表面となると、結晶配列が乱れており、ダングリングボンドによる準位、これにさまざまな原子、分子が吸着することによる準位など、バンドギャップ内に色々な中間準位が発生しており、これらによりキャリアが非発光の再結合を行う。このため、ナノコラム2のように露出表面が大きいことは発光効率を低下させる大きな原因となる。
したがって、本実施の形態のLED1のように、プロセスが終了しても前記ナノコラム2を真空状態のまま外気に曝さずにおけることで、該ナノコラム2の表面に異物が付着し、表面リーク電流が流れて効率が低下してしまうことを防止することができる。こうして、高効率で高品質なLEDを実現することができる。
また、本実施の形態のLED1では、前記p型GaN層2c上には薄膜電極6が形成され、該薄膜電極6は前記基板3における凹所4の周縁の側壁上面まで引出され、その部分にp型パッド電極17が形成されているので、充分なボンディング強度でワイヤボンディングを行っても、前記ナノコラム2にダメージを与えることはなく、ワイヤボンディングの条件を最適に選択することができる。
[実施の形態2]
図4は、本発明の実施の第2の形態に係る半導体発光素子である発光ダイオード(LED)21の構造を模式的に示す平面図である。このLED21は、前述のLED1に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、このLED21では、前述のLED1がp型GaN層2cからp型パッド電極17までの配線をメッシュ状で50nm厚の白金薄膜から成る薄膜電極6としたが、これを凹所4全面を覆う透明導電膜、たとえばITOから成る薄膜電極26とすることである。これによって、メッシュが形成されていなかった部分からの光取出しは減少するが、前記メッシュが形成されていた部分からも光を取出せるようになるとともに、薄膜電極16から発光層2cへの電流供給量を増加させることにより、該発光層2cの発光面積を増加させることもできる。このトレードオフを最適化することによって、さらに発光効率の高いナノコラムLEDを実現することができる。
[実施の形態3]
図5は、本発明の実施の第3の形態に係る半導体発光素子である発光ダイオード(LED)31の構造を模式的に示す断面図である。このLED31は、前述のLED1,21に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、本実施の形態では、p型GaN層2cと薄膜電極26との間には、シリコン酸化膜から成る第2の絶縁膜35が介在され、そのナノコラム2の形成領域、すなわち凹所4の中央の部分に開口36が形成されて、前記p型GaN層2cと薄膜電極26とが電気的に接続されていることである。
このため、前記図3(e)で示すようにナノコラム2が成長した状態から、凹所4の周縁の側壁上に付着した多結晶GaN15をリン酸水溶液にて除去した後、図5(a)で示すように、全面にPECVD装置にて第2の絶縁膜35を20nm堆積した後、通常のフォトリソグラフィ技術とフッ酸ケミカルエッチングとにより、前記凹所4の中央の部分の該第2の絶縁膜35を除去し、下地のp型GaN層2cが露出する前記開口36を設ける。
その後、図5(b)で示すように、全面にスパッタ装置により前記ITOを20nm堆積して薄膜電極26を形成し、さらにp型パッド電極17を凹所4の周縁の側壁上に形成してコンタクトをとることで、p極の電路を形成する。さらに、シリコン基板3の底部にn型電極18を形成することで、本実施の形態のLED31が完成する。
このように構成すると、電流経路は凹所4の中央部に設けた開口36を通ることになるので、p型GaN層2cを流れる電流がp型パッド電極17の近くのみを流れることはなく、p型GaN層2全体に対称的な広がりを持って流れることになり、発光層2cにより均一に電流(キャリア)を供給することができる。したがって局部発熱を抑えて、それぞれのナノコラム2での発光光量を所定レベル以上とし、発光効率を向上させることができる。
ここで、酸化物半導体であるZnOは、発光素子として非常に優れた特性を有している。励起子の結合エネルギが60meVと、GaNの2〜3倍であり、内部量子効率がGaNに比べて高くなる可能性がある上、屈折率は約2であり、GaNの屈折率2.5に比べて小さく、光取出しの点で圧倒的に有利である。また材料自身が安価であることも商業ベースで考えると魅力的である。
そこで、上述の各実施形態は、窒化物半導体であるGaN系ナノコラムについて述べているが、結晶構造上、よく似ている酸化物半導体であるZnOについても、全く同じ構造の半導体発光素子を、同様に作製することができる。詳述すれば、以下のとおりである。
GaNとZnOとは、共に六方晶系の結晶構造を持ち、結晶の格子定数も近い。バンドギャップも、GaNの3.4に対して、ZnOは3.3と、これもまた近い。両方とも直接遷移型半導体である。したがってGaNでナノコラムが形成されるのであれば、ZnOでもナノコラムが形成できる。実際、非特許文献2(W.I.Park, Y.H.Jun, S.W.Jung and Gyu-Chul Yi Appl.Phys.Lett. 964(2003))では、MOCVD法を用いて、サファイア基板上にZnOのナノコラム(同文献ではナノロッドと呼んでいる)を形成している。
なお、前記サファイアやGaN等の絶縁性基板の場合は、凹所4の底部から側壁面を這わせてn型電極層となるバッファ層を形成した後、その凹所4内に前記シリコン酸化膜13,14を形成して絶縁を施し、前記底部のバッファ層が露出するまでエッチングした後、ナノコラム2を形成すればよい。
上述のように構成されるLED1,21,31を照明装置に用いることで、高効率で高品質な照明装置を実現することができる。
本発明の実施の第1の形態に係る半導体発光素子である発光ダイオードの構造を模式的に示す平面図である。 図1で示す発光ダイオードの断面図である。 図1で示す発光ダイオードの製造工程を模式的に示す断面図である。 本発明の実施の第2の形態に係る半導体発光素子である発光ダイオードの構造を模式的に示す平面図である。 本発明の実施の第3の形態に係る半導体発光素子である発光ダイオードの構造を模式的に示す断面図である。 典型的な従来技術の半導体発光素子の構造を模式的に示す断面図である。
符号の説明
1,21,31 LED
2 ナノコラム
2a n型GaN層
2b 発光層
2c p型GaN層
3 基板
4 凹所(トレンチ)
5 第1の絶縁膜
6,26 薄膜電極
7 分布型ブラッグ反射ミラー
11,13,14 シリコン酸化膜
12 シリコン窒化膜
15 多結晶GaN
17 p型パッド電極
35 第2の絶縁膜
36 開口

Claims (8)

  1. 一方の電極となる基板またはその上に形成されたバッファ層上に、少なくとも第1の導電型半導体層、発光層および第2の導電型半導体層の順で積層されたナノスケールの柱状結晶構造体を複数有し、前記第2の導電型半導体層上に他方の電極が形成されて成る半導体発光素子において、
    前記基板は、前記柱状結晶構造体の形成領域を規定する凹所を有し、前記凹所の内周面には第1の絶縁膜が形成され、
    前記柱状結晶構造体は、それぞれの前記第2の導電型半導体層が拡径して一体化するように成長され、かつ一体化された該第2の導電型半導体層の外周縁部分が前記凹所内周面の第1の絶縁膜と密着することで、該凹所内が気密に封止されることを特徴とする半導体発光素子。
  2. 前記第2の導電型半導体層上には薄膜電極が形成され、該薄膜電極は前記基板における凹所周縁の側壁上面まで引出され、その部分に他方の電極の電極パッドが形成されることを特徴とする請求項1記載の半導体発光素子。
  3. 前記薄膜電極は、第2の絶縁膜を介して前記第2の導電型半導体層上に形成され、前記第2の絶縁膜は、前記柱状結晶構造体の形成領域の中央部分に開口が形成されて前記第2の導電型半導体層と薄膜電極とが電気的に接続されることを特徴とする請求項2記載の半導体発光素子。
  4. 前記基板は、Siの単結晶基板から成り、その面方位は、(111)または(100)であることを特徴とする請求項1〜3のいずれか1項に記載の半導体発光素子。
  5. 前記第1の導電型半導体層に、分布型ブラッグ反射ミラーを有することを特徴とする請求項1〜4のいずれか1項に記載の半導体発光素子。
  6. 前記第2の導電型半導体層の表面は、凹凸または粗面処理が施されていることを特徴とする請求項1〜5のいずれか1項に記載の半導体発光素子。
  7. 前記請求項1〜6のいずれか1項に記載の半導体発光素子を用いることを特徴とする照明装置。
  8. 一方の電極となる基板またはその上に形成されたバッファ層上に、少なくとも第1の導電型半導体層、発光層および第2の導電型半導体層の順で積層されたナノスケールの柱状結晶構造体を複数有し、前記第2の導電型半導体層上に他方の電極が形成されて成る半導体発光素子の製造方法において、
    前記基板に、前記柱状結晶構造体の形成される領域を彫り込み、凹所を形成する工程と、
    前記凹所の内周面に第1の絶縁膜を形成する工程と、
    前記凹所の底面から前記柱状結晶構造体の第1の導電型半導体層および発光層を順次成長させ、前記第2の導電型半導体層の成長の際に、拡径させて一体化させ、かつ一体化し該第2の導電型半導体層の外周縁部分を前記凹所内周面の第1の絶縁膜と密着させることで、該凹所内を気密に封止する工程とを含むことを特徴とする半導体発光素子の製造方法。
JP2007313033A 2007-12-04 2007-12-04 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法 Expired - Fee Related JP4995053B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007313033A JP4995053B2 (ja) 2007-12-04 2007-12-04 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007313033A JP4995053B2 (ja) 2007-12-04 2007-12-04 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2009140976A true JP2009140976A (ja) 2009-06-25
JP4995053B2 JP4995053B2 (ja) 2012-08-08

Family

ID=40871347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007313033A Expired - Fee Related JP4995053B2 (ja) 2007-12-04 2007-12-04 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP4995053B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119586A (ja) * 2009-12-07 2011-06-16 Sharp Corp 棒状構造発光素子、バックライト、照明装置および表示装置
US20120161148A1 (en) * 2010-12-27 2012-06-28 Industrial Technology Research Institute Nitride semiconductor substrate and method for manufacturing the same
JP2019083221A (ja) * 2017-10-27 2019-05-30 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP2020077817A (ja) * 2018-11-09 2020-05-21 学校法人 名城大学 半導体発光素子
US20200412100A1 (en) * 2019-06-28 2020-12-31 Seiko Epson Corporation Light emitting device and projector
US20210096452A1 (en) * 2019-09-30 2021-04-01 Seiko Epson Corporation Light emitting device and projector
US20210194209A1 (en) * 2019-12-23 2021-06-24 Seiko Epson Corporation Light Emitting Device And Projector
US11177316B2 (en) 2019-02-27 2021-11-16 Seiko Epson Corporation Method of manufacturing light emitting device, light emitting device, and projector

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03286567A (ja) * 1990-04-03 1991-12-17 Ricoh Co Ltd 半導体デバイス及びその製造方法
WO2006032865A1 (en) * 2004-09-22 2006-03-30 Mesophotonics Limited Light emitting diode structures
JP2007049063A (ja) * 2005-08-12 2007-02-22 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03286567A (ja) * 1990-04-03 1991-12-17 Ricoh Co Ltd 半導体デバイス及びその製造方法
WO2006032865A1 (en) * 2004-09-22 2006-03-30 Mesophotonics Limited Light emitting diode structures
JP2007049063A (ja) * 2005-08-12 2007-02-22 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119586A (ja) * 2009-12-07 2011-06-16 Sharp Corp 棒状構造発光素子、バックライト、照明装置および表示装置
US20120161148A1 (en) * 2010-12-27 2012-06-28 Industrial Technology Research Institute Nitride semiconductor substrate and method for manufacturing the same
US8604487B2 (en) * 2010-12-27 2013-12-10 Industrial Technology Research Institute Nitride semiconductor substrate and method for manufacturing the same
JP2019083221A (ja) * 2017-10-27 2019-05-30 日機装株式会社 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP2020077817A (ja) * 2018-11-09 2020-05-21 学校法人 名城大学 半導体発光素子
JP7312997B2 (ja) 2018-11-09 2023-07-24 学校法人 名城大学 半導体発光素子
US11177316B2 (en) 2019-02-27 2021-11-16 Seiko Epson Corporation Method of manufacturing light emitting device, light emitting device, and projector
JP2021007135A (ja) * 2019-06-28 2021-01-21 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7056628B2 (ja) 2019-06-28 2022-04-19 セイコーエプソン株式会社 発光装置およびプロジェクター
US11575247B2 (en) 2019-06-28 2023-02-07 Seiko Epson Corporation Light emitting device and projector
US20200412100A1 (en) * 2019-06-28 2020-12-31 Seiko Epson Corporation Light emitting device and projector
US20210096452A1 (en) * 2019-09-30 2021-04-01 Seiko Epson Corporation Light emitting device and projector
US11624973B2 (en) * 2019-09-30 2023-04-11 Seiko Epson Corporation Light emitting device having columnar parts surrounded by concavo-convex shapes and projector
US20210194209A1 (en) * 2019-12-23 2021-06-24 Seiko Epson Corporation Light Emitting Device And Projector
US11901695B2 (en) * 2019-12-23 2024-02-13 Seiko Epson Corporation Light emitting device and projector

Also Published As

Publication number Publication date
JP4995053B2 (ja) 2012-08-08

Similar Documents

Publication Publication Date Title
JP3219854U (ja) Iii−v族窒化物半導体エピタキシャルウエハ及びiii−v族窒化物半導体デバイス
JP5097532B2 (ja) 化合物半導体発光素子の製造方法
JP4997621B2 (ja) 半導体発光素子およびそれを用いた照明装置
JP4995053B2 (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP6025933B2 (ja) 発光ダイオードの製造方法
TWI425558B (zh) 形成電路結構的方法
JP4591276B2 (ja) 半導体発光素子の製造方法
CN105103310B (zh) 与生长衬底分离的紫外线发光装置及其制造方法
JP2007258700A (ja) 垂直型発光素子及びその製造方法
WO2014073139A1 (ja) 紫外半導体発光素子およびその製造方法
JP2006332383A (ja) 半導体発光素子およびその製造方法
KR102094471B1 (ko) 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체
KR101650720B1 (ko) 나노로드 기반의 반도체 발광 소자 및 그 제조 방법
TW201421543A (zh) 磊晶晶圓及其製造方法
TWI774759B (zh) 發光元件及其製造方法
JP4483736B2 (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
KR20120039324A (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
JP2008066590A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2009105088A (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2008066591A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2018511945A (ja) 紫外線発光素子
JP2009123836A (ja) 窒化物半導体発光素子
JP2006210961A (ja) 窒化ガリウム系化合物半導体発光素子
KR20150015760A (ko) 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법
TWI478375B (zh) 發光二極體及光學元件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101022

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees