CN105103310B - 与生长衬底分离的紫外线发光装置及其制造方法 - Google Patents

与生长衬底分离的紫外线发光装置及其制造方法 Download PDF

Info

Publication number
CN105103310B
CN105103310B CN201480020081.XA CN201480020081A CN105103310B CN 105103310 B CN105103310 B CN 105103310B CN 201480020081 A CN201480020081 A CN 201480020081A CN 105103310 B CN105103310 B CN 105103310B
Authority
CN
China
Prior art keywords
layer
substrate
type semiconductor
semiconductor layer
sacrifice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480020081.XA
Other languages
English (en)
Other versions
CN105103310A (zh
Inventor
韩昌锡
金华睦
高美苏
李阿兰澈
徐大雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN105103310A publication Critical patent/CN105103310A/zh
Application granted granted Critical
Publication of CN105103310B publication Critical patent/CN105103310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种UV发光装置及其制造方法。该方法包括在衬底上形成包括AlxGa(1‑x)N的第一超晶格层，在所述第一超晶格层上形成包括AlzGa(1‑z)N的牺牲层，部分地去除牺牲层，在牺牲层上形成外延层以及将衬底与外延层分离，其中，牺牲层含有空隙，衬底与外延层在牺牲层处分离，形成外延层的步骤包括形成包括n型AluGa(1‑u)N(0<u≤z≤x<1)的n型半导体层。通过这种结构，该发光装置可以发射UV光且与衬底分离。

Description

与生长衬底分离的紫外线发光装置及其制造方法
技术领域
本发明涉及一种与生长衬底分离的紫外线(UV)发光装置及其制造方法，更具体地，涉及一种发射紫外线且与生长衬底分离的紫外线发光装置及其制造方法。
背景技术
发光装置指的是一种无机半导体装置，其通过电子和空穴的复合来发光，近来已经应用于显示装置、车用灯具、普通照明、光通等多种领域。更具体地，紫外线发光装置的应用范围已扩展到紫外光固化、消毒、白光光源、医药、辅助部件等多种应用。
发光装置通常包含n-型半导体层、p-型半导体层和在两者之间形成的活性层。由于紫外线发光装置发射具有相对较小的峰值波长的光(通常，具有400nm或更小的峰值波长的光)，当紫外线发光装置使用氮化物半导体制造时，使用含有20％或更多的Al的AlGaN。当紫外线发光装置的n-型氮化物半导体层和p-型氮化物半导体层的带隙能量小于紫外光能量时，从活性层发出的紫外光可被吸收进紫外线发光装置中的n-型氮化物半导体层和p-型氮化物半导体层中。在这种情况下，发光装置显著降低了发光效率。因此，不仅紫外线发光装置的活性层，而且设置在发光装置的发光方向上的其它半导体层都含有20％或更多的Al。
在紫外线发光装置的制造中，蓝宝石衬底被用作生长衬底。然而，当AlxGa(1-x)N(0.2≤x≤1)层在蓝宝石衬底上生长时，由于高的Al组成产生热或结构变形，AlxGa(1-x)N(0.2≤x≤1)层可能发生裂缝或断裂。造成这些现象的原因是蓝宝石衬底和AlxGa(1-x)N(0.2≤x≤1)层之间的晶格失配和/或热膨胀系数的差别。在现有技术中，为了防止发光装置制造中的这些问题，AlN层在高温下生长在蓝宝石衬底上，或者AlN/AlGaN超晶格层形成在蓝宝石衬底上，随后形成包含AlxGa(1-x)N(0.2≤x≤1)的N-型半导体层、活性层和P-型半导体层。
通常，蓝宝石衬底通过激光剥离从半导体层上分离。在紫外线发光装置中，当蓝宝石衬底通过激光剥离被分离时，理想的情况是，设置于半导体层和蓝宝石衬底之间的AlN层或AlN/AlGaN超晶格层吸收大部分的激光束而不允许其经此传输。当AlN层或AlN/AlGaN超晶格层允许激光束经此传输时，蓝宝石衬底不能有效地从半导体层分离，并且在AlN层或AlN/AlGaN超晶格层上方的半导体层可吸收激光束。当吸收激光束时，半导体层可被加热分解，从而导致发光装置故障。
在激光剥离中，通常使用与AlN的带隙能量基本相似或更长的波长的准分子激光束。例如，KrF准分子激光束的波长为248nm，其会穿过AlN层，因此难以使用。ArF准分子激光束的波长为193nm，其会被AlN层吸收，但是与AlN层的带隙能量对应的大约200nm的波长的微小的差异导致一些激光束穿过AlN层或AlN/AlGaN超晶格层。此外，ArF准分子激光的低脉冲能量无法为衬底的分离提供足够的能量。
基于此类原因，在本领域中，紫外线发光装置以水平型或倒装芯片型发光装置的形式制造。因其结构限制，水平型或倒装芯片型紫外线发光装置具有发光效率低和光强度低的问题。因此，传统紫外线发光装置无法根据各种用途提供足够的光强度。
发明内容
技术问题
本发明的各方面提供了一种在紫外线发光装置的制造中简单分离衬底的方法。
本发明的各方面还提供了与衬底分离且具有高强度光源的UV发光装置。
问题解决方案
根据本发明的一个示例性实施例，制造UV发光装置的方法包括：在衬底上形成包括AlxGa(1-x)N的第一超晶格层；在第一超晶格层上形成包括AlzGa(1-z)N的牺牲层；部分地去除牺牲层；在牺牲层上形成外延层；以及将衬底与外延层分离，其中，牺牲层含有空隙，衬底与牺牲层在外延层处分离，形成外延层的步骤包括形成包括n型AluGa(1-u)N(0<u≤z≤x<1)的n型半导体层。
根据本实施例，有可能制造出发射UV范围内的峰值波长的光且与生长的衬底分离的发光装置。因此，该UV发光装置可显著地增强光的强度。
形成n型半导体层的步骤可以包括：在第一温度下在牺牲层上形成第一n型半导体层；在第二温度下在第一n型半导体层上形成第二n型半导体层；以及在第三温度下在第二n型半导体层上形成第三n型半导体层。这里，第二温度可以不同于第一温度和第三温度。
第一温度可以低于或等于第三温度，第三温度可以低于第二温度。此外，第一温度的范围可以在1000℃至1100℃之间；第二温度的范围可以在1150℃至1200℃之间；第三温度的范围可以在1100℃至1150℃之间且小于第二温度。
该方法还可以包括：在形成牺牲层之前，在第一超晶格层上形成包括AlyGa(1-y)N(0<u≤z≤y≤x<1)的第二超晶格层。
x的范围是0.75至0.85，z的范围是0.55至0.65，u的范围是0.45至0.55。
第一超晶格层可以包括AlN层和AlxGa(1-x)N层交互堆叠的堆叠结构。
衬底可以是蓝宝石衬底、GaN衬底或AlN衬底。
该方法还可以包括：在形成第一超晶格层之前，在衬底上形成缓冲层。这里，缓冲层可以包括AlN。
在一些实施例中，牺牲层可以包括n型杂质，部分地去除牺牲层的步骤可以包括在牺牲层上形成掩模图案，并通过对牺牲层进行电化学蚀刻而在该牺牲层中形成细小空隙。
在形成外延层期间，细小空隙中的至少一些细小空隙在牺牲层中可以结合以形成空隙。
牺牲层可以具有3×1018/cm3至3×1019/cm3的n型杂质浓度。
此外，将衬底与外延层分离的步骤可以包括使用蚀刻溶液化学蚀刻掩模图案。
在一些实施例中，将衬底与外延层分离的步骤可以包括向牺牲层施加应力。
该方法还可以包括：在衬底与外延层分离之前，在外延层上形成第二衬底，并且还可以包括：将与衬底分离的外延层和第二衬底划分成多个区域。
根据本发明的另一实施例，用于制造UV发光装置的模板包括：衬底；第一超晶格层，设置在衬底上并包括AlxGa(1-x)N；以及牺牲层，设置在第一超晶格层上并包括AlzGa(1-z)N(0<z≤x<1)。
模板还可以包括第二超晶格层，设置在第一超晶格层和牺牲层之间且包括AlyGa(1-y)N(0<z≤y≤x<1)。
模板还可以包括AlN缓冲层，设置在衬底与第一超晶格层之间。
根据本发明的另一实施例，UV发光装置可以包括：p型半导体层，包括P型AlGaN；活性层，设置在p型半导体层上且包括AlGaN；以及n型半导体层，设置在活性层上且包括n型AluGa(1-u)N，其中，从活性层发射的光被构造成通过n型半导体层的表面向外部发射。
u的范围可以是0.45至0.55。
发光装置可以具有形成在n型半导体层的光通过其发射的表面上的粗糙度。
发光装置还可以包括设置在p型半导体层下方的第二衬底。
发光装置还可以包括n型电极和p型电极，其中，第二衬底具有比p型半导体层大的宽度，第二衬底的上表面被部分地暴露，n型电极设置在n型半导体层上，p型电极设置在第二衬底的上表面的暴露部分上。
光可以具有200nm至400nm的范围的峰值波长。
发明的有益效果
本发明的实施例提供用于制造UV发光装置的模板、其制造方法以及使用该模板制造与衬底分离的UV发光装置的方法。根据本发明的实施例，在UV发光装置的制造过程中，衬底可以容易地与外延层分离。此外，根据本发明的实施例，本方法和模板可以使分离衬底时施加于半导体层的应力最小化，同时确保半导体层的优异晶体质量。
此外，本发明的实施例提供使用该方法的具有高UV强度的UV发光装置。
附图说明
图1至图14是示出根据本发明的一个实施例的用于制造与衬底分离的UV发光装置的方法的剖视图，更具体地，图1至图4是示出根据本发明的一个实施例的用于制造UV发光装置的模板及其制造方法的剖视图，图5至图14是示出根据本发明的一个实施例的UV发光装置及其制造方法的剖视图；
图15是根据本发明的另一实施例的与衬底分离的倒装型UV发光装置的剖视图；以及
图16是根据本发明的又一实施例的与衬底分离的通孔型UV发光装置的剖视图。
具体实施方式
下面将参照附图更详细地描述本发明的实施例。应该理解的是，下面的实施例只是以说明的方式给出，以便本领域技术人员透彻地理解本发明。因此，本发明不限于下面的实施例，并且下面的实施例可以按照不同方式进行实施。此外，为了清楚起见，可以放大某些部件、层或特征的宽度、长度以及厚度。
应该理解的是，当提到元件或层“在”另一元件或层“上”或者“连接到”另一元件或层时，可以指它直接在另一元件或层上或者直接连接到其上，或者介于中间还存在其它的元件或层。与此相反，当提到元件“直接在”另一元件或层“上”或者“直接连接到”另一元件或层时，则介于中间不存在其它的元件或层。应当理解的是，出于本公开内容的目的，“X、Y和Z中的至少一个(种)”可以解释为仅X、仅Y、仅Z或两个或更多项X、Y和Z的任意组合(例如，XYZ、XYY、YZ、ZZ)。在说明书中相同部件将由相同附图标记表示。
图1至图14是示出根据本发明的一个实施例的用于制造与衬底分离的UV发光装置的方法的剖视图。在下文中，应该注意，可以通过多种方法制造氮化物半导体层，例如金属有机化学气相淀积(MOCVD)、分子束外延(MBE)、氢化物气相外延(HVPE)等。
首先，图1至图4是示出根据本发明的一个实施例的用于制造UV发光装置的模板及其制造方法的剖视图。
参照图1，缓冲层120可以形成在衬底110上。
至于衬底110，可以使用能够在其上生长的氮化物半导体层的任何衬底，并且没有限制。例如，衬底110可以是蓝宝石衬底、碳化硅衬底、尖晶石衬底、GaN衬底、AlN衬底等。更具体地，根据该实施例，衬底110可以是蓝宝石衬底或AlN衬底。
缓冲层120可以在衬底110上生长至大约500nm的厚度。缓冲层120可以是包括AlN、GaN、InN的氮化物层，更具体地，可以包括AlN。缓冲层120可以作为用于在后续工艺中生长氮化物层的核层，并且用于减轻衬底110和生长在缓冲层120上的氮化物层之间的晶格失配并减少位错缺陷的产生。
当衬底是诸如GaN衬底或AlN衬底的氮化物衬底时，可以省略缓冲层120。
参照图2，第一超晶格层131形成在缓冲层120上。
第一超晶格层131可以通过交互堆叠两种或更多种类型的材料层而被形成为例如大约1200nm至大约1300nm的厚度。第一超晶格层131可以包括AlxGa(1-x)N(0<x<1)，且还可以包括AlN。此外，第一超晶格层131可以具有交互堆叠的AlN层和AlxGa(1-x)N层(0<x<1)的堆叠结构。
参照图3，还可以在第一超晶格层131上形成第二超晶格层133。第二超晶格层133可以被形成为例如大约1200nm至大约1300nm的厚度且可以比第一超晶格层131薄，但是不限于此。第二超晶格层133可以包括AlyGa(1-y)N(0<y<1)，且还可以包括AlN。此外，第二超晶格层133可以具有交互堆叠的AlN层和AlyGa(1-y)N层(0<y<1)的堆叠结构。
第一超晶格层131和第二超晶格层133可以减轻衬底110和通过后续工艺生长的半导体层之间的晶格失配，并且可以缓解由晶格失配所引起的应力。因此，根据本发明的发光装置可以防止在n型半导体层161、活性层163、p型半导体层165等中的裂缝的产生。
接下来，参照图4，牺牲层140形成在第二超晶格层133上。
牺牲层140可以包括AlzGa(1-z)N(0<z<1)并可以是含有n型杂质的n型AlzGa(1-z)N层(0<z<1)。n型杂质可以是Si杂质，并且可以用例如3×1018/cm3至3×1019/cm3的浓度掺杂。更具体地，当牺牲层140包括n型AlzGa(1-z)N(0<z<1)时，在后续工艺中可以通过电化学蚀刻(ECE)在牺牲层140中形成细小空隙141和空隙145。
第一超晶格层131、第二超晶格层133和牺牲层140可以分别包括AlxGa(1-x)N、AlyGa(1-y)N和AlzGa(1-z)N(0<z≤y≤x<0)。例如，x的范围可以是0.75至0.85，y的范围可以是0.65至0.75，z的范围可以是0.55至0.65。换言之，Al组成比可以随着与衬底110的距离的增大而减小。
因此，第一超晶格层131、第二超晶格层133和牺牲层140的AlGaN中的Al组成比被调节为逐渐减少，从而使晶格失配和由此引起的应力最小化。例如，当缓冲层120由AlN(Al组成比＝1.0)形成时，Al组成比自第一超晶格层131(Al组成比＝0.80)、第二超晶格层133(Al组成比＝0.70)和牺牲层140(Al组成比＝0.60)逐渐减小，牺牲层140中的晶格失配的频率可以由此减少，从而降低由晶格失配所引起的应力。因此，形成在牺牲层140上的外延层160具有改善的晶体质量，从而提高发光装置的发光效率。
应该理解的是，在第一超晶格层131、第二超晶格层133和牺牲层140中的每个中的AlGaN的Al组成比并不限于此，并且可以根据衬底110的种类和外延层160的Al组成比而变化。
此外，发光装置还可以包括在第一超晶格层131和第二超晶格层133之间和/或在第二超晶格层133和牺牲层140之间的应力消除层(未示出)。
应力消除层可以含有AlGaN，且可以设置在第一超晶格层131和第二超晶格层133之间和/或在第二超晶格层133和牺牲层140之间，从而减轻由晶格失配所引起的应力。因此，应力消除层的Al组成比介于应力消除层上下两个半导体层之间。例如，当在第一超晶格层131(Al组成比＝0.80)和第二超晶格层133(Al组成比＝0.70)之间进一步形成应力消除层时，应力消除层中的Al组成比为0.70至0.80。
应力消除层可以被形成为单层或者可以包括多层，并且可以包括渐变层，多层的Al组成比连续变化，渐变层的Al组成比逐渐改变。例如，当应力消除层包括多层时，其Al组成比连续地改变，在第一超晶格层131(Al组成比＝0.80)和第二超晶格层133(Al组成比＝0.70)之间可以分别形成具有0.72、0.74、0.76和0.78的Al组成比的四层。另外，当应力消除层包含渐变层时，其Al组成比连续地改变，在第一超晶格层131(Al组成比＝0.80)和第二超晶格层133(Al组成比＝0.70)之间可以形成Al组成比在0.70至0.80之间连续地改变的单层。应该理解的是，这些应力消除层的组成比仅是为了说明而提供，可以以多种方式调整第一超晶格层131、第二超晶格层133和牺牲层140的Al组成比。
因此，提供了用于紫外线发光装置的制造的模板，包括衬底110、第一超晶格层131和牺牲层133。用于紫外线发光装置的制造的模板还包含缓冲层120和第二超晶格层133。各部件与上述描述的部件相同，将省略其详细描述。
接下来，图5至图14是示出根据本发明的一个实施例的紫外线发光装置和其制造方法的剖视图。该方法可采用参照图1至图4描述的用于制造紫外线发光装置的模板。
参照图5，在牺牲层140上形成掩模图案150，转而被部分去除用以形成细小空隙141。
如图5所示，形成在牺牲层140上的掩模图案150包含开口区域和掩模区域。牺牲层140的上表面通过开口区域被部分暴露。掩模图案150可含有SiO2。掩模图案150可以通过电子束蒸发等方式在牺牲层140的整个上表面沉积SiO2来形成，接着通过图案化来形成开口区域。可替代地，掩模图案150可以由其它多种方法来形成，例如激光剥离等，而不局限于此。
在形成包含开口区域的掩模图案150之后，可以通过电化学蚀刻(ECE)部分去除牺牲层140。通过电化学蚀刻，可以在牺牲层140上形成细小空隙141。因此，如图5所示，细小空隙141主要形成在开口区域下方。
可以通过将牺牲层140浸入到诸如草酸溶液的蚀刻溶液中，随后向牺牲层140施加预定电压来执行电化学蚀刻。例如，电化学蚀刻可以通过持续施加10V至60V范围内的电压来执行，或者可以通过在两个或多个阶段施加不同电压来执行。在电化学蚀刻中，可以通过调整蚀刻溶液的组成及浓度、施加电压的时间、施加的电压、施加电压的阶段数量等来调整细小空隙141的尺寸。因此，可以形成具有各种尺寸的细小空隙141。
接下来，参照图6，在牺牲层140上形成n-型半导体层161以覆盖掩模图案150。
n型半导体层161可以通过MOCVD等被形成为例如大约3000nm或更厚的厚度，并且可以通过使用在掩模图案150的开口区域下方的牺牲层140作为晶种层的外延横向过生长(ELO)来形成。因此，n型半导体层161可以覆盖掩模图案150。n型半导体层161可以包括AluGa(1-u)N(0<u<1)，并可以包括例如Si的n型杂质。在AluGa(1-u)N(0<u<1)中，u可以小于或等于x、y和z(0<u≤z≤y≤x<1)。例如，u的范围可以是0.45至0.55。因此，每层均可被形成为使得第一超晶格层131、第二超晶格层133、牺牲层140和n型半导体层161的Al组成比可以依次降低，从而使由n型半导体层161的晶格失配而导致的应力最小化。这里，应该理解的是，u值不限于前述范围，并可根据发光装置的峰值波长在小于z值的范围内随意选择。
n型半导体层161可以包括在各种温度条件下生长的多个层。如图6所示，n型半导体层161可以包括在第一温度下生长的第一n型半导体层1611、在第二温度下生长的第二n型半导体层1612和在第三温度下生长的第三n型半导体层1613。第一温度可以低于或等于第三温度，第三温度可以低于第二温度。此外，第二温度可以不同于第一温度和第三温度。
例如，第一n型半导体层1611可以在1000℃至1100℃的温度和50托至200托的压力下生长，第二n型半导体层1612可以在1150℃至1200℃的温度以及50托至200托的压力下生长，第三n型半导体层1613可以在1100℃至1150℃的温度以及50托至200托的压力下生长。由于第一n型半导体层1611在相对较低的温度下生长，因此半导体层可以在没有裂缝等的情况下生长，而由于低的生长温度，第一n型半导体层1611可具有比第二n型半导体层1612和第三n型半导体层1613低的晶体质量。然而，可以通过在高温下在第一n型半导体层1611上生长第二n型半导体层1612来提高晶体质量。因此，生长在第二n型半导体层1612上的第三n型半导体层1613可以具有优异的晶体质量。同样地，形成在第三n型半导体层1613上的活性层163可以具有优异的晶体质量，从而发光装置可以具有改善的发光效率。
第一至第三n型半导体层1611、1612、1613可以包括AluGa(1-u)N(0<u<1)，其中，每个半导体层可以具有相同的Al组成比。这里，应该理解的是，本发明不限于此，并且每个半导体层的Al组成比可以以各种方式设定。
另一方面，当n型半导体层161生长在牺牲层140上时，牺牲层140中的细小空隙141可彼此相互结合和/或生长以形成空隙145。因此，连同n型半导体层161的生长，牺牲层140可以包括空隙145。如图所示，空隙145可以主要形成在掩模图案150的开口区域下方，并且也可以部分地形成在其掩模区域下方。
接下来，参照图7，在n型半导体层161上生长活性层163和p型半导体层165，从而形成外延层160。即，外延层160可以包括n型半导体层161、活性层163和p型半导体层165。
活性层163可以被形成为具有交互堆叠的阻挡层(未示出)和阱层(未示出)。阻挡层可以包括AlvGa(1-v)N层(0.30≤v≤0.50)，阱层可以包括AlwGa(1-w)N层(0.20≤w≤0.40)。这里，为了在阱层中实现有效的电子约束，w小于v(w<v)。在w的此范围内，通过根据本实施例的方法制造的发光装置可以发射UV峰值波长的光。
此外，在阻挡层中，最靠近n型半导体层161的阻挡层可以具有比其它阻挡层高的Al组成。具有在其中最靠近n型半导体层161的阻挡层具有比其它阻挡层大的带隙的结构，可以通过减少电子速度来有效防止电子外溢。
p型半导体层165可以通过MOCVD等被形成为例如大约300nm的厚度。p型半导体层165可以包括AlGaN，其中Al组成比可以根据从活性层163发射的光的峰值波长来确定。换言之，为了防止从活性层163发射的紫外光被吸收进p型半导体层165，p型半导体层165的Al组成可以被确定为具有等于或大于紫外光的峰值波长的带隙能量。
此外，p型半导体层165还可以包括变量掺杂层(delta doping layer)(未示出)，以减小欧姆接触电阻。
参照图8，在外延层160上形成金属层170。
金属层170可以包括反射金属层(未示出)和阻挡金属层(未示出)。阻挡金属层可以被形成为覆盖反射金属层。
可以通过沉积和剥离形成反射金属层。反射金属层可以用于反射光并用作电连接到外延层160的电极。因此，优选地，反射金属层包括能够在表现出相对于紫外光的高的反射率的同时形成欧姆接触的材料。反射金属层可以包括例如Ni、Pt、Pd、Rh、W、Ti、Al、Ag和Au中的至少一种。
与反射金属层的材料相比，阻挡金属层防止不同材料的相互扩散。因此，可以防止接触电阻的增加以及因反射金属层受损导致的反射率的劣化。阻挡金属层可以包括Ni、Cr和Ti中的至少一种。此外，阻挡金属层可以被形成为多层。
接下来，参照图9，可以在金属层170上形成支撑衬底190，并且可以将粘合层180形成为用于粘合支撑衬底190与金属层170。因此，可以形成包括金属层170、粘合层180和支撑衬底190的第二衬底200。
支撑衬底190可以是绝缘衬底、导电衬底或电路衬底。例如，支撑衬底170可以是蓝宝石衬底、氮化镓衬底、玻璃衬底、碳化硅衬底、硅衬底、金属衬底、陶瓷衬底等。
粘合层180可以包括金属材料，例如，AuSn。包括AuSn的粘合层允许在支撑衬底190与金属层170之间共熔粘结。当支撑衬底190是导电衬底时，粘合层将金属层170电连接到支撑衬底190。
然后，如图10所示，衬底110可以在牺牲层140处与外延层160分离。
衬底110与外延层160分离可以通过化学剥离或应力剥离的方式执行。在这个实施方式中，衬底110通过化学剥离的方式与外延层160分离。然而，应该知道，本发明并不限于此，并且还可以包括对牺牲层140施加应力以分离衬底110。
在下文中，将详细地描述衬底110的分离方法。
首先，使用蚀刻溶液去除掩模图案150。蚀刻溶液通过用作流通通道的空隙145在衬底110上铺展开来，并且在空隙145附近化学地蚀刻掩模图案。蚀刻溶液可以包括缓冲氧化物蚀刻剂(BOE)、HF等。由于掩模图案150被蚀刻，因此可以通过弱化n型半导体层161与牺牲层140之间的粘结自然地分离衬底110。此外，为了促进衬底110的分离，在蚀刻掩模图案150后，可以将预定应力施加到牺牲层140。
根据该实施例，电化学蚀刻用作用于在牺牲层140中形成空隙145的工艺。然而，应该知道的是，本发明并不限于此，可以采用各种方法在牺牲层140中形成空隙145。例如，可以部分地蚀刻牺牲层140以形成突起和凹陷，并且可以通过外延横向过生长(ELO)在突起上生长n型半导体层161来形成空隙。
图11示出了衬底110分离之后的第二衬底200和半导体层，其中，部件如与图10中示出的部件相比以倒置状态示出。
当衬底110分离时，在n-型半导体层161上形成突起161a和凹陷161b。
在衬底110分离之后，可以通过干法蚀刻等去除留在n-型半导体层161上的牺牲层120。此外，由于在分离衬底110的过程中，n-型半导体层161的表面会被部分损坏，因此在衬底110分离后，可以通过湿法蚀刻或干法蚀刻去除损坏的部分。当蚀刻n-型半导体层161的表面时，突起161a和凹陷161b可具有较缓倾斜度。
参照图12，通过增加n-型半导体层的表面粗糙度可以在n-型半导体层161的表面上形成粗糙度R。粗糙度R可以由湿法蚀刻来形成，例如使用硫酸-磷酸溶液的光致化学(PEC)蚀刻等。粗糙度R可以由依据蚀刻条件的多种方式来确定，并且可以具有例如0.5μm或更小的平均高度。通过形成粗糙度R，紫外线发光装置可以具有改善的光提取效率。
参照图13，外延层160经受图案化而形成装置隔离区210。这里，可以通过干法蚀刻来进行图案化。随着装置隔离区210的形成，可以部分暴露第二衬底200的上表面，且外延层160可以被分成至少一个装置区250。
另一方面，虽然未示出，但还可以形成钝化层(未示出)以覆盖装置区250的上表面和侧表面。钝化层可以保护发光装置免受外部环境影响，并且在n-型半导体层161的表面的粗糙度R上形成，以提供较缓倾斜度，从而改善光提取效率。
接下来，形成n-型电极310和P型电极320，并且拆分第二衬底200中的装置隔离区210下方的区域，从而提供了立式紫外线发光装置300，此装置与生长衬底分离，如图14所示。发光装置300可以发射峰值波长为200nm至400nm的光，且还可以发射峰值波长为200nm至340nm的光。
第二衬底200可以被拆分，使得每个发光装置300的第二衬底的宽度大于装置区250的宽度。利用这个结构，可以在拆分第二衬底200的同时在第二衬底200的暴露区上形成p-型电极320。
根据制造与衬底分离的紫外线发光装置的方法，发光装置通过形成第一超晶格层131、第二超晶格层133、牺牲层140、第一至第三n-型半导体层161来制造，并且通过化学剥离或应力剥离容易与衬底110分离。因此，根据本发明的制造方法可以解决在相关技术领域中制造与衬底分离的紫外线发光装置的困难。
同样地，在根据本发明的紫外线发光装置300中，衬底110从紫外线发光装置中去除，由此从活性层163发射的光直接穿过n-型半导体层161的表面，从而显著地改善了光的强度。
图15是根据本发明另一实施例的与衬底分离的倒装芯片型紫外线发光装置的剖视图。
参照图15，发光装置可以包含外延层160、第二衬底410、n-型电极440和p-型电极420。此外，发光装置还可以包含n-型凸起450和P-型凸起430。此外，外延层160可以包含n-型半导体层161、活性层163和p-型半导体层165。特别地，根据该实施例的发光装置是倒装芯片型且与生长衬底分离。
在该实施例中，外延层160大致类似于参照图5至图14描述的外延层，并将省略其详细说明。
然而，根据本实施例，外延层160经受台面蚀刻(mesa etching)，使得n型半导体层161的下表面部分地暴露，并且n型电极440可以形成在n型半导体层161的下表面的暴露部分上。p型电极420可以形成在p型半导体层165上，凸起430和450可以分别形成在电极420和440上。发光装置可以通过电极420和450以及凸起430和450电连接至第二衬底410。这里，第二衬底410可以是PCB，但并不限于此。作为第二衬底，能够电连接发光装置的任何衬底均可以不受限制地使用。例如，包括导线框架的绝缘衬底可以用作第二衬底。
此外，根据本实施例的发光装置还可以包括在p型半导体层165的下表面上的反射层(未示出)，从而改善通过发光装置上表面发射的光的强度。
省略与倒装芯片相关的公知技术的描述。
图16是根据本发明又一实施例的与衬底分离的通孔型UV发光装置的剖视图。
图16的发光装置大致类似于图15的发光装置，因此以下将主要描述二者之间的差别。
参照图16，部分地去除外延层160以暴露n型半导体层161的下表面的一部分。具体地，去除外延层160的中部、p型半导体层165的一部分、活性层163的一部分和n型半导体层161的一部分以形成孔。
p型电极510可以形成在p型半导体层165的下表面上，n型电极520可以形成在n型半导体层161的下表面的暴露部分上。这里，n型电极520可以被形成为具有至少比孔的深度高的高度，从而在p型半导体层165的下表面下方延伸。P型电极510和n型电极520可以包括反射层(未示出)，从而改善通过发光装置的上表面发射的光的强度。
此外，发光装置还可以包括围绕n型电极520的绝缘层530，从而n型电极520和p型电极510可以彼此电隔离。
尽管已经在上文中描述了一些实施例，但应该理解的是，本发明不限于这些实施例和特征，并且在没有脱离本发明的精神和范围的情况下，可以进行各种修改、变更和替换。具体地，本发明包括通过各种方法与衬底分离的UV发光装置及其制造方法，而不限于上述实施例的装置及其制造方法。

Claims (20)

1.一种制造紫外线发光装置的方法，所述方法包括：
在衬底上形成包括AlxGa(1-x)N的第一超晶格层；
在所述第一超晶格层上形成包括AlzGa(1-z)N的牺牲层；
部分地去除所述牺牲层；
在所述牺牲层上形成外延层；以及
将所述衬底与所述外延层分离，
其中，所述牺牲层包括空隙，所述衬底与所述外延层在所述牺牲层处分离，
其中，形成外延层的步骤包括形成包括n型AluGa(1-u)N的n型半导体层，其中，0<u≤z≤x<1。
2.根据权利要求1所述的方法，其中，形成n型半导体层的步骤包括：
在第一温度下，在所述牺牲层上形成第一n型半导体层；
在第二温度下，在所述第一n型半导体层上形成第二n型半导体层；以及
在第三温度下，在所述第二n型半导体层上形成第三n型半导体层，
其中，所述第二温度不同于所述第一温度和所述第三温度。
3.根据权利要求2所述的方法，其中，所述第一温度低于或等于所述第三温度，所述第三温度低于所述第二温度。
4.根据权利要求1所述的方法，所述方法还包括：
在形成所述牺牲层之前，在所述第一超晶格层上形成包括AlyGa(1-y)N的第二超晶格层，其中，0<u≤z≤y≤x<1，
其中，所述x的范围是0.75至0.85，所述z的范围是0.55至0.65，所述u的范围是0.45至0.55。
5.根据权利要求1所述的方法，其中，所述第一超晶格层包括AlN层和AlxGa(1-x)N层交互堆叠的堆叠结构。
6.根据权利要求1所述的方法，所述方法还包括：在形成所述第一超晶格层之前，在所述衬底上形成缓冲层。
7.根据权利要求6所述的方法，其中，所述缓冲层包括AlN。
8.根据权利要求1所述的方法，其中，所述牺牲层包括n型杂质，
其中，部分地去除所述牺牲层的步骤包括：
在所述牺牲层上形成掩模图案；
通过电化学蚀刻所述牺牲层在所述牺牲层中形成细小空隙。
9.根据权利要求8所述的方法，其中，所述细小空隙中的至少一些细小空隙在所述形成外延层期间在所述牺牲层中结合以形成所述空隙。
10.根据权利要求8所述的方法，其中，将所述衬底与所述外延层分离的步骤包括：使用蚀刻溶液化学蚀刻所述掩模图案。
11.根据权利要求1或8所述的方法，其中，将所述衬底与所述外延层分离的步骤包括：向所述牺牲层施加应力。
12.根据权利要求1所述的方法，所述方法还包括：在将所述衬底与所述外延层分离之前，在所述外延层上形成第二衬底。
13.根据权利要求12所述的方法，所述方法还包括：将与所述衬底分离的所述外延层和所述第二衬底划分成多个区域。
14.一种用于制造紫外线发光装置的模板，所述模板包括：
衬底；
第一超晶格层，设置在所述衬底上并包括AlxGa(1-x)N；以及
牺牲层，设置在所述第一超晶格层上并包括AlzGa(1-z)N，其中，0<z≤x<1，
其中，所述牺牲层包括空隙，所述衬底与将要形成在所述牺牲层上的外延层在所述牺牲层处分离，并且
其中，所述牺牲层包括浓度为3×1018/cm3至3×1019/cm3的n型杂质。
15.根据权利要求14所述的模板，所述模板还包括：第二超晶格层，设置在所述第一超晶格层和所述牺牲层之间且包括AlyGa(1-y)N，其中，0<z≤y≤x<1。
16.根据权利要求14所述的模板，所述模板还包括：AlN缓冲层，设置在所述衬底和所述第一超晶格层之间。
17.一种紫外线发光装置，所述紫外线发光装置包括：
p型半导体层，包括p型AlGaN；
活性层，设置在所述p型半导体层上且包括AlGaN；以及
n型半导体层，设置在所述活性层上且包括n型AluGa(1-u)N，
其中，从所述活性层发射的光被构造成通过所述n型半导体层的表面向外部发射，并且
其中，p型半导体层的Al组成的带隙能量大于或等于紫外光的峰值波长。
18.根据权利要求17所述的紫外线发光装置，所述紫外线发光装置还包括：
形成在所述n型半导体层的光通过其发射的所述表面上的粗糙度。
19.根据权利要求17所述的紫外线发光装置，所述紫外线发光装置还包括：设置在所述p型半导体层下方的第二衬底。
20.根据权利要求19所述的紫外线发光装置，所述紫外线发光装置还包括：
n型电极和p型电极，
其中，所述第二衬底具有比所述p型半导体层大的宽度，所述第二衬底的上表面部分地暴露，所述n型电极设置在所述n型半导体层上，所述p型电极设置在所述第二衬底的所述上表面的暴露部分上。
CN201480020081.XA 2013-04-05 2014-03-26 与生长衬底分离的紫外线发光装置及其制造方法 Active CN105103310B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020130037255A KR102108196B1 (ko) 2013-04-05 2013-04-05 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
KR10-2013-0037255 2013-04-05
PCT/KR2014/002568 WO2014163323A1 (en) 2013-04-05 2014-03-26 Ultraviolet light emitting device separated from growth substrate and method of fabricating the same

Publications (2)

Publication Number Publication Date
CN105103310A CN105103310A (zh) 2015-11-25
CN105103310B true CN105103310B (zh) 2018-02-16

Family

ID=51658565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480020081.XA Active CN105103310B (zh) 2013-04-05 2014-03-26 与生长衬底分离的紫外线发光装置及其制造方法

Country Status (4)

Country Link
US (1) US9520533B2 (zh)
KR (1) KR102108196B1 (zh)
CN (1) CN105103310B (zh)
WO (1) WO2014163323A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870280B (zh) * 2015-01-21 2019-07-09 展晶科技(深圳)有限公司 发光二极管晶粒
EP4178317A1 (en) * 2015-07-23 2023-05-10 Seoul Semiconductor Co., Ltd. Display apparatus
US9444019B1 (en) * 2015-09-21 2016-09-13 Epistar Corporation Method for reusing a substrate for making light-emitting device
JP6431013B2 (ja) * 2016-09-21 2018-11-28 シャープ株式会社 窒化アルミニウム系半導体深紫外発光素子
CN109564959B (zh) * 2017-02-15 2021-04-13 创光科学株式会社 氮化物半导体紫外线发光元件及其制造方法
US20180277713A1 (en) * 2017-03-21 2018-09-27 Glo Ab Red light emitting diodes having an indium gallium nitride template layer and method of making thereof
US10217895B2 (en) 2017-06-22 2019-02-26 Epistar Corporation Method of forming a light-emitting device
US11508620B2 (en) 2017-09-15 2022-11-22 The Regents Of The University Of California Method of removing a substrate with a cleaving technique
KR101986040B1 (ko) * 2018-01-25 2019-06-04 고려대학교 산학협력단 마스크 패턴 및 질화물계 물질의 선택적 성장을 이용한 광소자 제조 방법
CN111063773B (zh) * 2019-12-13 2021-08-27 深圳第三代半导体研究院 衬底、led及其制造方法
CN110957407B (zh) * 2019-12-13 2021-04-09 深圳第三代半导体研究院 衬底、led及其制造方法
CN113451108A (zh) * 2020-03-24 2021-09-28 中国科学院苏州纳米技术与纳米仿生研究所 一种超柔性透明半导体薄膜及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102047454A (zh) * 2008-04-16 2011-05-04 Lg伊诺特有限公司 发光器件及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
JP5187610B2 (ja) * 2006-03-29 2013-04-24 スタンレー電気株式会社 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
US8110425B2 (en) * 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
US8373152B2 (en) * 2008-03-27 2013-02-12 Lg Innotek Co., Ltd. Light-emitting element and a production method therefor
WO2009120990A2 (en) * 2008-03-27 2009-10-01 Nitek, Inc. Ultraviolet light emitting diode/laser diode with nested superlattice
US20110220867A1 (en) * 2008-03-27 2011-09-15 Asif Khan Superlattice free ultraviolet emitter
KR101220407B1 (ko) * 2010-12-14 2013-01-21 (재)한국나노기술원 반도체 발광 소자
US20120309172A1 (en) * 2011-05-31 2012-12-06 Epowersoft, Inc. Epitaxial Lift-Off and Wafer Reuse
KR101781438B1 (ko) * 2011-06-14 2017-09-25 삼성전자주식회사 반도체 발광소자의 제조방법
JP2013120829A (ja) * 2011-12-07 2013-06-17 Sharp Corp 窒化物半導体紫外発光素子
JP5292456B2 (ja) * 2011-12-28 2013-09-18 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子およびその製造方法
WO2013123241A1 (en) * 2012-02-17 2013-08-22 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates
US9136673B2 (en) * 2012-07-20 2015-09-15 The Regents Of The University Of California Structure and method for the fabrication of a gallium nitride vertical cavity surface emitting laser

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102047454A (zh) * 2008-04-16 2011-05-04 Lg伊诺特有限公司 发光器件及其制造方法

Also Published As

Publication number Publication date
CN105103310A (zh) 2015-11-25
WO2014163323A1 (en) 2014-10-09
KR20140121070A (ko) 2014-10-15
KR102108196B1 (ko) 2020-05-08
US9520533B2 (en) 2016-12-13
US20160035935A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
CN105103310B (zh) 与生长衬底分离的紫外线发光装置及其制造方法
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
CN204809250U (zh) 紫外光发光二极管
US8927348B2 (en) Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
JP5199057B2 (ja) 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP3550070B2 (ja) ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
US20120161151A1 (en) Solid state lighting devices and associated methods of manufacturing
US20120187444A1 (en) Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
JP2007214500A (ja) 半導体部材及びその製造方法
CN105009309A (zh) 制造纳米结构半导体发光器件的方法
TWI419354B (zh) Ｉｉｉ族氮化物半導體發光元件及其製造方法
WO2014073139A1 (ja) 紫外半導体発光素子およびその製造方法
JP4982176B2 (ja) 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2010093186A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
KR20120004159A (ko) 기판구조체 및 그 제조방법
JP4995053B2 (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
KR101245509B1 (ko) 다공성 기판의 제조 및 이에 의한 발광다이오드 제조 방법
KR20120039324A (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
KR20050104454A (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
KR101111748B1 (ko) 수직구조 질화갈륨계 반도체 발광소자의 제조방법
JP2018511945A (ja) 紫外線発光素子
KR100943092B1 (ko) 질화물 반도체 발광다이오드 및 이의 제조방법
US9620670B2 (en) Solid state lighting dies with quantum emitters and associated methods of manufacturing
JP2009123836A (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant