JP2009109914A - 表示装置 - Google Patents

Abstract

【課題】 表示画像の位置切換ならびにアニメーションのための、システム制御側ＣＰＵ１０の作業負担を軽減。
【解決手段】 表示パネル１０１；表示回路１０２〜１０４；画像データを格納する画像メモリ２１０；および、表示画像を水平方向に、同一ライン上で目標値Ｓ分循環シフトするように読み出しアドレスをシフトして画像メモリから画像データを読み出し、目標値Ｓを設定速度で指定値Ｃｓｈ分順次に変更する表示コントローラ２００；又は、画像メモリから画像データを読み出し、読み出した画像データを、表示画像が水平方向に、同一ライン上で目標値Ｓ分循環シフトするように、同一ライン上の画像データの出力順を変更して出力し、目標値Ｓを設定速度で指定値Ｃｓｈ分順次に変更する、表示コントローラ２００；を備える。
【選択図】 図４

Description

本発明は、表示パネルの表示画像を位置シフトできる表示装置に関し、特に、スクロール（画像シフト）動作中であることの視認が容易な、いわゆるアニメーション動作（スローシフト）をする表示装置に関する。この表示装置は例えば、車内における表示例えばドライバ席に対する表示或いは後部座席に対する表示、携帯機器のパネル表示、電気，機械装置又は設備，プラントでの表示、などに用いることが出来る。

特開平２００１−２４２４３５号公報

特許文献１には、クライアントＰＣから操作して液晶パネル画面上の表示位置を上下左右方向に移動調整可能な液晶表示回路を備えた液晶マルチディスプレイ表示装置が記載されている。

例えば車両上で、ナビゲーション画面（走行案内地図），デジタル放送画面，オーディオ操作画面，空調設定画面，走行制御操作画面，これらの表示を選択する表示選択画面，インターネット接続画面，これらの操作を許可するためのパスワード入力画面等を、表示＆タッチパネルに表示することが行われるが、例えばナビゲーション画面には、例えば図２の（ａ）に示すように、道路状態を３次元表示する道路画像Ｂと、操作用のタッチ入力パネル画像Ａが並べて表示される。この場合、図２の（ａ）に示すように、道路画像が右側で入力パネル画像が左にあるのが便利であるときと、図２の（ｃ）に示すように逆配置のほうが便利であるときがある。したがって、ワンタッチキー入力で、図２の（ａ）から（ｃ）に、或いはその逆に表示（画像位置）を切換えできるようにするのが好ましい。

表示コントローラがアクセスする、画面に表示する画像を表す画像データを格納する画像メモリには、システム制御側のＨＤＤ，大容量半導体メモリモジュール，メモリカードなどの主記憶装置から表示画像を表す画像データが格納されるので、上記表示の切換をするときには、主記憶装置からもう一つの所要画像（画像データ）を読み出して表示コントローラがアクセスする画像メモリを書き換えればよい。あるいは、主記憶装置の表示中の画像データを、読み出しアドレスを変更して切換後の画像を表す順序で読み出して表示コントローラがアクセスする画像メモリを書き換えることによっても、上述の表示画像の位置切換が出来る。例えば、２画像Ａ，Ｂを並べて表示する態様では、表示コントローラがアクセスする画像メモリには、例えば図１の画像メモリ２１０に示すように、アドレスＡａを始端とする第１画像の画像データを格納する第１領域、および、アドレスＡｂを始端とする第２領域を定めており、電源オン直後に、第１領域に画像Ａの画像データを、第２領域に画像Ｂの画像データを格納して、これらの画像データを用いて図２の（ａ）に示すように画像Ａ，Ｂを左右に並べて表示する。左シフト指示があると、第１領域を画像Ｂの画像データに書換え、第２領域を画像Ａの画像データに書換える。これにより表示は、図２の（ｃ）に示すように画像Ｂ，Ａを左右に並べて表示する。ここで右シフト指示があると、第１領域を画像Ａの画像データに書換え、第２領域を画像Ｂの画像データに書換える。これにより表示は、図２の（ａ）に示すように画像Ａ，Ｂを左右に並べたものに戻る。車両の運転状態に応じて第１領域および又は第２領域の画像データを他の画像を表すものに書き換えることにより、表示画像が切換る。

上述の画像メモリには、システム制御側のＣＰＵが、システム制御側のＨＤＤ，大容量半導体メモリモジュール，メモリカードなどの主記憶装置から、表示すべき画像を表す画像データを読み出して格納するのですなわち画像データの転送制御をするので、上記表示の切換えをするときには、システム制御側のＣＰＵの仕事が増える。ＣＰＵが他の優先的な制御を実行していると、画像データの転送制御が遅れるので、また、もともと１画面の画像データの転送に少々の時間がかかるので、液晶パネルの画面の全体が切換るのに少々時間がかかることがある。特に、表示画像のシフト（位置変え）を動画的に少しずつ行うスローモーション（アニメーション）で行うと、システム制御側のＣＰＵは、主記憶装置から画像メモリへの、読み出しアドレスを変更する画像データ転送を、小刻みにアドレスを変更して何回も繰り返さなければならず、たとえば１秒間のアニメーションで上述の表示画像の位置切換が完了する場合、該１秒間、システム制御側のＣＰＵは、非常に忙しくなる。あるいは、上述の表示画像の位置切換え作業に専念しなければならなくなる。これはシステム制御側には、大きな負担になる。

本発明は、システム制御側のＣＰＵの作業負担を軽減することを目的とする。具体的には、上述の表示画像の位置切換ならびにアニメーションの作業から、システム制御側のＣＰＵを解放することを目的とする。

（１） 表示パネル(101)；
該表示パネルを表示付勢する表示回路(102〜104)；
前記表示パネルに表示する画像を表す画像データを格納する画像メモリ(210)；および、
前記表示パネル上の表示画像を、該表示パネルの水平ラインが延びる水平方向に、同一ライン上で目標値(S)分循環シフトするように、前記画像メモリに対する読み出しアドレスをシフトして該画像メモリから画像データを読み出して前記表示回路に出力し、前記目標値(S)を設定速度で指定値(Csh)分順次に変更する、表示コントローラ(200)；
を備える表示装置。

なお、理解を容易にするために括弧内には、図面に示し後述する実施例の対応要素又は対応事項の記号を、例示として参考までに付記した。以下も同様である。

これによれば、例えば図２の（ａ）に示す、デフォルトの右シフトした画像表示を、図２の（ｃ）に示す左シフトした画像表示に切換えることが出来る。切換えは、位置ＰａｂからＰｅまでの道路画像Ｂを小刻みに順次に左に移し同時に円環（エンドレス）状に循環して、先頭ＰｓからＰａｂ直前までの入力操作パネル画像Ａの先頭を道路画像Ｂの尾端に連続にして該パネル画像も同じく左に移すアニメーションで行う。この画像位置シフトおよびアニメーションは、表示コントローラ（200）が行うので、システム制御側のＣＰＵ(1)には全く負担がかからない。

表示画像のスローシフトすなわちアニメーションにより、シフト指示を発した操作者は、シフト指示に応答する画像シフトが行われていることを、シフト指示から少しおくれて画面を視認しても、明確に画像シフトを確認できる。従来の、アニメーションがなくしかも画像位置シフトに少々の時間がかかることにより、ユーザがシフト指示が不完全であったと思って何回もシフト指示キーを操作し、これにより結果的には、表示画像が行きつ戻りつするような、誤操作の可能性が低減する。

（２）前記画像メモリは、複数の画像(A,B)を格納する複数のメモリ領域(始端As,Ab)を持ち；前記表示コントローラ(200)は、前記表示パネルの各水平ラインに割り当てられた各メモリ領域の各画像データを該水平ライン上に連続に配列したとすると該配列の先頭から前記目標値分の次の画像データを先頭にして出力を開始し、該配列の最後の画像データの次に前記先頭から目標値分の画像データを出力する順番で、前記複数のメモリ領域から画像データを読み出す；上記（１）に記載の表示装置。

これによれば、複数画像を同一表示画面上に左右に並べて表示する複合表示において、上記（１）に記述した作用効果を同様に得ることが出来る。

（３）表示パネル(101)；
該表示パネルを表示付勢する表示回路(102〜104)；
前記表示パネルに表示する画像を表す画像データを格納する画像メモリ(210)；および、
該画像メモリから画像データを読み出し、読み出した画像データを、前記表示パネル上の表示画像が、該表示パネルの水平ラインが延びる水平方向に、同一ライン上で目標値(S)分循環シフトするように、同一ライン上の画像データの出力順を変更して前記表示回路に出力し、前記目標値(S)を設定速度で指定値(Csh)分順次に変更する、表示コントローラ(200)；を備える表示装置。

これによっても、上記（１）に記述した作用効果を同様に得ることが出来る。

（４）前記画像メモリは、複数の画像(A,B)を格納する複数のメモリ領域(始端As,Ab)を持ち；前記表示コントローラ(200)は、前記表示パネルの各水平ラインに割り当てられた各メモリ領域の各画像データを該水平ライン上に連続に配列する順番で前記複数のメモリ領域から画像データを読み出し、各水平ライン上で画像データが目標値(S)分循環シフトするように、同一ライン上の画像データの出力順を変更して前記表示回路に出力する；上記（３）に記載の表示装置。

これによっても、複数画像を同一表示画面上に左右に並べて表示する複合表示において、上記（１）に記述した作用効果を同様に得ることが出来る。

（５）前記表示コントローラは、前記表示回路に与える画素同期信号(CLK)，水平同期信号(HS)および垂直同期信号(VS)を発生するタイミング回路(201〜203)を持ち、前記垂直同期信号が設定数(Fn)発生する毎に前記目標値(S)を１ステップ変更する(12L〜16L,12R〜16R)；上記（１）乃至（４）のいずれか１つに記載の表示装置。

これによれば、画面の更新を示す垂直同期信号(VS)が設定数(Fn)が発生する毎に、すなわち設定数(Fn)の画面の更新のたびに、表示画像が前記目標値(S)の１ステップ分移動する。この移動が垂直同期信号(VS)のＦｎ周期に同期して行われるので、アニメーション中の表示画像にゆがみを生じない。Ｆｎを大きくすればシフト速度が遅くなり、小さくすると速くなる。

（６）前記１ステップは、整数画素分(STn)である(16L,16R)；上記（５）に記載の表示装置。該整数(STn)は設定値であり、該整数(STn)を大きい値にすればシフト速度が遅くなり、小さい値にすれば速くなる。

（８）前記表示コントローラは、左シフトの場合には、前記垂直同期信号が設定数(Fn)発生する毎に前記目標値(s)を１ステップアップ変更し、右シフトの場合には１ステップダウンする(14L,14R)；上記（５）に記載の表示装置。

これによれば、垂直同期信号(VS)が設定数(Fn)が発生する毎に、すなわち設定数(Fn)の画面の更新のたびに、表示画像が前記目標値(S)の１ステップ分移動する。この移動が垂直同期信号(VS)のＦｎ周期に同期して行われるので、アニメーション中の表示画像にゆがみを生じない。Ｆｎを大きくすればシフト速度が遅くなり、小さくすると速くなる。

（８）前記表示コントローラは、電源オン直後からシフト指示が与えられるまでは、前記目標値(s)を０に維持する；上記（７）に記載の表示装置。これによれば、シフト指示があるまで、デフォルトの表示順（図２の（ａ））で複数画像が並べて表示され、表示画像のシフトは起きない。

本発明の他の目的および特徴は、図面を参照した以下の実施例の説明より明らかになろう。

図１に、本発明の第１実施例の表示装置の、構成の概要を示す。表示ユニット（１００，２００）は、表示パネルである横長の液晶パネル１０１および表示回路を備える液晶モジュール１００、および、表示コントローラ２００、で構成されている。横長の液晶パネル１０１はワイドディスプレーであって、同時に２画面を、横（水平方向）に並べて表示することが出来る。表示コントローラ２００が、液晶モジュール１００に、液晶パネル１０１の横長の各ラインの表示のためのライン画像データを順次に出力し、各ラインの画像データは、シリアルに送出する。すなわち、水平方向各ラインの各画素宛の画像データをライン上の画素順対応の順番でシリアルに出力する。

表示コントローラ２００のＣＬＫ生成２０１，ＨＳ生成２０２およびＶＳ生成２０３が、画素同期クロックＣＬＫ，水平同期信号ＨＳおよび垂直同期信号ＶＳを発生して液晶モジュール１００の信号制御回路１０４に与えると共に、メモリ制御２０４が、所定のタイミングで、制御システムのＣＰＵ１０と制御信号をやり取りして、制御システムの図示しない主記憶装置にある、液晶パネル１０１の表示フレーム宛の画像データ（パネル１０１の画面分）を、システムバス２０を介して画像メモリ２１０に書込む。書込み後は、画像メモリ２１０から順次に、画像データを読み出して画像出力回路２０５に与える。画像出力回路２０５は、Ｐ／Ｓ（パラレル／シリアル）変換により読み出し画像データを１ライン上のシリアルデータに配列して、１ラインごとにシリアルに、信号制御回路１０４に出力する。このシリアル出力は、垂直同期信号ＶＳを基点にして、水平同期信号に同期してライン単位で順次に行う。

液晶モジュール１００の信号制御回路１０４は、垂直同期信号ＶＳを基点にして最初の水平同期信号ＨＳの到来をトリガーにして第１ラインの画像データの、データ線駆動回路１０２内のシリアル／パラレル変換レジスタへの、画素同期クロックＣＬＫに同期したシリアル入力を開始し、１ライン分のシリアル入力を終えると該レジスタのデータを、１ライン分のデータラッチにパラレル出力してラッチする。そしてアドレス線駆動回路１０３によって第１駆動ラインのそれぞれに、画像データ（デジタル）をＤ／Ａ変換によってアナログ電圧に変換した該アナログ電圧（駆動電圧）を印加して、液晶パネル１０１の第１アドレス線（第１ライン）の各画素駆動素子に、該駆動電圧をラッチする。次に水平同期信号ＨＳが到来すると、同様に第２ラインの画像データのシリアル入力，１ライン分のデータラッチへのラッチおよびアドレス線駆動回路１０３によるアドレス線への駆動電圧のラッチを行うが、駆動電圧は第２アドレス線の各画素駆動素子にラッチする。この動作を順次最終のアドレス線まで実行する。最終のアドレス線まで実行した直後に、垂直同期信号ＶＳが到来するので、そこで信号制御回路１０４は、駆動電圧をラッチするアドレス線の指定を第１ラインに戻す。

表示コントローラ２００のメモリ制御２０４は、マイコンを主体にするもので、制御システムのＣＰＵ１０と共同して画像メモリ２１０の、アドレスＡａを始端とする第１領域と、アドレスＡｂを始端とする第２領域に、ＣＰＵ１０が指定する画像Ａ，Ｂの画像データを書込み、ＣＰＵ１０から画像データの書換え指示がない間は、画像メモリ２１０の第１領域と第２領域の画像データを読出して、画像出力回路２０５に与える。これにより、液晶モジュール１００には、例えば図２の（ａ）又は図２の（ｃ）に示すように、２画像が左右に並べて表示される。

図３〜図５に、メモリ制御２０４のマイコンの、メモリ制御の概要を示す。まず図３を参照する。電源投入があって動作を開始して初期化（ステップ１）を完了すると、マイコンは、制御システムのＣＰＵ１０に、パネル１０１に表示用の画像データの転送（画像メモリ２１０への格納）を要求し、ＣＰＵ１０が送り込んできた画像データ表示に関連付けられている、第１，第２領域の始端アドレスＡｓ，Ａｂ，第１，第２領域に格納する画像のライン長（画素数）Ａｎ，Ｂｎ，液晶モジュール１０１のアドレス線数Ｎｅ，画像シフトする場合のシフト量Ｃｓｈ（図２に表記），アドレス（表示）シフト単位（刻み値）ＳＴｎおよび１単位のアドレス（表示）シフトをする間のフレーム切換え数Ｆｎをレジスタに格納し（ステップ２）、画像データ（Ａ，Ｂ）を画像メモリ２１０に格納する（ステップ３）。そして、第１領域（Ａ）の画像データと第２領域（Ｂ）の画像データの読み出しを開始する（ステップ４）。これにより、画像メモリ２１０の画像データがパネル１０１に表示される。

以下では、画像メモリ２１０の、アドレスＡａを始端とする第１領域には画像Ａ（の画像データ；以下同様）が、アドレスＡｂを始端すとする第２領域には画像Ｂが格納されているとする。これにより、パネル１０１には図２の（ａ）に示す画像が表示される。以下では、括弧内には、「ステップ」という語を省略して、ステップＮｏ．記号のみを記す。

ここでの図２の（ａ）に示す画像表示は、デフォルトの右シフトした状態である。シフト方向レジスタＳＣＤのデータは、右シフトした状態であることを表す「０」とする（５）。シフト指示パルスＳＣｐが到来すると、シフト方向レジスタのデータＳＣＤが「０」であると「１」（左シフト指示）に切換え（６，８，９）、「１」であったときには「０」（右シフト指示）に切り換える（６，８，２６）。いずれの場合も、シフト処理で生成し参照する状態値Ｄｃ（垂直同期信号ＶＳの到来数），シフト段数Ｄｄおよびシフト目標値Ｓを格納する各レジスタＤｃ，ＤｄおよびＳを初期化（データクリア）する。すなわち、各状態値Ｄｃ，ＤｄおよびＳを０とする（１０，２７）。

「１」（左シフト指示）に切換えた場合（６，８，９）は、右シフト状態（図２の（ａ））での左シフト指示であるので、図４に示す「左シフト」ＬＳＣを実行する。「０」（右シフト指示）に切換えた場合（６，８，２５）は、左シフト状態（図２の（ｃ））での右シフト指示であるので、図５に示す「右シフト」ＲＳＣを実行する。

まず、図４に示す「左シフト」ＬＳＣを説明する。垂直同期信号ＶＳの到来をまって（１１）、垂直同期信号ＶＳが到来するとその到来数Ｄｃをカウントアップして（１２Ｌ）、Ｆｎまでカウントアップするとシフト目標値Ｓを１ステップ大きい値に更新し（１３Ｌ〜１６Ｌ）、到来数Ｄｃを０に初期化してまたＶＳのカウントアップを行う（１２Ｌ〜２４Ｌ，１２Ｌ）。

その過程で、ＶＳのカウント値ＤｃがＦｎに達しない間は、表示１フレームの先頭第１ライン〜最終第Ｎｅラインのそれぞれの画像データを、画像メモリ２１０から読み出して画像出力回路２０５に与える（１７Ｌ〜２２Ｌ）。ステップ１７Ｌ，２２Ｌは、１フレーム上のラインＮｏ．Ｎｖ指定であり、ステップ１８Ｌ〜２０Ｌが、画像メモリ２１０からの、表示１ライン分の画像データの読み出しであり、ステップ２１Ｌが、１フレーム分の画像データの読み出し完了判定、である。

該表示１ライン分の画像データの読み出しでは、まず、第１領域（Ａ）の指定ラインＮｖの第Ｓ＋１画素から該ライン末尾までの画像データを画像出力回路２０５に出力し（１８Ｌ）、つぎに、第２領域（Ｂ）の指定ラインＮｖの先頭画素から該ライン末尾までの画像データを画像出力回路２０５に出力する（１９Ｌ）。そして、第１領域（Ａ）の指定ラインＮｖの先頭画素から第Ｓ画素までの画像データを画像出力回路２０５に出力する（２０Ｌ）。これにより、メモリ制御２０４から画像出力回路２０５には、表示１ライン分の画像データが、第１領域（Ａ）の第Ｓ＋１画素から該ライン末尾までの画像データ，第２領域（Ｂ）の先頭画素から該ライン末尾までの画像データ、そして、第１領域（Ａ）の先頭画素から第Ｓ画素までの画像データ、の順番で与えられる。画像出力回路２０５はこの順番で１ライン分のシリアル画像データ出力を行う。

垂直同期信号ＶＳの到来数ＤｃがＦｎに達するたびに到来数Ｄｃを初期化し（１５Ｌ）かつＳを１ステップ分増やし（１４Ｌ，１６Ｌ）、Ｓのこのインクレメントが継続している間は、パネル１０１の表示画像は、図２の（ｂ）に示すように、画像Ａが２分割されてその間に画像Ｂがあり、この画像の後尾に画像Ａの始端部が連続する画像となって、Ｓのインクレメントにともなって、左側の画像Ａが左方に押し出されてパネルの右端側に廻り込む循環する。すなわち円環シフトする。

Ｓがシフト指示値Ｃｓｈに達すると、そこでＳのインクレメントは停止して（２３Ｌから２５Ｌへ進み）、水平１ライン上の画像データ読み出し位置の切換え（１７Ｌ〜２３Ｌ−２４Ｌ−１７Ｌ）を繰り返す（２５Ｌから１７Ｌへの戻り；１２Ｌ〜１６Ｌの不実行）。このときパネル１０１の表示画像は、図２の（ｃ）に示す、左シフトしたものとなっている。

ここでシフト指示パルスＳＣｐが到来すると、シフト方向指示ＳＣＤを、右シフト指示を表す「０」に切り換えて（２６）、状態値Ｄｃ，ＤｄおよびＳを０として（２７）「右シフト」ＲＳＣ（図５）を実行する。「右シフト」ＲＳＣでは、メモリ制御２０４のマイコンは、垂直同期信号ＶＳの到来数カウント値ＤｃがＦｎに達するたびに、目標値Ｓを１ステップ小さい値に更新するので（１４Ｒ）、目標値Ｓは次第に低下し、パネル１０１の表示画像は図２の（ｃ）に示す左シフトしたものから順次に右方向にシフトする。そして目標値Ｓが０になると（２３Ｒ）、右シフトを停止する。このときパネル１０１の表示画像は、図２の（ａ）に示す、右シフトしたものとなっている。「右シフト」ＲＳＣのその他のステップの処理内容は、上述の「左シフト」ＬＳＣの同一数字のステップものと同じである。すなわち、「右シフト」ＲＳＣは、シフト目標値Ｓを順次デクレメントする点（１４Ｒ）およびシフト目標値Ｓが０になるとＳの変更を停止する点（２３Ｒ）を除くと、「左シフト」ＬＳＣの内容と同じである。右シフトを完了した状態（Ｓ＝０）で、シフト指示パルスＳＣｐが到来すると（２５Ｒ）、マイコンは、シフト方向指示データＳＣＤを「１」に切り換えて（８，９）、「左シフト」ＬＳＣを実行する。

図６に、本発明の第２実施例の表示装置の、構成の概要を示す。第２実施例の表示ユニット（１００，２００）も、表示パネルである横長の液晶パネル１０１および表示回路を備える液晶モジュール１００、および、表示コントローラ２００、で構成されている。液晶パネル１０１は第１実施例と同じ構成および機能のものであるが、表示コントローラ２００が、第１実施例とは異なる。第２実施例では、画像出力回路２０５ａにシフト回路２０６を付加している。

第２実施例のメモリ制御２０４ａは、第１領域（Ａ）の１ラインの画像データをライン先頭から読み出すと続いて第２領域（Ｂ）の１ラインの画像データをライン先頭から読み出し、画像出力回路２０５ａに出力する。画像出力回路２０５ａは、読み出しデータをＰ／Ｓ変換によって、上記読み出し順の、表示１ライン分のシリアル画像データに変換する。画像出力回路２０５ａに付加したシフト回路２０６が、該表示１ライン分のシリアル画像データの、第Ｓ＋１画素から該ライン末尾までの画像データを最初に出力しそして続けて先頭画素から第Ｓ画素までの画像データを出力する。これにより、画像出力回路２０５ａから液晶モジュール１００には、表示１ライン分の画像データが、第１領域（Ａ）の第Ｓ＋１画素から該ライン末尾までの画像データ，第２領域（Ｂ）の先頭画素から該ライン末尾までの画像データ、そして、第１領域（Ａ）の先頭画素から第Ｓ画素までの画像データ、の順番でシリアルに与えられる。

図７には、シフト回路２０６の構成を示し、図８には、シフト回路２０６の入出力信号のタイミングを示す。図７に示すシフト回路２０６には、タイミング回路（２０１〜２０３）が発生する画素同期信号ＣＬＫおよび水平同期信号ＳＨが与えられ、また、メモリ制御２０４ａから、目標値Ｓ，画像データおよびタイミング値Ｌｍ，Ｓ＋Ｌｍ，Ａｎ＋Ｂｎ＋ＬＭが与えられる。

なお、画像シフト中の図８に示す画像データＤｓの出力により、液晶パネル１０１の表示は、例えば図２の（ｂ）に示すものとなる。この場合、表示画像が目標値Ｓ分左にシフトさせるので、液晶モジュール１００に与える水平同期信号は、ＨＳからＳ分遅れたＨＳ２としなければならない。図７に示すフリップフロップ（以下ではＦＦと表記）３１，カウンタ３２およびパルス生成３３が、遅延した水平同期信号ＨＳ２を発生して、ＨＳに代えて液晶モジュール１００の信号制御回路１０４に出力する。ＨＳ生成２０２が発生する水平同期信号ＨＳの立上り（低レベルＬから高レベルＨへの変化）に応答してＦＦ３１がセット状態になってＱ出力がＬからＨに反転し、これによりカウンタ３２が画素同期信号ＣＬＫをカウントして、目標値Ｓ分カウントするとカウントオーバ信号を発生し、これに応答してパルス生成３３が、設定幅ＷｐのパルスＨＳ２を発生する。これが目標値Ｓ分遅延した水平同期信号である。

メモリ制御２０４ａが画像メモリ２１０から読み出し、画像出力回路２０５ａが表示１ライン長分にシリアル配列した画像データが、表示ライン単位で、ラインバッファ３４およびアンドゲート（以下ではＡＮＤと表記）３７にシリアル入力される。ラインバッファ３４はＦＩＦＯメモリであり、ＡＮＤ３５が入力する画素同期信号ＣＬＫに同期して、シリアル入力順に画像データを取り込み、ＡＮＤ３６が入力する画素同期信号ＣＬＫに同期して、最初に入力された画像データから、シリアルに、オアゲート（以下ではＯＲと表記）３８に出力する。

水平同期信号ＨＳが到来すると、カウンタ３２，３９，４１および４３が画素同期信号ＣＬＫのカウントを開始し、ＨＳから目標値Ｓ分の遅延後に、遅延した水平同期信号ＨＳ２をパルス生成３３が発生する。ＨＳが到来してからがＬｍ個のＣＬＫをカウントするとカウンタ３９がカウントオーバ信号を発生してＦＦ４０をセットし、これによりＦＦ４０のＱ出力がＬからＨに転換し、これによりＡＮＤ３５がゲートオンになって、ＣＬＫをラインバッファ３４に与える。ラインバッファ３４は、このＣＬＫに同期して、シリアル入力の画像データを取り込む（読み込む）。この読み込み画像データを、図８には右下がりの斜線で示す。

ＨＳが到来してからがＳ＋Ｌｍ個のＣＬＫをカウントするとカウンタ４１がカウントオーバ信号を発生してＦＦ４０をリセットするとともに、ＦＦ４２をセットする。ＦＦ４０のリセットによりＦＦ４０のＱ出力がＨからＬに戻り、これによりＡＮＤ３５がゲートオフになってＣＬＫを遮断し、これによりラインバッファ３４はシリアル入力の画像データの取り込みを停止する。一方、ＦＦ４２のセットによりＦＦ４２のＱ出力がＬからＨに転換し、ＡＮＤ３７がゲートオンになり、シリアル入力の画像データが、ＡＮＤ３７およびＯＲ３８を通して出力される。

ＨＳが到来してからＡｎ＋Ｂｎ＋ＬｍのＣＬＫをカウントするとカウンタ４３がカウントオーバ信号を発生してＦＦ４４をセットする。ＡｎおよびＢｎはそれぞれ画像ＡおよびＢの１ライン長（画素数）であり、カウンタ４３の該カウントオーバは、表示１ライン分のシリアル画像データの到来（入力）が終了したことを表す。このときのＦＦ４４のＱ出力のＬからＨへの転換により、ＡＮＤ３６がゲートオンし、これによりＣＬＫが読み出し同期信号としてラインバッファ３４に入力され、このＣＬＫに同期してラインバッファ３４が、読み込んでいる画像データを最初のものから順番に、ＯＲ３８に出力する。

これによりシフト回路２０６から出力され、画像出力回路２０５ａから液晶ディスプレイ１００に出力される画像データＤｓは、図８の下から第２欄目に示すように、第１領域の画像Ａのライン先頭から第Ｓ画素までの画像データの出力は保留して、第Ｓ＋１画素を先頭にして出力し、画像Ａのライン尾端画素の次に第２領域の画像Ｂの１ラインを連続にして、画像Ｂの該１ラインの尾端画素に、先に保留した第１領域の画像Ａのライン先頭から第Ｓ画素までの画像データを連続にした、表示１ラインのシリアル出力となる。メモリ制御２０４ａが与える目標値Ｓが増大すると表示画像は左にシフトし、減少すると右にシフトする。

図９〜図１１に、第２実施例のメモリ制御２０４ａのマイコンの、メモリ制御の概要を示す。第２実施例では、シフト回路２０６に与えるタイミング値Ｌｍが必要であるので、図９に示すステップ２の参照情報読み込みでは、Ｌｍも読み込んでレジスタに設定する。そして、シフト回路２０６への出力レジスタに、Ｓ＝０，Ｌｍ，Ｓ＋Ｌｍ，Ａｎ＋Ｂｎ＋Ｌｍを設定して、シフト回路２０６に出力する。ステップ３〜１１の処理は、第１実施例と同様である。しかも、図１０に示す左シフトＬＳＣａおよび図１１に示す右シフトＲＳＣａにおける目標値Ｓの算出および更新も、第１実施例と同様であるが、第２実施例のメモリ制御２０４ａのマイコンは、目標値Ｓを更新するたびに、シフト回路２０６への出力レジスタの、ＳおよびＳ＋Ｌｍを更新して、シフト回路２０６に出力する。

また、第２実施例では、表示画像シフト処理をシフト回路２０６が分担するので、メモリ制御２０４ａのマイコンは、表示１ライン分の画像データの読み出しでは、まず、第１領域（Ａ）の指定ラインＮｖの先頭画素から該ライン末尾までの画像データを画像出力回路２０５ａに出力し（１８Ｌａ，１８Ｒａ）、つぎに、第２領域（Ｂ）の指定ラインＮｖの先頭画素から該ライン末尾までの画像データを画像出力回路２０５ａに出力する（１９Ｌａ，１９Ｒａ）。第２実施例のメモリ制御２０４ａのマイコンのその他の処理は、第１実施例の処理（図３〜図５）と同様である。

本発明の第１実施例の、構成の概要を示すブロック図である。 図１に示す表示パネル１０１の表示例を示す平面図であり、（ａ）は右シフトした表示を、（ｂ）は左シフト中の表示を、（ｃ）は左シフトした表示を示す。 図１に示すメモリ制御２０４のマイコンの、メモリ制御の内容の一部を示すフローチャートである。 図１に示すメモリ制御２０４のマイコンの、メモリ制御の内容の他の一部を示すフローチャートである。 図１に示すメモリ制御２０４のマイコンの、メモリ制御の内容の残部を示すフローチャートである。 本発明の第２実施例の、構成の概要を示すブロック図である。 図６に示す画像出力回路２０５ａに付加したシフト回路２０６の構成を示すブロック図である。 図６に示すメモリ制御２０４ａのマイコンの、メモリ制御の内容の一部を示すフローチャートである。 図６に示すメモリ制御２０４ａのマイコンの、メモリ制御の内容の他の一部を示すフローチャートである。 図６に示すメモリ制御２０４ａのマイコンの、メモリ制御の内容の残部を示すフローチャートである。 図７に示すシフト回路２０６の入出力信号のタイミングを示すタイムチャートであり、横軸は時間軸である。

符号の説明

１０１：液晶パネル
ＣＬＫ：画素同期信号
ＨＳ：水平同期信号
ＶＳ：垂直同期信号

Claims (8)

1. 表示パネル；
   該表示パネルを表示付勢する表示回路；
   前記表示パネルに表示する画像を表す画像データを格納する画像メモリ；および、
   前記表示パネル上の表示画像を、該表示パネルの水平ラインが延びる水平方向に、同一ライン上で目標値分循環シフトするように、前記画像メモリに対する読み出しアドレスをシフトして該画像メモリから画像データを読み出して前記表示回路に出力し、前記目標値を設定速度で指定値分順次に変更する、表示コントローラ；
   を備える表示装置。
2. 前記画像メモリは、複数の画像を格納する複数のメモリ領域を持ち；前記表示コントローラは、前記表示パネルの各水平ラインに割り当てられた各メモリ領域の各画像データを該水平ライン上に連続に配列したとすると該配列の先頭から前記目標値分の次の画像データを先頭にして出力を開始し、該配列の最後の画像データの次に前記先頭から目標値分の画像データを出力する順番で、前記複数のメモリ領域から画像データを読み出す；請求項１に記載の表示装置。
3. 表示パネル；
   該表示パネルを表示付勢する表示回路；
   前記表示パネルに表示する画像を表す画像データを格納する画像メモリ；および、
   該画像メモリから画像データを読み出し、読み出した画像データを、前記表示パネル上の表示画像が、該表示パネルの水平ラインが延びる水平方向に、同一ライン上で目標値分循環シフトするように、同一ライン上の画像データの出力順を変更して前記表示回路に出力し、前記目標値を設定速度で指定値分順次に変更する、表示コントローラ；
   を備える表示装置。
4. 前記画像メモリは、複数の画像を格納する複数のメモリ領域を持ち；前記表示コントローラは、前記表示パネルの各水平ラインに割り当てられた各メモリ領域の各画像データを該水平ライン上に連続に配列する順番で前記複数のメモリ領域から画像データを読み出し、各水平ライン上で画像データが目標値分循環シフトするように、同一ライン上の画像データの出力順を変更して前記表示回路に出力する；請求項３に記載の表示装置。
5. 前記表示コントローラは、前記表示回路に与える画素同期信号，水平同期信号および垂直同期信号を発生するタイミング回路を持ち、前記垂直同期信号が設定数発生する毎に前記目標値を１ステップ変更する；請求項１乃至４のいずれか１つに記載の表示装置。
6. 前記１ステップは、整数画素分である；請求項５に記載の表示装置。
7. 前記表示コントローラは、左シフトの場合には、前記垂直同期信号が設定数発生する毎に前記目標値を１ステップアップ変更し、右シフトの場合には１ステップダウンする；請求項５に記載の表示装置。
8. 前記表示コントローラは、電源オン直後からシフト指示が与えられるまでは、前記目標値を０に維持する；請求項７に記載の表示装置。