JP2009099718A

JP2009099718A - 半導体集積回路装置

Info

Publication number: JP2009099718A
Application number: JP2007268883A
Authority: JP
Inventors: Hidenari Nakajima; 英斉中島
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2007-10-16
Filing date: 2007-10-16
Publication date: 2009-05-07
Anticipated expiration: 2027-10-16
Also published as: JP5241193B2; US20090096516A1; US8053934B2

Abstract

【課題】従来の半導体集積回路装置では、電源配線の共振周波数の変化に伴う電源ノイズの増加を低減できない問題があった。
【解決手段】本発明の半導体集積回路装置は、電源ノイズを抑制する複数のデカップリングセル１４と、複数のデカップリングセル１４と電源配線とをそれぞれ接続する複数の電源スイッチ１５と、電源配線から供給される電源に基づき動作する内部回路１２ａ〜１２ｃの動作状態により変化する電源ノイズの大きさに基づき複数の電源スイッチ１５のうちオンさせる電源スイッチ１５の個数を制御する制御回路１６と、を有するものである。
【選択図】図３

Description

本発明にかかる半導体集積回路装置は、特に電源ノイズを抑制するデカップリングセルを有する半導体集積回路装置に関する。

近年、半導体集積回路装置の電源電圧が低くなってきており、電源ノイズが回路動作に与える影響が大きくなってきている。そこで、半導体集積回路装置においてデカップリングコンデンサを電源配線と接地配線との間に設けて、電源電圧を安定化させることが行なわれている。半導体集積回路装置に内蔵可能なデカップリングコンデンサの一例が特許文献１（以下、従来例１と称す）に示されている。

また、半導体集積回路装置は、複数の回路ブロックがある場合、消費電力を抑制するために使用状態に応じて各回路ブロックの動作モードを切り替える。例えば、使用しない回路ブロックは消費電力の小さいスタンバイモードで動作させ、使用する回路ブロックは消費電力の大きい通常動作モードとする。

このような動作モードの切り替え機能を有する半導体集積回路装置の例が特許文献２、３（以下、従来例２、３と称す）に開示されている。従来例２に開示されている半導体集積回路装置１００のブロック図を図１４に示す。図１４に示すように、半導体集積回路装置１００では、電源配線ＶＤＤと接地配線ＶＳＳとの間に論理回路１０１とパワーゲートスイッチ１０２が直列に接続されている。また、半導体集積回路装置１００では、論理回路１０１とパワーゲートスイッチ１０２との間に基準電位配線ＶＶｓｓが接続されている。従来例２では、論理回路１０１が動作モードに応じてパワーゲートスイッチ１０２の導通状態を切り替えている。これによって、半導体集積回路装置１００は、スタンバイモード時のリーク電流を抑制し、通常動作モード時には大きな消費電力で高速に動作することが可能になる。

また、従来例３では、第１回路部がスタンバイモードから通常動作モードに切り替わる際に、第１回路部の寄生容量への電荷の充電をデカップリングコンデンサから行なう。これによって、動作モードが切り替わったときに、電源から第１回路部の寄生容量に流れ込む電荷の量を抑制し、動作モード切り替わり時の電源ノイズを抑制している。
特開２００５−１７５００３号公報特開２００５−２６８６９４号公報特開２００１−３５８２９４号公報 "Measurement Results of On-chip IR-drop", K.Kobayashi et al., CUSTOM INTEGRATED CIRCUITS CONFERENCE, 2002, Proceedings of the IEEE 2002, volume, issue,2002 pp.521-524

しかしながら、半導体集積回路装置の電源経路は、経路の寄生成分に応じた共振周波数を有している。この共振周波数は、電源配線の寄生抵抗及び寄生容量、デカップリングコンデンサの容量、及びパッケージの寄生成分（例えば、インダクタンス成分Ｌ、容量成分Ｃ及び抵抗成分Ｒである）により決まる。また、共振周波数は、半導体集積回路装置に内蔵される回路ブロックの動作状態によって変動する。一方、半導体集積回路装置に内蔵される論理回路は外部から入力されるクロック信号で動作している。このクロック信号の周波数が電源の経路の共振周波数と一致してしまうと、電源ノイズが増大する問題がある。従来例１〜３では、クロック信号の周波数と共振周波数との関係を変更することができないため、クロック信号の周波数と電源経路の共振周波数とが一致してしまった場合に電源ノイズが増大する問題がある。

本発明の一態様は、電源ノイズを抑制する複数のデカップリングセルと、前記複数のデカップリングセルと電源配線とをそれぞれ接続する複数の電源スイッチと、前記電源配線から供給される電源に基づき動作する内部回路の動作状態により変化する前記電源ノイズの大きさに基づき前記複数の電源スイッチのうちオンさせる電源スイッチの個数を制御する制御回路と、を有する半導体集積回路装置である。

本発明にかかる半導体集積回路装置は、内部回路の動作状態に応じて変化する電源ノイズの大きさに応じて電源スイッチのオン・オフ状態を制御する。これによって、本発明にかかる半導体集積回路装置は、内部回路の動作状態に応じて電源配線の共振周波数を変更することができる。つまり、内部回路の動作状態の変化によって電源配線の共振周波数とクロック信号の周波数とが一致してしまうことを防止することができる。

本発明にかかる半導体集積回路装置によれば、内部回路の動作状態によらず電源配線の共振周波数に起因する電源ノイズの増加を防止することができる。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。本実施の形態にかかる半導体集積回路装置１のブロック図を図１に示す。半導体集積回路装置１は、チップの外周に入出力回路領域１０を有し、その内側に内部回路形成領域１１が形成される。内部回路形成領域１１は、内部回路が形成される論理回路１２ａ〜１２ｃ、デカップリングセル１４ａ、１４ｂ、制御回路１６を有する。

論理回路１２ａ〜１２ｃは、それぞれ周囲に電源スイッチ１３ａ〜１３ｃを有し、領域内に形成される論理回路に電源を供給する。論理回路は、供給される電源及び外部から入力されるクロック信号に基づき動作する。電源スイッチ１３ａ〜１３ｃは、導通した状態であれば論理回路に電源を供給し、遮断状態であれば論理回路への電源供給を停止する。電源スイッチ１３ａ〜１３ｃは、それぞれ電源制御回路（不図示）によって制御される。

デカップリングセル１４ａ、１４ｂ（以下、場合に応じてこれらをデカップリングセル１４と称す）は、容量素子であって、電源配線と接地配線との間に形成される。また、デカップリングセル１４ａ、１４ｂは、それぞれ周囲に電源スイッチ１５ａ、１５ｂ（以下、場合に応じてこれらを電源スイッチ１５と称す）を有する。電源スイッチ１５ａ、１５ｂは、制御回路１６によって導通状態が制御される。電源スイッチ１５ａ、１５ｂは、導通した状態であれば低い抵抗値となり、電源配線とデカップリングセルを接続する。また、非導通状態であれば高い抵抗値となり、電源配線とデカップリングセルを実質的に切り離す。

制御回路１６は、論理回路１２ａ〜１２ｃの動作状態とパッケージの寄生成分の情報を含むパッケージ情報とクロック信号の周波数の情報を含むクロック周波数情報とに基づき電源スイッチ１５ａ、１５ｂの導通状態を制御する。制御回路１６から出力され、電源スイッチ１５を制御する信号を本実施の形態ではスイッチ制御信号ＳＣと称す。なお、パッケージ情報には、パッケージの寄生成分となるインダクタンス成分Ｌ、容量成分Ｃ、抵抗成分Ｒの値を含む。また、本実施の形態では、制御回路１６は、メモリ２０を有している。

ここで、デカップリングセル１４及び電源スイッチ１５の概略図を図２に示す。電源スイッチ１５は、複数のスイッチ回路ＳＷを有する。そして、複数のスイッチ回路ＳＷはデカップリングセルの周囲に配置される。複数のスイッチ回路ＳＷは、それぞれ電源配線ＶＤＤとデカップリングセルとの間に設けられる。また、複数のスイッチ回路ＳＷは、それぞれスイッチ制御信号ＳＣによって制御される。

次に、制御回路１６のブロック図を図３に示す。図３に示すように、制御回路１６は、メモリ２０、共振周波数計算回路２１、判定回路２２、最適状態計算回路２３、測定回路２５、比較回路・判定回路２６、スイッチ制御回路２４を有する。メモリ２０には、パッケージ情報とクロック周波数情報が予め格納される。共振周波数計算回路２１は、パッケージ情報と論理回路の動作状態に応じて電源配線における共振周波数を計算する。なお、共振周波数計算回路２１では、電源スイッチ１５がすべて遮断状態（以下、オフ状態と称す）となっている場合における電源配線の共振周波数が計算される。判定回路２２は、クロック周波数と共振周波数計算回路２１が計算した共振周波数が一致しているか否かを判定する。

最適状態計算回路２３は、判定回路２２の判定結果に基づきオンさせる電源スイッチの数を計算する。より具体的には、最適状態計算回路２３は、電源スイッチをいくつ導通した状態（以下、オン状態と称す）とすることでクロック周波数と電源配線の共振周波数がずれるかを計算する。スイッチ制御回路２４は、最適状態計算回路２３の計算結果又は測定回路２５の測定結果に基づき、スイッチ制御信号ＳＣを出力する。

測定回路２５は、電源配線における電源ノイズの大きさを測定する。この測定回路は、交流的に電源ノイズを測定するものでも良く、直流的に電源ノイズを測定するものであっても良い。直流敵に電源ノイズを測定する回路としては、例えば、"Measurement Results of On-chip IR-drop", K.Kobayashi et al., CUSTOM INTEGRATED CIRCUITS CONFERENCE, 2002, Proceedings of the IEEE 2002, volume, issue,2002 pp.521-524（以下、非特許文献１と称す）に開示される測定回路がある。非特許文献１に開示される測定回路は、レベルシフタとフリップフロップ回路を有する。そして、レベルシフタで電源電圧が基準電圧以下となったことを検出し、フリップフロップで電源電圧が基準電圧以下となっている時間を測定する。つまり。非特許文献１に開示されている測定回路では、電源電圧の低下を測定することで電源ノイズの大きさを測定する。

比較回路・判定回路２６は、比較回路２６ａと判定回路２６ｂを含む。比較回路２６ａでは、電源スイッチを切り替えた前後で電源ノイズが増加したか又は減少したかを測定回路２５の測定結果に基づき出力する。判定回路２６ｂは、測定回路２５が測定した電源ノイズが予め設定される基準値よりも大きいか否かを判定する。

ここで、半導体集積回路装置１における共振周波数について説明する。図４に共振周波数の計算に用いる等価回路の一例を示す。図４に示す例では、パッケージモデルとオンチップモデルが接続されている。パッケージモデルは、半導体集積回路装置１のパッケージの寄生成分の等価回路である。また、オンチップモデルは、半導体集積回路装置１に形成される回路の寄生成分を等価回路で示したものである。

パッケージモデルは、電源ＶＤＣ、コイルＬ１、Ｌ２、容量Ｃ１、抵抗Ｒ１、Ｒ２を有している。電源ＶＤＣは、−端子が接地配線に接続されており、＋端子に電源配線が接続される。電源配線には、コイルＬ１と抵抗Ｒ１が直列に接続されている。そして、電源配線は、コイルＬ１と抵抗Ｒ１を介してオンチップモデル側に電源電圧を伝達する。接地配線には、コイルＬ２と抵抗Ｒ２が直列に接続されている。そして、接地配線は、コイルＬ２と抵抗Ｒ２を介してオンチップモデル側に接地電圧を伝達する。また、容量Ｃ１は、接地配線と電源配線との間に接続される。

オンチップモデルは、抵抗Ｒ、容量Ｃ２、Ｃ３を有している。オンチップモデルでは、電源配線と接地配線にそれぞれ抵抗Ｒが挿入される。抵抗Ｒは電源スイッチに起因する抵抗成分である。容量Ｃ２、Ｃ３は電源配線と接地配線との間に接続される。容量Ｃ２は半導体集積回路装置１に形成された回路における容量成分であり、容量Ｃ２はデカップリングセルの容量成分である。

本実施の形態では、電源スイッチがオン状態である場合の抵抗値を０．１Ωとし、オフ状態の抵抗値を１００Ωとし、コイルＬ１、Ｌ２のインダクタンスを３ｎＨ、容量Ｃ１の容量値を５ｐＦ、抵抗Ｒ１、Ｒ２の抵抗値を１００ｍΩ、容量Ｃ２、Ｃ３の容量値を１５ｎＦとして、共振周波数を計算した。図６に示す等価回路における共振周波数の計算結果を図５に示した。図５に示すように、電源スイッチがオフ状態である場合、電源配線の共振周波数は１７ＭＨｚ程度である。これに対して、電源スイッチをオン状態とすると、共振周波数は１１．５ＭＨｚ程度に変化する。

ここで、論理回路１２ａ〜１２ｃも寄生容量を有しているため、電源スイッチ１３ａ〜１３ｂを制御して、論理回路１２ａ〜１２ｃの動作状態が変化した場合、電源配線の共振周波数が変化する。そして、共振周波数が変化した場合に変化後の共振周波数がクロック信号の周波数と一致してしまった場合、電源ノイズが増加する。そこで、本実施の形態では、デカップリングセル１４に接続される電源スイッチ１５を制御して、電源配線の共振周波数とクロック信号の周波数とをずらす。電源スイッチ１５を制御した場合の共振周波数の変化の一例を図６に示す。

図６に示すように、論理回路１２ａ〜１２ｃが動作する動作モード１では、デカップリングセル１４ａ、１４ｂがともに電源スイッチ１５ａ、１５ｂにより切り離された状態であても、共振周波数１がクロック周波数とずれた位置にある。これに対して、論理回路１２ａが非動作状態であって、論理回路１２ｂ、１２ｃが動作状態となる動作モード２では、デカップリングセル１４ａ、１４ｂがともに電源スイッチ１５ａ、１５ｂにより切り離された状態で共振周波数２がクロック周波数と一致してしまっている。そこで、本実施の形態では、動作モード２において、デカップリングセル１４ａに接続される電源スイッチ１５ａを導通した状態とすることで共振周波数をずらし、共振周波数２ａとする。

続いて、本実施の形態における半導体集積回路装置１の動作を示すフローチャートを図７に示し、半導体集積回路装置１の動作について説明する。図７に示すように、本実施の形態では、まず、デカップリングセルのすべての電源スイッチをオフ状態とする（ステップＳ１）。続いて、共振周波数計算回路２１がパッケージ情報と論理回路の動作状態とに基づき共振周波数の計算を行う（ステップＳ２）。なお、パッケージ情報及び論理回路の動作状態は、メモリ２０に格納されているものを使用する。続いて、判定回路２２がクロック周波数情報と共振周波数計算回路２１が計算した共振周波数とが一致しているか否かを判定する（ステップＳ３）。

ステップＳ３の判定結果が一致（図中のＹｅｓ）であった場合、最適状態計算回路２３が共振周波数とクロック信号の周波数とがずれるように電源スイッチ１５ａ、１５ｂの最適状態を検索し、検索結果に基づきスイッチ制御回路２４が電源スイッチ１５ａ、１５ｂを制御する（ステップＳ４）。一方、ステップＳ３において、判定結果が不一致（図中のＮｏ）であった場合、ステップＳ５に進む。

ステップＳ５では、測定回路２５が電源ノイズを測定する。続いて、測定回路２５における電源ノイズの測定の完了を受けてスイッチ制御回路２４がオフ状態の電源スイッチを一つオン状態に切り替える（ステップＳ６）。そして、再度、測定回路２５が電源ノイズを測定する（ステップＳ７）。

その後、比較回路２６ａがステップＳ５で測定された電源ノイズの大きさとステップＳ７で測定された電源ノイズの大きさを比較する（ステップＳ８）。ステップＳ８における比較の結果、ステップＳ６におけるスイッチの切り替え後のほうが電源ノイズが減少していた場合、判定回路２６ｂがステップＳ７で測定した電源ノイズと予め設定されている基準値を比較する（ステップＳ９）。

ステップＳ９における判定の結果、ステップＳ７で測定された電源ノイズが基準値以下であった場合は電源スイッチの制御を終了する。一方、ステップＳ９における判定の結果、ステップＳ７で測定された電源ノイズが基準値以上であった場合はステップＳ６に戻りオフ状態の電源スイッチをオン状態に切り替える。また、ステップＳ８において、ステップＳ６におけるスイッチの切り替え後のほうが電源ノイズが増加していた場合、ステップＳ６でオン状態とした電源スイッチをオフ状態に切り替えた後にスイッチ制御を終了する（ステップＳ１０）。

上記説明より、本実施の形態にかかる半導体集積回路装置１では、論理回路の動作状態とクロック信号の周波数とに応じて電源スイッチ１５のオン状態とオフ状態を切り替える。これによって、論理回路の動作状態に応じて電源配線の共振周波数が変化した場合であっても、デカップリングセル１４によって、共振周波数とクロック信号の周波数とをずらすことができる。また、共振周波数とクロック信号の周波数とがずれることで、電源ノイズの増加を抑えて安定した回路の動作を得ることができる。

さらに、本実施の形態にかかる半導体集積回路装置１では、初期状態においてデカップリングセルに接続される電源スイッチ１５をすべてオフ状態とする。そして、電源ノイズの大きさに応じて最低限の数だけ電源スイッチ１５をオン状態とする。これによって、デカップリングセル１４を介して流れるリーク電流を極力抑えることができる。なお、リーク電流の低減のために、半導体集積回路装置１の動作モードの変更のたびに図７に示す制御を実行することが好ましい。

つまり、本実施の形態にかかる半導体集積回路装置１によれば、電源配線の共振周波数とクロック周波数との関係に起因する電源ノイズの低減と、デカップリングセルに流れるリーク電流の増加の防止とが可能である。

実施の形態２
実施の形態２は、実施の形態１にかかる制御回路１６の簡易な構成を示すものである。実施の形態２にかかる半導体集積回路装置２のブロック図を図８に示す。なお、実施の形態２において、実施の形態１で説明した構成要素と同じ構成要素については、実施の形態１と同一の符号を付して説明を省略する。図８に示すように、半導体集積回路装置２では制御回路１６ａを有している。制御回路１６ａは、外部からパッケージ情報及びクロック周波数情報が入力される。制御回路１６ａのブロック図を図９に示す。

図９に示すように、制御回路１６ａは、制御回路１６からメモリ２０、測定回路２５、比較回路・判定回路２６を除いたものである。制御回路１６ａにおいては、共振周波数計算回路２１は、論理回路１２ａ〜１２ｃから直接動作モードを示す信号が入力される。また、共振周波数計算回路２１には外部から直接パッケージ情報が入力され、判定回路２２にも外部から直接クロック周波数情報が入力される。

半導体集積回路装置２の動作を示すフローチャートを図１０に示す。図１０に示すように、半導体集積回路装置２では、図７に示すステップＳ１〜ステップＳ４に対応するステップＳ１１〜１４を実行するのみである。つまり、半導体集積回路装置２では、測定回路２５で測定される電源ノイズの大きさに応じて行われる電源スイッチ１５の導通状態の補正を行わない。

上記説明より、実施の形態２にかかる半導体集積回路装置２は、半導体集積回路装置１に比べて電源ノイズの大きさによる電源スイッチの導通状態の補正は行わないものの、回路ブロックの削減による回路面積の縮小が可能である。電源ノイズの大きさに対して回路動作の余裕が大きい場合は、制御回路１６ａによる電源スイッチ１５の制御であっても、共振周波数とクロック信号の周波数をずらすことは可能であるため、十分な電源ノイズ削減効果が得ることが可能である。

実施の形態３
実施の形態３にかかる半導体集積回路装置３のブロック図を図１１に示す。半導体集積回路装置３は、複数の領域（図１１のＡＲＥＡ１〜ＡＲＥＡ４）に分割された内部回路形成領域を有している。そして、複数の領域のそれぞれに、複数のデカップリングセル１４ａ〜１４ｆと、制御回路１６を有している。図１１では、省略しているが、半導体集積回路装置３においても論理回路形成領域が複数形成されているものとする。なお、実施の形態３において、実施の形態１で説明した構成要素と同じ構成要素については、実施の形態１と同一の符号を付して説明を省略する。

また、実施の形態３は、制御回路１６に対応して制御回路１６を変形した制御回路１６ｂを有する。制御回路１６ｂのブロック図を図１２に示す。図１２に示すように、制御回路１６ｂは、制御回路１６から共振周波数計算回路２１、判定回路２２、最適状態計算回路２３を削除したものである。制御回路１６ｂでは、メモリ２０に判定回路２６ｂで用いられる基準値及び電源スイッチ１５ａ〜１５ｆの導通状態の情報が格納されている。

実施の形態１における説明より、半導体集積回路装置３は、論理回路の動作状態に応じて電源配線の共振周波数が変化する。実施の形態３では、論理回路の動作状態によって電源配線の共振周波数が変化し、クロック信号の周波数と電源配線の共振周波数との関係によって電源ノイズが基準値以上となった場合にのみ電源スイッチ１５を制御する。

半導体集積回路装置３の動作を示すフローチャートを図１３に示す。実施の形態３では、まず、デカップリングセルのすべての電源スイッチをオフ状態とする（ステップＳ２１）。続いて、測定回路２５が電源ノイズを測定する（ステップＳ２２）。そして、スイッチ制御回路２４が、測定回路２５における電源ノイズの測定の完了を受けて、オフ状態の電源スイッチを一つオン状態に切り替える（ステップＳ２３）。次に、測定回路２５が再度電源ノイズを測定する（ステップＳ２４）。

その後、比較回路２６ａがステップＳ２２で測定された電源ノイズの大きさとステップＳ２４で測定された電源ノイズの大きさを比較する（ステップＳ２５）。ステップＳ２５における比較の結果、ステップＳ２４におけるスイッチの切り替え後のほうが電源ノイズが減少していた場合、判定回路２６ｂがステップＳ２２で測定した電源ノイズと予め設定されている基準値を比較する（ステップＳ２６）。ステップＳ２５における判定の結果、ステップＳ２４で測定された電源ノイズが基準値以下であった場合は電源スイッチの制御を終了する。一方、ステップＳ２６における判定の結果、ステップＳ２４で測定された電源ノイズが基準値以上であった場合はデカップリングセルがすべてオン状態であるか否かをスイッチ制御回路２４が判断する（ステップＳ２７）。

ステップＳ２７でデカップリングセル１４がすべてオンであると判断された場合、電源スイッチ１５の制御を終了する。一方、ステップＳ２７でオフ状態の電源スイッチ１５があると判断された場合は、ステップＳ２３に戻る。また、ステップＳ２５において、ステップＳ２３におけるスイッチの切り替え後のほうが電源ノイズが増加していた場合、ステップＳ２３でオン状態とした電源スイッチをオフ状態に切り替えた後にスイッチ制御を終了する（ステップＳ２８）。

上記説明より、実施の形態３にかかる半導体集積回路装置３では、電源ノイズの大きさに応じて導通した状態とする電源スイッチ１５の個数を制御する。また、実施の形態３においても、動作させるデカップリングセル１４の個数によって共振周波数を変化させて電源ノイズを低減する。実施の形態３では、クロック信号の周波数と共振周波数が一致していたとしても、電源ノイズが基準値以上とならなければ電源スイッチはオン状態とならない。そのため、実施の形態３における電源ノイズの大きさに対するリーク電流の大きさは、他の実施例に比べて小さくなる。

また、実施の形態３では、内部回路形成領域を複数の領域に分割して、それぞれにデカップリングセル１４及び制御回路１６ｂを配置している。そのため、いずれかの論理回路が動作して、局所的に電源ノイズが増加した場合であっても、電源ノイズを低減する効果がある。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、測定回路については半導体集積回路装置の使用に応じて適宜変更することが可能である。

実施の形態１にかかる半導体集積回路装置のブロック図である。実施の形態１にかかるデカップリングセルの概略図である。実施の形態１にかかる制御回路のブロック図である。実施の形態１にかかる半導体集積回路装置において共振周波数を計算するための等価回路図である。実施の形態１における共振周波数の変化を示すグラフである。実施の形態１における動作モードの変化に対する共振周波数の変化を示すグラフである。実施の形態１にかかる半導体集積回路装置の動作を示すフローチャートである。実施の形態２にかかる半導体集積回路装置のブロック図である。実施の形態２にかかる制御回路のブロック図である。実施の形態２にかかる半導体集積回路装置の動作を示すフローチャートである。実施の形態３にかかる半導体集積回路装置のブロック図である。実施の形態３にかかる制御回路のブロック図である。実施の形態３にかかる半導体集積回路装置の動作を示すフローチャートである。従来例２の半導体集積回路装置のブロック図である。

符号の説明

１〜３半導体集積回路装置
１０入出力回路領域
１１内部回路形成領域
１２ａ〜１２ｃ論理回路
１３ａ〜１３ｂ電源スイッチ
１４ａ〜１４ｆデカップリングセル
１５ａ〜１５ｆ電源スイッチ
１６、１６ａ、１６ｂ制御回路
２０メモリ
２１共振周波数計算回路
２２判定回路
２３最適状態計算回路
２４スイッチ制御回路
２５測定回路
２６比較回路・判定回路
２６ａ比較回路
２６ｂ判定回路
ＳＣスイッチ制御信号
ＳＷスイッチ回路
ＶＤＣ電源
ＶＤＤ電源配線
ＶＳＳ接地配線

Claims

電源ノイズを抑制する複数のデカップリングセルと、
前記複数のデカップリングセルと電源配線とをそれぞれ接続する複数の電源スイッチと、
前記電源配線から供給される電源に基づき動作する内部回路の動作状態により変化する前記電源ノイズの大きさに基づき前記複数の電源スイッチのうちオンさせる電源スイッチの個数を制御する制御回路と、
を有する半導体集積回路装置。
前記制御回路は、パッケージの寄生成分と前記内部回路の動作状態に基づき共振周波数を計算する共振周波数計算回路と前記共振周波数とクロック信号の周波数に基づき前記複数の電源スイッチのうちオンさせる前記電源スイッチの個数を制御する請求項１に記載の半導体集積回路装置。
前記制御回路は、前記電源ノイズを測定する測定回路を有し、前記測定回路が測定した前記電源ノイズの大きさに応じてオンさせる前記電源スイッチの個数を変更する請求項１又は２に記載の半導体集積回路装置。
前記制御回路は、前記測定回路が測定した電源ノイズの大きさが予め設定された基準値以上であった場合にオンさせる前記電源スイッチの個数を増加させる請求項３に記載の半導体集積回路装置。
前記制御回路は、オンさせる電源スイッチの数を増加させた場合に、前記測定回路が測定した電源ノイズの大きさが大きくなった場合にはオンさせる前記電源スイッチの個数を減少させる請求項３又は４に記載の半導体集積回路装置。
前記制御回路は、前記クロック信号の周波数及び前記パッケージの寄生成分の値を格納するメモリを有する請求項１乃至５のいずれか１項に記載の半導体集積回路装置。