JP6672988B2 - 半導体集積回路とその制御方法及び多層回路基板 - Google Patents
半導体集積回路とその制御方法及び多層回路基板 Download PDFInfo
- Publication number
- JP6672988B2 JP6672988B2 JP2016085414A JP2016085414A JP6672988B2 JP 6672988 B2 JP6672988 B2 JP 6672988B2 JP 2016085414 A JP2016085414 A JP 2016085414A JP 2016085414 A JP2016085414 A JP 2016085414A JP 6672988 B2 JP6672988 B2 JP 6672988B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor integrated
- integrated circuit
- bypass capacitor
- current consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 116
- 238000000034 method Methods 0.000 title claims description 25
- 239000003990 capacitor Substances 0.000 claims description 88
- 238000001514 detection method Methods 0.000 claims description 50
- 238000010586 diagram Methods 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 4
- 230000001629 suppression Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
前記半導体集積回路の回路を複数の電源遮断領域に分割し、
前記各電源遮断領域はそれぞれ、上記電源電圧と前記各電源遮断領域内の回路との間に挿入されたスイッチ及び前記バイパスコンデンサを備え、
前記半導体集積回路は、
前記各電源遮断領域内のスイッチをオン/オフ制御することで、前記バイパスコンデンサの容量を変更する制御回路を備えたことを特徴とする。
図12は比較例に係る半導体集積回路110の構成例を示すブロック図である。図12の半導体集積回路110において、コア回路20からの電源電圧はノイズ抑圧回路120を介して回路内の電源電圧VDDとして供給されている。ノイズ抑圧回路120は、デカップリングコンデンサとして動作し互いに並列に接続された、例えば複数のバイパスコンデンサC及び複数の可変容量コンデンサCcを備えて構成される。ここで、複数の可変容量コンデンサCcの容量は容量制御回路130によりノイズの周波数に応じて制御される。しかし、可変容量コンデンサCcはトランジスタで構成されて制御されているため、リーク電流が流れている。そのため、必要以上に可変容量コンデンサCcを搭載していると半導体集積回路110全体としてリーク電流が大きくなるという課題があった。本発明に係る実施形態では、当該課題を解決することを目的とする。
図1は本発明の実施形態1に係る半導体集積回路10の構成例を示すブロック図である。実施形態1に係る半導体集積回路10は、図1に示すように、以下のことを特徴としている。
(1)半導体集積回路10の回路を複数の電源遮断領域A1〜ANに分割する。
(2)各電源遮断領域A1〜AN内の回路に電源電圧VDDを供給するか遮断するかを切り替えるスイッチSWを備える。
(3)各電源遮断領域A1〜ANのスイッチSWは電源遮断用容量制御回路30により制御される。
図2は本発明の実施形態2に係る半導体集積回路10Aの構成例を示すブロック図である。図2において、実施形態2に係る半導体集積回路10Aは、図1の実施形態1に係る半導体集積回路10に比較して、以下の点が異なる。
(1)コア回路20内の制御回路21(CPU、ハードウェアの論理回路など)からの周波数検知開始トリガ信号に応答して、動作周波数を検知して動作周波数を示す動作周波数信号を電源遮断用容量制御回路30Aに出力する動作周波数検知回路22をさらに備える。
(2)電源遮断用容量制御回路30に代えて、電源遮断用容量制御回路30Aを備え、電源遮断用容量制御回路30Aは動作周波数信号に基づいて、各電源遮断領域A1〜ANのスイッチSWを制御する。これにより、動作周波数に応じてバイパスコンデンサCの容量を変更するように切替え可能である。
図4は本発明の実施形態3に係る半導体集積回路10Bの構成例を示すブロック図である。図4において、実施形態3に係る半導体集積回路10Bは、図1の実施形態1に係る半導体集積回路10に比較して、以下の点が異なる。
(1)コア回路20内の制御回路21(CPU、ハードウェアの論理回路など)からのノイズレベル検知開始トリガ信号に応答して、ノイズレベルを検知してノイズレベルを示すノイズレベル信号を電源遮断用容量制御回路30Bに出力する電源ノイズ検知回路23をさらに備える。
(2)電源遮断用容量制御回路30に代えて、電源遮断用容量制御回路30Bを備え、電源遮断用容量制御回路30Bはノイズレベル信号に基づいて、各電源遮断領域A1〜ANのスイッチSWを制御する。これにより、ノイズレベルに応じてバイパスコンデンサCの容量を変更するように切替え可能である。
図6は本発明の実施形態4に係る半導体集積回路10Cの構成例を示すブロック図である。図6において、実施形態4に係る半導体集積回路10Cは、図1の実施形態1に係る半導体集積回路10に比較して、以下の点が異なる。
(1)コア回路20内の制御回路21(CPU、ハードウェアの論理回路など)からの消費電流検知開始トリガ信号に応答して、半導体集積回路10Cの消費電流値を検知して消費電流値を示す消費電流値信号を電源遮断用容量制御回路30Cに出力する消費電流検知回路24をさらに備える。
(2)電源遮断用容量制御回路30に代えて、電源遮断用容量制御回路30Cを備え、電源遮断用容量制御回路30Cは消費電流値信号に基づいて、各電源遮断領域A1〜ANのスイッチSWを制御する。これにより、消費電流値に応じてバイパスコンデンサCの容量を変更するように切替え可能である。
図8は本発明の実施形態5に係る半導体集積回路10Dの構成例を示すブロック図である。図8において、実施形態5に係る半導体集積回路10Dは、図1の実施形態1に係る半導体集積回路10に比較して、以下の点が異なる。
(1)コア回路10内の制御回路21(CPU、ハードウェアの論理回路など)からの検知開始トリガ信号に応答して、動作周波数信号を電源遮断用容量制御回路30Dに出力する、実施形態2に係る動作周波数検知回路22と、
前記検知開始トリガ信号に応答して、ノイズレベル信号を電源遮断用容量制御回路30Dに出力する、実施形態3に係る電源ノイズ検知回路23と、
前記検知開始トリガ信号に応答して、消費電流値信号を電源遮断用容量制御回路30Dに出力する、実施形態4に係る消費電流検知回路24とをさらに備える。
(2)電源遮断用容量制御回路30に代えて、電源遮断用容量制御回路30Dを備え、電源遮断用容量制御回路30Dは、動作周波数信号、消費電流値信号及びノイズレベル信号に基づいて、各電源遮断領域A1〜ANのスイッチSWを制御する。これにより、動作周波数、消費電流値及びノイズレベル(以下、3つの検知パラメータという。)に応じてバイパスコンデンサCの容量を変更するように切替え可能である。
(1)消費電流値、
(2)動作周波数、
(3)ノイズレベル
の順序で各検知パラメータに基づいて、バイパスコンデンサCの容量を決定すればよい。すなわち、電源遮断用容量制御回路30Dは、まず、消費電流検知回路24からの消費電流値が所定の第1のしきい値未満であるときは、消費電流値に基づいてバイパスコンデンサCの容量を決定する。電源遮断用容量制御回路30Dは、消費電流値が前記第1のしきい値以上であるときは、動作周波数に基づいて、共振周波数が動作周波数とずれるようにバイパスコンデンサCの容量を決定する。その状態で電源回路のノイズレベルを検知し、電源遮断用容量制御回路30Dはノイズレベルが所定の第2のしきい値以上であればバイパスコンデンサCの容量を追加することで増大する。このように判定することでより詳細に電源ノイズを抑えることができる。
図9は本発明の実施形態6に係る半導体集積回路10Eの構成例を示すブロック図である。図9において、実施形態6に係る半導体集積回路10Eは、図1の実施形態1に係る半導体集積回路10に比較して、以下の点が異なる。
(1)電源遮断用容量制御回路23Eは、半導体集積回路10E内のCPU21A(制御回路)からの内部制御信号に基づいて、電源回路のノイズレベルが減少するように、各電源遮断領域A1〜ANのスイッチSWを制御する。これにより、動作周波数に応じてバイパスコンデンサCの容量を変更するように切替え可能である。
図10は本発明の実施形態7に係る半導体集積回路10Fの構成例を示すブロック図である。図10において、実施形態7に係る半導体集積回路10Fは、図9の実施形態6に係る半導体集積回路10Eに比較して、以下の点が異なる。
(1)電源遮断用容量制御回路23Fは、CPU21Aからの内部制御信号に代えて、外部回路からの外部制御信号に基づいて、電源回路のノイズレベルが減少するように、各電源遮断領域A1〜ANのスイッチSWを制御する。ここで、外部制御信号は、外部回路により外部回路の状況に応じてバイパスコンデンサCの容量が計算され、当該計算された容量を示す。これにより、バイパスコンデンサCの容量が当該計算された容量となるようにバイパスコンデンサCの容量を変更するように切替え可能である。
図11は本発明の実施形態8に係る多層回路基板11の構成例を示すブロック図である。図11の実施形態8に係る多層回路基板11は、図2の実施形態2に係る半導体集積回路10Aに比較して以下の点が異なる。
(1)多層回路基板11を、複数の電源遮断領域A1〜ANに分割する。
(2)動作周波数検知回路22は、半導体集積回路であるLSI12の制御回路21(CPU、ハードウェアの論理回路など)からの消費電流検知開始トリガ信号に基づいて動作周波数を検知して動作周波数信号を電源遮断用容量制御回路30Aに出力する。
(3)電源遮断用容量制御回路30Aは、動作周波数信号に基づいて、電源回路の共振周波数が動作周波数からずれるように、複数の電源遮断領域A1〜ANの各スイッチSWをオン/オフすることでバイパスコンデンサCの容量を制御する。
以上の実施形態においては、半導体集積回路10〜10F及び多層回路基板11について説明した。これらの半導体集積回路10〜10F及び多層回路基板11は例えば、コンピュータ、携帯電話機、スマートフォンなどの電子機器に搭載することで電源ノイズを低減できる。
(1)特許文献1
特許文献1には、動作周波数や動作状態の変化による電源ノイズを抑える(共振周波数を動的にずらす)目的で、電源インピーダンス可変回路に電源インピーダンスを変化させる構成が開示されている。しかし、半導体集積回路全体のリーク電流が増えるという問題は解消できていない。
(2)特許文献2
特許文献2には、電源電圧の変動、もしくは電源電圧の変動による電源ノイズを抑える目的で、電源インピーダンス可変回路に電源インピーダンスを変化させる構成が開示されている。しかし、半導体集積回路全体のリーク電流が増えるという問題は解消できていない。
11…多層回路基板、
20…コア回路、
21…制御回路、
21A…CPU、
22…動作周波数検知回路、
23…電源ノイズ検知回路、
24…消費電流検知回路、
30,30A〜30F…電源遮断用容量制御回路、
A1〜AN…電源遮断領域、
C…バイパスキャパシタ、
SW…スイッチ、
VDD…電源電圧。
Claims (8)
- 半導体集積回路内部の電源電圧とグランドとの間にバイパスコンデンサを有する半導体集積回路であって、
前記半導体集積回路の回路を複数の電源遮断領域に分割し、
前記各電源遮断領域はそれぞれ、上記電源電圧と前記各電源遮断領域内の回路との間に挿入されたスイッチ及び前記バイパスコンデンサを備え、
前記半導体集積回路は、
前記各電源遮断領域内のスイッチをオン/オフ制御することで、前記バイパスコンデンサの容量を変更する制御回路と、
前記半導体集積回路の消費電流値を検知して、検知された消費電流値を示す消費電流値信号を出力する消費電流検知回路とを備え、
前記制御回路は、前記消費電流値信号に基づいて、前記各電源遮断領域内のスイッチをオン/オフ制御することで、前記バイパスコンデンサの容量を変更することを特徴とする半導体集積回路。 - 前記半導体集積回路の動作周波数を検知して、検知された動作周波数を示す動作周波数信号を出力する動作周波数検知回路をさらに備え、
前記制御回路は、前記動作周波数信号に基づいて、電源回路の共振周波数が前記動作周波数信号からずれるように、前記各電源遮断領域内のスイッチをオン/オフ制御することで、前記バイパスコンデンサの容量を変更することを特徴とする請求項1記載の半導体集積回路。 - 電源回路のノイズレベルを検知して、検知されたノイズレベルを示すノイズレベル信号を出力するノイズレベル検知回路をさらに備え、
前記制御回路は、前記ノイズレベル信号に基づいて、前記ノイズレベルが減少するように、前記各電源遮断領域内のスイッチをオン/オフ制御することで、前記バイパスコンデンサの容量を変更することを特徴とする請求項1記載の半導体集積回路。 - 前記半導体集積回路の動作周波数を検知して、検知された動作周波数を示す動作周波数信号を出力する動作周波数検知回路と、
電源回路のノイズレベルを検知して、検知されたノイズレベルを示すノイズレベル信号を出力するノイズレベル検知回路と、
前記半導体集積回路の消費電流値を検知して、検知された消費電流値を示す消費電流値信号を出力する消費電流検知回路とをさらに備え、
前記制御回路は、前記動作周波数信号、ノイズレベル信号及び消費電流値信号に基づいて、前記各電源遮断領域内のスイッチをオン/オフ制御することで、前記バイパスコンデンサの容量を変更することを特徴とする請求項1記載の半導体集積回路。 - 前記半導体集積回路の内部回路を制御する別の制御回路をさらに備え、
前記別の制御回路は、前記内部回路の状態に応じて前記バイパスコンデンサの容量を計算して当該計算された容量を示す内部制御信号を前記制御回路に出力し、
前記制御回路は前記内部制御信号に基づいて前記バイパスコンデンサの容量が当該計算された容量となるように前記バイパスコンデンサの容量を変更することを特徴とする請求項1記載の半導体集積回路。 - 前記別の制御回路は、外部回路の状態に応じて前記バイパスコンデンサの容量が計算されて当該計算された容量を示す外部制御信号に基づいて、前記バイパスコンデンサの容量が当該計算された容量となるように前記バイパスコンデンサの容量を変更することを特徴とする請求項5記載の半導体集積回路。
- 半導体集積回路内部の電源電圧とグランドとの間にバイパスコンデンサを有する半導体集積回路の制御方法であって、
前記半導体集積回路の回路を複数の電源遮断領域に分割し、
前記各電源遮断領域はそれぞれ、上記電源電圧と前記各電源遮断領域内の回路との間に挿入されたスイッチ及び前記バイパスコンデンサを備え、
前記制御方法は、制御回路が、前記各電源遮断領域内のスイッチをオン/オフ制御することで、前記バイパスコンデンサの容量を変更するステップを含み、
前記制御方法は、
消費電流検知回路が、前記半導体集積回路の消費電流値を検知して、検知された消費電流値を示す消費電流値信号を出力するステップと、
前記制御回路が、前記消費電流値信号に基づいて、前記各電源遮断領域内のスイッチをオン/オフ制御することで、前記バイパスコンデンサの容量を変更するステップとをさらに含むことを特徴とする半導体集積回路の制御方法。 - 半導体集積回路内部の電源電圧とグランドとの間にバイパスコンデンサを有する半導体集積回路を備えた多層回路基板であって、
前記多層回路基板の回路を複数の電源遮断領域に分割し、
前記各電源遮断領域はそれぞれ、上記電源電圧と前記各電源遮断領域内の回路との間に挿入されたスイッチ及び前記バイパスコンデンサを備え、
前記多層回路基板は、
前記各電源遮断領域内のスイッチをオン/オフ制御することで、前記バイパスコンデンサの容量を変更する制御回路と、
前記半導体集積回路の消費電流値を検知して、検知された消費電流値を示す消費電流値信号を出力する消費電流検知回路とを備え、
前記制御回路は、前記消費電流値信号に基づいて、前記各電源遮断領域内のスイッチをオン/オフ制御することで、前記バイパスコンデンサの容量を変更することを特徴とする多層回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016085414A JP6672988B2 (ja) | 2016-04-21 | 2016-04-21 | 半導体集積回路とその制御方法及び多層回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016085414A JP6672988B2 (ja) | 2016-04-21 | 2016-04-21 | 半導体集積回路とその制御方法及び多層回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017195306A JP2017195306A (ja) | 2017-10-26 |
JP6672988B2 true JP6672988B2 (ja) | 2020-03-25 |
Family
ID=60156495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016085414A Expired - Fee Related JP6672988B2 (ja) | 2016-04-21 | 2016-04-21 | 半導体集積回路とその制御方法及び多層回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6672988B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7335301B2 (ja) * | 2021-09-24 | 2023-08-29 | Necプラットフォームズ株式会社 | ノイズ調整装置及びノイズ調整方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10135336A (ja) * | 1996-10-25 | 1998-05-22 | Toshiba Corp | 半導体集積回路装置、半導体集積回路装置が発するノイズの低減方法、半導体集積回路装置の内部電源システム |
JP2006173369A (ja) * | 2004-12-16 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 容量回路 |
JP5055787B2 (ja) * | 2006-02-20 | 2012-10-24 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP2007250604A (ja) * | 2006-03-14 | 2007-09-27 | Sharp Corp | Emi対策を施した半導体集積回路 |
JP5241193B2 (ja) * | 2007-10-16 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2011155144A (ja) * | 2010-01-27 | 2011-08-11 | Toshiba Corp | 半導体装置 |
JP2013118451A (ja) * | 2011-12-01 | 2013-06-13 | Canon Inc | 半導体集積回路、半導体集積回路の制御方法 |
-
2016
- 2016-04-21 JP JP2016085414A patent/JP6672988B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017195306A (ja) | 2017-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5055787B2 (ja) | 半導体装置 | |
JP5241193B2 (ja) | 半導体集積回路装置 | |
US9281781B2 (en) | Semiconductor apparatus, oscillation circuit, and signal processing system | |
US7701277B2 (en) | Variable-impedance gated decoupling cell | |
US9742354B2 (en) | Voltage controlled oscillator with common mode adjustment start-up | |
KR101038155B1 (ko) | 전자 회로 | |
JP2011071841A (ja) | 半導体装置、及びその制御方法 | |
JP2007129810A (ja) | 電源回路 | |
JP2011179861A (ja) | 電圧検出回路 | |
JP6672988B2 (ja) | 半導体集積回路とその制御方法及び多層回路基板 | |
JP4960179B2 (ja) | データ処理装置、電源電圧生成回路及びその電源電圧生成方法 | |
KR101208565B1 (ko) | 높은 개시 이득과 함께 위상 노이즈 및 지터를 줄일 수 있는 전압 제어 발진기 및 그 방법 | |
US20090115505A1 (en) | Semiconductor device with controllable decoupling capacitor | |
US9035695B2 (en) | Semiconductor integrated circuit and electronic circuit | |
US9154082B2 (en) | Input signal amplifier | |
JP2006157927A (ja) | キャパシタンスを変化させる方法及び装置 | |
JPWO2012060032A1 (ja) | 半導体集積回路 | |
JP2008141115A (ja) | 半導体装置 | |
JP5173310B2 (ja) | 半導体集積回路 | |
JP2010171790A (ja) | バイアス電位発生回路 | |
JP5322837B2 (ja) | Lsiの電力低減のための適応的クロック位相制御方法および装置 | |
US11641191B2 (en) | Ring oscillator circuit | |
JP2010200238A (ja) | 半導体発振回路および携帯電話 | |
US9621174B2 (en) | Frequency calibration method for a voltage-controlled oscillator | |
JP2011151518A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200217 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6672988 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |