JP2015076451A - 集積回路、および制御方法 - Google Patents
集積回路、および制御方法 Download PDFInfo
- Publication number
- JP2015076451A JP2015076451A JP2013210447A JP2013210447A JP2015076451A JP 2015076451 A JP2015076451 A JP 2015076451A JP 2013210447 A JP2013210447 A JP 2013210447A JP 2013210447 A JP2013210447 A JP 2013210447A JP 2015076451 A JP2015076451 A JP 2015076451A
- Authority
- JP
- Japan
- Prior art keywords
- value
- frequency
- decoupling capacitor
- capacitance value
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】集積回路100は、出力回路101と、デカップリングコンデンサ102と、判定部103と、制御部104と、を有する。出力回路101は、電源ラインとグランドラインとに接続され、集積回路100内のコア回路から入力される信号を出力する。また、出力回路101に入力される信号の周波数に応じて電源ラインのグランドラインに対するインピーダンスが変化する。デカップリングコンデンサ102は、一端が電源ラインに接続され、他端がグランドラインに接続され、容量値が可変である。判定部103は、出力回路101に入力される信号の周波数を判定する。制御部104は、デカップリングコンデンサ102の容量値を、判定部103が判定した周波数に基づき決定した容量値に設定する。
【選択図】図1
Description
一端が前記電源ラインに接続され、他端が前記グランドラインに接続され、容量値が可変なデカップリングコンデンサと、
前記入力される信号の周波数を判定する判定部と、
前記デカップリングコンデンサの容量値を、前記判定部が判定した前記周波数に基づき決定した容量値に設定する制御部と、
を有することを特徴とする集積回路。
前記デカップリングコンデンサの前記一端は、前記出力回路の各々に接続された前記電源ラインに接続され、前記デカップリングコンデンサの前記他端は、前記出力回路の各々に接続された前記グランドラインに接続され、
前記判定部は、前記出力回路の各々について、前記入力される信号の周波数を判定し、
前記制御部は、前記デカップリングコンデンサの容量値を、前記出力回路の各々について前記判定部が判定した前記周波数に基づき決定した容量値に設定することを特徴とする付記1または2に記載の集積回路。
前記判定部は、前記出力回路の各々について、前記複数の周波数帯のうち、前記入力される信号の周波数がいずれの周波数帯であるかを判定し、
前記制御部は、
前記複数の候補値の各々について、前記複数の周波数帯の各々について前記判定部が前記周波数帯であると判定した数と、前記複数の周波数帯の各々について前記記憶部に記憶された前記インピーダンスに基づく値と、に基づいて、指標値を算出し、
前記デカップリングコンデンサの容量値を、前記複数の候補値のうち、前記複数の周波数帯の各々について算出した前記指標値に基づいていずれかの候補値に設定することを特徴とする付記3に記載の集積回路。
前記制御部は、
前記抵抗の抵抗値を、前記判定部が判定した前記周波数に基づき決定した抵抗値に設定することを特徴とする付記1〜4のいずれか一つに記載の集積回路。
一端が前記電源ラインに接続され、他端が前記グランドラインに接続され、容量値が可変なデカップリングコンデンサと、
を有する集積回路が、
前記入力される信号の周波数を判定し、
前記デカップリングコンデンサの容量値を、判定した前記周波数に基づき決定した容量値に設定する、
ことを特徴とする制御方法。
101 出力回路
102,302 デカップリングコンデンサ
103,304 判定部
104,306 制御部
110 対応情報
301 I/O回路
310 データベース
DC コンデンサ
r1〜rl 抵抗
Claims (5)
- 電源ラインとグランドラインとに接続され、入力される信号を出力する出力回路であって、前記入力される信号の周波数に応じて前記電源ラインの前記グランドラインに対するインピーダンスが変化する出力回路と、
一端が前記電源ラインに接続され、他端が前記グランドラインに接続され、容量値が可変なデカップリングコンデンサと、
前記入力される信号の周波数を判定する判定部と、
前記デカップリングコンデンサの容量値を、前記判定部が判定した前記周波数に基づき決定した容量値に設定する制御部と、
を有することを特徴とする集積回路。 - 前記制御部は、周波数と容量値との対応情報と、前記判定部が判定した前記周波数と、に基づき決定した容量値に設定することを特徴とする請求項1に記載の集積回路。
- 前記出力回路が複数であって、
前記デカップリングコンデンサの前記一端は、前記出力回路の各々に接続された前記電源ラインに接続され、前記デカップリングコンデンサの前記他端は、前記出力回路の各々に接続された前記グランドラインに接続され、
前記判定部は、前記出力回路の各々について、前記入力される信号の周波数を判定し、
前記制御部は、前記デカップリングコンデンサの容量値を、前記出力回路の各々について前記判定部が判定した前記周波数に基づき決定した容量値に設定することを特徴とする請求項1または2に記載の集積回路。 - 容量値の複数の候補値の各々について、前記デカップリングコンデンサの容量値を前記候補値にした場合の複数の周波数帯の各々に対応する前記インピーダンスに基づく値を記憶する記憶部を有し、
前記判定部は、前記出力回路の各々について、前記複数の周波数帯のうち、前記入力される信号の周波数がいずれの周波数帯であるかを判定し、
前記制御部は、
前記複数の候補値の各々について、前記複数の周波数帯の各々について前記判定部が前記周波数帯であると判定した数と、前記複数の周波数帯の各々について前記記憶部に記憶された前記インピーダンスに基づく値と、に基づいて、指標値を算出し、
前記デカップリングコンデンサの容量値を、前記複数の候補値のうち、前記複数の周波数帯の各々について算出した前記指標値に基づいていずれかの候補値に設定することを特徴とする請求項3に記載の集積回路。 - 電源ラインとグランドラインとに接続され、入力される信号を出力する出力回路であって、前記入力される信号の周波数に応じて前記電源ラインの前記グランドラインに対するインピーダンスが変化する出力回路と、
一端が前記電源ラインに接続され、他端が前記グランドラインに接続され、容量値が可変なデカップリングコンデンサと、
を有する集積回路が、
前記入力される信号の周波数を判定し、
前記デカップリングコンデンサの容量値を、判定した前記周波数に基づき決定した容量値に設定する、
ことを特徴とする制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013210447A JP6176045B2 (ja) | 2013-10-07 | 2013-10-07 | 集積回路、および制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013210447A JP6176045B2 (ja) | 2013-10-07 | 2013-10-07 | 集積回路、および制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015076451A true JP2015076451A (ja) | 2015-04-20 |
JP6176045B2 JP6176045B2 (ja) | 2017-08-09 |
Family
ID=53001096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013210447A Active JP6176045B2 (ja) | 2013-10-07 | 2013-10-07 | 集積回路、および制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6176045B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH117330A (ja) * | 1997-06-17 | 1999-01-12 | Nec Corp | 電源回路 |
JP2006295027A (ja) * | 2005-04-14 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2008141115A (ja) * | 2006-12-05 | 2008-06-19 | Fujitsu Ltd | 半導体装置 |
JP2009099718A (ja) * | 2007-10-16 | 2009-05-07 | Nec Electronics Corp | 半導体集積回路装置 |
JP2014057018A (ja) * | 2012-09-14 | 2014-03-27 | Ricoh Co Ltd | 半導体集積回路および電子回路 |
-
2013
- 2013-10-07 JP JP2013210447A patent/JP6176045B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH117330A (ja) * | 1997-06-17 | 1999-01-12 | Nec Corp | 電源回路 |
JP2006295027A (ja) * | 2005-04-14 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2008141115A (ja) * | 2006-12-05 | 2008-06-19 | Fujitsu Ltd | 半導体装置 |
JP2009099718A (ja) * | 2007-10-16 | 2009-05-07 | Nec Electronics Corp | 半導体集積回路装置 |
JP2014057018A (ja) * | 2012-09-14 | 2014-03-27 | Ricoh Co Ltd | 半導体集積回路および電子回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6176045B2 (ja) | 2017-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10782763B2 (en) | Semiconductor device | |
TWI718629B (zh) | 時脈電路、時脈占空比調整及校準電路以及其操作方法 | |
US7653170B2 (en) | Electrical circuit for measuring times and method for measuring times | |
US7552353B2 (en) | Controlling circuit for automatically adjusting clock frequency of a central processing unit | |
US9858382B2 (en) | Computer program product for timing analysis of integrated circuit | |
JP6176045B2 (ja) | 集積回路、および制御方法 | |
US8146049B2 (en) | Support apparatus and design support method | |
CN108681513A (zh) | I2c从地址生成装置及芯片 | |
US20020003442A1 (en) | Reset circuit of semiconductor circuit | |
JP2014096691A (ja) | 半導体装置 | |
US20150309659A1 (en) | Method and touch apparatus for calibrating coordinate value near edge of touch panel | |
US8976608B2 (en) | Semiconductor integrated circuit device | |
JP2007174236A (ja) | 半導体集積回路及びデータ出力方法 | |
JP5332972B2 (ja) | デカップリング容量決定方法、デカップリング容量決定装置およびプログラム | |
JP2008287666A (ja) | 回路動作検証装置、半導体集積回路の製造方法、回路動作検証方法、制御プログラムおよび可読記録媒体 | |
US9000850B2 (en) | Method and apparatus for self-calibrating driving capability and resistance of on-die termination | |
JP2005038400A (ja) | 半導体集積回路の同時スイッチング出力ノイズ見積もり方法及び装置並びに半導体集積回路の設計方法及び装置 | |
US10410701B2 (en) | Clock monitoring circuit | |
WO2011021276A1 (ja) | 温度検出装置、情報処理装置および温度検出装置の制御方法 | |
CN208460003U (zh) | I2c从地址生成装置及芯片 | |
US20140254742A1 (en) | Delay measurement device, method and medium | |
KR101192891B1 (ko) | 전압 변동량 견적 방법, 전압 변동량 견적 장치, 반도체 장치 동작 검증 장치, 반도체 장치 설계 방법 및 프린트판 설계 방법 | |
KR102596323B1 (ko) | 인덕턴스를 이용한 인덕터 코일 설계방법 | |
US11761996B2 (en) | Power supply voltage detector, power supply voltage detection apparatus, system and medium | |
US8867698B2 (en) | Counting circuit, delay value quantization circuit, and latency control circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150611 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160502 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6176045 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |