JP2009059792A - 半導体レーザ及びその製造方法 - Google Patents

Abstract

【課題】放熱性を悪化させることなく、ジャンクションダウン組み立てによって偏光特性が変化するのを防ぐことができる半導体レーザ及びその製造方法を得る。
【解決手段】半導体基板１１上に、２つの光導波路１３，１４を持つレーザ部１２が形成されている。そして、光導波路１３，１４同士の間の光導波路が存在しない領域においてチップ端面に凹部１５が形成されている。これにより、ジャンクションダウン組み立てした場合に、隣接する光導波路の半田接合部からそれぞれの光導波路１３，１４のチップ端面にかかる応力を緩和することができる。
【選択図】図１

Description

本発明は、２つ以上の光導波路を持つ半導体レーザ及びその製造方法に関し、特に放熱性を悪化させることなく、ジャンクションダウン組み立てによって偏光特性が変化するのを防ぐことができる半導体レーザ及びその製造方法に関するものである。

２つ以上の光導波路を持つ半導体レーザが広く用いられている（例えば、特許文献１参照）。半導体レーザをサブマウント上に搭載する際に、２つの光導波路にそれぞれ半田を塗布し、これらの半田を介してサブマウント上に搭載する（ジャンクションダウン組み立て）。

このジャンクションダウン組み立てによって、隣接する光導波路の半田接合部からそれぞれの光導波路に応力が加わり、偏光特性が変化してしまう。図８は、半田接合部がチップ前端面まで存在する通常の場合の偏光特性を示す図である。図示のように、偏光角が０°からずれている。

特開昭６３−１１６４８４号公報

これに対し、半田接合部をチップ前端面から後退させれば、チップ前端面に加わる応力を緩和して、偏光特性が変化するのを防ぐことができる。図９は、半田接合部をチップ前端面から１００μｍ後退させた場合の偏光特性を示す図である。図示のように、図８に比べて偏光角が０°に近付いている。

しかし、半田接合部をチップ前端面から後退させると、チップ前端面での放熱性が悪化して、半導体レーザの出力や信頼性が低下するという問題があった。

本発明は、上述のような課題を解決するためになされたもので、その目的は、放熱性を悪化させることなく、ジャンクションダウン組み立てによって偏光特性が変化するのを防ぐことができる半導体レーザ及びその製造方法を得るものである。

本発明に係る半導体レーザは、半導体基板と、半導体基板上に形成され、２つ以上の光導波路を持つレーザ部とを備え、光導波路同士の間の光導波路が存在しない領域においてチップ端面に凹部が形成されている。本発明のその他の特徴は以下に明らかにする。

本発明により、放熱性を悪化させることなく、ジャンクションダウン組み立てによって偏光特性が変化するのを防ぐことができる。

実施の形態１．
図１は、本発明の実施の形態１に係る半導体レーザを示す斜視図である。半導体レーザ１０は、ＧａＡｓやＩｎＰなどからなる半導体基板１１と、半導体基板１１上に形成されたレーザ部１２とを備える。レーザ部１２は２つの光導波路１３，１４を持つ。そして、光導波路１３，１４同士の間の光導波路が存在しない領域においてチップ端面に凹部１５が形成されている。

図２は、本発明の実施の形態１に係る半導体レーザをサブマウントに搭載した状態を示す斜視図である。２つの光導波路１３，１４がそれぞれ半田１６，１７を介してサブマウント１８上に搭載されている。即ち、サブマウント１８上に半導体レーザ１０がジャンクションダウン組み立てされている。

ここで、光導波路１３，１４同士の間の光導波路が存在しない領域にチップ端面に凹部１５が形成されているため、隣接する光導波路の半田接合部からそれぞれの光導波路１３，１４のチップ端面にかかる応力を緩和することができる。これにより、ジャンクションダウン組み立てによって偏光特性が変化するのを防ぐことができる。また、従来のように半田接合部をチップ前端面から後退させる必要は無いため、放熱性を悪化させることもない。

上記の半導体レーザを製造する方法について説明する。まず、図３に示すように、ウェハ状態の半導体基板１１上に、２つの光導波路１３，１４を持つレーザ部１２を形成する。

次に、図４に示すように、チップ表面にレジスト１９を塗布し、フォトリソグラフィなどによりパターンを形成する。そして、このレジスト１９をマスクとしてレーザ部１２及び半導体基板１１をウェット又はドライエッチングして、光導波路１３，１４同士の間の光導波路が存在しない領域にスルーホール２０を形成する。その後、スルーホール２０を境にチップごとにウェハをカット（劈開）する。

なお、上記の実施の形態では、２つの光導波路を持つ半導体レーザについて説明したが、本発明は２つ以上の光導波路を持つ半導体発光素子にも適用することができる。

実施の形態２．
図５は、本発明の実施の形態２に係る半導体レーザを示す斜視図である。凹部１５は、チップ表面からチップ裏面まで貫通せず、途中でとまっている。その他の構成は実施の形態１と同様である。このように凹部１５をチップ表面からチップ裏面まで貫通させる必要はなく、光導波路１３，１４のチップ端面にかかる応力を緩和する深さであればよい。

実施の形態３．
図６は、本発明の実施の形態３に係る半導体レーザを示す斜視図である。チップ表面は光導波路１３，１４があるため、凹部を形成できるスペースが狭い。そこで、チップ表面から表面側凹部１５ａを形成するだけでなく、チップ裏面からも裏面側凹部１５ｂを形成する。裏面側凹部１５ｂの幅は表面側凹部１５ａの幅よりも広くすることができるため、凹部の幅について設計の自由度が大きくなる。

実施の形態４．
本発明の実施の形態４に係る半導体レーザの製造方法について説明する。まず、実施の形態１と同様に、ウェハ状態の半導体基板１１上に、２つの光導波路１３，１４を持つレーザ部１２を形成する。次に、チップごとにウェハをカットする。次に、図７に示すように、光導波路１３，１４同士の間の光導波路が存在しない領域においてチップ端面に、レーザ光２１を用いたレーザスクライブにより凹部１５を形成する。これにより、実施の形態１と同様の構成を有する半導体レーザを製造することができる。

本発明の実施の形態１に係る半導体レーザを示す斜視図である。 本発明の実施の形態１に係る半導体レーザをサブマウントに搭載した状態を示す斜視図である。 本発明の実施の形態１に係る半導体レーザの製造方法を説明するための斜視図である。 本発明の実施の形態１に係る半導体レーザの製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体レーザを示す斜視図である。 本発明の実施の形態３に係る半導体レーザを示す斜視図である。 本発明の実施の形態４に係る半導体レーザの製造方法を説明するための斜視図である。 半田接合部がチップ前端面まで存在する通常の場合の偏光特性を示す図である。 半田接合部をチップ前端面から１００μｍ後退させた場合の偏光特性を示す図である。

符号の説明

１０ 半導体レーザ
１１ 半導体基板
１２ レーザ部
１３，１４ 光導波路
１５ 凹部
１５ａ 表面側凹部
１５ｂ 裏面側凹部
２０ スルーホール

Claims (5)

1. 半導体基板と、
   前記半導体基板上に形成され、２つ以上の光導波路を持つレーザ部とを備え、
   前記光導波路同士の間の前記光導波路が存在しない領域においてチップ端面に凹部が形成されていることを特徴とする半導体レーザ。
2. 前記凹部は、チップ表面からチップ裏面まで貫通せず、途中でとまっていることを特徴とする請求項１に記載の半導体レーザ。
3. 前記凹部は、チップ表面から形成された表面側凹部と、チップ裏面から形成された裏面側凹部とを有し、
   前記裏面側凹部の幅は前記表面側凹部の幅よりも広いことを特徴とする請求項１に記載の半導体レーザ。
4. ウェハ状態の半導体基板上に、２つ以上の光導波路を持つレーザ部を形成する工程と、
   前記光導波路同士の間の前記光導波路が存在しない領域にスルーホールを形成する工程と、
   前記スルーホールを境にチップごとに前記ウェハをカットする工程とを備えることを特徴とする半導体レーザの製造方法。
5. ウェハ状態の半導体基板上に、２つ以上の光導波路を持つレーザ部を形成する工程と、
   チップごとに前記ウェハをカットする工程と、
   前記光導波路同士の間の前記光導波路が存在しない領域においてチップ端面にレーザスクライブにより凹部を形成する工程とを備えることを特徴とする半導体レーザの製造方法。

Images