JP2009049307A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009049307A
JP2009049307A JP2007216120A JP2007216120A JP2009049307A JP 2009049307 A JP2009049307 A JP 2009049307A JP 2007216120 A JP2007216120 A JP 2007216120A JP 2007216120 A JP2007216120 A JP 2007216120A JP 2009049307 A JP2009049307 A JP 2009049307A
Authority
JP
Japan
Prior art keywords
electrode
film
insulating film
impurity
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007216120A
Other languages
English (en)
Inventor
Yoshiyuki Shibata
義行 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007216120A priority Critical patent/JP2009049307A/ja
Priority to US12/172,583 priority patent/US7812378B2/en
Publication of JP2009049307A publication Critical patent/JP2009049307A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0808—Varactor diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0811—MIS diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】同一の半導体基板上に低リーク電流特性及び高容量値特性を有するＭＯＳ型キャパシタを備え、良好な性能を示す半導体装置及びその製造方法を提供する。
【解決手段】半導体装置３０１は、半導体基板３０１上に形成された第１の絶縁膜３０２ａ及び第１の電極３０３を有する第１のＭＯＳ型キャパシタ３１０と、半導体基板３０１上に形成された第２の絶縁膜３０２ｂ及び第２の電極３０４を有する第２のＭＯＳ型キャパシタ３１１とを備えている。第２の電極３０４の上部における不純物濃度から第２の絶縁膜３０２ｂとの界面領域における不純物濃度を差し引いた第２の濃度差は、第１の電極３０３の上部における不純物濃度から、第１の絶縁膜３０２ａとの界面領域における不純物濃度を差し引いた第１の濃度差よりも大きい。
【選択図】図１

Description

本発明は、例えばＭＯＳ（Metal Oxide Semiconductor）型キャパシタを有する半導体装置及びその製造方法に関する。
近年、半導体集積回路装置の高集積化、高機能化に伴って、ＭＯＳ型容量素子（ＭＯＳ型キャパシタ）に関しても高容量で、且つ、リーク電流特性が低いことが要求されてきている。しかしながら、この２つの特性を同一のＭＯＳ型キャパシタで満足することは困難である。そのため、用途に応じて、高容量値を有するキャパシタ（高容量用キャパシタ）と、リーク電流値が低いキャパシタ（低リーク電流用キャパシタ）とを作り分けることで、２つの性能を満足するＭＯＳ型キャパシタが検討されている。この２種類のキャパシタを作り分ける代表的な方法として、高容量用キャパシタには薄い絶縁膜を形成する一方、低リーク電流用キャパシタには厚い絶縁膜を形成する方法が用いられている。以下、上述の従来のＭＯＳ型キャパシタの製造方法を図面を参照しながら説明する。図９（ａ）〜（ｊ）は、従来のＭＯＳ型キャパシタの製造方法を示す断面図である。なお、図９（ａ）に示すように、半導体基板１０１のうち、低リーク電流用キャパシタを形成する領域を第１の領域１０２とし、高容量用キャパシタを形成する領域を第２の領域１０３とする。
まず、図９（ｂ）に示すように、半導体基板１００の上に、酸化などにより絶縁膜１０４を形成する。その後、図９（ｃ）に示すように、第１の領域１０２に形成された絶縁膜１０４の上にレジストパターン１０５を形成した後、絶縁膜１０４のうち第２の領域１０３上に形成された部分を選択的に除去する。
次に、図９（ｄ）に示すように、レジストパターン１０５を除去した後、絶縁膜１０４を再度酸化などを行うことで、第１の領域１０２における半導体基板上に第１の絶縁膜１０６を形成するとともに、第２の領域１０３における半導体基板上に第２の絶縁膜１０７を形成する。ここで、第１の絶縁膜１０６の膜厚は、第２の絶縁膜１０７の膜厚よりも大きくなる。
次に、図９（ｅ）に示すように、半導体基板１００の全面上に例えばシリコン膜１０８を形成する。その後、図９（ｆ）に示すように、リソグラフィ及びドライエッチングにより、シリコン膜１０８、第１の絶縁膜１０６、及び第２の絶縁膜１０７をパターニングすることで、第１の領域１０２には、第１の絶縁膜１０６上に第１の電極１０９を形成するとともに、第２の領域１０３には、第２の絶縁膜１０７上に第２の電極１１０を形成する。これにより、第１の領域１０２に低リーク電流用ＭＯＳキャパシタが形成され、第２の領域１０３に高容量ＭＯＳキャパシタが形成される。
図９（ｇ）に示すように、第１の電極１０９及び第２の電極１１０にイオン注入を行うことで、第１の電極１０９及び第２の電極１１０内に不純物を注入する。この時、半導体基板１００内であって、平面的に見て第１の電極１０９及び第２の電極１１０の側方領域にも不純物１１１が注入され、不純物領域１１２が形成される。なお、ＭＯＳ型キャパシタが搭載された通常の半導体装置では、キャパシタのみならず、ＭＯＳトランジスタなどの素子も同時に形成される。従って、本工程のイオン注入により、例えばトランジスタのエクステンション領域、ＬＤＤ（Lightly Doped Drain）領域、及びポケット領域の形成も同時に行われる。
図９（ｈ）に示すように、半導体基板１００の全面上に絶縁膜を形成した後、ドライエッチングにより該絶縁膜を選択的に除去することで、第１の電極１０９及び第１の絶縁膜１０６の側面、並びに第２の電極１１０及び第２の絶縁膜１０７の側面に絶縁膜からなるサイドウォール１１３を形成する。なお、本工程では上述の工程と同様に、例えばＭＯＳトランジスタのサイドウォールも同時に形成される。
次に、図９（ｉ）に示すように、第１の領域１０２及び第２の領域１０３に対してイオン注入が行われ、第１の電極１０９及び第２の電極１１０内に不純物１１４がさらに導入されるとともに、半導体基板１０１内であって、平面的に見て第１の電極１０９及び第２の電極１１０の側方領域にも不純物が注入され、高濃度不純物領域１１５が形成される。なお、本工程では例えばＭＯＳトランジスタのソース・ドレイン領域が同時に形成される。
続いて、図９（ｊ）に示すように、半導体基板１００に対してＲＴＡ（Rapid Thermal Annealing）又はＬＳＡ（Laser Spike Annealing）などの熱処理を行うことにより、各層に注入された不純物の活性化を行う。以上の方法により、第１の領域１０２及び第２の領域１０３において、低リーク電流用キャパシタ及び高容量用キャパシタを備えた従来のＭＯＳ型キャパシタを製造することができる。
次に、図１０（ａ）〜（ｅ）を参照しながら、一般的なＭＯＳ型キャパシタの特性について説明する。図１０（ａ）は、一般的なＭＯＳ型キャパシタの構成を示す断面図である。
図１０（ａ）に示すように、一般的なＭＯＳ型キャパシタは、半導体基板２０１と、半導体基板２０１上に形成された絶縁膜２０２及び電極２０３と、絶縁膜２０２及び電極２０３の側面に形成されたサイドウォール２０５と、半導体基板２０１のうち平面的に見て電極２０３及びサイドウォール２０５の側方にそれぞれ形成された不純物領域２０３及び高濃度不純物領域２０６とを備えている。ここで、ＭＯＳ型キャパシタに電圧を印加した場合、半導体基板２０１又は電極２０３中に空乏層が形成される結果、電気的な絶縁膜の膜厚（電気的絶縁膜厚）が変わることで、キャパシタの容量値及びリーク電流値も変化する。
図１０（ｂ）は、電極２０３に含まれる不純物の濃度分布２０７を示す図である。なお、図１０（ａ）に示す電極２０３の上面から下面にわたる領域（Ａ−Ｂ間）の不純物濃度を示している。電極２０３に含まれる不純物はイオン注入により導入されるため、図１０（ｂ）に示すように、電極２０３内のＡ−Ｂ間の不純物分布では、下面へ向かうほど不純物濃度が小さくなっている。
次に、図１０（ｃ）は、電気的絶縁膜厚（ゲート酸化膜厚）に対するＭＯＳ型キャパシタのリーク電流値を示す図である。図１０（ｃ）に示すように、電気的絶縁膜厚が厚くなると、リーク電流は小さくなる。より具体的には、膜厚が０．２ｎｍ〜０．３ｎｍ程度厚くなると、リーク電流値は１桁程度減少する。図１０（ｃ）より、膜厚の微小な変化によりリーク電流値が大幅に変動することがわかる。
続いて、図１０（ｄ）は、電気的絶縁膜厚（ゲート酸化膜厚）に対するＭＯＳ型キャパシタの容量値を示す図である。キャパシタの容量値（Ｃ）は、一般的にＣ∝ε×ε０×Ｓ／ｄで表される。ここで、εは比誘電率、ε０は誘電率、Ｓは面積、ｄは絶縁膜の膜厚である。この式より、絶縁膜の膜厚（ｄ）と容量値（Ｃ）は反比例しており、絶縁膜の膜厚が厚くなると容量値が減少することがわかる。
以上のように、電気的絶縁膜厚とリーク電流値及び容量値とは、それぞれ上述の関係を有している。そのため、従来の半導体装置では、図９（ｊ）に示すように、同一半導体基板上に互いに異なる膜厚を有する絶縁膜を設けることで、高容量値を有し、且つ、リーク電流が抑えられたキャパシタを備えた半導体装置を実現している。
また、図１０（ｅ）は、電極面積に対する容量値を示す図である。上述のキャパシタの容量値（Ｃ）の式、及び図１０（ｅ）から、容量値は面積に比例することがわかる。なお、リーク電流を抑制するために絶縁膜の膜厚を厚く設定し、且つ、高容量値用キャパシタにおいて電極の面積を大きくすることで、高容量値を確保する方法も提案されている（特許文献１参照）。
また、一旦、ＭＯＳ型キャパシタを形成した後で層間絶縁膜を形成する際に、第２のＭＯＳ型キャパシタとなる領域に設けられた層間絶縁膜を開口して、層間絶縁膜をＭＯＳ型キャパシタの絶縁膜として再度形成する方法も提案されている（特許文献２参照）。
特開２００２−３４３８７９号公報 特開２０００−１９５９６６号公報
しかしながら、従来の半導体装置の製造方法では、互いに異なる膜厚を有する複数の絶縁膜を形成することが必要である。そのため、異なる膜質の絶縁膜を形成するために再度酸化工程を行ったり、絶縁膜の信頼性を確保するために電極内に注入する不純物に対して十分な制御が必要となり、工程が複雑になるおそれがある。また、電極面積を大きくすることで容量値を確保する方法では、半導体チップに占める電極面積が大きくなるため、微細化に対応できない、さらに、コストが増大するという問題が生じる可能性がある。
前記に鑑み、本発明は、同一の半導体基板上に低リーク電流特性及び高容量値特性を有するＭＯＳ型キャパシタを備え、良好な性能を示す半導体装置及びその製造方法を提供することを目的とする。
前記目的を達成するために、本発明の半導体装置は、半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成され、上部における不純物濃度から、前記第１の絶縁膜との界面領域における不純物濃度を差し引いた値が第１の濃度差であり、シリコンを含む第１の電極とを有する第１のＭＯＳ型キャパシタと、前記半導体基板上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成され、上部における不純物濃度から、前記第２の絶縁膜との界面領域における不純物濃度を差し引いた値が前記第１の濃度差よりも大きい第２の濃度差であり、シリコンを含む第２の電極とを有する第２のＭＯＳ型キャパシタとを備えている。
この構成によれば、第１の電極及び第２の電極に含まれる不純物の濃度分布が互いに異なっており、第２の電極の下面付近における不純物濃度が第１の電極の下面付近における不純物濃度よりも小さくなっている。そのため、各電極に電圧を印加した際には、第２の電極の下面付近では、第１の電極の下面付近に比べて空乏層が拡がりやすくなる。その結果、第２の絶縁膜の電気的な膜厚が大きくなるため、第２の絶縁膜を有する第２のＭＯＳ型キャパシタはリーク電流が抑制されたキャパシタとなる。一方、第１の絶縁膜の電気的な膜厚は小さくなるため、第１の絶縁膜を有する第１のＭＯＳ型キャパシタは、高容量値を有するキャパシタとなる。従って、本発明の半導体装置では、同一基板上にリーク電流が抑制されたキャパシタと、高容量値を有するキャパシタとを備えることができ、高性能な半導体装置を実現することが可能となる。
なお、前記第１の電極の膜厚は、前記第２の電極の膜厚より小さくてもよい。この場合、第１の電極及び第２の電極を形成する際に不純物を導入する際に、膜厚が大きい第２の電極では、第１の絶縁膜との界面領域まで不純物が到達しにくくなるので、不純物の濃度分布が互いに異なる第１の電極及び第２の電極を得ることができる。
なお、前記第１の電極及び前記第２の電極は、金属を含んでいてもよい。この場合、第１のＭＯＳ型キャパシタ及び第２のＭＯＳ型キャパシタを高速に動作することが可能となる。また、前記第１の絶縁膜及び前記第２の絶縁膜は、金属酸化物から構成されていてもよい。この場合、より一層リーク電流が抑制された第１のＭＯＳ型キャパシタ及び第２のＭＯＳ型キャパシタを実現することができる。
次に、本発明の半導体装置の第１の製造方法は、半導体基板と、第１の絶縁膜及び第１の電極を有する第１のＭＯＳ型キャパシタと、第２の絶縁膜及び第２の電極を有する第２のＭＯＳ型キャパシタとを備えた半導体装置の製造方法であって、前記半導体基板上に前記第１の絶縁膜及び前記第２の絶縁膜を形成した後、前記第１の絶縁膜及び前記第２の絶縁膜の上に、シリコンを含む第１の電極形成膜及び第２の電極形成膜をそれぞれ形成する工程（ａ）と、前記第１の電極形成膜を覆うレジストを形成した後、前記第２の電極形成膜に不純物を注入する工程（ｂ）と、前記レジストを除去した後、前記第１の電極形成膜及び前記第２の電極形成膜に導電性の不純物を注入する工程（ｃ）と、前記工程（ｃ）の後、前記半導体基板を熱処理することで、上部における不純物濃度から、前記第１の絶縁膜との界面領域における不純物濃度を差し引いた値が第１の濃度差である前記第１のゲート電極を形成するとともに、上部における不純物濃度から、前記第２の絶縁膜との界面領域における不純物濃度を差し引いた値が前記第１の濃度差よりも大きい第２の濃度差である前記第２の電極を形成する工程（ｄ）とを備えている。
この方法によれば、工程（ｂ）で第２の電極形成膜のみに不純物を注入することで、互いに不純物の濃度分布が異なる第１の電極及び第２の電極を形成することができる。その結果、上部と下部の不純物濃度の差が第１の濃度差よりも大きい第２の濃度差となる第２の電極では、電圧の印加時に第２の絶縁膜との界面領域において空乏層が拡がりやすくなる。そのため、第２の絶縁膜の電気的な膜厚が第１の絶縁膜よりも大きくなるので、第２のＭＯＳ型キャパシタはリーク電流の抑制されたキャパシタとなる。一方、第１の絶縁膜の電気的な膜厚は第２の絶縁膜よりも小さくなるので、第１のＭＯＳ型キャパシタは高容量値を有するキャパシタとなる。従って、本発明の第１の製造方法を用いれば、キャパシタ毎に絶縁膜の膜厚を変えるなどの複雑な工程を行わなくても、同一基板上にリーク電流が抑制されたキャパシタと、高容量値を有するキャパシタとを作り分けることができ、良好な性能を示す半導体装置を比較的容易に製造することが可能となる。
また、本発明の半導体装置の第２の製造方法は、半導体基板と、第１の絶縁膜及び第１の電極を有する第１のＭＯＳ型キャパシタと、第２の絶縁膜及び第２の電極を有する第２のＭＯＳ型キャパシタとを備えた半導体装置の製造方法であって、前記半導体基板上に前記第１の絶縁膜及び前記第２の絶縁膜を形成した後、前記第１の絶縁膜及び前記第２の絶縁膜の上に、シリコンを含む第１の電極形成膜及び第２の電極形成膜をそれぞれ形成する工程（ａ）と、前記第１の電極形成膜の上部を除去することで、前記第１の電極形成膜の膜厚を前記第２の電極形成膜の膜厚よりも小さくする工程（ｂ）と、前記工程（ｂ）の後、前記第１の電極形成膜及び前記第２の電極形成膜に導電性の不純物を注入する工程（ｃ）と、前記工程（ｃ）の後、前記半導体基板を熱処理することで、上部における不純物濃度から、前記第１の絶縁膜との界面領域における不純物濃度を差し引いた値が第１の濃度差である前記第１の電極を形成するとともに、上部における不純物濃度から、前記第２の絶縁膜との界面領域における不純物濃度を差し引いた値が前記第１の濃度差よりも大きい第２の濃度差である前記第２の電極を形成する工程（ｄ）とを備えている。
この方法によれば、工程（ｂ）で第２の電極形成膜の膜厚を第１の電極形成膜の膜厚よりも大きくすることで、工程（ｃ）で各電極に不純物を注入する際に、第２の電極形成膜では、第２の絶縁膜との界面領域まで該不純物が到達しにくくなる。その結果、工程（ｄ）で不純物の濃度分布が互いに異なる第１の電極及び第２の電極を得ることができる。これにより、上述の第１の製造方法と同様にして、各電極に電圧を印加した際には、第２の絶縁膜の電気的な膜厚が第１の絶縁膜の電気的な膜厚よりも大きくなるので、第１のＭＯＳ型キャパシタ及び第２のＭＯＳ型キャパシタは、所望の特性を発揮することができる。従って、本発明の第２の製造方法を用いると、複雑な工程を行わなくとも、低リーク電流用キャパシタと高容量キャパシタとを同一基板上に作り分けることができ、良好な性能を示す半導体装置を比較的容易に製造することができる。
本発明の半導体装置及びその製造方法によれば、絶縁膜の厚みを変えることなく、同一半導体基板上にリーク電流が抑制されたＭＯＳ型キャパシタと、高容量値を有するＭＯＳ型キャパシタとを備えることができるため、半導体装置の性能を向上できる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。図１（ａ）は、本実施形態に係る半導体装置の構成を示す図である。
図１（ａ）に示すように、本実施形態の半導体装置は、半導体基板３０１と、半導体基板３０１に形成された第１のＭＯＳ型キャパシタ３１０及び第２のＭＯＳ型キャパシタ３１１とを備えている。まず、第１のＭＯＳ型キャパシタ３１０は、半導体基板３０１上に設けられた第１の絶縁膜３０２ａと、第１の絶縁膜３０２ａ上に形成された第１の電極３０３と、第１の絶縁膜３０２ａ及び第１の電極３０３の側面に形成されたサイドウォール３０５ａと、半導体基板３０１内であって、平面的に見て第１の電極３０３及びサイドウォール３０５ａの側方にそれぞれ形成された不純物領域３０６ａ及び高濃度不純物領域３０７ａとを有している。同様にして、第２のＭＯＳ型キャパシタ３１１は、半導体基板３０１上に設けられた第２の絶縁膜３０２ｂと、第２の絶縁膜３０２ｂ上に形成された第２の電極３０４と、第２の絶縁膜３０２ｂ及び第２の電極３０４の側面に形成されたサイドウォール３０５ｂと、半導体基板３０１内であって、平面的に見て第２の電極３０４及びサイドウォール３０５ｂの側方にそれぞれ形成された不純物領域３０６ｂ及び高濃度不純物領域３０７ｂとを有している。
ここで、第１のＭＯＳ型キャパシタ３１０に設けられた第１の電極３０３、及び第２のＭＯＳ型キャパシタ３１１に設けられた第２の電極３０４に含まれる不純物の濃度分布について図１（ｂ）、（ｃ）を用いて説明する。図１（ｂ）は、本実施形態の第１の電極３０３において、図１（ａ）に示すＡ−Ｂ間の不純物の濃度分布３０８を表す図である。また、図１（ｃ）は、本実施形態の第２の電極３０４において、図１（ａ）に示すＡ’−Ｂ’間の不純物の濃度分布３０９を表す図である。なお、両者を比較するために、図１（ｃ）では、第１の電極３０３における不純物の濃度分布３０８も合わせて示されている。
まず、図１（ｂ）に示すように、第１のＭＯＳ型キャパシタ３１０に設けられた第１の電極３０３では、上部から中央部付近までは同程度の不純物濃度であり、濃度変化はほとんど無いが、中央部付近から下部に向かうに連れて徐々に不純物濃度が小さくなっている。なお、上面（Ａ）における不純物濃度をＮ、下面（Ｂ）における不純物濃度をＮ０とすると、例えばＮ＝２×１０２０／ｃｍ３、Ｎ０＝１×１０２０／ｃｍ３である。この場合、上面（Ａ）における不純物濃度から下面（Ｂ）における不純物濃度Ｎ０を差し引いた濃度差（第１の濃度差）は、１×１０２０／ｃｍ３程度である。
一方、図１（ｃ）に示すように、第２のＭＯＳ型キャパシタ３１１に設けられた第２の電極３０４では、上部から中央部付近までは濃度変化はほとんど無いが、中央部付近からから下部に向かうに連れて不純物濃度が大幅に小さくなっている。ここで、第２の電極３０４において、下面（Ｂ’）における不純物濃度をＮ１とすると、例えばＮ１＝１×１１９／ｃｍ３である。この場合、第２の電極３０４の下面（Ｂ’）における不純物濃度Ｎ１は、第１の電極３０３の下面（Ｂ）における不純物濃度Ｎ０よりもさらに９×１０１９／ｃｍ３程度小さくなっている。言い換えると、第２の電極３０４の上面（Ａ’）部分における不純物濃度から下面（Ｂ’）部分における不純物濃度を差し引いた濃度差（第２の濃度差）は、第１の電極３０３の上面（Ａ）部分における不純物濃度から下面（Ｂ）部分における不純物濃度を差し引いた濃度差（第１の濃度差）よりも大きくなる。
本実施形態の半導体装置の特徴は、図１（ｂ）、（ｃ）に示すように、第１の電極３０３及び第２の電極３０４に含まれる不純物の濃度分布が互いに異なっており、第２の電極３０４の下面（Ｂ’）部分における不純物濃度が、第１の電極３０３の下面（Ｂ）部分における不純物濃度よりも小さくなっていることにある。これにより、各電極に電圧を印加した際には、第２の電極３０４の下面付近（第２の電極３０４と第２の絶縁膜３０２ｂとの界面領域）では、第１の電極３０３の下面付近（第１の電極３０３と第１の絶縁膜３０２ａとの界面領域）に比べて空乏層が拡がりやすくなる。その結果、第２の絶縁膜３０２ｂの電気的な膜厚が大きくなるため、第２の絶縁膜３０２ｂを有する第２のＭＯＳ型キャパシタ３１１は、リーク電流が抑制されたキャパシタとなる。一方、第１の絶縁膜３０２ａの電気的な膜厚は、第２の絶縁膜３０２ｂの電気的な膜厚よりも小さくなるため、第１の絶縁膜３０２ａを有する第１のＭＯＳ型キャパシタ３１０は、高容量値を有するキャパシタとなる。従って、本実施形態の半導体装置では、同一基板上にリーク電流が抑制されたキャパシタと高容量値を有するキャパシタとを備えることができ、高性能な半導体装置を実現することができる。
次に、上述の構成を有する半導体装置の製造方法について説明する。図２（ａ）〜（i）は、本実施形態の半導体装置の製造方法を示す断面図である。なお、図２（ａ）に示すように、本実施形態の半導体装置では、半導体基板３０１のうち、低リーク電流用キャパシタを形成する領域を第１の領域５０２とし、高容量用キャパシタを形成する領域を第２の領域５０３とする。
まず、図２（ｂ）に示すように、半導体基板３０１上に、酸化などにより絶縁膜３０２を形成する。その後、図２（ｃ）に示すように、絶縁膜３０２上に例えばシリコンからなる電極形成膜５０５を２００ｎｍの膜厚で形成する。
次に、図２（ｄ）に示すように、リソグラフィ及びドライエッチングにより、絶縁膜３０２及び電極形成膜５０５をパターニングして、第１の領域５０２には、第１の絶縁膜３０２ａ及び第１の電極形成膜３０３ａを形成するとともに、第２の領域５０３には、第２の絶縁膜３０２ｂ及び第２の電極形成膜３０４ａを形成する。
続いて、図２（ｅ）に示すように、第１の領域５０２に、第１の絶縁膜３０２ａ及び第１の電極形成膜３０３ａを覆うレジストパターン５０７を形成する。その後、第２の領域５０３に対して、例えば注入エネルギーが５ｋｅＶ、ドーズ量が１×１０１６／ｃｍ２で、窒素などの不純物５０８をイオン注入する。これにより、第２の電極形成膜３０４ａ内に窒素５０８が高濃度で分布する。なお、イオン注入する不純物５０８は、窒素に限定されるものではなく、酸素又はフッ素を用いてもよい。
次に、図２（ｆ）に示すように、レジストパターン５０７を除去した後、半導体基板３０１に対して、例えば砒素又はリンなどの導電性の不純物５０９をイオン注入することで、第１の電極形成膜３０３ａ及び第２の電極形成膜３０４ａ内に不純物を導入する。この時、半導体基板３０１内であって、平面的に見て第１の電極形成膜３０３ａ及び第２の電極形成膜３０４ａの側方領域にも不純物５０９が導入され、不純物領域３０６ａ、３０６ｂがそれぞれ形成される。なお、例えば砒素を用いた場合の注入条件は、注入エネルギーが１０ｋｅＶで、ドーズ量が５×１０１４／ｃｍ２である。また、本実施形態の半導体装置では、同一半導体基板３０１上にはＭＯＳ型キャパシタだけでなく、例えばＭＯＳトランジスタなどの素子も設けられている。従って、本工程のイオン注入により、例えばＭＯＳトランジスタのエクステンション領域、ＬＤＤ領域、及びポケット領域の形成も同時に行われる。
次に、図２（ｇ）に示すように、半導体基板３０１の全面上に絶縁膜を形成した後、ドライエッチングにより該絶縁膜を選択的に除去することで、第１の電極形成膜３０３ａ及び第１の絶縁膜３０２ａ、並びに、第２の電極形成膜３０４ａ及び第２の絶縁膜３０２ｂの側面に絶縁膜からなるサイドウォール３０５ａ及びサイドウォール３０５ｂをそれぞれ形成する。なお、本工程では、同一基板上に設けられたＭＯＳトランジスタ等のサイドウォールも同時に形成される。
次に、図２（ｈ）に示すように、半導体基板３０１に対して、例えば砒素又はリンなどをイオン注入することで、第１の電極形成膜３０３ａ及び第２の電極形成膜３０４ａ内に導電性の不純物５１１をさらに導入する。これにより、第１の電極形成膜３０３ａ及び第２の電極形成膜３０４ａは導電性を有する電極となる。ここで、例えば砒素を用いる場合の注入条件は、注入エネルギーが２０ｋｅＶで、ドーズ量が５×１０１５／ｃｍ２であり、図２（ｆ）に示す工程よりも大きなドーズ量で不純物５１１を注入する。また、本工程では、半導体基板３０１内であって、平面的に見て第１の電極形成膜３０３ａ及び第２の電極形成膜３０４ａの側方領域にも不純物５１１が導入され、高濃度不純物領域３０７ａ、３０７ｂがそれぞれ形成される。なお、この時、例えばＭＯＳトランジスタのソース・ドレインも同時に形成される。
最後に、図２（ｉ）に示すように、半導体基板３０１に対して例えば１０００度で５秒間、ＲＴＡ（Rapid Thermal Annealing）などの熱処理を行うことにより、第１の電極形成膜３０３ａ、第２の電極形成膜３０４ａ、及び各領域に注入された不純物の活性化を行う。これにより、第１の領域５０２には、第１の絶縁膜３０２ａ上に第１の電極３０３が形成されるとともに、第２の領域５０３には、第２の絶縁膜３０２ｂ上に第２の電極３０４が形成される。
以上の方法により、第１の領域５０２及び第２の領域５０３において、高容量用キャパシタ（第１のＭＯＳ型キャパシタ３１０）、及び低リーク電流用キャパシタ（第２のＭＯＳ型キャパシタ３１１）をそれぞれ備えた本実施形態の半導体装置を製造することができる。ここで、低リーク電流用キャパシタを構成する第１の電極３０３と、高容量用キャパシタを構成する第２の電極３０４に含まれる不純物の濃度分布は、上述の図１（ｂ）、（ｃ）に示す濃度分布とそれぞれ同じである。以下、図３（ａ）、（ｂ）を用いて、第１の電極３０３及び第２の電極３０４に含まれる不純物の濃度分布について詳しく説明する。図３（ａ）は、第１の電極３０３において、図１（ａ）に示すＡ−Ｂ間の不純物の濃度分布３０８を表す図である。また、図３（ｂ）は、第２の電極３０４において、図１（ａ）に示すＡ’−Ｂ’間の不純物の濃度分布３０９を表す図である。
図３（ａ）、（ｂ）に示すように、本実施形態の半導体装置の製造方法により形成された第２の電極３０４では、下面（Ｂ’）における不純物濃度が第１の電極３０３の下面（Ｂ）における不純物濃度よりも小さくなっている。ここで、図３（ｂ）に示すように、第２の電極３０４には、図２（ｅ）に示す工程で注入した窒素６０９が含まれている。この窒素の注入により、図２（ｆ）、（ｈ）に示す工程において、注入された砒素などの不純物が第２の電極３０４の下面付近まで到達するのを抑制されるため、第２の電極３０４の下面（Ｂ’）付近の不純物濃度は大幅に減少する。
以上のように、本実施形態の半導体装置では、図２（ｅ）に示す工程で第２の電極３０４のみに窒素などの不純物５０８をイオン注入することで、互いに異なる不純物の濃度分布を有する第１の電極３０３及び第２の電極３０４を形成することができる。これにより、第２の電極３０４の下面付近における不純物濃度が、第１の電極３０３の下面付近における不純物濃度よりも小さくなるため、各電極に電圧を印加した場合、第１の電極３０３に比べて第２の電極３０４の下面付近に空乏層が拡がりやすくなる。その結果、第２の電極３０４の下に設けられた第２の絶縁膜３０２ｂの電気的な膜厚が大きくなるため、第２のＭＯＳ型キャパシタ３１１は、低リーク電流の抑制されたキャパシタとなる。一方、第１の電極３０３の下に設けられた第１の絶縁膜３０２ａの電気的な膜厚は小さくなるため、第１のＭＯＳ型キャパシタ３１０は、高容量値を有するキャパシタとなる。従って、本実施形態の半導体装置の製造方法を用いれば、第１の絶縁膜３０２ａ及び第２の絶縁膜３０２ｂの膜厚を互いに変えるなどの複雑な工程を行わなくても、低リーク電流用キャパシタと高容量用キャパシタとを同一基板上に作り分けることができ、良好な性能を示す半導体装置を比較的容易に製造することができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。図４（ａ）は、本実施形態に係る半導体装置の構成を示す図である。なお、本実施形態に係る半導体装置は、上述の第１の実施形態に係る半導体装置の構成と一部の構成のみが異なっているため、同様な部分については簡単に説明する。
図４（ａ）に示すように、本実施形態の半導体装置は、半導体基板４０１と、半導体基板４０１上に形成された第１のＭＯＳ型キャパシタ４２０及び第２のＭＯＳ型キャパシタ４２１とを備えている。まず、第１のＭＯＳ型キャパシタ４２０は、半導体基板４０１上に設けられた第１の絶縁膜４０２ａ及び第１の電極４０３と、第１の絶縁膜４０２ａ及び第１の電極４０３の側面に形成されたサイドウォール４０５ａと、半導体基板４０１内であって、平面的に見て第１の電極４０３及びサイドウォール４０５ａの側方にそれぞれ形成された不純物領域４０６ａ及び高濃度不純物領域４０７ａとを有している。同様にして、第２のＭＯＳ型キャパシタ４２１は、半導体基板４０１上に設けられた第２の絶縁膜４０２ｂ及び第２の電極４０４と、第２の絶縁膜４０２ｂ及び第２の電極４０４の側面に形成されたサイドウォール４０５ｂと、半導体基板４０１内であって、平面的に見て第２の電極４０４及びサイドウォール４０５ｂの側方にそれぞれ形成された不純物領域４０６ｂ及び高濃度不純物領域４０７ｂとを有している。
ここで、本実施形態の半導体装置は、第１の電極４０３の膜厚が第２の電極４０４の膜厚よりも例えばＴ０分だけ小さくなっている。ここで、第１の電極４０３及び第２の電極４０４に含まれる不純物の濃度分布について、図４（ｂ）、（ｃ）を用いて説明する。図４（ｂ）は、本実施形態の第１の電極４０３において、図４（ａ）に示すＡ−Ｂ間の不純物の濃度分布４０９を表す図である。また、図４（ｃ）は、本実施形態の第２の電極４０４において、図４（ａ）に示すＡ’−Ｂ間の不純物の濃度分布４１０を表す図である。なお、両者を比較するために、図４（ｃ）では、第１の電極４０３における不純物の濃度分布４０９も合わせて示されている。
まず、図４（ｂ）に示すように、第１の電極４０３では、上部から中央部付近までは同程度の不純物濃度であり、濃度変化はほとんど無いが、中央部付近から下部に向かうに連れて徐々に不純物濃度が小さくなっている。なお、上面（Ａ）における不純物濃度をＮ、下面（Ｂ）における不純物濃度をＮ０とすると、例えばＮ＝２×１０２０／ｃｍ３、Ｎ０＝１×１０２０／ｃｍ３である。この場合、上面（Ａ）における不純物濃度から下面（Ｂ）における不純物濃度Ｎ０を差し引いた濃度差（第１の濃度差）は、１×１０２０／ｃｍ３程度である。
一方、図４（ｃ）に示すように、第２の電極４０４では、上面と上面から第１の電極４０３の膜厚分だけ下方に離れた部分との間（Ａ’−Ｂ’間）の不純物の濃度分布は、第１の電極４０３の不純物の濃度分布４０９と同じであるが、下面付近（Ｂ’−Ｂ間）では、不純物濃度が大幅に小さくなっている。ここで、第２の電極４０４において、下面（Ｂ）における不純物濃度をＮ１とすると、例えばＮ１＝１×１０１９／ｃｍ３である。この場合、第２の電極４０４の下面（Ｂ）における不純物濃度Ｎ１は、第１の電極４０３の下面（Ｂ）における不純物濃度Ｎ０よりもさらに９×１０１９／ｃｍ３程度小さくなっている。言い換えると、第２の電極４０４の上面（Ａ’）部分における不純物濃度から下面（Ｂ）部分における不純物濃度を差し引いた濃度差（第２の濃度差）は、第１の電極４０３の上面（Ａ）部分における不純物濃度から下面（Ｂ）部分における不純物濃度を差し引いた濃度差（第１の濃度差）よりも大きくなる。
本実施形態の半導体装置の特徴は、第１の電極４０３の膜厚が第２の電極４０４の膜厚よりも小さくなっていることにある。これにより、第１の電極４０３及び第２の電極４０４に不純物をそれぞれ導入する場合、膜厚が大きい第２の電極４０４では、不純物が下面付近まで到達しにくくなる。そのため、各電極に電圧を印加した際には、第２の電極４０４の下面付近（第２の電極４０４と第２の絶縁膜４０２ｂと界面領域）では、第１の電極４０３の下面付近（第１の電極４０３と第１の絶縁膜４０２ａとの界面領域）に比べて空乏層が拡がりやすくなる。その結果、第２の絶縁膜４０２ｂの電気的な膜厚が大きくなるため、第１のＭＯＳ型キャパシタ４２０は高容量を有するキャパシタとなり、第２のＭＯＳ型キャパシタ４２１はリーク電流が抑制されたキャパシタとなる。従って、本実施形態の半導体装置によれば、同一基板上に高容量用キャパシタと低リーク電流用キャパシタとを備え、良好な性能を示す半導体装置を実現することができる。
次に、上述の構成を有する本実施形態の半導体装置の製造方法について説明する。図５（ａ）〜（ｉ）は、本実施形態の半導体装置の製造方法を示す断面図である。ここで、図５（ｅ）に示す工程以外は、上述の第１の実施形態の半導体装置の製造方法（図２参照）と同様である。なお、図５（ａ）に示すように、本実施形態の半導体装置では、半導体基板４０１のうち、低リーク電流用キャパシタを形成する領域を第１の領域７０２とし、高容量キャパシタを形成する領域を第２の領域７０３とする。
まず、図５（ｂ）に示すように、半導体基板４０１上に、酸化などにより絶縁膜４０２を形成する。その後、図５（ｃ）に示すように、絶縁膜４０２上に例えばシリコンからなる電極形成膜７０５を２００ｎｍの膜厚で形成する。
次に、図５（ｄ）に示すように、リソグラフィ及びドライエッチングにより、絶縁膜４０２及び電極形成膜７０５をパターニングして、第１の領域７０２には、第１の絶縁膜４０２ａ及び第１の電極形成膜４０３ａを形成するとともに、第２の領域７０３には、第２の絶縁膜４０２ｂ及び第２の電極形成膜４０４ａを形成する。
続いて、図５（ｅ）に示すように、第２の領域７０３に、第２の電極形成膜４０４ａ及び第２の絶縁膜４０２ｂを覆うレジストパターン７０７を形成する。その後、ドライエッチングにより、第１の領域７０２に設けられた第１の電極形成膜４０３ａの上部を例えば３０ｎｍ分選択的に除去する。これにより、第１の電極形成膜４０３ａの上面の高さは、第２の電極形成膜４０４ａの上面の高さより３０ｎｍ低くなる。
次に、図５（ｆ）に示すように、レジストパターン７０７を除去した後、半導体基板４０１に対して、例えば砒素又はリンなどをイオン注入することで、第１の電極形成膜４０３ａ及び第２の電極形成膜４０４ａ内に導電性の不純物７０９を導入する。この時、半導体基板４０１内であって、平面的に見て第１の電極形成膜４０３ａ及び第２の電極形成膜４０４ａの側方領域にも不純物７０９が導入され、不純物領域４０６ａ、４０６ｂがそれぞれ形成される。なお、例えば砒素を用いた場合の注入条件は、注入エネルギーが１０ｋｅＶで、ドーズ量が５×１０１４／ｃｍ２である。
次に、図５（ｇ）に示すように、半導体基板４０１の全面上に絶縁膜を形成した後、ドライエッチングにより該絶縁膜を選択的に除去することで、第１の電極形成膜４０３ａ及び第１の絶縁膜４０２ａ、並びに、第２の電極形成膜４０４ａ及び第２の絶縁膜４０２ｂの側面にサイドウォール４０５ａ、４０５ｂを形成する。
次に、図５（ｈ）に示すように、半導体基板４０１に対して、例えば砒素又はリンなどをイオン注入することで、第１の電極形成膜４０３ａ及び第２の電極形成膜４０４ａ内に導電性の不純物７１１をさらに導入する。これにより、第１の電極形成膜４０３ａ及び第２の電極形成膜４０４ａは導電性を有する電極となる。ここで、例えば砒素を用いる場合の注入条件は、注入エネルギーが２０ｋｅＶで、ドーズ量が５×１０１５／ｃｍ２であり、図５（ｆ）に示す工程よりも大きなドーズ量で不純物を注入する。また、本工程では、半導体基板４０１内であって、平面的に見て第１の電極形成膜４０３ａ及び第２の電極形成膜４０４ａの側方領域にも不純物７１１が導入され、高濃度不純物領域４０７ａ、４０７ｂがそれぞれ形成される。
最後に、図５（ｉ）に示すように、半導体基板４０１に対して例えば１０００度で５秒間、ＲＴＡなどの熱処理を行うことにより、第１の電極形成膜４０３ａ、第２の電極形成膜４０４ａ、及び各領域に注入された不純物の活性化を行う。これにより、第１の領域７０２には、第１の絶縁膜４０２ａ上に第１の電極４０３が形成されるとともに、第２の領域７０３には、第２の絶縁膜４０２ｂ上に第２の電極４０４が形成される。
以上の方法により、第１の領域７０２及び第２の領域７０３において、高容量キャパシタ（第１のＭＯＳ型キャパシタ４２０）及び低リーク電流用キャパシタ（第２のＭＯＳ型キャパシタ４２１）をそれぞれ備えた本実施形態の半導体装置を製造することができる。なお、第１の電極４０３及び第２の電極４０４に含まれる不純物の濃度分布は、それぞれ上述の図４（ａ）、（ｂ）で示す濃度分布と同様である。
本実施形態の半導体装置の製造方法の特徴は、図５（ｅ）に示す工程で、第１の電極形成膜４０３ａの上部を選択的に除去したことにある。これにより、第１の電極形成膜４０３ａの膜厚が第２の電極形成膜４０４ａの膜厚よりも小さくなるため、図５（ｆ）、（ｈ）に示す工程で第１の電極形成膜４０３ａ及び第２の電極形成膜４０４ａに不純物をそれぞれイオン注入する際に、膜厚が大きい第２の電極形成膜４０４ａでは、第１の絶縁膜４０２ａとの界面領域まで不純物が到達しにくくなる。そのため、各電極に電圧を印加した場合、第２の電極４０４の下面付近では、第１の電極４０３の下面付近に比べて空乏層が拡がりやすくなる。その結果、第１の絶縁膜４０２ａに比べて第２の絶縁膜４０２ｂの電気的な膜厚が大きくなるため、第１のＭＯＳ型キャパシタ４２０は高容量値を有するキャパシタとなり、第２のＭＯＳ型キャパシタ４２１はリーク電流が抑制されたキャパシタとなる。従って、本実施形態の半導体装置の製造方法を用いれば、第１の絶縁膜４０２ａ及び第２の絶縁膜４０２ｂの膜厚を互いに変えるなどの複雑な工程を行わなくても、低リーク電流用キャパシタと高容量用キャパシタと同一基板上に作り分けることができ、良好な性能を示す半導体装置を比較的容易に製造することができる。
(第３の実施形態)
以下、本発明の第３の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。図６（ａ）は、本実施形態の半導体装置の構成を示す断面図である。図６（ａ）に示すように、本実施形態の半導体装置の構成は、上述の第２の実施形態の半導体装置の構成（図４（ａ）参照）と同様である。従って、ここでは省略して説明する。
本実施形態の半導体装置は、半導体基板８０１と、半導体基板８０１上に設けられた第１のＭＯＳ型キャパシタ８２０及び第２のＭＯＳ型キャパシタ８２１とを備えている。ここで、第２の実施形態の半導体装置と同様に、第１の電極８０３の膜厚は、第２の電極８０４の膜厚よりも例えばＴ０分だけ小さくなっている。従って、図６（ｂ）、（ｃ）に示すように、第１の電極８０３及び第２の電極８０４に含まれる不純物の濃度分布は、第２の実施形態の半導体装置における第１の電極４０３及び第２の電極４０４と同様な濃度分布となる。そのため、ここでは簡略化して説明する。
図６（ｂ）は、本実施形態の第１の電極８０３において、図６（ａ）に示すＡ−Ｂ間の不純物の濃度分布８０９を示す図である。また、図６（ｃ）は、本実施形態の第２の電極８０４において、図６（ａ）に示すＡ’−Ｂ間の不純物８１０の濃度分布を示す図である。なお、両者を比較するために、図６（ｃ）では、第１の電極８０３における不純物の濃度分布８０９も合わせて示されている。
図６（ｂ）、（ｃ）に示すように、第２の電極８０４において、上面と上面から第１の電極８０３の膜厚分だけ下方に離れた部分との間（Ａ’−Ｂ’間）の不純物の濃度分布は、第１の電極８０３の不純物の濃度分布８０９と同じである。さらに、第２の電極８０４の下面（Ｂ）における不純物濃度Ｎ１（＝１×１０19／ｃｍ３）は、第１の電極８０３の下面（Ｂ）における不純物濃度Ｎ０（＝１×１０２０／ｃｍ３）に対して、１０×１０19／ｃｍ３程度小さくなっている。言い換えると、第２の電極８０４の上面（Ａ’）部分における不純物濃度から下面（Ｂ）部分における不純物濃度を差し引いた濃度差（第２の濃度差）は、第１の電極８０３の上面（Ａ）部分における不純物濃度から下面（Ｂ）部分における不純物濃度を差し引いた濃度差（第１の濃度差）よりも大きくなる。
次に、上述の構成を有する本実施形態の半導体装置の製造方法について説明する。図７（ａ）〜（ｉ）は、本実施形態の半導体装置の製造方法を示す断面図である。なお、図７（ｅ）、（ｇ）に示す工程以外は、上述の第２の実施形態の半導体装置の製造方法（図５参照）と同様である。従って、各膜の材料や膜厚、及びイオン注入時の条件なども第１の実施形態の製造方法と同じである。なお、図７（ａ）に示すように、低リーク電流用キャパシタを形成する領域を第１の領域９０２とし、高容量用キャパシタを形成する領域を第２の領域９０３とする。
まず、図７（ｂ）に示すように、半導体基板４０１の上に、酸化などにより絶縁膜４０２を形成する。その後、図７（ｃ）に示すように、絶縁膜４０２上に例えばシリコンからなる電極形成膜７０５を２００ｎｍの膜厚で形成する。
次に、図７（ｄ）に示すように、リソグラフィ及びドライエッチングを行うことにより、絶縁膜４０２及び電極形成膜７０５をパターニングして、第１の領域９０２に、第１の絶縁膜４０２ａ及び第１の電極形成膜８０３ａを形成するとともに、第２の領域９０３に、第２の絶縁膜４０２ｂ及び第２の電極形成膜８０４ａを形成する。
続いて、図７（ｅ）に示すように、第１の領域９０２に、第１の絶縁膜４０２ａ及び第１の電極形成膜８０３ａを覆うレジストパターン７０７を形成する。その後、第２の領域９０３に対して、例えば注入エネルギーが５ｋｅＶ以下、ドーズ量が１×１０１５／ｃｍ２
以上でゲルマニウムなどの不純物９０８をイオン注入する。これにより、第１の電極形成膜８０３ａの表面にゲルマニウムが高濃度で分布する。なお、イオン注入する不純物９０８は、ゲルマニウムに限定されるものではなく、インジウム又はアンチモンであってもゲルマニウムを用いる場合と同様の効果が得られる。
次に、図７（ｆ）に示すように、レジストパターン７０７を除去した後、半導体基板に４０１に対して、例えば砒素やリンなどイオン注入することで、第１の電極形成膜８０３ａ及び第２の電極形成膜８０４ａ内に導電性の不純物７０９を導入する。この時、半導体基板４０１内であって、平面的にみて第１の電極形成膜８０３ａ及び第２の電極形成膜８０４ａの側方領域にも不純物７０９が導入され、不純物領域４０６ａ、４０６ｂがそれぞれ形成される。
次に、図７（ｇ）に示すように、半導体基板４０１の全面上に絶縁膜を形成した後、ドライエッチングにより該絶縁膜を選択的に除去することで、第１の電極形成膜８０３ａ及び第１の絶縁膜４０２ａ、並びに、第２の電極形成膜８０４ａ及び第２の絶縁膜４０２ｂの側面にサイドウォール４０５ａ、４０５ｂを形成する。この時、第１の電極形成膜８０３ａの上部は、図７（ｅ）に示す工程で高濃度の不純物９０８が導入されているため、ドライエッチング時に絶縁膜と一緒に除去される。これにより、第１の電極形成膜８０３ａの上面の高さが第２の電極形成膜８０４ａの上面の高さよりも例えば３０ｎｍ程度低くなる。
次に、図７（ｈ）に示すように、半導体基板４０１に対して、例えば砒素又はリンなどをイオン注入することで、第１の電極形成膜８０３ａ及び第２の電極形成膜８０４ａ内に導電性の不純物７１１をさらに導入する。これにより、第１の電極形成膜８０３ａ及び第２の電極形成膜８０４ａは導電性を有する電極となる。また、本工程では、半導体基板４０１内であって、平面的に見て第１の電極形成膜８０３ａ及び第２の電極形成膜８０４ａの側方領域にも不純物７１１が導入され、高濃度不純物領域４０７ａ、４０７ｂがそれぞれ形成される。
最後に、図７（ｉ）に示すように、半導体基板４０１に対して例えば１０００度で５秒間、ＲＴＡなどの熱処理を行うことにより、第１の電極形成膜８０３ａ、第２の電極形成膜８０４ａ、及び各領域に注入された不純物の活性化を行う。これにより、第１の領域９０２には、第１の絶縁膜４０２ａ上に第１の電極８０３が形成されるとともに、第２の領域９０３には、第２の絶縁膜４０２ｂ上に第２の電極８０４が形成される。
以上の方法により、第１の領域９０２及び第２の領域９０３において、高容量キャパシタ（第１のＭＯＳ型キャパシタ８２０）及び低リーク電流用キャパシタ（第２のＭＯＳ型キャパシタ８２１）をそれぞれ備えた半導体装置を製造することができる。ここで、第１の電極８０３及び第２の電極８０４に含まれる不純物の濃度分布は、それぞれ上述の図６（ｂ）、（ｃ）で示す濃度分布となる。
本実施形態の半導体装置の製造方法の特徴は、図７（ｅ）に示す工程で第１の電極形成膜８０３ａに対して、ゲルマニウムなどの不純物９０８をイオン注入することにある。これにより、不純物９０８が高濃度で分布する第１の電極形成膜８０３ａの表面部分のエッチングレートが大きくなるため、図７（ｇ）の工程で、第１の電極形成膜８０３ａの上部が不要な絶縁膜と一緒に除去される。その結果、第１の電極形成膜８０３ａの膜厚が第２の電極形成膜８０４ａの膜厚よりも小さくなるので、図７（ｈ）に示す工程で不純物７１１を導入する際に、膜厚が大きい第２の電極形成膜８０４ａでは、第１の絶縁膜４０２ａとの界面領域まで不純物７１１が導入されにくくなる。そのため、各電極に電圧を印加した場合、第２の電極８０４の下面付近では、第１の電極８０３に比べて空乏層が拡がりやすくなり、第２の絶縁膜４０２ｂの電気的な膜厚は第１の絶縁膜４０２ａの電気的な膜厚よりも大きくなる。従って、本実施形態の半導体装置の製造方法を用いると、各電極で絶縁膜の膜厚を互いに変えるなどの複雑な工程を行わなくても、高容量値を有する第１のＭＯＳ型キャパシタ８２０とリーク電流の抑制された第２のＭＯＳ型キャパシタ８２１とを作り分けることができ、良好な性能を示す半導体装置を比較的容易に製造することができる。
なお、本実施形態の半導体装置の製造方法の変形例として、図７（ｅ）に示す工程の代わりに、図８に示す工程を図７（ｃ）と図７（ｄ）の工程の間で行ってもよい。図８は、本実施形態の半導体装置の製造方法の変形例を示す断面図である。
図８に示すように、半導体基板４０１上に絶縁膜４０２及び電極形成膜７０５を形成した後、第２の領域９０３側に設けられた電極形成膜７０５の上にレジストパターン９１６を形成する。続いて、第１の領域９０２に設けられた電極形成膜７０５内に例えばゲルマニウムなどの不純物９０８をイオン注入する。
次に、図７（ｄ）に示すように、レジストパターン９１６を除去した後、リソグラフィ及びドライエッチングを行うことで、第１の絶縁膜４０２ａ及び第１の電極形成膜８０３ａを形成するとともに、第２の絶縁膜４０２ｂ及び第２の電極形成膜８０４ａを形成する。以降、図７（ｆ）〜図７（ｉ）に示す工程を順次行うことで、図６（ａ）に示す本実施形態の半導体装置を製造することができる。
なお、本発明の半導体装置及びその製造方法では、第１の電極及び第２の電極は、金属を含んでいてもよい。この場合、上述の効果に加えて半導体装置を高速に動作することが可能となる。
また、第１の絶縁膜及び第２の絶縁膜は、ＨｆＯｘ（ＨｆＳｉＯ、ＨｆＳｉＯＮなども含む）、ＺｒＯｘ、ＴａＯｘなどの金属酸化物から構成されていてもよい。この場合、絶縁膜として誘電率の高い材料を用いることで、より一層リーク電流を抑制されたＭＯＳ型キャパシタを実現することができる。
なお、本発明の半導体装置の製造方法において、高濃度不純物領域を形成するためのイオン注入を行う工程では、不純物イオンとして砒素及びリンを用いているが、これに限定されるものではなく、ホウ素やＢＦ２などを用いてもよい。
本発明の半導体装置及びその製造方法は、ＭＯＳ型キャパシタを有する半導体装置の高機能化に有用である。
（ａ）は、本発明の第１の実施形態に係る半導体装置の構成を示す断面図であり、（ｂ）、（ｃ）は、それぞれ第１の実施形態の第１の電極及び第２の電極における不純物の濃度分布を示す図である。 （ａ）〜（ｉ）は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。 （ａ）、（ｂ）は、それぞれ第１の実施形態の第１の電極及び第２の電極における不純物の濃度分布を示す図である。 （ａ）は、第２の実施形態に係る半導体装置の構成を示す断面図であり、（ｂ）、（ｃ）は、それぞれ第２の実施形態の第１の電極及び第２の電極における不純物の濃度分布を示す図である。 （ａ）〜（ｉ）は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。 （ａ）は、第３の実施形態に係る半導体装置の構成を示す断面図であり、（ｂ）、（ｃ）は、それぞれ第３の実施形態の第１の電極及び第２の電極における不純物の濃度分布を示す図である。 （ａ）〜（ｉ）は、第３の実施形態に係る半導体装置の製造方法を示す断面図である。 第３の実施形態の半導体装置の製造方法の変形例を示す断面図である。 （ａ）〜（ｊ）は、従来の半導体装置の製造方法を示す断面図である。 （ａ）は、一般的なＭＯＳ型キャパシタの構成を示す断面図であり、（ｂ）は、一般的なＭＯＳ型キャパシタの電極に含まれる不純物の濃度分布を示す図である。（ｃ）、（ｄ）は、それぞれ電気的絶縁膜に対するＭＯＳ型キャパシタのリーク電流値及び容量値を示す図であり、（ｅ）は電極面積に対するＭＯＳ型キャパシタの容量値を示す図である。
符号の説明
３０１ 半導体基板
３０２ 絶縁膜
３０２ａ 第１の絶縁膜
３０２ｂ 第２の絶縁膜
３０３ 第１の電極
３０３ａ 第１の電極形成膜
３０４ 第２の電極
３０４ａ 第２の電極形成膜
３０５ａ、３０５ｂ サイドウォール
３０６ａ、３０６ｂ 不純物領域
３０７ａ、３０７ｂ 高濃度不純物領域
３０８ 第１の電極３０３における不純物の濃度分布
３０９ 第２の電極３０４における不純物の濃度分布
３１０ 第１のＭＯＳ型キャパシタ
３１１ 第２のＭＯＳ型キャパシタ
４０１ 半導体基板
４０２ 絶縁膜
４０２ａ 第１の絶縁膜
４０２ｂ 第２の絶縁膜
４０３ 第１の電極
４０３ａ 第１の電極形成膜
４０４ 第２の電極
４０４ａ 第２の電極形成膜
４０５ａ、４０５ｂ サイドウォール
４０６ａ、４０６ｂ 不純物領域
４０７ａ、４０７ｂ 高濃度不純物領域
４０９ 第１の電極４０３における不純物の濃度分布
４１０ 第２の電極４０４における不純物の濃度分布
４２０ 第１のＭＯＳ型キャパシタ
４２１ 第２のＭＯＳ型キャパシタ
５０２ 第１の領域
５０３ 第２の領域
５０５ 電極形成膜
５０７ レジストパターン
５０８ 窒素
５０８、５０９、５１１ 不純物
６０９ 窒素
７０２ 第１の領域
７０３ 第２の領域
７０５ 電極形成膜
７０７ レジストパターン
７０９、７１１ 不純物
８０１ 半導体基板
８０３ 第１の電極
８０３ａ 第１の電極形成膜
８０４ 第２の電極
８０４ａ 第２の電極形成膜
８０９ 第１の電極８０３における不純物の濃度分布
８１０ 第２の電極８０４における不純物の濃度分布
８２０ 第１のＭＯＳ型キャパシタ
８２１ 第２のＭＯＳ型キャパシタ
９０２ 第１の領域
９０３ 第２の領域
９０８ 不純物
９１６ レジストパターン

Claims (15)

  1. 半導体基板と、
    前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成され、上部における不純物濃度から、前記第１の絶縁膜との界面領域における不純物濃度を差し引いた値が第１の濃度差であり、シリコンを含む第１の電極とを有する第１のＭＯＳ型キャパシタと、
    前記半導体基板上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成され、上部における不純物濃度から、前記第２の絶縁膜との界面領域における不純物濃度を差し引いた値が前記第１の濃度差よりも大きい第２の濃度差であり、シリコンを含む第２の電極とを有する第２のＭＯＳ型キャパシタとを備えている半導体装置。
  2. 前記第１の電極の膜厚は、前記第２の電極の膜厚よりも小さい請求項１に記載の半導体装置。
  3. 前記第２の電極において、上面と上面から前記第１の電極の膜厚分だけ下方に離れた部分の間の不純物の濃度分布は、前記第１の電極の濃度分布と同じである請求項２に記載の半導体装置。
  4. 前記第１の電極及び前記第２の電極は、金属を含む請求項１〜３のうちいずれか１つに記載の半導体装置。
  5. 前記第１の絶縁膜及び前記第２の絶縁膜は、金属酸化物からなる請求項１〜４のうちいずれか１つに記載の半導体装置。
  6. 前記第１の絶縁膜と第２の絶縁膜は、互いに同じ膜厚である請求項１〜５のうちいずれか１つに記載の半導体装置。
  7. 半導体基板と、第１の絶縁膜及び第１の電極を有する第１のＭＯＳ型キャパシタと、第２の絶縁膜及び第２の電極を有する第２のＭＯＳ型キャパシタとを備えた半導体装置の製造方法であって、
    前記半導体基板上に前記第１の絶縁膜及び前記第２の絶縁膜を形成した後、前記第１の絶縁膜及び前記第２の絶縁膜の上に、シリコンを含む第１の電極形成膜及び第２の電極形成膜をそれぞれ形成する工程（ａ）と、
    前記第１の電極形成膜を覆うレジストを形成した後、前記第２の電極形成膜に不純物を注入する工程（ｂ）と、
    前記レジストを除去した後、前記第１の電極形成膜及び前記第２の電極形成膜に導電性の不純物を注入する工程（ｃ）と、
    前記工程（ｃ）の後、前記半導体基板を熱処理することで、上部における不純物濃度から、前記第１の絶縁膜との界面領域における不純物濃度を差し引いた値が第１の濃度差である前記第１のゲート電極を形成するとともに、上部における不純物濃度から、前記第２の絶縁膜との界面領域における不純物濃度を差し引いた値が前記第１の濃度差よりも大きい第２の濃度差である前記第２の電極を形成する工程（ｄ）とを備えている半導体装置の製造方法。
  8. 前記工程（ｂ）では、前記不純物は酸素、窒素、又はフッ素のうちいずれか１つを含む請求項７に記載の半導体装置の製造方法。
  9. 前記工程（ｃ）は、前記第１の電極形成膜及び前記第２の電極形成膜に第１の不純物濃度で前記導電性の不純物を注入するとともに、前記半導体基板内にも前記導電性の不純物を注入することで第１の不純物領域を形成する工程（ｃ１）と、
    前記工程（ｅ）の後、前記第１の電極形成膜及び前記第２の電極形成膜に、前記第１の不純物濃度よりも大きい第２の不純物濃度でさらに前記導電性の不純物を注入するとともに、前記半導体基板内にも前記導電性の不純物を注入することで第２の不純物領域を形成する工程（ｃ２）とを含む請求項７又は８に記載の半導体装置の製造方法。
  10. 半導体基板と、第１の絶縁膜及び第１の電極を有する第１のＭＯＳ型キャパシタと、第２の絶縁膜及び第２の電極を有する第２のＭＯＳ型キャパシタとを備えた半導体装置の製造方法であって、
    前記半導体基板上に前記第１の絶縁膜及び前記第２の絶縁膜を形成した後、前記第１の絶縁膜及び前記第２の絶縁膜の上に、シリコンを含む第１の電極形成膜及び第２の電極形成膜をそれぞれ形成する工程（ａ）と、
    前記第１の電極形成膜の上部を除去することで、前記第１の電極形成膜の膜厚を前記第２の電極形成膜の膜厚よりも小さくする工程（ｂ）と、
    前記工程（ｂ）の後、前記第１の電極形成膜及び前記第２の電極形成膜に導電性の不純物を注入する工程（ｃ）と、
    前記工程（ｃ）の後、前記半導体基板を熱処理することで、上部における不純物濃度から、前記第１の絶縁膜との界面領域における不純物濃度を差し引いた値が第１の濃度差である前記第１の電極を形成するとともに、上部における不純物濃度から、前記第２の絶縁膜との界面領域における不純物濃度を差し引いた値が前記第１の濃度差よりも大きい第２の濃度差である前記第２の電極を形成する工程（ｄ）とを備えている半導体装置の製造方法。
  11. 前記工程（ａ）の後、且つ、前記工程（ｂ）の前に、前記第２の電極形成膜を覆うレジストを形成した後、前記第１の電極形成膜に不純物を注入する工程（ｅ）と、
    前記工程（ｅ）の後、且つ、前記工程（ｂ）の前に、前記レジストを除去した後、前記第１の電極形成膜及び前記第２の電極形成膜に導電性の不純物を注入する工程（ｆ）とをさらに備え、
    前記工程（ｂ）では、前記半導体基板上に絶縁膜を形成した後、前記第１の電極形成膜及び前記第２の電極形成膜の側面に設けられた部分を残して前記絶縁膜を選択的に除去することで、前記第１の電極形成膜及び前記第２の電極形成膜の側面にサイドウォールを形成するとともに、前記第１の電極形成膜の上部を前記絶縁膜と一緒に除去する請求項１０に記載の半導体装置の製造方法。
  12. 前記工程（ｅ）で注入する前記不純物は、ゲルマニウム、インジウム、又はアンチモンのうちいずれか１つである請求項１１に記載の半導体装置の製造方法。
  13. 前記工程（ｆ）では、前記第１の電極形成膜及び前記第２の電極形成膜に第１の不純物濃度で前記導電性の不純物を注入するとともに、前記半導体基板内にも前記導電性の不純物を注入することで第１の不純物領域を形成し、
    前記工程（ｃ）では、前記第１の電極形成膜及び前記第２の電極形成膜に前記第１の不純物濃度よりも大きい第２の不純物濃度で前記導電性の不純物を注入するとともに、前記半導体基板内にも前記導電性の不純物を注入することで第２の不純物領域を形成する請求項１１又は１２に記載の半導体装置の製造方法。
  14. 前記工程（ｅ）は、前記レジストを形成する前に、前記第１の絶縁膜及び前記第１の電極形成膜、並びに、前記第２の絶縁膜及び前記第２の電極形成膜をパターニングする工程を含む請求項１１〜１３のうちいずれか１つに記載の半導体装置の製造方法。
  15. 前記工程（ｅ）は、前記第１の電極形成膜に不純物を注入した後、前記第１の絶縁膜及び前記第１の電極形成膜、並びに、前記第２の絶縁膜及び前記第２の電極形成膜をパターニングする工程を含む請求項１１〜１３のうちいずれか１つに記載の半導体装置の製造方法。
JP2007216120A 2007-08-22 2007-08-22 半導体装置及びその製造方法 Pending JP2009049307A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007216120A JP2009049307A (ja) 2007-08-22 2007-08-22 半導体装置及びその製造方法
US12/172,583 US7812378B2 (en) 2007-08-22 2008-07-14 Semiconductor device with high capacitance and low leakage current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007216120A JP2009049307A (ja) 2007-08-22 2007-08-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009049307A true JP2009049307A (ja) 2009-03-05

Family

ID=40381350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007216120A Pending JP2009049307A (ja) 2007-08-22 2007-08-22 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7812378B2 (ja)
JP (1) JP2009049307A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114613864A (zh) * 2020-12-07 2022-06-10 联华电子股份有限公司 金属氧化物半导体电容器及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130870A (ja) * 1993-04-29 1995-05-19 Texas Instr Inc <Ti> 半導体装置とその製法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3202784B2 (ja) 1992-04-13 2001-08-27 三菱電機株式会社 マスクｒｏｍ半導体装置およびその製造方法
JP2924763B2 (ja) * 1996-02-28 1999-07-26 日本電気株式会社 半導体装置の製造方法
JP3023355B1 (ja) 1998-12-25 2000-03-21 松下電器産業株式会社 半導体装置及びその製造方法
KR100402381B1 (ko) * 2001-02-09 2003-10-17 삼성전자주식회사 게르마늄 함유 폴리실리콘 게이트를 가지는 씨모스형반도체 장치 및 그 형성방법
JP2002343879A (ja) 2001-05-15 2002-11-29 Nec Corp 半導体装置及びその製造方法
JP2005072237A (ja) * 2003-08-25 2005-03-17 Renesas Technology Corp 半導体装置の製造方法
JP2006100599A (ja) * 2004-09-29 2006-04-13 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130870A (ja) * 1993-04-29 1995-05-19 Texas Instr Inc <Ti> 半導体装置とその製法

Also Published As

Publication number Publication date
US20090050950A1 (en) 2009-02-26
US7812378B2 (en) 2010-10-12

Similar Documents

Publication Publication Date Title
CN102270641B (zh) 半导体器件
JP5001522B2 (ja) 半導体集積回路装置の製造方法
KR20120041260A (ko) 반도체 장치 및 그 제조 방법
JP2009032962A (ja) 半導体装置及びその製造方法
JP2009164609A (ja) ディープトレンチ構造を有する半導体素子及びその製造方法
JP5627165B2 (ja) 半導体装置及び半導体装置の製造方法
JP5282387B2 (ja) 半導体装置の製造方法
JP2007067068A (ja) 半導体装置の製造方法
US20080224223A1 (en) Semiconductor device and method for fabricating the same
JP2011171609A (ja) 半導体装置の製造方法
JP2006041339A (ja) Ｃｍｏｓ集積回路
JP2010123721A (ja) 半導体装置
JP2009049307A (ja) 半導体装置及びその製造方法
JP2006202850A (ja) 半導体装置およびその製造方法
JP3744438B2 (ja) 半導体装置
JP2006060173A (ja) 半導体装置及びその製造方法
JP4079830B2 (ja) 半導体装置の製造方法
KR100732023B1 (ko) 반도체 장치
US20050009269A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5546298B2 (ja) 半導体回路装置の製造方法
JP2006165297A (ja) 半導体装置、半導体装置の製造方法、及び半導体装置の動作方法
JP2005317645A (ja) 半導体装置及び半導体装置の製造方法
KR101099562B1 (ko) 반도체 소자의 제조방법
JP2007287791A (ja) 半導体装置及びその製造方法
JP2009111305A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130219