JP2009033176A - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2009033176A
JP2009033176A JP2008193647A JP2008193647A JP2009033176A JP 2009033176 A JP2009033176 A JP 2009033176A JP 2008193647 A JP2008193647 A JP 2008193647A JP 2008193647 A JP2008193647 A JP 2008193647A JP 2009033176 A JP2009033176 A JP 2009033176A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
package
bonding
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008193647A
Other languages
English (en)
Inventor
Joon-Ku Yoon
尹竣九
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of JP2009033176A publication Critical patent/JP2009033176A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】複数の半導体チップを電気的に接続させる配線及びコンタクト部を削除することで、半導体素子の製造効率を高めるとともに、製造費用を節減させることができる半導体素子及びその製造方法を提供する。
【解決手段】内部回路が構成され、互いに対向してボンディングされる第１半導体チップ１１０及び第２半導体チップ１２０を備え、第１及び第２半導体チップ１１０、１２０は、互いに対応するように形成されたトレンチと、トレンチの内部下面に形成されたメタル電極１２２と、前記トレンチの内部に充填された液相伝導性物質１３０と、表面に互いに対応するように形成され、前記第１半導体チップ及び前記第２半導体チップを互いにボンディングするボンディング部１４０と、を含み、液相伝導性物質１３０は、第１半導体チップ１１０及び第２半導体チップ１２０のトレンチがボンディングされることで形成されるトレンチスペースの内部に充填される。
【選択図】図４

Description

本発明は、半導体素子の製造方法に関するもので、特に、システムインパッケージ半導体素子及びその製造方法に関するものである。
半導体素子は、既存には限定された分野のみで使用されてきたが、最近になって、インターネット及び通信技術の発達とともに急速に情報化社会に進行されながら、その適用の幅が徐々に広くなっている。
このような半導体素子は、携帯電話、ＰＤＡを始めとするモバイル製品群から、ディスプレイ装置、携帯用映像・音源再生装置及び家庭で使用される多様な電気・電子製品にまで適用されている。
上述したように、半導体素子が多様な製品に適用されるためには、多様な機能を備えた素子が要求されており、特に、携帯用通信、映像・音源再生装置などのモバイル製品では小型、多機能、高速の特性が要求されている。
上記のような要求に対応して、同一の種類または多様な種類の半導体素子を一つのチップまたはウェハーに垂直に積層し、このような複数の半導体素子を電気的に互いに連結することで一つのパッケージとして製造する、いわゆる、システムインパッケージ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ：ＳＩＰ）が開発された。
このようなシステムインパッケージは、既存の単一チップパッケージと異なって垂直に複数のチップを積むようになり、同種チップの積層構造で保存密度を高めるか、情報保存機能のチップまたは論理演算機能のチップを複層構造で積んで複合機能のパッケージを提供することで、複数の素子を同一の面積に配置する既存の半導体素子に比べて小型化、軽量化及び多機能化を可能にする。
図１は、従来のシステムインパッケージ半導体素子を示した断面図である。
図１を参照すると、従来のシステムインパッケージ半導体素子１０には、印刷回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ：ＰＣＢ）１１の上部及び下部側に複数の同種または異種の半導体チップ１２ａ，１２ｂ，１２ｃ，１２ｄが配置される。
印刷回路基板１１の上部側に配置された複数の半導体チップ１２ａ，１２ｂ，１２ｃは、ボンディングワイヤー１３によって印刷回路基板１１とそれぞれ電気的に接続され、印刷回路基板１１の下部側に配置された半導体チップ１２ｄは、コンタクト部１４によって印刷回路基板１１と電気的に接続される。ここで、複数の半導体チップ１２ａ，１２ｂ，１２ｃの間に接着層１５を介在することで、垂直の積層構造を形成する。
モルディング樹脂１６は、印刷回路基板１１の上部側に形成され、複数の半導体チップ１２ａ，１２ｂ，１２ｃ及びボンディングワイヤー１３を密封する。また、アンダーフィル樹脂（ｕｎｄｅｒｆｉｌｌ ｒｅｓｉｎ）１７は、印刷回路基板１１の下部とチップ１２ｄとの間に形成され、印刷回路基板１１の下部及びコンタクト部１４を密封する。
また、ソルダー部１８は、印刷回路基板１１の下部側に形成され、システムインパッケージ半導体素子１０を外部と接続させる。
上記のような構造を有する従来のシステムインパッケージ半導体素子１０においては、複数のチップ１２ａ，１２ｂ，１２ｃ，１２ｄがボンディングワイヤー１３またはコンタクト部１４を通して印刷回路基板１１と接続される。したがって、相互間を接続させるための接続手段が相対的に長く、その結果、システムの性能向上に限界がある。また、ボンディングワイヤー１３を用いて相互接続する構造においては、システムインパッケージ半導体素子１０の大きさ縮小に制約がある。
一方、チップの内部に貫通ビアを用いて複数のチップを接続させる構造があるが、このような貫通ビアを用いる構造においては、貫通ビアを形成するための付随的な工程が追加されるとともに、複数の配線配置によって素子の構造が複雑になるという短所がある。また、素子の大きさが減少する場合、構造が不安定になるという短所がある。
従来のシステムインパッケージ半導体素子は、複数のチップがボンディングワイヤーまたはコンタクト部を通して印刷回路基板と接続されることで、相互間を接続させるための接続手段が相対的に長くなる。その結果、システムの性能向上に限界があり、素子の大きさ縮小に制約がある。
チップの内部に貫通ビアを用いて複数のチップを接続させる構造においても、貫通ビアを形成するための付随的な工程が追加されるとともに、複数の配線配置によって素子の構造が複雑になるという短所がある。また、素子の大きさが減少する場合、構造が不安定になるという短所がある。
上記のような問題点を解決するために、本発明の実施例に係る半導体素子及びその製造方法の目的は、複数の半導体チップを電気的に接続させる配線及びコンタクト部を削除することで、半導体素子の製造効率を高めるとともに、製造費用を節減させることができる半導体素子及びその製造方法を提供することにある。
上記のような課題を達成するための本発明の実施例に係るシステムインパッケージ半導体素子は、内部に一定の回路が構成され、互いに対向して締結される複数の第１及び第２半導体チップからなるシステムインパッケージ半導体素子において、内部に一定の回路が構成され、互いに対向して締結される複数の第１及び第２半導体チップを備えており、前記第１及び第２半導体チップは、中央部に所定の深さを有するトレンチと、前記各トレンチの内部下面に形成され、前記第１及び第２半導体チップの内部回路に電流を印加させる第１及び第２メタル電極と、前記トレンチの内部に所定の体積で充填され、前記第１及び第２メタル電極を選択的に導通させる液相の伝導性物質と、前記第１及び第２半導体チップの表面に互いに対応するように形成され、前記第１及び前記第２半導体チップを締結させる複数のボンディング部と、を備えることを特徴とする。
本発明の実施例に係るシステムインパッケージ半導体素子は、前記液相の伝導性物質が水銀であることを特徴とする。
本発明の実施例に係るシステムインパッケージ半導体素子は、前記ボンディング部に金属のソルディング物質または非金属の接着物質がギャップフィルされることを特徴とする。
本発明の実施例に係るシステムインパッケージ半導体素子は、前記ボンディング部の内壁に金属膜が形成されることを特徴とする。
本発明の実施例に係るシステムインパッケージ半導体素子は、前記システムインパッケージ半導体素子が第１方向に位置づけられるとき、前記液相の伝導性物質が前記第１及び第２メタル電極を浸し、第１及び第２メタル電極を電気的に接続させることを特徴とする。
本発明の実施例に係るシステムインパッケージ半導体素子は、前記システムインパッケージ半導体素子が第２方向に位置づけられるとき、前記液相の伝導性物質が重力によって前記トレンチの下部に移動し、前記第１及び第２メタル電極を電気的に短絡させることを特徴とする。
本発明の実施例に係るシステムインパッケージ半導体素子の製造方法は、内部に一定の回路を有する第１及び第２半導体チップを用意する段階と、前記第１及び前記第２半導体チップの中央部に１０μｍ乃至１００ｍｍの深さを有する第１及び第２トレンチをそれぞれ形成する段階と、前記各トレンチの下面で前記各一定の回路に電流を印加させる第１及び第２メタル電極を形成する段階と、前記複数の第１及び第２トレンチのうち少なくとも一つのトレンチ内に所定の体積を有するように液相の伝導性物質を充填する段階と、前記第１及び第２半導体チップを互いに対向するように積層させる段階と、前記第１及び前記第２半導体チップの表面に互いに対応するように形成された複数のボンディング部に接着物質をギャップフィルし、前記第１及び第２半導体チップを締結させる段階と、を含んで構成されることを特徴とする。
本発明の実施例に係るシステムインパッケージ半導体素子の製造方法は、前記液相の伝導性物質が水銀であることを特徴とする。
本発明の実施例に係るシステムインパッケージ半導体素子の製造方法は、前記ボンディング部に金属のソルディング物質または非金属の接着物質がギャップフィルされることを特徴とする。
本発明の実施例に係るシステムインパッケージ半導体素子の製造方法は、前記ボンディング部の内壁に金属膜を形成する段階を追加的に含むことを特徴とする。
本発明の実施例に係る半導体素子及びその製造方法は、複数の半導体チップの内部にトレンチを形成し、このトレンチの内部に一定の体積で充填された液相の伝導性物質を用いて複数の半導体チップを電気的に接続させ、従来のように複数の半導体チップを電気的に接続させるために別途の伝導性ラインまたはコンタクト部を形成する構成及び製造工程を減少し、半導体素子の製造効率を向上させることができる。また、複数の半導体チップをボンディング部を用いて締結させ、従来の複数の接着層を削除することで、製造効率を向上させるとともに、製造費用を節減させることができる。
本発明の技術的課題及び特徴は、添付された図面及び実施例に対する説明を通して明白に表れるだろう。本発明を具体的に説明すると、次の通りである。
図２は、本発明の実施例に係るシステムインパッケージ半導体素子を示した断面図である。
図２を参照すると、本発明の実施例に係るシステムインパッケージ半導体素子１００においては、印刷回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ：ＰＣＢ）（図示せず）上に同種または異種の複数の半導体チップ１１０，１２０が配置され、これら複数の半導体チップ１１０，１２０は互いに対向して積層される。
複数の半導体チップ１１０，１２０には、図４に示すように、互いに対応するボンディング部１４１-１，１４１-２がそれぞれ形成される。このように対応するボンディング部１４１-１，１４１-２には接着物質がギャップフィルされ、接着物質がギャップフィルされた対応する各ボンディング部１４１-１，１４１-２を互いにボンディングすることで、ボンディング部１４０を形成する。前記ボンディング部１４０によって前記複数の半導体チップ１１０，１２０が結合される。
複数の半導体チップ１１０，１２０の内部には、それぞれ１０μｍ乃至１００ｍｍの深さを有するトレンチ１１４，１２４が形成され、各トレンチ１１４，１２４には、各半導体チップ１１０，１２０の内部回路に電流を印加させるためのメタル電極１１２，１２２が形成される。
また、各半導体チップ１１０，１２０に形成されたトレンチ１１４，１２４には、図３及び図４に示すように、複数のメタル電極１１２，１２２を電気的に接続させるための液相伝導性物質１３０が充填される。このとき、複数のトレンチ１１４，１２４に充填される液相伝導性物質１３０は、トレンチ１１４，１２４に完全に充填されるものでなく、余分の空間をおいてトレンチ１１４，１２４の一定高さにまで充填される。
このような複数の半導体チップ１１０，１２０は、ボンディングワイヤー（図示せず）またはコンタクト部（図示せず）を通して印刷回路基板とそれぞれ電気的に接続される。
図３及び図４は、本発明の実施例に係るシステムインパッケージ半導体素子の製造過程を示した工程断面図である。
以下、図２乃至図４を参照して、本発明の実施例に係るシステムインパッケージ半導体素子１００の製造方法を説明する。ここで、本発明の主要部分は、複数の半導体チップ１１０，１２０の間の接続構造及び複数の半導体チップ１１０，１２０のボンディングに関するものであるので、本発明の核心部分でないシステムインパッケージ半導体素子の一般的な構造及び製造方法に対する説明は省略する。
まず、ウェハー上に、半導体製造工程を通してメモリまたは非メモリ回路が形成された第１半導体チップ１２０を準備する。
第１半導体チップ１２０の中央部には、上述したように、１０μｍ乃至１００ｍｍの深さを有するトレンチ１２４が形成され、このトレンチ１２４の内部下面には、第１半導体チップ１２０の内部に形成された回路に電流を印加させるためのメタル電極１２２が形成される。
以後、第１半導体チップ１２０のトレンチ１２４に液相伝導性物質１３０を充填する。このとき、液相伝導性物質１３０としては、電流を導通可能な液相の全ての物質が適用される。例えば、前記液相の伝導性物質は水銀（Ｈｇ）である。液相伝導性物質１３０として水銀を使用する場合、水銀は、常温で液体である性質を有する非揮発性の物質であり、優れた展性・延性を有するので、製造工程に容易に適用される。また、水銀は、温度の変化による物質の膨張率がほぼ一定であり、水銀をトレンチ１２４に充填した後、素子の動作によって発生する熱による水銀の体積変化が予測可能であり、充填可能な量の範囲が容易に算出される。これを通して、充填後の素子の安定的な動作が保障される。
以後、図２及び図４に示すように、第１半導体チップ１２０と対向するように第２半導体チップ１１０を積層する。ここで、第２半導体チップ１１０には、第１半導体チップ１２０と同様に、中央部に１０μｍ乃至１００ｍｍの深さを有するトレンチ１１４が形成されており、このトレンチ１１４の内部下面には、第２半導体チップ１１０の内部に形成された回路に電流を印加させるためのメタル電極１１２が形成されている。
以後、前記第１半導体チップ１２０及び前記第２半導体チップ１１０は、複数のボンディング部１４０を通して連結される。まず、前記第１半導体チップ１２０に第１ボンディング部（１４１-１を形成し、前記第２半導体チップ１１０に第２ボンディング部１４１-２を形成する。このとき、ここで、第１ボンディング部１４１−１および第２ボンディング部１４２−１はビアホールの形態であってもよく、前記第１ボンディング部１４１-１と前記第２ボンディング部１４１-２は、互いに対応するように形成される。
前記第１ボンディング部１４１-１と前記第２ボンディング部１４１-２には接着物質をギャップフィルし、接着物質がギャップフィルされた第１ボンディング部１４１-１と第２ボンディング部１４１-２をボンディングすることで前記ボンディング部１４０を形成し、前記ボンディング部１４０によって、前記第１半導体チップ１２０上に第２半導体チップ１１０が締結されて積層される。前記第１ボンディング部１４１-１及び前記第２ボンディング部１４１-２の結合によって、前記トレンチ１１４，１２４の内部に充填された液相伝導性物質１３０が漏洩されることを防止することができる。
ここで、接着物質としては、一般的な金属のソルディング物質が全て適用可能であり、金属のソルディング物質のみならず、金属及び非金属を接合可能な接着材料は全て適用可能である。金属のソルディング物質を用いて複数の半導体チップ１１０，１２０を締結させる場合、接着力を向上させるために前記各ボンディング部１４１-１，１４１-２の内壁に薄い金属膜を形成することもできる。
図５及び図６は、本発明の実施例に係るシステムインパッケージ半導体素子の動作方法を示した図である。
本発明の実施例に係るシステムインパッケージ半導体素子１００は、その内部に充填された液相伝導性物質１３０を用いて選択的に複数の半導体チップ、例えば、第１半導体チップ１２０と第２半導体チップ１１０とを電気的に接続させることができる。
前記システムインパッケージ半導体素子１００には、第１半導体チップ１２０及び第２半導体チップ１１０のボンディングによって、液相伝導性物質１３０が充填されたトレンチスペース１５０が形成される。前記トレンチスペース１５０の内部には、前記第１半導体チップ１２０のメタル電極１２２（以下、“第１メタル電極”という。）と前記第２半導体チップ１１０のメタル電極１１２（以下、“第２メタル電極”という。）が形成される。前記液相伝導性物質１３０は、流動性を有しており、第１メタル電極１２２及び前記第２メタル電極１１２が形成されたトレンチスペース１５０の一定部分の空間を充填する。
まず、図５に示すように、システムインパッケージ半導体素子１００を第１方向に位置づける場合を説明する。
前記第１方向への位置づけによって、前記トレンチスペース１５０内部の液相伝導性物質１３０は、前記第１メタル電極１２２及び前記第２メタル電極１１２を浸すように流動し、これによって、前記第１半導体チップ１２０及び前記第２半導体チップ１１０が電気的に接続される。
次に、図６に示すように、システムインパッケージ半導体素子１００を第２方向に位置づける場合を説明する。このとき、ＡからＢに向かう方向は、重力が作用する方向である。
前記第２方向への位置づけによって、前記第１及び第２メタル電極１１２，１２２は、前記トレンチスペース１５０上部のエア層１５０-１に位置し、前記液相伝導性物質１３０は、重力によって前記トレンチスペース１５０の下部に位置する。したがって、二つのメタル電極１１２，１２２の間に電流を導通可能な伝導性物質が形成されていないので、二つのメタル電極１１２，１２２は電気的に接続されない。
以上説明した本発明は、上述した実施例及び添付された図面に限定されるものでなく、本発明の技術的思想を逸脱しない範囲内で多様に置換、変形及び変更可能であることが、本発明の属する技術分野で通常の知識を有する者にとって明白であろう。
従来のシステムインパッケージ半導体素子を示した断面図である。 本発明の実施例に係るシステムインパッケージ半導体素子を示した断面図である。 本発明の実施例に係るシステムインパッケージ半導体素子の製造過程を示した工程断面図である。 本発明の実施例に係るシステムインパッケージ半導体素子の製造過程を示した工程断面図である。 本発明の実施例に係るシステムインパッケージ半導体素子の動作方法を示した図である。 本発明の実施例に係るシステムインパッケージ半導体素子の動作方法を示した図である。
符号の説明
１０，１００ システムインパッケージ半導体素子、１１ 印刷回路基板、１２ａ〜１２ｄ 半導体チップ、１３ ボンディングワイヤー、１４ コンタクト部、１５ 接着層、１６ モルディング樹脂、１７ アンダーフィル樹脂、１８ ソルダー部、１１０，１２０ 半導体チップ、１１２ メタル電極、１１４ トレンチ、１３０ 液相伝導性物質、１４０ ボンディング部、１５０ エア層

Claims (16)

  1. 内部回路が構成され、互いに対向してボンディングされる第１半導体チップ及び第２半導体チップを備えており、
    前記第１及び第２半導体チップは、
    互いに対応するように形成されたトレンチと、
    前記トレンチの内部下面に形成されたメタル電極と、
    前記トレンチの内部に充填された液相の伝導性物質と、
    表面に互いに対応するように形成され、前記第１半導体チップ及び前記第２半導体チップを互いにボンディングするボンディング部と、を含み、
    前記液相の伝導性物質は、前記第１半導体チップ及び前記第２半導体チップのトレンチがボンディングされることで形成されるトレンチスペースの内部に充填されることを特徴とするシステムインパッケージ半導体素子。
  2. 前記互いに対応するように形成されたトレンチは、
    前記第１半導体チップ及び第２半導体チップの中央部に１０μｍ乃至１００ｍｍの深さを有するように形成されることを特徴とする請求項１に記載のシステムインパッケージ半導体素子。
  3. 前記液相の伝導性物質は、水銀であることを特徴とする請求項１に記載のシステムインパッケージ半導体素子。
  4. 前記ボンディング部は、金属のソルディング物質または非金属の接着物質であることを特徴とする請求項１に記載のシステムインパッケージ半導体素子。
  5. 前記ボンディング部には、接着力強化のために内壁に金属膜が形成されることを特徴とする請求項４に記載のシステムインパッケージ半導体素子。
  6. 前記液相の伝導性物質は、流動性を有することを特徴とする請求項１に記載のシステムインパッケージ半導体素子。
  7. 前記液相の伝導性物質は、前記トレンチスペース内部の一部分を占めるように充填されることを特徴とする請求項１に記載のシステムインパッケージ半導体素子。
  8. 前記システムインパッケージ半導体素子は、第１方向に位置づけられるとき、前記トレンチスペースに充填された液相の伝導性物質が前記第１半導体チップのメタル電極と前記第２半導体チップのメタル電極を全て浸すように流動することを特徴とする請求項１に記載のシステムインパッケージ半導体素子。
  9. 前記システムインパッケージ半導体素子は、第２方向に位置づけられるとき、前記トレンチスペースに充填された液相の伝導性物質が前記第１半導体チップのメタル電極と前記第２半導体チップのメタル電極を全て浸さないように流動することを特徴とする請求項１に記載のシステムインパッケージ半導体素子。
  10. 内部回路を有する第１半導体チップ及び第２半導体チップを用意する段階と、
    前記第１半導体チップ及び前記第２半導体チップに互いに対応するトレンチをそれぞれ形成する段階と、
    前記各トレンチの下部面上に互いに対応するメタル電極を形成する段階と、
    前記各トレンチのうち少なくとも一つのトレンチ内に液相の伝導性物質を充填する段階と、
    前記それぞれのトレンチ及びメタル電極が互いに対応するように前記第１半導体チップ及び前記第２半導体チップをボンディングする段階と、を含むことを特徴とするシステムインパッケージ半導体素子の製造方法。
  11. 互いに対応するトレンチを形成する段階は、
    前記第１半導体チップ及び第２半導体チップの中央部に１０μｍ乃至１００ｍｍのトレンチ深さを有するように形成することを特徴とする請求項１０に記載のシステムインパッケージ半導体素子の製造方法。
  12. 前記メタル電極を形成する段階は、前記内部回路と連結されるように前記メタル電極を形成することを特徴とする請求項１０に記載のシステムインパッケージ半導体素子の製造方法。
  13. 前記液相の伝導性物質を充填する段階は、前記各トレンチのうち少なくとも一つのトレンチ内に水銀を充填することを特徴とする請求項１０に記載のシステムインパッケージ半導体素子の製造方法。
  14. 前記第１半導体チップ及び前記第２半導体チップをボンディングする段階は、金属のソルディング物質または非金属の接着物質を用いて前記第１半導体チップ及び前記第２半導体チップをボンディングすることを特徴とする請求項１０に記載のシステムインパッケージ半導体素子の製造方法。
  15. 前記液相の伝導性物質を充填する段階は、前記それぞれのトレンチ及びメタル電極が互いに対応するようにボンディングされることで形成されるトレンチスペースの一部分を占めるように、流動性を有する伝導性物質を充填することを特徴とする請求項１０に記載のシステムインパッケージ半導体素子の製造方法。
  16. 前記第１半導体チップ及び前記第２半導体チップをボンディングする段階は、前記金属のソルディング物質または前記非金属の接着物質を用いて前記第１半導体チップ及び前記第２半導体チップをボンディングする前に、前記第１半導体チップと前記第２半導体チップがボンディングされるボンディング面に金属膜を形成することを特徴とする請求項１４に記載のシステムインパッケージ半導体素子の製造方法。
JP2008193647A 2007-07-26 2008-07-28 半導体素子及びその製造方法 Pending JP2009033176A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070074956A KR100884986B1 (ko) 2007-07-26 2007-07-26 반도체 소자와 그의 제조방법

Publications (1)

Publication Number Publication Date
JP2009033176A true JP2009033176A (ja) 2009-02-12

Family

ID=40176143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008193647A Pending JP2009033176A (ja) 2007-07-26 2008-07-28 半導体素子及びその製造方法

Country Status (6)

Country Link
US (1) US20090020886A1 (ja)
JP (1) JP2009033176A (ja)
KR (1) KR100884986B1 (ja)
CN (1) CN101355079A (ja)
DE (1) DE102008034562A1 (ja)
TW (1) TW200905852A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001576A1 (en) * 2007-06-29 2009-01-01 Surinder Tuli Interconnect using liquid metal
US7939945B2 (en) 2008-04-30 2011-05-10 Intel Corporation Electrically conductive fluid interconnects for integrated circuit devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50138355A (ja) * 1974-04-23 1975-11-04
JPH06333978A (ja) * 1993-05-20 1994-12-02 Fujitsu Ltd 基板構造及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897708A (en) * 1986-07-17 1990-01-30 Laser Dynamics, Inc. Semiconductor wafer array
EP0610709B1 (de) * 1993-02-11 1998-06-10 Siemens Aktiengesellschaft Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
US6342733B1 (en) 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US6537908B2 (en) 2001-02-28 2003-03-25 International Business Machines Corporation Method for dual-damascence patterning of low-k interconnects using spin-on distributed hardmask
US6884951B1 (en) * 2003-10-29 2005-04-26 Agilent Technologies, Inc. Fluid-based switches and methods for manufacturing and sealing fluid-based switches
CN101048868B (zh) 2004-08-20 2010-06-09 佐伊科比株式会社 具有三维层叠结构的半导体器件的制造方法
KR100742331B1 (ko) 2006-01-11 2007-07-26 삼성전자주식회사 에러를 검출하는 전자장치 및 그 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50138355A (ja) * 1974-04-23 1975-11-04
JPH06333978A (ja) * 1993-05-20 1994-12-02 Fujitsu Ltd 基板構造及びその製造方法

Also Published As

Publication number Publication date
US20090020886A1 (en) 2009-01-22
TW200905852A (en) 2009-02-01
KR20090011412A (ko) 2009-02-02
KR100884986B1 (ko) 2009-02-23
DE102008034562A1 (de) 2009-02-05
CN101355079A (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
TWI611524B (zh) 包含密封層之堆疊封裝電子元件及其相關製造方法
JP7369037B2 (ja) 超小型電子アセンブリの封止
CN100511676C (zh) 微电子封装方法和装置
JP4519392B2 (ja) ３次元マルチチップパッケージ及びその製造方法
TWI540692B (zh) 可調變複合中介層
JP5091221B2 (ja) 半導体装置
JP2007053360A (ja) 半導体素子埋め込み支持板の積層構造
CN100373616C (zh) 半导体装置及其制造方法
CN103906372A (zh) 具有内埋元件的电路板及其制作方法
CN110391221A (zh) 具有导热结构和导热结构中的隔热结构的散热装置
US8927417B2 (en) Semiconductor package signal routing using conductive vias
KR20130016755A (ko) 반도체 패키지 및 이를 갖는 적층 반도체 패키지
CN103137613A (zh) 有源芯片封装基板及制备该基板的方法
CN112259507A (zh) 一种异质集成的系统级封装结构及封装方法
CN110867429A (zh) 一种tsv转接板互连结构
CN101989582B (zh) 嵌埋半导体芯片的封装基板
JP2009033176A (ja) 半導体素子及びその製造方法
JP2008192815A (ja) 積層型半導体装置
WO2021217326A1 (zh) 内埋电路板及其制造方法
KR102205195B1 (ko) 반도체 칩 적층 패키지 및 그 제조 방법
CN110299328B (zh) 一种堆叠封装器件及其封装方法
TWI389292B (zh) 包含具有嵌入填充料之三重膜間隔的積體電路封裝系統及其製造方法
JP4496825B2 (ja) 半導体装置およびその製造方法
JP2008171895A (ja) 半導体素子埋め込み支持基板の積層構造とその製造方法
JP2005101186A (ja) 積層型半導体集積回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004