JP2009032857A - 半導体集積回路および半導体装置 - Google Patents
半導体集積回路および半導体装置 Download PDFInfo
- Publication number
- JP2009032857A JP2009032857A JP2007194313A JP2007194313A JP2009032857A JP 2009032857 A JP2009032857 A JP 2009032857A JP 2007194313 A JP2007194313 A JP 2007194313A JP 2007194313 A JP2007194313 A JP 2007194313A JP 2009032857 A JP2009032857 A JP 2009032857A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- integrated circuit
- semiconductor integrated
- clock
- router
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 98
- 230000004044 response Effects 0.000 claims abstract description 200
- 238000010168 coupling process Methods 0.000 claims abstract description 76
- 230000008878 coupling Effects 0.000 claims abstract description 72
- 238000005859 coupling reaction Methods 0.000 claims abstract description 72
- 239000003999 initiator Substances 0.000 claims abstract description 26
- 230000005540 biological transmission Effects 0.000 claims description 162
- 230000015654 memory Effects 0.000 claims description 89
- 238000004891 communication Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 20
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 48
- 230000004907 flux Effects 0.000 description 27
- 238000012546 transfer Methods 0.000 description 25
- 230000006870 function Effects 0.000 description 19
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 15
- 230000008859 change Effects 0.000 description 14
- RUKJCCIJLIMGEP-ONEGZZNKSA-N 4-dimethylaminocinnamaldehyde Chemical compound CN(C)C1=CC=C(\C=C\C=O)C=C1 RUKJCCIJLIMGEP-ONEGZZNKSA-N 0.000 description 11
- 239000000872 buffer Substances 0.000 description 11
- 230000004069 differentiation Effects 0.000 description 11
- 230000001939 inductive effect Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- JVTAAEKCZFNVCJ-REOHCLBHSA-N L-lactic acid Chemical compound C[C@H](O)C(O)=O JVTAAEKCZFNVCJ-REOHCLBHSA-N 0.000 description 7
- 229920001432 poly(L-lactide) Polymers 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- BZSALXKCVOJCJJ-IPEMHBBOSA-N (4s)-4-[[(2s)-2-acetamido-3-methylbutanoyl]amino]-5-[[(2s)-1-[[(2s)-1-[[(2s,3r)-1-[[(2s)-1-[[(2s)-1-[[2-[[(2s)-1-amino-1-oxo-3-phenylpropan-2-yl]amino]-2-oxoethyl]amino]-5-(diaminomethylideneamino)-1-oxopentan-2-yl]amino]-1-oxopropan-2-yl]amino]-3-hydroxy Chemical compound CC(=O)N[C@@H](C(C)C)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CCCC)C(=O)N[C@@H](CCCC)C(=O)N[C@@H]([C@@H](C)O)C(=O)N[C@@H](C)C(=O)N[C@@H](CCCN=C(N)N)C(=O)NCC(=O)N[C@H](C(N)=O)CC1=CC=CC=C1 BZSALXKCVOJCJJ-IPEMHBBOSA-N 0.000 description 6
- 108700010674 N-acetylVal-Nle(7,8)- allatotropin (5-13) Proteins 0.000 description 6
- ALPWRKFXEOAUDR-GKEJWYBXSA-M sodium;[(2r)-2,3-di(octadecanoyloxy)propyl] hydrogen phosphate Chemical compound [Na+].CCCCCCCCCCCCCCCCCC(=O)OC[C@H](COP(O)([O-])=O)OC(=O)CCCCCCCCCCCCCCCCC ALPWRKFXEOAUDR-GKEJWYBXSA-M 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Near-Field Transmission Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】アクセス要求を送信するイニシエータと、前記アクセス要求を受信し、アクセス応答を送信するターゲットと、前記アクセス要求および前記アクセス応答を中継するルータ(ルータA105)と、外部との通信を行う三次元結合回路(三次元送受信部A1301)とを備え、前記三次元結合回路が前記ルータに隣接して配置されている。
【選択図】図12
Description
本実施の形態1においては、1つのパッケージに収容され、三次元結合によって結合された2つの半導体集積回路について説明する。
本実施の形態2においては、1つのパッケージに収容され、3次元結合回路によって結合された2つの半導体集積回路について説明する。
本実施の形態3においては、1つのパッケージに収容され、三次元結合によって結合された5つの半導体集積回路について説明する。
20 集積回路B
40 集積回路
41 メモリA
42 メモリB
43 メモリC
44 メモリD
101 CPUA
102 DSPA
103 DMACA
104 メモリA
105 ルータA
106 直列化回路1A
107 並列化回路1A
108 並列化回路2A
109 直列化回路2A
110 リクエスト送信回路A
111 レスポンス受信回路A
112 リクエスト受信回路A
113 レスポンス送信回路A
121 リクエスト送信結合AB
122 レスポンス受信結合BA
123 リクエスト受信結合BA
124 レスポンス送信結合AB
125 ルータB
131 CPUB
132 DSPB
133 DMACB
134 メモリB
135 ルータB
136 並列化回路1B
137 直列化回路1B
138 直列化回路2B
139 並列化回路2B
140 リクエスト受信回路B
141 レスポンス送信回路B
142 リクエスト送信回路B
143 レスポンス受信回路B
210 集積回路A
220 集積回路B
601〜604 バッファ
605,901,1001 コイル
801 クロックレシーバ
802 レシーバ群
902〜903 抵抗
904〜905,1004〜1013,2604〜2607 トランジスタ
1002〜1003,2602〜2603,2703 抵抗
1014〜1015,2608〜2609 NAND回路
1016,2304,2610 インバータ
1301 三次元送受信部A
1302 中心点A
2101 CPUA
2102 DSPA
2103 DMACA
2104 メモリA
2105 ルータA
2106 リクエスト送信回路A
2107 レスポンス受信回路A
2108 リクエスト受信回路A
2109 レスポンス送信回路A
2110 クロック制御部A
2121 CPUB
2122 DSPB
2123 DMACB
2124 メモリB
2125 ルータB
2126 リクエスト受信回路B
2127 レスポンス送信回路B
2128 リクエスト送信回路B
2129 レスポンス受信回路B
2130 クロック制御部B
2141 リクエスト送信磁界結合AB
2142 レスポンス受信磁界結合BA
2143 リクエスト受信磁界結合BA
2144 レスポンス送信磁界結合AB
2147 モード信号生成部
2148 外部クロック信号生成部
2201 トランシーバ群
2202 レシーバ
2203,2403 微分回路
2301〜2303 バッファ
2305,2701 AND回路
2401 トランシーバ
2402 レシーバ群
2501 PLLA
2502 分周器A
2503 スピードセレクタA
2504 クロック受信回路A
2505 モードセレクタA
2506 クロック送信回路A
2507,2907 フリップフロップ
2508 クロックツリーA
2601,2702 コイル
2905 クロック受信回路B
2906 クロックツリーB
3201 三次元送受信部A
3301 中心点A
4001 CPUA
4002 ATAA
4003 三次元送受信部A
4004 ブリッジA
4005 ルータA
4006 DMACA
4011 DMACB
4012 デコーダB
4013 三次元送受信部B
4014 ブリッジB
4015 ルータB
4021 DMACC
4022 描画部C
4023 三次元送受信部C
4024 ブリッジC
4025 ルータC
4032 表示部D
4033 三次元送受信部D
4034 ブリッジD
4035 ルータD
4041 グローバルルータ
Claims (18)
- アクセス要求を送信するイニシエータと、
前記アクセス要求を受信し、アクセス応答を送信するターゲットと、
前記アクセス要求および前記アクセス応答を中継するルータと、
外部との通信を行う三次元結合回路とを備え、
前記三次元結合回路が、前記ルータに隣接して配置されていることを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記三次元結合回路は、前記半導体集積回路の中央部に配置されていることを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記三次元結合回路は、第1および第2の送信コイル群と、前記第1および第2の送信コイル群と対となる第1および第2の受信コイル群とを含み、
前記第1および第2の送信コイル群は、前記半導体集積回路の中心点を挟んで点対称の位置に配置され、
前記第1および第2の受信コイル群は、前記半導体集積回路の中心点を挟んで点対称の位置に配置され、
前記第1の送信コイル群および前記第1の受信コイル群は、前記半導体集積回路の中心点を含む中心線を挟んで線対称の位置に配置され、
前記第2の送信コイル群および前記第2の受信コイル群は、前記半導体集積回路の中心点を含む中心線を挟んで線対称の位置に配置されていることを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記三次元結合回路による外部との通信が、データを送信する側がデータとクロックを合わせて送信するソース同期方式で行われることを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路が複数個積層されていることを特徴とする半導体装置。
- アクセス要求を送信するイニシエータと、
前記アクセス要求を受信し、アクセス応答を送信するターゲットと、
前記アクセス要求および前記アクセス応答を中継するルータと、
外部との通信を行う三次元結合回路と、
前記ルータが送信する前記アクセス要求および前記アクセス応答を直列化して前記三次元結合回路に供給する直列化回路と、
前記三次元結合回路が送信する前記アクセス要求および前記アクセス応答を並列化して前記ルータに供給する並列化回路とを備え、
前記直列化回路と前記並列化回路が、前記ルータおよび前記三次元結合回路に隣接して配置されていることを特徴とする半導体集積回路。 - 請求項6記載の半導体集積回路において、
前記三次元結合回路は、前記半導体集積回路の中央部に配置されていることを特徴とする半導体集積回路。 - 請求項6記載の半導体集積回路において、
前記三次元結合回路は、第1および第2の送信コイル群と、前記第1および第2の送信コイル群と対となる第1および第2の受信コイル群とを含み、
前記第1および第2の送信コイル群は、前記半導体集積回路の中心点を挟んで点対称の位置に配置され、
前記第1および第2の受信コイル群は、前記半導体集積回路の中心点を挟んで点対称の位置に配置され、
前記第1の送信コイル群および前記第1の受信コイル群は、前記半導体集積回路の中心点を含む中心線を挟んで線対称の位置に配置され、
前記第2の送信コイル群および前記第2の受信コイル群は、前記半導体集積回路の中心点を含む中心線を挟んで線対称の位置に配置されていることを特徴とする半導体集積回路。 - 請求項6記載の半導体集積回路において、
前記三次元結合回路による外部との通信が、データを送信する側がデータとクロックを合わせて送信するソース同期方式で行われることを特徴とする半導体集積回路。 - 請求項6記載の半導体集積回路が複数個積層されていることを特徴とする半導体装置。
- 三次元結合によってクロック信号を送信する三次元結合クロック送信回路と、
三次元結合によってクロック信号を受信する三次元結合クロック受信回路とを備えていることを特徴とする半導体集積回路。 - 請求項11記載の半導体集積回路において、
クロック入力端子とモード信号入力端子とを備え、
前記モード信号入力端子から供給される信号に基づいて、前記三次元結合クロック受信回路から受信したクロックと前記クロック入力端子から入力したクロックからいずれか一方を選択する手段を有することを特徴とする半導体集積回路。 - 請求項11記載の半導体集積回路において、
前記三次元結合クロック受信回路は受信コイルを含み、
前記三次元結合クロック送信回路は送信コイルを含み、
前記受信コイルの中心点と前記送信コイルの中心点とが、前記半導体集積回路において同一の位置に配置されていることを特徴とする半導体集積回路。 - 請求項11記載の半導体集積回路が複数個積層されていることを特徴とする半導体装置。
- アクセス要求を送信するイニシエータと、
前記アクセス要求を受信し、アクセス応答を送信するターゲットと、
前記アクセス要求および前記アクセス応答を中継するローカルルータと、
前記ローカルルータが送信および受信する前記アクセス要求および前記アクセス応答を中継するグローバルルータと、
外部との通信を行う三次元結合回路とを備え、
前記三次元結合回路が、前記ローカルルータに隣接して配置されていることを特徴とする半導体集積回路。 - アクセス要求を送信するイニシエータと、
前記アクセス要求を受信し、アクセス応答を送信するターゲットと、
前記アクセス要求および前記アクセス応答を中継するローカルルータと、
アクセス要求を送信し、メモリコピー動作を行うDMAコントローラと、
前記ローカルルータ間において前記アクセス要求および前記アクセス応答を中継するグローバルルータと、
外部との通信を行う三次元結合回路とを備え、
前記DMAコントローラおよび前記三次元結合回路が、前記ローカルルータに隣接して配置されていることを特徴とする半導体集積回路。 - 請求項15記載の半導体集積回路と、メモリチップとが積層されていることを特徴とする半導体装置。
- 請求項16記載の半導体集積回路と、メモリチップとが積層されていることを特徴とする半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007194313A JP2009032857A (ja) | 2007-07-26 | 2007-07-26 | 半導体集積回路および半導体装置 |
TW97124215A TW200919702A (en) | 2007-07-26 | 2008-06-27 | Semiconductor integrated circuit, and semiconductor device |
KR20080067241A KR20090012073A (ko) | 2007-07-26 | 2008-07-10 | 반도체 집적 회로 및 반도체 장치 |
CN200910226057A CN101714128A (zh) | 2007-07-26 | 2008-07-11 | 半导体集成电路和半导体器件 |
CN2008101303491A CN101355080B (zh) | 2007-07-26 | 2008-07-11 | 半导体集成电路和半导体器件 |
US12/172,512 US7849237B2 (en) | 2007-07-26 | 2008-07-14 | Semiconductor integrated circuit and semiconductor device with the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007194313A JP2009032857A (ja) | 2007-07-26 | 2007-07-26 | 半導体集積回路および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009032857A true JP2009032857A (ja) | 2009-02-12 |
Family
ID=40296357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007194313A Pending JP2009032857A (ja) | 2007-07-26 | 2007-07-26 | 半導体集積回路および半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7849237B2 (ja) |
JP (1) | JP2009032857A (ja) |
KR (1) | KR20090012073A (ja) |
CN (2) | CN101714128A (ja) |
TW (1) | TW200919702A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010021410A1 (ja) * | 2008-08-22 | 2010-02-25 | 日本電気株式会社 | 積層メモリチップ、それを用いた半導体集積回路装置及びその製造方法 |
WO2011007898A1 (ja) * | 2009-07-17 | 2011-01-20 | 日本電気株式会社 | 半導体装置および半導体装置におけるデータ転送方法 |
JP2012181585A (ja) * | 2011-02-28 | 2012-09-20 | Seiko Epson Corp | デバイスシステムおよびチップ |
JP2020074091A (ja) * | 2016-02-02 | 2020-05-14 | ザイリンクス インコーポレイテッドXilinx Incorporated | アクティブ・バイ・アクティブプログラマブルデバイス |
USRE49163E1 (en) | 2016-02-02 | 2022-08-09 | Xilinx, Inc. | Active-by-active programmable device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5070228B2 (ja) * | 2009-01-21 | 2012-11-07 | 株式会社日立製作所 | 半導体装置 |
TWI449339B (zh) * | 2010-12-13 | 2014-08-11 | Ind Tech Res Inst | 時脈偏移補償裝置 |
KR20120088450A (ko) | 2011-01-31 | 2012-08-08 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 리페어 방법 |
KR20130025985A (ko) | 2011-01-31 | 2013-03-13 | 에스케이하이닉스 주식회사 | 반도체 장치 |
KR20130125036A (ko) * | 2012-05-08 | 2013-11-18 | 삼성전자주식회사 | 시스템 온 칩, 이의 동작 방법, 및 이를 포함하는 시스템 |
CN103838691B (zh) * | 2012-11-27 | 2018-08-14 | 中兴通讯股份有限公司 | 实现高速数据传输的方法及通用接口芯片 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076242A (ja) * | 2000-08-28 | 2002-03-15 | Nec Corp | 半導体装置 |
JP2003198356A (ja) * | 2001-12-25 | 2003-07-11 | Hitachi Ltd | 半導体チップおよび集積回路 |
JP2005228981A (ja) * | 2004-02-13 | 2005-08-25 | Keio Gijuku | 電子回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6728113B1 (en) | 1993-06-24 | 2004-04-27 | Polychip, Inc. | Method and apparatus for non-conductively interconnecting integrated circuits |
US6826191B1 (en) * | 1999-10-01 | 2004-11-30 | Stmicroelectronics Ltd. | Packets containing transaction attributes |
JP4124365B2 (ja) | 2004-08-24 | 2008-07-23 | 学校法人慶應義塾 | 電子回路 |
JP2006173986A (ja) * | 2004-12-15 | 2006-06-29 | Keio Gijuku | 電子回路 |
US8131250B2 (en) * | 2005-02-18 | 2012-03-06 | The Regents Of The University Of California | Self-synchronized radio frequency interconnect for three-dimensional circuit integration |
-
2007
- 2007-07-26 JP JP2007194313A patent/JP2009032857A/ja active Pending
-
2008
- 2008-06-27 TW TW97124215A patent/TW200919702A/zh unknown
- 2008-07-10 KR KR20080067241A patent/KR20090012073A/ko not_active Application Discontinuation
- 2008-07-11 CN CN200910226057A patent/CN101714128A/zh active Pending
- 2008-07-11 CN CN2008101303491A patent/CN101355080B/zh not_active Expired - Fee Related
- 2008-07-14 US US12/172,512 patent/US7849237B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076242A (ja) * | 2000-08-28 | 2002-03-15 | Nec Corp | 半導体装置 |
JP2003198356A (ja) * | 2001-12-25 | 2003-07-11 | Hitachi Ltd | 半導体チップおよび集積回路 |
JP2005228981A (ja) * | 2004-02-13 | 2005-08-25 | Keio Gijuku | 電子回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010021410A1 (ja) * | 2008-08-22 | 2010-02-25 | 日本電気株式会社 | 積層メモリチップ、それを用いた半導体集積回路装置及びその製造方法 |
WO2011007898A1 (ja) * | 2009-07-17 | 2011-01-20 | 日本電気株式会社 | 半導体装置および半導体装置におけるデータ転送方法 |
JP2012181585A (ja) * | 2011-02-28 | 2012-09-20 | Seiko Epson Corp | デバイスシステムおよびチップ |
JP2020074091A (ja) * | 2016-02-02 | 2020-05-14 | ザイリンクス インコーポレイテッドXilinx Incorporated | アクティブ・バイ・アクティブプログラマブルデバイス |
USRE49163E1 (en) | 2016-02-02 | 2022-08-09 | Xilinx, Inc. | Active-by-active programmable device |
Also Published As
Publication number | Publication date |
---|---|
US7849237B2 (en) | 2010-12-07 |
CN101714128A (zh) | 2010-05-26 |
TW200919702A (en) | 2009-05-01 |
CN101355080B (zh) | 2011-08-17 |
KR20090012073A (ko) | 2009-02-02 |
CN101355080A (zh) | 2009-01-28 |
US20090031053A1 (en) | 2009-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009032857A (ja) | 半導体集積回路および半導体装置 | |
EP3716089A1 (en) | Network-on-chip for inter-die and intra-die communication in modularized integrated circuit devices | |
CN111008170B (zh) | 系统芯片、总线接口连接电路和其总线接口连接方法 | |
US10027433B2 (en) | Multiple clock domains in NoC | |
US8352774B2 (en) | Inter-clock domain data transfer FIFO circuit | |
US8359420B2 (en) | External memory based FIFO apparatus | |
US7155554B2 (en) | Methods and apparatuses for generating a single request for block transactions over a communication fabric | |
US8719613B2 (en) | Single-wire serial interface with delay module for full clock rate data communication between master and slave devices | |
CN112860612A (zh) | 互联裸芯与mpu的接口系统及其通信方法 | |
KR20070010152A (ko) | 트랜잭션을 발행하기 위한 집적 회로 및 방법 | |
US7277975B2 (en) | Methods and apparatuses for decoupling a request from one or more solicited responses | |
US20140143581A1 (en) | System for data transfer between asynchronous clock domains | |
KR20080007506A (ko) | 레이턴시에 둔감한 fifo 시그널링 프로토콜 | |
WO2021094714A1 (en) | System-in-package architecture with wireless bus interconnect | |
JP2006522378A (ja) | パイプライン同期デバイス | |
US9183898B2 (en) | Multiple data rate wiring and encoding | |
JP4436902B2 (ja) | 割り込みをクリアするロジック・ユニット及び集積回路 | |
US20030079059A1 (en) | Interface between different clock rate components | |
WO2014127674A1 (zh) | 一种支持dvfs的总线数据信号传输的方法及装置 | |
WO2009110588A1 (ja) | データ転送装置及び方法並びに半導体回路 | |
US9170768B2 (en) | Managing fast to slow links in a bus fabric | |
Taraate et al. | Buses and protocols in SOC designs | |
JP2004110224A (ja) | データ転送回路 | |
CN115834602A (zh) | 一种异步数据流通信交互系统 | |
CN114840458A (zh) | 读写模块、片上系统和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130226 |