JP2009021704A - デューティ検知回路及びこれを用いたdll回路、半導体記憶装置、並びに、データ処理システム - Google Patents
デューティ検知回路及びこれを用いたdll回路、半導体記憶装置、並びに、データ処理システム Download PDFInfo
- Publication number
- JP2009021704A JP2009021704A JP2007181358A JP2007181358A JP2009021704A JP 2009021704 A JP2009021704 A JP 2009021704A JP 2007181358 A JP2007181358 A JP 2007181358A JP 2007181358 A JP2007181358 A JP 2007181358A JP 2009021704 A JP2009021704 A JP 2009021704A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- detection
- internal clock
- duty
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Abstract
【解決手段】放電トランジスタTR1,TR2と、充電トランジスタTR3,TR4と、検出ラインLDUTYHB,LDUTYLBと、これら検出ラインの電位差を検出する比較回路COMPとを備え、偶数サイクルの内部クロック信号に応答して放電トランジスタTR1,TR2及び充電トランジスタTR3,TR4を制御するゲート回路G11〜G14とを備える。これにより、偶数サイクルの内部クロック信号に対応して検出ラインが充放電されることから、多相式のDLL回路への適用が可能であるとともに、検出ラインに現れる電位差を十分に確保することが可能となる。
【選択図】図1
Description
BIASND 放電接点
BIASPD 充電接点
COMP 比較回路
D11,D12 遅延回路
G11〜G14 ゲート回路
LCLKOEB,LCLKOET 内部クロック
LDCSMTT〜LDCSMBB 選択信号
LDUTYHB,LDUTYLB 検出ライン
N1 バイアストランジスタ
P0 プリチャージ回路
P1 バイアストランジスタ
PRE プリチャージ信号
TR1,TR2 放電トランジスタ
TR3,TR4 充電トランジスタ
31,43 入力レシーバ
32,44 分周回路
33,45 ディレイライン
34,38 DQレプリカ回路
35,39 位相検知回路
36,40,48〜50,52 コントローラ
37,41,51,53 カウンタ
42 マルチプレクサ
46,47 デューティ検知回路
100 データ処理システム
110 システムバス
120 データプロセッサ
140 ストレージデバイス
150 I/Oデバイス
Claims (11)
- それぞれ第1及び第2の制御信号に応答して動作する第1及び第2の放電トランジスタと、
それぞれ第3及び第4の制御信号に応答して動作する第1及び第2の充電トランジスタと、
前記第1の放電トランジスタと前記第1の充電トランジスタとの接点に接続された第1の検出ラインと、
前記第2の放電トランジスタと前記第2の充電トランジスタとの接点に接続された第2の検出ラインと、
前記第1及び第2の検出ラインの電位差を検出する比較回路と、
nの倍数サイクル(nは2のべき乗)の内部クロック信号がハイレベルである期間に前記第1の制御信号を活性化させる第1のゲート回路と、
前記nの倍数サイクルの内部クロック信号がローレベルである期間に前記第2の制御信号を活性化させる第2のゲート回路と、
前記nの倍数サイクルの内部クロック信号がローレベルである期間に前記第3の制御信号を活性化させる第3のゲート回路と、
前記nの倍数サイクルの内部クロック信号がハイレベルである期間に前記第4の制御信号を活性化させる第4のゲート回路と、
前記第1及び第2の制御信号のいずれか一方を遅延させる第1の遅延回路と、
前記第3及び第4の制御信号のいずれか一方を遅延させる第2の遅延回路と、を備えることを特徴とするデューティ検知回路。 - 前記第1及び第2の遅延回路の遅延量は、前記内部クロック信号の少なくとも半周期であることを特徴とする請求項1に記載のデューティ検知回路。
- 前記第1及び第2の検出ラインを中間電位にプリチャージするプリチャージ回路をさらに備えることを特徴とする請求項1又は2に記載のデューティ検知回路。
- 前記第1のゲート回路は、前記内部クロック信号と第1の選択信号を受けて前記第1の制御信号を生成し、
前記第2のゲート回路は、前記内部クロック信号の反転信号と第2の選択信号を受けて前記第2の制御信号を生成し、
前記第3のゲート回路は、前記反転信号と第3の選択信号を受けて前記第3の制御信号を生成し、
前記第4のゲート回路は、前記内部クロック信号と第4の選択信号を受けて前記第4の制御信号を生成することを特徴とする請求項1乃至3のいずれか一項に記載のデューティ検知回路。 - 各検出期間に対応して活性化する前記第1乃至第4の制御信号の数が互いに等しいことを特徴とする請求項1乃至4のいずれか一項に記載のデューティ検知回路。
- 1回目の検出期間においては、前記第1乃至第4の制御信号のうちいずれか1つを除く3つを活性化させ、
2回目の検出期間においては、前記第1乃至第4の制御信号のうち他のいずれか1つを除く3つを活性化させ、
3回目の検出期間においては、前記第1乃至第4の制御信号のうちさらに他のいずれか1つを除く3つを活性化させ、
4回目の検出期間においては、前記第1乃至第4の制御信号のうち残りの1つを除く3つを活性化させることを特徴とする請求項5に記載のデューティ検知回路。 - 前記1回目の検出期間においては前記第1、第2及び第3の制御信号を活性化させ、
前記2回目の検出期間においては前記第1、第2及び第4の制御信号を活性化させ、
前記3回目の検出期間においては前記第2、第3及び第4の制御信号を活性化させ、
前記4回目の検出期間においては前記第1、第3及び第4の制御信号を活性化させることを特徴とする請求項6に記載のデューティ検知回路。 - 外部クロック信号をn分周することにより、互いに位相の異なるn個の分周信号を生成する分周回路と、
前記分周信号の位相をそれぞれ調整するn個の遅延調整部と、
前記n個の遅延調整部からの出力を合成することにより前記内部クロックを生成する合成回路と、
前記内部クロックのデューティを検知する請求項1乃至7のいずれか一項に記載のデューティ検知回路とを備え、
前記デューティ検知回路の出力は、前記n個の遅延調整部の少なくとも1つにフィードバックされることを特徴とするDLL回路。 - n=2であり、
請求項1乃至7のいずれか一項に記載のデューティ検知回路を2台有しており、
一方のデューティ検知回路は前記内部クロックの偶数サイクルに対応して検知を行い、
他方のデューティ検知回路は前記内部クロックの奇数サイクルに対応して検知を行い、
前記遅延調整部は、前記一方のデューティ検知回路の出力に基づいて前記内部クロックの偶数サイクルのエッジを調整し、前記他方のデューティ検知回路の出力に基づいて前記内部クロックの奇数サイクルのエッジを調整することを特徴とする請求項8に記載のDLL回路。 - 請求項8又は9に記載のDLL回路を含む半導体記憶装置。
- 請求項10に記載の半導体記憶装置と、データプロセッサと、ROMと、ストレージデバイスと、I/Oデバイスとを備え、これらがシステムバスにより相互に接続されていることを特徴とするデータ処理システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007181358A JP4890369B2 (ja) | 2007-07-10 | 2007-07-10 | デューティ検知回路及びこれを用いたdll回路、半導体記憶装置、並びに、データ処理システム |
US12/170,730 US7719921B2 (en) | 2007-07-10 | 2008-07-10 | Duty detection circuit, DLL circuit using the same, semiconductor memory circuit, and data processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007181358A JP4890369B2 (ja) | 2007-07-10 | 2007-07-10 | デューティ検知回路及びこれを用いたdll回路、半導体記憶装置、並びに、データ処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009021704A true JP2009021704A (ja) | 2009-01-29 |
JP4890369B2 JP4890369B2 (ja) | 2012-03-07 |
Family
ID=40252969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007181358A Expired - Fee Related JP4890369B2 (ja) | 2007-07-10 | 2007-07-10 | デューティ検知回路及びこれを用いたdll回路、半導体記憶装置、並びに、データ処理システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7719921B2 (ja) |
JP (1) | JP4890369B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007121114A (ja) * | 2005-10-28 | 2007-05-17 | Elpida Memory Inc | デューティ検知回路、これらを備えたdll回路及び半導体装置 |
JP5642350B2 (ja) * | 2009-02-19 | 2014-12-17 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | デューティ検出回路、dll回路、及び半導体装置 |
JP2011199617A (ja) * | 2010-03-19 | 2011-10-06 | Elpida Memory Inc | クロック生成回路及びこれを備える半導体装置、並びに、クロック信号の生成方法 |
KR20160076200A (ko) * | 2014-12-22 | 2016-06-30 | 에스케이하이닉스 주식회사 | 듀티 싸이클 검출 회로 및 방법 |
KR20200019379A (ko) | 2018-08-14 | 2020-02-24 | 삼성전자주식회사 | 반도체 메모리 장치의 지연 고정 루프 회로, 반도체 메모리 장치 및 지연 고정 루프 회로의 동작 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000122750A (ja) * | 1998-10-15 | 2000-04-28 | Fujitsu Ltd | 階層型dll回路を利用したタイミングクロック発生回路 |
JP2002158568A (ja) * | 2000-08-31 | 2002-05-31 | Micron Technol Inc | 位相同期ループ及び遅延同期ループに用いられるインターリーブド遅延ライン |
JP2006303553A (ja) * | 2005-04-15 | 2006-11-02 | Elpida Memory Inc | デューティ検出回路及びその制御方法 |
JP2007121114A (ja) * | 2005-10-28 | 2007-05-17 | Elpida Memory Inc | デューティ検知回路、これらを備えたdll回路及び半導体装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
KR100477494B1 (ko) * | 1995-01-31 | 2005-03-23 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체 메모리 장치 |
US6320785B1 (en) * | 1996-07-10 | 2001-11-20 | Hitachi, Ltd. | Nonvolatile semiconductor memory device and data writing method therefor |
US5946244A (en) * | 1997-03-05 | 1999-08-31 | Micron Technology, Inc. | Delay-locked loop with binary-coupled capacitor |
JP2000048570A (ja) * | 1998-07-28 | 2000-02-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000048565A (ja) * | 1998-07-29 | 2000-02-18 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
US6646954B2 (en) * | 2001-02-02 | 2003-11-11 | Broadcom Corporation | Synchronous controlled, self-timed local SRAM block |
JP4565883B2 (ja) * | 2004-04-27 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP4167632B2 (ja) * | 2004-07-16 | 2008-10-15 | エルピーダメモリ株式会社 | リフレッシュ周期発生回路及びそれを備えたdram |
KR100645050B1 (ko) * | 2004-10-21 | 2006-11-10 | 삼성전자주식회사 | 프로그램 특성을 향상시킬 수 있는 불 휘발성 메모리 장치및 그것의 프로그램 방법 |
JP4343859B2 (ja) * | 2005-02-17 | 2009-10-14 | 株式会社日立製作所 | 半導体装置 |
US7471569B2 (en) * | 2005-06-15 | 2008-12-30 | Infineon Technologies Ag | Memory having parity error correction |
-
2007
- 2007-07-10 JP JP2007181358A patent/JP4890369B2/ja not_active Expired - Fee Related
-
2008
- 2008-07-10 US US12/170,730 patent/US7719921B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000122750A (ja) * | 1998-10-15 | 2000-04-28 | Fujitsu Ltd | 階層型dll回路を利用したタイミングクロック発生回路 |
JP2002158568A (ja) * | 2000-08-31 | 2002-05-31 | Micron Technol Inc | 位相同期ループ及び遅延同期ループに用いられるインターリーブド遅延ライン |
JP2006303553A (ja) * | 2005-04-15 | 2006-11-02 | Elpida Memory Inc | デューティ検出回路及びその制御方法 |
JP2007121114A (ja) * | 2005-10-28 | 2007-05-17 | Elpida Memory Inc | デューティ検知回路、これらを備えたdll回路及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090016127A1 (en) | 2009-01-15 |
JP4890369B2 (ja) | 2012-03-07 |
US7719921B2 (en) | 2010-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6593786B2 (en) | Register controlled DLL reducing current consumption | |
KR100557550B1 (ko) | 클럭 동기 회로 | |
JP4868353B2 (ja) | 遅延固定ループ | |
JP4789172B2 (ja) | 半導体記憶素子におけるディレイロックループ及びそのロック方法 | |
US10218342B2 (en) | System and method for duty cycle correction | |
JP3932448B2 (ja) | クロック同期回路 | |
KR100868014B1 (ko) | 듀티 사이클 보정 회로 및 그 제어 방법 | |
US20070152680A1 (en) | Duty detection circuit, dll circuit and semiconductor device having same | |
US10461759B2 (en) | DLL circuit having variable clock divider | |
US9780769B2 (en) | Duty cycle detector | |
US7710171B2 (en) | Delayed locked loop circuit | |
US20080054964A1 (en) | Semiconductor memory device | |
JP2009284266A (ja) | Dll回路 | |
JP2007097181A (ja) | Dramの動作周波数を高める遅延固定ループ | |
JP2009065633A (ja) | 半導体装置及びその駆動方法 | |
JP4890369B2 (ja) | デューティ検知回路及びこれを用いたdll回路、半導体記憶装置、並びに、データ処理システム | |
JP2005318507A (ja) | 遅延固定ループ回路 | |
KR100525096B1 (ko) | Dll 회로 | |
KR100839499B1 (ko) | 딜레이 제어 장치 및 방법 | |
JP2015162052A (ja) | デューティ補正装置ならびにデューティ補正方法 | |
US20080094115A1 (en) | DLL circuit | |
US8379784B2 (en) | Semiconductor memory device | |
KR100896461B1 (ko) | 반도체 소자 및 그 동작방법 | |
US7633832B2 (en) | Circuit for outputting data of semiconductor memory apparatus | |
JP2010171826A (ja) | メモリモジュールのコントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |