JP2009009558A - 半導体装置及び当該半導体装置を具備するｉｃラベル、ｉｃタグ、ｉｃカード - Google Patents

半導体装置及び当該半導体装置を具備するｉｃラベル、ｉｃタグ、ｉｃカード Download PDF

Info

Publication number
JP2009009558A
JP2009009558A JP2008141002A JP2008141002A JP2009009558A JP 2009009558 A JP2009009558 A JP 2009009558A JP 2008141002 A JP2008141002 A JP 2008141002A JP 2008141002 A JP2008141002 A JP 2008141002A JP 2009009558 A JP2009009558 A JP 2009009558A
Authority
JP
Japan
Prior art keywords
circuit
film
semiconductor device
charge storage
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008141002A
Other languages
English (en)
Other versions
JP2009009558A5 (ja
JP5222628B2 (ja
Inventor
Daisuke Kawae
大輔 河江
Takayuki Ikeda
隆之 池田
Munehiro Kamitsuma
宗広 上妻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008141002A priority Critical patent/JP5222628B2/ja
Publication of JP2009009558A publication Critical patent/JP2009009558A/ja
Publication of JP2009009558A5 publication Critical patent/JP2009009558A5/ja
Application granted granted Critical
Publication of JP5222628B2 publication Critical patent/JP5222628B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/248—Supports; Mounting means by structural association with other equipment or articles with receiving set provided with an AC/DC converting device, e.g. rectennas
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

【課題】安定した電圧を供給するために、容量素子の静電容量を大きくすると、所望の電圧を得るまでに、容量素子に電荷を蓄積させる分の時間だけ、時間がかかる。また、容量素子の静電容量を小さくすると、所望の電圧を得ることができるもの、入力される電荷を効率よく、蓄積することが難しくなり、且つ安定した電圧を後段の定電圧回路に供給することが難しくなる。
【解決手段】容量素子を複数に分割し、分割した各容量素子を、スイッチを介して並列に接続する構成を有する電荷蓄積回路を設ける。そして電荷蓄積回路は、容量素子間に設けたスイッチを制御することにより、動的に定電圧回路に電圧を供給する電荷蓄積回路の静電容量を可変にする。
【選択図】図３

Description

本発明は半導体装置に関する。特に無線通信によりデータの交信が可能な半導体装置、所謂ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）用ＩＣチップ（ＩＤチップ、トランスポンダともいう）に関する。
なお、ここでいう半導体装置とは、半導体特性を利用することで機能しうる装置全般を指すものとする。
近年、ユビキタス情報社会と言われるように、いつ、どのような状態でも情報ネットワークにアクセスできる環境整備がなされている。このような環境の中、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴を明確にし、生産、管理に役立てるといった個体認識技術が実用化に向けて研究が行われている。その中でも、無線通信により、外部通信装置（以下、通信装置という。またリーダライタ、リーダ／ライタ、コントローラ、インテロゲータ、質問器ともいわれる）とデータの交信をおこなう、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）技術を利用した半導体装置（以下、半導体装置という。ＩＤチップ、ＩＣチップ、トランスポンダともいわれる）が普及し始めている。
半導体装置は、アンテナより、通信装置より送信された無線信号を受信する。無線信号は交流電圧の信号（以下、交流信号という）であるため、整流化が行われる整流回路により直流電圧の信号（以下、直流信号という）に変換される。直流信号は、定電圧回路（レギュレータ、または電源回路ともいう）に入力され、電源電圧Ｖｄｄが生成される。定電圧回路で生成された電源電圧Ｖｄｄは、半導体装置を構成する複数の回路に供給される。
半導体装置において、定電圧回路への安定した電圧の供給は半導体装置の安定した動作に影響を与えるため、重要である。一例として、非特許文献１には、定電圧回路に安定した電圧を供給するため容量素子を設ける構成について開示されている。
Ｒａｙ Ｂａｒｎｅｔｔ， Ｇａｎｅｓｈ Ｂａｌａｃｈａｎｄｒａｎ， Ｓｔｅｖｅ Ｌａｚａｒ， Ｂｒａｄ Ｋｒａｍｅｒ，Ｇｅｏｒｇｅ Ｋｏｎｎａｉｌ， Ｓｕｒｉｂｈｏｔｌａ Ｒａｊａｓｅｋｈａｒ， Ｖｌａｄｉｍｉｒ Ｄｒｏｂｎｙ ， "Ａ Ｐａｓｓｉｖｅ ＵＨＦ ＲＦＩＤ Ｔｒａｎｓｐｏｎｄｅｒ ｆｏｒ ＥＰＣ Ｇｅｎ ２ ｗｉｔｈ −１４ｄＢｍ Ｓｅｎｓｉｔｉｖｉｔｙ ｉｎ ０．１３μｍ ＣＭＯＳ" ＩＳＳＣＣ， ３２ ８ ， ＰＰ５８２−５８３， ｐｐ６２３， ２００７
非特許文献１にも図示されている定電圧回路に安定した電圧を供給するための容量素子は、静電容量を大きくすることにより、後段の定電圧回路に供給する電圧を安定化することができる。しかしながら、容量素子の静電容量を大きくすると、所望の電圧を得るまでに、容量素子に電荷を蓄積させる分の時間だけ、時間がかかるという問題がある。また、容量素子の静電容量を小さくすると、所望の電圧を得ることができるものの、入力される電荷を蓄積することが難しくなり、且つ安定した電圧を後段の定電圧回路に供給することが難しくなるといった問題がある。
上記の実情を鑑み、所望の電圧を短期間に生成し、且つ安定した電圧を定電圧回路に供給することのできる半導体装置を提供することを課題とする。
本発明の半導体装置は、前述した課題を解決するために、容量素子を複数に分割し、分割した各容量素子を、スイッチを介して並列に接続する構成を有する電荷蓄積回路を設けることを特徴とする。そして本発明の半導体装置における電荷蓄積回路は、容量素子間に設けたスイッチを制御することにより、動的に定電圧回路に電圧を供給する電荷蓄積回路の静電容量を可変にすることができる。
本発明の一は、アンテナと、アンテナに電気的に接続された整流回路と、整流回路に電気的に接続された電荷蓄積回路と、電荷蓄積回路に電気的に接続された定電圧回路と、を有し、電荷蓄積回路は、複数のスイッチと、複数の容量素子を有し、複数の容量素子は、スイッチを介して、電気的に並列に接続されている半導体装置である。
また本発明の一は、アンテナと、アンテナに電気的に接続された整流回路と、整流回路に電気的に接続された電荷蓄積回路と、電荷蓄積回路に電気的に接続された定電圧回路と、を有し、電荷蓄積回路は、複数のスイッチと、複数の容量素子を有し、複数の容量素子の一方の電極は、それぞれ、スイッチを介して、電気的に接続されている半導体装置である。
また本発明の一は、アンテナと、アンテナに電気的に接続された整流回路と、整流回路に電気的に接続された電荷蓄積回路と、電荷蓄積回路に電気的に接続された定電圧回路と、を有し、電荷蓄積回路は、複数のスイッチと、複数の容量素子と、電荷蓄積制御回路と、を有し、複数の容量素子は、スイッチを介して、電気的に並列に接続されており、電荷蓄積制御回路は、定電圧回路に供給する電圧に応じてスイッチのオン又はオフを制御する半導体装置である。
また本発明の一は、アンテナと、アンテナに電気的に接続された整流回路と、整流回路に電気的に接続された電荷蓄積回路と、電荷蓄積回路に電気的に接続された定電圧回路と、を有し、電荷蓄積回路は、複数のスイッチと、複数の容量素子を有し、複数の容量素子の一方の電極は、それぞれ、スイッチを介して、電気的に接続されており、電荷蓄積制御回路は、定電圧回路に供給する電圧に応じてスイッチのオン又はオフを制御する半導体装置である。
本発明の半導体装置は、分割して設けた容量素子間のスイッチを制御する電荷蓄積回路を有する。そのため本発明の半導体装置は、エネルギーを蓄積していない初期状態において、電荷蓄積回路の静電容量が小さくなるようにスイッチを制御することができるため、短期間に所望の電圧を生成することができる。そして本発明の半導体装置は、所望の電源電圧が得られた後、電荷蓄積回路の静電容量を大きくなるようにスイッチを制御することができるため、入力される電荷を蓄積することができ、且つ安定した電圧を定電圧回路に供給することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本発明の半導体装置の構成について、図１に示すブロック図を用いて説明する。なお本実施の形態においては、無線通信によりデータの交信が可能な半導体装置、所謂ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）用ＩＣチップ（ＩＤチップ、ＩＣチップ、トランスポンダともいう）として利用する場合について説明する。
図１の半導体装置１００は、アンテナ１０１、整流回路１０２、電荷蓄積回路１０３、定電圧回路１０４、及び論理回路１０５によって構成される。
なお、ここでは図示しないが、図１においてアンテナ１０１は、外部通信装置（以下、通信装置という。またリーダライタ、リーダ／ライタ、コントローラ、インテロゲータ、質問器ともいわれる）からの信号の受信、及び通信装置への信号の送信を行う。
なお、図１において、アンテナ１０１の形状は、特に限定されない。つまり、半導体装置１００におけるアンテナ１０１に適用する信号の伝送方式は、電磁結合方式、電磁誘導方式又はマイクロ波方式等を用いることができる。伝送方式は、実施者が適宜使用用途を考慮して選択すればよく、伝送方式に伴って最適な長さや形状のアンテナを設ければよい。
例えば、伝送方式として、電磁結合方式又は電磁誘導方式（例えば、１３．５６ＭＨｚ帯）を適用する場合には、電界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテナ）に形成する。
また、伝送方式としてマイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電波の波長を考慮してアンテナとして機能する導電膜の長さや形状を適宜設定すればよく、アンテナとして機能する導電膜を、線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
なお、半導体装置と通信装置との通信方式は、単方向通信または双方向通信であって、空間分割多重化方式、偏波面分割多重化方式、周波数分割多重化方式、時分割多重化方式、符号分割多重化方式、直交周波数分割多重化方式のいずれも用いることができる。
なお、半導体装置と通信装置との搬送波の周波数は、サブミリ波である３００ＧＨｚ以上３ＴＨｚ未満、ミリ波である３０ＧＨｚ以上３００ＧＨｚ未満、マイクロ波である３ＧＨｚ以上３０ＧＨｚ未満、極超短波である３００ＭＨｚ以上３ＧＨｚ未満、超短波である３０ＭＨｚ以上３００ＭＨｚ未満、短波である３ＭＨｚ以上３０ＭＨｚ未満、中波である３００ｋＨｚ以上３ＭＨｚ未満、長波である３０ｋＨｚ以上３００ｋＨｚ未満、及び超長波である３ｋＨｚ以上３０ｋＨｚ未満のいずれの周波数も用いることができる。また、半導体装置と通信装置との搬送波の変調方式は、アナログ変調であってもデジタル変調であってもよく、振幅変調、位相変調、周波数変調、及びスペクトラム拡散のいずれであってもよい。望ましくは、振幅変調、または、周波数変調にするとよい。
次に、図１に示した整流回路１０２の構成例について図２（Ａ）、図２（Ｂ）に示す。整流回路１０２は、アンテナ１０１が受信する電波により生成される交流信号を直流信号に変換する回路であればよい。例えば、図２（Ａ）に示すように整流回路２００ａは、ダイオード２０１、容量素子２０２によって整流回路１０２を構成すればよい。
なお、図１に示した整流回路１０２は、半波２倍圧整流回路と呼ばれる回路構成を採用してもよい。例えば、図２（Ｂ）に示すように整流回路２００ｂは、容量素子２０３、ダイオード２０４、ダイオード２０５、容量素子２０６によって、半波２倍圧整流回路を構成すればよい。これに限らず半波４倍圧整流回路や半波６倍圧整流回路や全波整流回路などを用いてもよい。
なお、図２（Ａ）及び図２（Ｂ）に示す容量素子は２つの端子を用いて電気的な接続が行われている。その場合、容量素子の一方の電極を第１の電極と呼び、他方の電極を第２の電極と呼ぶ。また、図２（Ａ）及び図２（Ｂ）に示すダイオードは２つの端子を用いて電気的な接続が行われている。その場合、ダイオードの陽極を第１の電極と呼び、ダイオードの陰極を第２の電極と呼ぶ。
次に図１に示した定電圧回路１０４の構成例について図１９に示す。図１９に示す定電圧回路１０４は第１の抵抗素子９０１、第２の抵抗素子９０２、コンパレータ９０３、トランジスタ９０４を有する構成である。コンパレータ９０３は、基準電圧が非反転入力端子に入力され、論理回路１０５に接続される側のノードの電圧を第１の抵抗素子９０１と第２の抵抗素子９０２とで抵抗分割した電圧が反転入力端子に入力され、これらの電圧値を比較する機能を有する。コンパレータ９０３の出力端子は、トランジスタ９０４のゲート端子に接続される。そしてコンパレータ９０３は、トランジスタ９０４を介して一定の電圧を出力する機能を奏するものである。
次に、本発明の特徴点である図１に示す半導体装置が具備する電荷蓄積回路１０３の構成について詳述する。電荷蓄積回路１０３は複数の容量素子、及び複数のスイッチを有し、並列に設けられた容量素子が、それぞれスイッチを介して電気的に接続されている。電荷蓄積回路１０３は、整流回路１０２より出力される直流信号の電荷をスイッチのオン又はオフを切り替えることにより複数の容量素子に順次蓄積していくことで所望の電圧に短期間に昇圧し、定電圧回路１０４に安定した電圧を出力する電圧をする回路である。
図３に電荷蓄積回路１０３の具体的な回路構成について示し、説明する。図３に示す電荷蓄積回路３００は、第１の容量素子３０１ａ、第２の容量素子３０１ｂ、第３の容量素子３０１ｃ、第４の容量素子３０１ｄ、スイッチ３０２ａ、スイッチ３０２ｂ、スイッチ３０２ｃ、及び電荷蓄積制御回路３０３を有する。図３において、整流回路１０２は、第１の容量素子３０１ａの第１の電極及びスイッチ３０２ａの一方の端子に電気的に接続される。また、第１の容量素子３０１ａの第１の電極、第２の容量素子３０１ｂの第１の電極、第３の容量素子３０１ｃの第１の電極、及び第４の容量素子３０１ｄの第１の電極は、スイッチ３０２ａ、スイッチ３０２ｂ、及びスイッチ３０２ｃを介して、並列に接続されている。また第１の容量素子３０１ａの第２の電極、第２の容量素子３０１ｂの第２の電極、第３の容量素子３０１ｃの第２の電極、及び第４の容量素子３０１ｄの第２の電極は、それぞれグラウンド線に接続されている。また、スイッチ３０２ａ、スイッチ３０２ｂ、及びスイッチ３０２ｃは、電荷蓄積制御回路３０３によって、オンまたはオフが制御される。
なお、図３において、電荷蓄積回路３００を構成する容量素子の数が４つ、スイッチの数が３つである場合の例について示した。本発明は、容量素子の数及びスイッチの数が限定されないものであることを付記する。本実施の形態で説明する構成においては、並列に接続された容量素子の一方の電極間に、スイッチを設ける構成であればよい。なお図３において、スイッチ間のノードに接続される容量素子は１つである例について示したが、複数設ける構成でもよい。
次に電荷蓄積回路１０３の具体的な動作について図４（Ａ）乃至（Ｃ）及び図５（Ａ）乃至（Ｃ）を用いて説明する。なお、図４（Ａ）乃至（Ｃ）及び図５（Ａ）乃至（Ｃ）に示す電荷蓄積回路４００は、第１の容量素子４０１ａ、第２の容量素子４０１ｂ、第３の容量素子４０１ｃ、スイッチ４０２ａ、及びスイッチ４０２ｂを有する。なお、図４（Ａ）乃至（Ｃ）及び図５（Ａ）乃至（Ｃ）では、各スイッチのオン又はオフの動作について説明するものであるため、電荷蓄積制御回路については図示しない。また、図４（Ａ）乃至（Ｃ）及び図５（Ａ）乃至（Ｃ）において、整流回路１０２から入力される直流信号の電荷をＱ、定電圧回路１０４に出力される電圧がＶ０，Ｖ１，Ｖ２と段階的に変化する例について説明する。なお、前述の定電圧回路１０４に出力される電圧はＶ０＜Ｖ１＜Ｖ２の関係を有するものとする。そして直流信号は、第１の容量素子４０１ａの第１の電極及びスイッチ４０２ａの一方の端子に入力される。また、第１の容量素子４０１ａの第１の電極、第２の容量素子４０１ｂの第１の電極、及び第３の容量素子４０１ｃの第１の電極は、スイッチ４０２ａ及びスイッチ４０２ｂを介して、並列に接続されている。また第１の容量素子４０１ａの第２の電極、第２の容量素子４０１ｂの第２の電極、及び第３の容量素子４０１ｃの第２の電極は、それぞれグラウンド線に接続されている。また、スイッチ４０２ａ、及びスイッチ４０２ｂは、電荷蓄積制御回路（図示せず）によって、オンまたはオフが制御される。なお、図４（Ａ）に符号を付し、図４（Ｂ）乃至（Ｃ）及び図５（Ａ）乃至（Ｃ）については、省略している。また図４（Ａ）乃至（Ｃ）及び図５（Ａ）乃至（Ｃ）で説明する第１の容量素子４０１ａの静電容量をＣ１、第２の容量素子４０１ｂの静電容量をＣ２、第３の容量素子４０１ｃの静電容量をＣ３とする。なお、静電容量Ｃ１、静電容量Ｃ２、及び静電容量Ｃ３は、同じ静電容量でも良いし、異なっていてもよい。
なお本明細書で説明する定電圧回路１０４に出力される電圧とは、グラウンド電位を基準電位とした場合の、電位差に相当する。そのため、電圧Ｖ０乃至Ｖ２のことを電位Ｖ０乃至Ｖ２と呼ぶこともある。
図４（Ａ）の状態について説明する。電荷蓄積回路４００には、整流回路１０２から出力される直流信号の電荷Ｑが蓄積される。電荷蓄積回路４００は、初期状態ではスイッチはオフ、すなわちスイッチ４０２ａ及びスイッチ４０２ｂはオフになっており、電荷Ｑは静電容量Ｃ１である第１の容量素子４０１ａに蓄積されていく。このとき、静電容量Ｃ１である第１の容量素子４０１ａに電荷Ｑが蓄積されることにより、静電容量Ｃ、電荷Ｑ、及び電圧Ｖの関係式：Ｑ＝ＣＶより、Ｑ／Ｃ１＝Ｖ０（Ｖ０は定電圧回路１０４に出力する所望の電圧）を得ることができる。なお、第１の容量素子４０１ａの静電容量Ｃ１は、蓄積される電荷Ｑによって短期間に電圧Ｖ１が得られるよう予め小さく設計することが望ましい。
なお、本明細書でいう電荷Ｑとは、整流回路１０２で得られる直流信号の電圧によって、電荷蓄積回路４００に供給される電荷のことをいう。そして、電荷蓄積回路４００では、電荷を蓄積するための静電容量の値が小さいほど、短期間に所望の電圧を得ることができる。なお、説明のため本実施の形態において、電荷蓄積回路４００に供給される電荷Ｑは、図４（Ｂ）乃至（Ｃ）の状態となる期間ごとに供給される電荷の総数であるものとする。
次に図４（Ｂ）の状態について説明する。電荷蓄積回路４００には、整流回路１０２から出力される直流信号の電荷Ｑが図４（Ａ）の状態に引き続き供給されている。このとき、定電圧回路１０４に出力するための所望の電圧Ｖ０が既に得られているものの、電荷を蓄積するための第１の容量素子４０１ａでは、整流回路１０２から出力される直流信号の電圧に依存して、蓄積できる電荷が飽和してしまう。この状態のとき、スイッチ４０２ａをオンにすることにより、電荷を蓄積することのできる容量素子を第１の容量素子４０１ａ及び第２の容量素子４０１ｂと増やすことで、アンテナ１０１で受信した電力を、電荷として容量素子に蓄積することができる。図４（Ｂ）の状態のとき、電荷を蓄積するための静電容量は第１の容量素子４０１ａ及び第２の容量素子４０１ｂが有する静電容量を併せた静電容量（Ｃ１＋Ｃ２）となる。電荷Ｑは図４（Ａ）の状態で蓄積された分の電荷Ｑと、順次電荷蓄積回路４００に入力される電荷Ｑと併せて２Ｑとなる。そして、静電容量、電荷、及び電圧の関係式により、２Ｑ／（Ｃ１＋Ｃ２）＝Ｖ１を得ることができる。なお静電容量Ｃ２は、静電容量Ｃ１に比べて小さいものであることが望ましい、静電容量Ｃ２を静電容量Ｃ１に比べて小さく設けることにより、スイッチ４０２ａがオンになる際の電圧Ｖ０から電圧Ｖ１に変化する際の電圧の変動幅を小さくすることができ、安定した電圧を定電圧回路１０４に供給することができる。
次に図４（Ｃ）の状態について説明する。電荷蓄積回路４００には、整流回路１０２から出力される直流信号の電荷Ｑが、図４（Ａ）、図４（Ｂ）の状態に引き続き供給されている。このとき、定電圧回路１０４に出力するためのＶ０が既に得られているものの、電荷を蓄積するための第１の容量素子４０１ａ及び第２の容量素子４０１ｂでは、整流回路１０２から出力される直流信号の電圧に依存して、蓄積できる電荷が飽和してしまう。この状態のとき、スイッチ４０２ａと併せてスイッチ４０２ｂをオンにすることにより、電荷を蓄積することのできる容量素子を第１の容量素子４０１ａ、第２の容量素子４０１ｂ、第３の容量素子４０１ｃと増やすことにより、アンテナ１０１で受信した電力を、電荷として容量素子に蓄積することができる。図４（Ｃ）の状態のとき、電荷を蓄積するための静電容量は第１の容量素子４０１ａ、第２の容量素子４０１ｂ、及び第３の容量素子４０１ｃが有する静電容量を併せた静電容量（Ｃ１＋Ｃ２＋Ｃ３）となる。電荷Ｑは図４（Ｂ）の状態で蓄積された分の電荷２Ｑと、順次電荷蓄積回路４００に入力される電荷Ｑと併せて３Ｑとなる。そして、静電容量、電荷、及び電圧の関係式により、３Ｑ／（Ｃ１＋Ｃ２＋Ｃ３）＝Ｖ２を得ることができる。なお静電容量Ｃ３は、静電容量（Ｃ１＋Ｃ２）に比べて小さいものであることが望ましい、静電容量Ｃ３を静電容量（Ｃ１＋Ｃ２）に比べて小さく設けることにより、スイッチ４０２ｂがオンになる際の電圧Ｖ１から電圧Ｖ２に変化する際の電圧の変動幅を小さくすることができ、安定した電圧を定電圧回路１０４に供給することができる。
以上図４（Ａ）乃至図４（Ｃ）では、電荷蓄積回路４００の電荷の蓄積方法について示した。図４（Ａ）乃至図４（Ｃ）に示す構成は一例であり、容量素子及びスイッチの数を増やして電荷を蓄積することが出来る静電容量を増やす構成としてもよい。また、スイッチのオンまたはオフについては、図４（Ａ）乃至図４（Ｃ）で示した順に限定されるものではなく、例えばスイッチ４０２ａとスイッチ４０２ｂを同時にオンして電荷を蓄積するための静電容量を可変する構成としてもよい。
次に、電荷蓄積回路４００に蓄積された電荷の放出に関する動作について図５（Ａ）乃至図５（Ｃ）を用いて説明する。
図５（Ａ）の状態について説明する。電荷蓄積回路４００は、整流回路１０２から出力される直流信号の電圧による電荷の供給が行われない期間、定電圧回路１０４への安定した電圧の出力を行うため、複数の容量素子に保持された電荷を放出して、安定した電圧を定電圧回路１０４に出力する。複数の容量素子に蓄積された電荷の放出は、図５（Ａ）に示すように、スイッチ４０２ａ及びスイッチ４０２ｂが共にオンの状態から、図５（Ｂ）に示すように、スイッチ４０２ａをオン及びスイッチ４０２ｂをオフの状態を経て、図５（Ｃ）に示すように、スイッチ４０２ａ及びスイッチ４０２ｂが共にオフの状態とする。そして、図５（Ａ）乃至図５（Ｃ）に説明したように電荷蓄積回路４００は、複数の容量素子である第１の容量素子、第２の容量素子、及び第３の容量素子からの電荷の放出を行うことができる。
ここで、図３で示したスイッチ３０２ａ乃至スイッチ３０２ｃ、及び図４（Ｂ）乃至（Ｃ）及び図５（Ａ）乃至（Ｃ）で説明したスイッチ４０２ａ及びスイッチ４０２ｂの具体的な構成について図６を用いて説明する。電荷の蓄積時及び放出時の電荷蓄積回路の動作を加えて説明するため、図６では、図４（Ｂ）乃至（Ｃ）及び図５（Ａ）乃至（Ｃ）で説明したスイッチ４０２ａの構成を具体的に説明するものとする。
図６に示すスイッチ４０２ａは第１の抵抗素子６０１、第２の抵抗素子６０２、コンパレータ６０３、トランジスタ６０４、ダイオード６０５を有する構成である。コンパレータ６０３は、図３で説明した電荷蓄積制御回路３０３からの参照電圧（図６中のＶｒｅｆ）が反転入力端子に入力され、第１の容量素子４０１ａの第１の電極の電圧を第１の抵抗素子６０１と第２の抵抗素子６０２とで抵抗分割した電圧が非反転入力端子に入力され、これらの電圧値を比較する機能を有する。コンパレータ６０３の出力端子は、トランジスタ６０４のゲート端子に接続される。そしてコンパレータ６０３は、第１の容量素子４０１ａの第１の電極の電圧がＶ０より大きい場合にトランジスタ６０４をオンにし、第１の容量素子４０１ａの第１の電極と第２の容量素子４０１ｂの第１の電極を電気的に接続させるスイッチとしての機能を奏するものである。そのため図３で説明した電荷蓄積制御回路３０３により、参照電圧を制御することで、複数の容量素子に順次電荷を蓄積するためのスイッチのオン又はオフの制御を行うことができる。ダイオード６０５は第１の電極が第２の容量素子４０１ｂの第１の電極に接続され、ダイオード６０５の第２の電極が第１の容量素子４０１ａの第１の電極に接続されるように設けられる。
なお、電荷蓄積時において、第１の容量素子４０１ａと第２の容量素子４０１ｂへの電荷の蓄積は、第１の容量素子４０１ａの方が一定の電圧に達するまでは第２の容量素子４０１ｂの第１の電極に電荷の蓄積を行われないようにすることで所望の電圧を短期間に得ることができる。また電荷放出時において、第１の容量素子４０１ａと第２の容量素子４０１ｂからの電荷の放出は、第１の容量素子４０１ａの電圧が降下した場合に、第２の容量素子４０１ｂに蓄積されている電荷を第１の容量素子４０１ａ側に供給して第１の容量素子４０１ａの第１の電極に電荷を補給するように行われるようにすることで、電荷の放出を効率よく行い、且つ所望の電圧を効率よく得ることができる。本実施の形態で説明する図６の構成において、ダイオード６０５は、電荷蓄積時には、第１の容量素子４０１ａから第２の容量素子４０１ｂへ電荷の漏電を防ぐものであり、電荷放出時には、第１の容量素子４０１ａが電荷の放出により電圧降下した際に、第２の容量素子４０１ｂ側より電荷の補給を行うようにするものである。
なお、本実施の形態においては、スイッチ４０２ａの構成について詳細に説明したが、他のスイッチのおいても参照電圧を異ならせることで同様の機能を奏するものであり、ここでは説明を省略する。
次に、電荷蓄積回路における本発明の特徴である、分割して設けた容量素子間をスイッチで切り替えて静電容量を可変にし、電荷の蓄積を行う利点について図７を用いて説明する。図７では、具体的な説明をするため、上記図４（Ａ）乃至（Ｃ）及び図５（Ａ）乃至（Ｃ）で説明した電荷蓄積回路が具備する第１の容量素子乃至第３の容量素子の静電容量Ｃ１乃至Ｃ３を用いた電荷蓄積時の電圧の変化について述べる。
図７に示す図は、電荷蓄積回路を構成する容量素子の静電容量（図中では単に容量と呼ぶ）が（Ｃ１＋Ｃ２＋Ｃ３）である場合、電荷蓄積回路を構成する容量素子の静電容量が（Ｃ１）、及び電荷蓄積回路を構成する容量素子の静電容量が（Ｃ１）から（Ｃ１＋Ｃ２）、（Ｃ１＋Ｃ２）から（Ｃ１＋Ｃ２＋Ｃ３）と可変させた場合の電荷の蓄積量と定電圧回路に出力される電圧の相関について示したものである。なお、容量素子の静電容量の大きさは、（Ｃ１）＜（Ｃ１＋Ｃ２）＜（Ｃ１＋Ｃ２＋Ｃ３）となる。
まず図７に示すグラフにおいて、静電容量が（Ｃ１）である場合、及び静電容量が（Ｃ１＋Ｃ２＋Ｃ３）である場合の電荷の蓄積量と定電圧回路に出力される電圧の相関について説明する。なお、電荷蓄積回路に蓄積される電荷の量は、前段の整流回路から出力される直流信号の電圧に依存するものであるため、図７の説明では、整流回路から出力される直流信号の電圧が一定である場合について説明を行う。
図７に示すグラフにおいて、静電容量が（Ｃ１）である場合、電荷の蓄積に対する電圧の変化量は、静電容量Ｃ、電荷Ｑ、及び電圧Ｖの関係式：Ｖ＝Ｑ／Ｃ により電荷の蓄積に対する電圧の変化量は大きいものの、蓄積することのできる電荷量は少ない。一方、静電容量が（Ｃ１＋Ｃ２＋Ｃ３）である場合、静電容量Ｃ、電荷Ｑ、及び電圧Ｖの関係式：Ｖ＝Ｑ／Ｃ により、電荷の蓄積に対する電圧の変化量は小さいものの、蓄積することのできる電荷量は多い。
次に、静電容量が（Ｃ１）から（Ｃ１＋Ｃ２）、（Ｃ１＋Ｃ２）から（Ｃ１＋Ｃ２＋Ｃ３）と可変させた場合の電荷の蓄積量と定電圧回路に出力される電圧の相関について説明する。静電容量が電荷の蓄積開始時に（Ｃ１）である場合、静電容量Ｃ、電荷Ｑ、及び電圧Ｖの関係式：Ｖ＝Ｑ／Ｃ により、電荷の蓄積に対する電圧の変化量は大きいものの、蓄積することのできる電荷量は少ない。しかし本実施の形態の構成では、電荷の蓄積により、所望の電圧まで短期間に達した後に静電容量が（Ｃ１）から（Ｃ１＋Ｃ２）、（Ｃ１＋Ｃ２）から（Ｃ１＋Ｃ２＋Ｃ３）と可変することができる。そのため、電荷の蓄積により、所望の電圧に達した後は、蓄積することのできる電荷を増やすことができる。そのため、本実施の形態で説明した電荷蓄積回路を具備する半導体装置では、エネルギーを蓄積していない初期状態において、電荷蓄積回路の静電容量が小さくなるようにスイッチを制御することで、短期間に所望の電圧を生成することができる。そして、所望の電源電圧が得られた後、電荷蓄積回路の静電容量を大きくなるようにスイッチを制御することで、入力される電荷を効率よく蓄積することができ、且つ安定した電圧を定電圧回路に供給することができる。
なお、本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した電荷蓄積回路を具備する半導体装置（ＲＦＩＤタグ、ＩＤチップ、ＩＣタグ、ＩＤタグ、ＲＦタグ、無線タグ、電子タグ、トランスポンダともいわれる）の構成について説明する。
図８における半導体装置８００は、一例として、アンテナ８０１、整流回路８０２、電荷蓄積回路８０３、定電圧回路８０４、復調回路８０５、変調回路８０６、論理回路８０７によって構成されている。また、論理回路８０７はコントローラ８０８、ＣＰＵ８０９（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＲＯＭ８１０（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ８１１（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）によって構成されている。論理回路８０７は、ＣＰＵ８０９などの論理回路、ワーク領域としてのＲＡＭ８１１として揮発性メモリ（代表的にはＳＲＡＭ）、ＣＰＵ８０９のプログラムを格納する書き込み可能なＲＯＭ８１０として不揮発性メモリ（代表的にはＥＥＰＲＯＭ）によって構成され、コントローラ８０８により各ブロック間のデータの読み出しまたは書き込みを制御するものであればよい。
なお、半導体装置８００における電荷蓄積回路８０３は、上記実施の形態で説明した構成を取り得る。すなわち、エネルギーを蓄積していない初期状態において、電荷蓄積回路の静電容量が小さくなるようにスイッチを制御することで、短期間に所望の電圧を生成することができる。そして、所望の電源電圧が得られた後、電荷蓄積回路の静電容量を大きくなるようにスイッチを制御することで、入力される電荷を効率よく蓄積することができ、且つ安定した電圧を定電圧回路に供給することができるものである。
図８において、アンテナ８０１で外部の通信装置より受信した信号が整流回路８０２に入力される。整流回路８０２からの出力信号は復調回路８０５、及び電荷蓄積回路８０３に入力される。復調回路８０５からの信号は論理回路８０７に入力され、半導体装置の固有情報に関する情報が変調回路８０６に出力される。そして変調回路８０６からの出力信号はアンテナ８０１に出力され、半導体装置外部の通信装置に信号が出力される。また電荷蓄積回路８０３からは定電圧回路８０４で一定の電圧を出力するための電圧が定電圧回路８０４に供給される。そして定電圧回路８０４からは、半導体装置の各回路を動作するための電源電圧が供給される。
なお、通信装置と半導体装置の間の信号の伝送方式は、搬送波の波長によって電磁結合方式、電磁誘導方式、マイクロ波方式など様々な種類に分類することができる。なお、半導体装置と通信装置との無線信号の送受信を長距離間で行う場合には、マイクロ波方式を選択することが望ましい。
なお、本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態３）
本実施の形態では、上記実施の形態で述べた半導体装置を構成するトランジスタの作製例について説明する。本実施の形態では特に、絶縁基板上に形成された半導体膜により作成したトランジスタを具備する半導体装置とする形態について説明する。
基板１９０１の一表面に剥離層１９０２を形成し、続けて下地となる絶縁膜１９０３および非晶質半導体膜１９０４（例えば非晶質珪素を含む膜）を形成する（図９（Ａ））。剥離層１９０２、絶縁膜１９０３および非晶質半導体膜１９０４は、連続して形成することができる。連続して形成することにより、大気に曝されないため不純物の混入を防ぐことができる。
基板１９０１は、ガラス基板、石英基板、金属基板やステンレス基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。従って、シリコン基板と比較して集積回路部やアンテナを大きく形成した場合であっても、低コスト化を実現することができる。
なお、本工程では、剥離層１９０２を基板１９０１の全面に設けているが、必要に応じて、基板１９０１の全面に剥離層を設けた後に、フォトリソグラフィ法及びエッチングにより剥離層１９０２を選択的に設けてもよい。また、基板１９０１に接するように剥離層１９０２を形成しているが、必要に応じて、基板１９０１に接するように酸化珪素（ＳｉＯｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）膜、窒化珪素（ＳｉＮｘ）膜、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）膜等の絶縁膜を形成し、当該絶縁膜に接するように剥離層１９０２を形成してもよい。
剥離層１９０２は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタリング法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気下またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気下またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。また、金属膜を形成した後に、オゾン水等の酸化力の強い溶液で表面を処理することにより、金属膜表面に当該金属膜の酸化物又は酸化窒化物を設けることができる。
絶縁膜１９０３は、スパッタリング法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜は、基板１９０１からの不純物の侵入を防止するブロッキング膜として機能する。
半導体膜１９０４は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。半導体膜１９０４としては、例えば、非晶質珪素膜を形成すればよい。
次に、非晶質の半導体膜１９０４にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質の半導体膜１９０４の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、半導体膜１９０４ａ〜１９０４ｄを形成し、当該半導体膜１９０４ａ〜１９０４ｄを覆うようにゲート絶縁膜１９０５を形成する（図９（Ｂ））。
半導体膜１９０４ａ〜１９０４ｄの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜（例えば、非晶質珪素膜）を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー発振器からレーザー光を照射し、フォトリソグラフィ法及びエッチングを用いることよって半導体膜１９０４ａ〜１９０４ｄを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
レーザー発振器としては、連続発振型のレーザー（ＣＷレーザー）やパルス発振型のレーザー（パルスレーザー）を用いることができる。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
次に、半導体膜１９０４ａ〜半導体膜１９０４ｄを覆うゲート絶縁膜１９０５を形成する。ゲート絶縁膜１９０５は、ＣＶＤ法やスパッタリング法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜を、単層又は積層して形成する。
また、ゲート絶縁膜１９０５は、半導体膜１９０４ａ〜半導体膜１９０４ｄに対し高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
ゲート絶縁膜１９０５は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それに加えてプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
また、半導体膜に対し、連続発振レーザー光若しくは１０ＭＨｚ以上の周波数で発振するレーザー光を照射しながら一方向に走査して結晶化させて得られた半導体膜１９０４ａ〜１９０４ｄは、そのレーザー光の走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。
次に、ゲート絶縁膜１９０５上に、第１の導電膜と第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、プラズマＣＶＤ法やスパッタ法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート配線を形成するためのエッチング処理を行って、半導体膜１９０４ａ〜１９０４ｄの上方にゲート電極１９０７を形成する。
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、半導体膜１９０４ａ〜１９０４ｄに、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物元素を低濃度に添加する。ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
次に、ゲート絶縁膜１９０５とゲート電極１９０７を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタ法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極１９０７の側面に接する絶縁膜１９０８（サイドウォールともよばれる）を形成する。絶縁膜１９０８は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１９０７および絶縁膜１９０８をマスクとして用いて、半導体膜１９０４ａ〜１９０４ｄにｎ型を付与する不純物元素を添加して、チャネル形成領域１９０６ａと、第１の不純物領域１９０６ｂと、第２の不純物領域１９０６ｃを形成する（図９（Ｃ））。第１の不純物領域１９０６ｂは薄膜トランジスタのソース領域又はドレイン領域として機能し、第２の不純物領域１９０６ｃはＬＤＤ領域として機能する。第２の不純物領域１９０６ｃが含む不純物元素の濃度は、第１の不純物領域１９０６ｂが含む不純物元素の濃度よりも低い。
続いて、ゲート電極１９０７、絶縁膜１９０８等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジスタのソース電極又はドレイン電極として機能する導電膜１９３１を形成する。その結果、薄膜トランジスタ１９３０ａ〜１９３０ｄが得られる（図９（Ｄ））。
絶縁膜は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、絶縁膜を２層で設けた例を示しており、１層目の絶縁膜１９０９として窒化酸化珪素膜で形成し、２層目の絶縁膜１９１０として酸化窒化珪素膜で形成することができる。
なお、絶縁膜１９０９、１９１０を形成する前、または絶縁膜１９０９、１９１０のうちの一方又は両方を形成した後に、半導体膜１９０４ａ〜１９０４ｄの結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。
導電膜１９３１は、フォトリソグラフィ法によりレジストパターンを形成し、これをマスクとして用いて絶縁膜１９０９、１９１０等をエッチングして、第１の不純物領域１９０６ｂを露出させるコンタクトホールを形成した後、コンタクトホールを充填するように導電膜を形成し、当該導電膜を選択的にエッチングして形成する。なお、導電膜を形成する前に、コンタクトホールにおいて露出した半導体膜１９０４ａ〜１９０４ｄの表面にシリサイドを形成してもよい。
また、導電膜１９３１は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜１９３１は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１９３１を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
次に、導電膜１９３１を覆うように、絶縁膜１９１１を形成する（図１０（Ａ））。絶縁膜１９１１は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法またはスクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜１９１１は、好適には、０．７５μｍ〜３μｍの厚さで形成する。
次に、絶縁膜１９１１の表面にアンテナとして機能する導電膜１９１２を選択的に形成する（図１０（Ｂ））。
導電膜１９１２は、フォトリソグラフィ法及びエッチングにより絶縁膜１９１１を選択的にエッチングして、導電膜１９３１を露出させるコンタクトホールを形成した後、コンタクトホールを充填するように導電膜を形成し、当該導電膜を選択的にエッチングして形成する。
また導電膜１９１２は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、メッキ処理等を用いて、導電性材料により形成すればよい。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜１９１２を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。スクリーン印刷法を用いて形成することにより、工程の簡略化が可能となり低コスト化を図ることができる。
次に、アンテナとして機能する導電膜１９１２を覆うように絶縁膜１９１３を形成する（図１１（Ａ））。
絶縁膜１９１３は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、シリコンの酸化物やシリコンの窒化物等の無機材料（例えば、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜等）、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。
次に、薄膜トランジスタ１９３０ａ〜１９３０ｄやアンテナとして機能する導電膜１９１２を含む素子形成層を基板１９０１から剥離する。
まず、レーザー光を照射することにより開口部１９１８を形成する（図１１（Ｂ））。続いて、素子形成層の一方の面（ここでは、絶縁膜１９１７の表面）を第１のシート材料１９２０に貼り合わせた後、物理的な力を用いて基板１９０１から素子形成層を剥離する（図１２（Ａ））。第１のシート材料１９２０としては、ホットメルトフィルム等を用いることができる。また、後に第１のシート材料１９２０を剥離する場合には、熱を加えることにより粘着力が弱まる熱剥離テープを用いることができる。
なお、剥離する際に水やオゾン水等の水溶液で剥離する面を濡らしながら行うことによって、薄膜トランジスタ１９３０ａ〜１９３０ｄ等の素子が静電気等によって破壊されることを防止できる。また、素子形成層が剥離された基板１９０１を再利用することによって、低コスト化を実現することができる。
次に、素子形成層の他方の面（基板１９０１から剥離により露出した面）に、第２のシート材料１９２１を設ける（図１２（Ｂ））。第２のシート材料１９２１は、ホットメルトフィルム等を用い、加熱処理と加圧処理の一方又は両方を行うことにより素子形成層の他方の面に貼り合わせることができる。また、第１のシート材料１９２０として熱剥離テープを用いた場合には、第２のシート材料１９２１を貼り合わせる際に加えた熱を利用して剥離することができる。
次に、第２のシート材料１９２１上に設けられた素子形成層をダイシング、スクライビング又はレーザーカット法等により選択的に分断することによって、複数の半導体装置を得ることができる。第２のシート材料１９２１として、プラスチック等の可撓性を有する基板を用いることによって可撓性を有する半導体装置を作製することができる。
なお、本実施の形態では、基板１９０１上に薄膜トランジスタやアンテナ等の素子を形成した後、当該基板１９０１から剥離することによって可撓性を有する半導体装置を作製する場合について示したが、これに限られない。例えば、基板１９０１上に剥離層１９０２を設けずに図１２（Ａ）、図９（Ａ）の工程を適用することにより、基板１９０１上に薄膜トランジスタやアンテナ等の素子が設けられた半導体装置を作製することができる。
なお本実施の形態では、アンテナを半導体素子と同じ基板上に形成する例について説明したが、この構成に限定されない。半導体素子を形成した後、別途形成したアンテナを、集積回路と電気的に接続するようにしても良い。この場合、アンテナと集積回路との電気的な接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ））等で圧着させることにより電気的に接続することができる。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を行うことも可能である。
なお、本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態４）
本実施の形態では、上記実施の形態３において、半導体装置のトランジスタの作製に用いられる絶縁基板上の半導体膜として単結晶半導体を用いた形態について説明する。
以下本実施の形態では、単結晶半導体が形成される絶縁基板（以下、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板という）の製造方法について説明する。
まず、半導体基板２００１を準備する（図１３（Ａ）、図１５（Ａ）参照）。半導体基板２００１としては、市販の半導体基板を用いればよく、例えばシリコン基板やゲルマニウム基板、ガリウムヒ素やインジウムリンなどの化合物半導体基板が挙げられる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズのものが代表的であり、その形状は円形のものがほとんどである。また、膜厚は１．５ｍｍ程度まで適宜選択できる。
次に、半導体基板２００１の表面から電界で加速されたイオン２００４を所定の深さに打ち込み、イオンドーピング層２００３を形成する（図１３（Ａ）、図１５（Ａ）参照）。イオン２００４の打ち込みは、後にベース基板に転置するＳＯＩ層の膜厚を考慮して行われる。好ましくは、ＳＯＩ層の膜厚が５ｎｍ乃至５００ｎｍ、より好ましくは１０ｎｍ乃至２００ｎｍの厚さとなるようにする。イオンを打ち込む際の加速電圧及びイオンのドーズ量は、転置するＳＯＩ層の膜厚を考慮して適宜選択する。イオン２００４は、水素、ヘリウム、又はフッ素等のハロゲンのイオンを用いることができる。なお、イオン２００４としては、水素、ヘリウム、又はハロゲン元素から選ばれたソースガスをプラズマ励起して生成された一の原子又は複数の同一の原子からなるイオン種を用いることが好ましい。水素イオンを注入する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくとイオンの打ち込み効率を高めることができ、打ち込み時間を短縮することができるため好ましい。また、このような構成とすることで、半導体基板からＳＯＩ層の分離を容易に行うことができる。
なお、所定の深さにイオンドーピング層２００３を形成するために、イオン２００４を高ドーズ条件で打ち込むことが必要となる場合がある。このとき、条件によっては半導体基板２００１の表面が粗くなってしまう。そのため、半導体基板のイオンが打ち込まれる表面に、保護層として窒化シリコン層又は窒化酸化シリコン層などを膜厚５０ｎｍ乃至２００ｎｍの範囲で設けておいてもよい。
次に、半導体基板２００１に接合層２０２２を形成する（図１３（Ｂ）、図１５（Ｂ）参照）。接合層２０２２は、半導体基板２００１がベース基板と接合を形成する面に形成する。ここで形成する接合層２０２２としては、上述のように有機シランを原料ガスに用いた化学気相成長法により成膜される酸化シリコン層が好ましい。その他に、シランを原料ガスに用いた化学気相成長法により成膜される酸化シリコン層を適用することもできる。化学気相成長法による成膜では、半導体基板２００１に形成したイオンドーピング層２００３から脱ガスが起こらない程度の温度が適用される。例えば、３５０℃以下の成膜温度が適用される。なお、単結晶半導体基板または多結晶半導体基板などの半導体基板からＳＯＩ層を分離する加熱処理は、化学気相成長法による成膜温度よりも高い加熱処理温度が適用される。
次に、半導体基板２００１を所望の大きさ、形状に加工する（図１３（Ｃ）、図１５（Ｃ）参照）。具体的には、所望のサイズとなるように加工する。図１５（Ｃ）では、円形の半導体基板２００１を分断して、矩形の半導体基板２００２を形成する例を示している。この際、接合層２０２２及びイオンドーピング層２００３も分断される。つまり、所望のサイズであり、所定の深さにイオンドーピング層２００３が形成され、表面（ベース基板との接合面）に接合層２０２２が形成された半導体基板２００２が得られる。
半導体基板２００２は、予め分断し、所望の半導体装置のサイズとすることが好ましい。半導体基板２００１の分断は、ダイサー或いはワイヤソー等の切断装置、レーザー切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。
なお、半導体基板表面に接合層を形成するまでの工程順序は、適宜入れ替えることが可能である。図１３及び図１５では半導体基板にイオンドーピング層を形成し、半導体基板の表面に接合層を形成した後、半導体基板を所望のサイズに加工する例を示している。これに対し、例えば、半導体基板を所望のサイズに加工した後、所望のサイズの半導体基板にイオンドーピング層を形成し、所望のサイズの半導体基板の表面に接合層を形成することもできる。
次に、ベース基板２０１０と半導体基板２００２を貼り合わせる。図１４（Ａ）には、ベース基板２０１０と半導体基板２００２の接合層２０２２が形成された面とを密着させ、ベース基板２０１０と接合層２０２２を接合させて、ベース基板２０１０と半導体基板２００２を貼り合わせる例を示す。なお、接合を形成する面（接合面）は十分に清浄化しておくことが好ましい。ベース基板２０１０と接合層２０２２を密着させることにより接合が形成される。この接合はファンデルワールス力が作用しており、ベース基板２０１０と半導体基板２００２とを圧接することで、水素結合による強固な接合を形成することが可能である。
また、ベース基板２０１０と接合層２０２２との良好な接合を形成するために、接合面を活性化しておいてもよい。例えば、接合を形成する面の一方又は双方に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行うことで接合面を活性化することもできる。このような表面処理により、４００℃以下の温度であっても異種材料間の接合を形成することが容易となる。
また、接合層２０２２を介してベース基板２０１０と半導体基板２００２を貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。加熱処理の温度は、ベース基板２０１０の耐熱温度以下であることが好ましい。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、ベース基板２０１０及び半導体基板２００２の耐圧性を考慮して行う。
次に、加熱処理を行い、イオンドーピング層２００３を劈開面として半導体基板２００２の一部をベース基板２０１０から分離する（図１４（Ｂ）参照）。加熱処理の温度は接合層２０２２の成膜温度以上、ベース基板２０１０の耐熱温度以下で行うことが好ましい。例えば、４００℃乃至６００℃の加熱処理を行うことにより、イオンドーピング層２００３に形成された微小な空洞の体積変化が起こり、イオンドーピング層２００３に沿って分離することが可能となる。接合層２０２２はベース基板２０１０と接合しているので、ベース基板２０１０上には半導体基板２００２と同じ結晶性のＳＯＩ層２０３０が残存することとなる。
以上で、ベース基板２０１０上に接合層２０２２を介してＳＯＩ層２０３０が設けられたＳＯＩ構造が形成される。なお、ＳＯＩ基板は、１枚のベース基板上に接合層を介して複数のＳＯＩ層が設けられた構造である。
なお、分離により得られるＳＯＩ層は、その表面を平坦化するため、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことが好ましい。また、ＣＭＰ等の物理的研磨手段を用いず、ＳＯＩ層の表面にレーザービームを照射して平坦化を行ってもよい。なお、レーザービームを照射する際は、酸素濃度が１０ｐｐｍ以下の窒素雰囲気下で行うことが好ましい。これは、酸素雰囲気下でレーザービームの照射を行うとＳＯＩ層表面が荒れる恐れがあるからである。また、得られたＳＯＩ層の薄膜化を目的として、ＣＭＰ等を行ってもよい。
本実施の形態で述べたＳＯＩ基板の製造方法は、ガラス基板等の耐熱温度が６００℃以下のベース基板２０１０であっても接合部の接着力が強固なＳＯＩ層２０３０を得ることができる。また、６００℃以下の温度プロセスを適用すればよいため、ベース基板２０１０として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することが可能となる。もちろん、セラミック基板、サファイヤ基板、石英基板等を適用することも可能である。
本実施の形態で説明したＳＯＩ基板は、単結晶半導体膜をガラス基板等の絶縁基板上に直接作製することができるため、半導体特性を高めるための半導体膜のレーザー結晶化等の結晶化工程の必要がない。そのため、ＳＯＩ基板を作製し、上記実施の形態３で述べた方法を用いてトランジスタ等を作製することで、トランジスタ特性のばらつきの少ない素子を用いて半導体装置を構成することができるため、信頼性の高い半導体装置を作製することができる。
なお、本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態５）
本実施の形態では、上記実施の形態で述べた半導体装置を構成するトランジスタの作製例について説明する。本実施の形態では特に、単結晶シリコンにより半導体装置を構成するトランジスタを作製する形態について図１６、図１７を用いて説明する。
まず、図１６（Ａ）を用いて、トランジスタの作製工程について説明する。単結晶シリコンからなるシリコン基板２６０１を用意する。そして、ｎ型の導電性が付与されたシリコン基板の主面（素子形成面または回路形成面）の素子形成領域にｐ型ウェル２６０２を選択的に形成する。また、シリコン基板の裏面を研磨する等の手法によって薄くすることも可能である。予め、シリコン基板を薄膜化することによって、半導体装置を軽量で薄型な半導体装置を作製することができる。
次いで、第１の素子形成領域と第２の素子形成領域とを区画するための素子分離領域となるフィールド酸化膜２６０３を形成する。フィールド酸化膜２６０３は厚い熱酸化膜であり、公知のＬＯＣＯＳ法を用いて形成すればよい。なお、素子分離法は、ＬＯＣＯＳ法に限定されず、例えば素子分離領域はトレンチ分離法を用いてトレンチ構造を有していてもよいし、ＬＯＣＯＳ構造とトレンチ構造の組み合わせであってもよい。
次いで、シリコン基板の表面を、例えば熱酸化させることによってゲート絶縁膜２６０４を形成する。ゲート絶縁膜２６０４は、ＣＶＤ法を用いて形成してもよく、酸化窒化珪素膜や酸化珪素膜や窒化珪素膜やそれらの積層膜を用いることができる。
次いで、ポリシリコン層２６０５ａとシリサイド層２６０５ｂとの積層膜を全面に形成し、リソグラフィ技術およびドライエッチング技術に基づき積層膜を形成することによってゲート絶縁膜上にポリサイド構造を有するゲート電極２６０５を形成する。ポリシリコン層２６０５ａは低抵抗化するために予め、１０２１／ｃｍ３程度の濃度でリン（Ｐ）をドープしておいても良いし、ポリシリコン層を形成した後で濃いｎ型不純物を拡散させても良い。また、シリサイド層２６０５ｂを形成する材料はモリブデンシリサイド（ＭｏＳｉｘ）、タングステンシリサイド（ＷＳｉｘ）、タンタルシリサイド（ＴａＳｉｘ）、チタンシリサイド（ＴｉＳｉｘ）などを適用することが可能であり、公知の方法に従い形成すれば良い。
なおゲート電極の側壁にサイドウォールを形成してもよい。例えば、酸化珪素からなる絶縁材料層を全面にＣＶＤ法にて堆積させ、かかる絶縁材料層をエッチバックすることによってサイドウォールを形成すればよい。エッチバックの際に自己整合的にゲート絶縁膜を選択的に除去してもよい。
次いで、ソース領域およびドレイン領域を形成するために、露出したシリコン基板にイオン注入を行う。ｐチャネル型ＦＥＴを形成すべき第１の素子形成領域をレジスト材料で被覆し、ｎ型不純物であるヒ素（Ａｓ）やリン（Ｐ）をシリコン基板に注入してソース領域２６１３及びドレイン領域２６１４を形成する。また、ｎチャネル型ＦＥＴを形成すべき第２の素子形成領域をレジスト材料で被覆し、ｐ型不純物であるボロン（Ｂ）をシリコン基板に注入してソース領域２６１５及びドレイン領域２６１６を形成する。
次いで、イオン注入された不純物の活性化および、イオン注入によって発生したシリコン基板における結晶欠陥を回復するために、活性化処理を行う。
そして、活性化後に層間絶縁膜や、ソース電極またはドレイン電極となるメタル配線等を形成する。層間絶縁膜２６１７は、プラズマＣＶＤ法や減圧ＣＶＤ法を用いて酸化シリコン膜や酸化窒化シリコン膜などを形成する。なお、さらにその上にリンガラス（ＰＳＧ）、あるいはボロンガラス（ＢＳＧ）、もしくはリンボロンガラス（ＰＢＳＧ）の層間絶縁膜を形成してもよい。
メタル電極２６１９、メタル電極２６２１、メタル電極２６２０、メタル電極２６２２は、層間絶縁膜２６１７およびゲート絶縁膜２６０４にそれぞれのＦＥＴのソース領域及びドレイン領域に達するコンタクトホールを形成した後に形成するもので、低抵抗材料として通常良く用いられるアルミニウム（Ａｌ）を用いると良い。また、Ａｌとチタン（Ｔｉ）の積層構造としても良い。
なお、コンタクトホールは、電子線直接描画技術によって形成してもよい。電子線直接描画は、ポジ型の電子線描画用レジストを層間絶縁膜２６１７上の全面に形成し、電子線が照射された部分を現像液によって溶解させる。そして、コンタクトホールが形成される箇所のレジストに穴が空き、レジストをマスクとしてドライエッチングを行なうことにより、所定の位置の層間絶縁膜２６１７およびゲート絶縁膜２６０４がエッチングされてコンタクトホールを形成することができる。以上のようにして、ｐチャネル型トランジスタ２６５１、ｎチャネル型トランジスタ２６５２を単結晶基板を用いて作製することができる（図１６（Ａ））。
次に図１６（Ｂ）に示すように層間膜２６２４を形成する。そして層間膜２６２４をエッチングしコンタクトホールを形成し、メタル電極２６２２の一部を露出させる。層間膜２６２４は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜２６２４上に、コンタクトホールを介してメタル電極２６２２と接する配線２６２５を形成する。
次にアンテナとして機能する導電膜２６２６を、配線２６２５と接するように形成する。導電膜２６２６は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、ニッケル（Ｎｉ）などの金属を用いて形成することができる。導電膜２６２６は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。導電膜２６２６は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。
導電膜２６２６は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、めっき法、フォトリソグラフィ法、蒸着法等を用いて形成することができる。
なお本実施の形態では、アンテナを半導体素子と同じ基板上に形成する例について説明したが、この構成に限定されない。半導体素子を形成した後、別途形成したアンテナを、集積回路と電気的に接続するようにしても良い。この場合、アンテナと集積回路との電気的な接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ））等で圧着させることにより電気的に接続することができる。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を行うことも可能である。
次に図１７に示すように、アンテナとして機能する導電膜２６２６を覆うように保護膜２６２７を形成する。保護膜２６２７は、窒化シリコン膜、または酸化シリコン膜、あるいは窒化酸化シリコン膜で形成されている。また、窒化シリコン膜等の代わりに有機樹脂膜、若しくは保護膜の上に有機樹脂膜を積層してもよい。有機樹脂材料として、ポリイミド、ポリアミド、アクリル、ベンゾシクロブテン（ＢＣＢ）などを用いることができる。有機樹脂膜を用いる利点は、膜の形成方法が簡単である点や、比誘電率が低いので寄生容量を低減できる点、平坦化するのに適している点などがある。勿論、上述した以外の有機樹脂膜を用いても良い。
そして、図１７に示すように、フィルム２６２８によって覆い、半導体装置を完成させることができる。フィルム２６２８の表面には、水分や酸素等の侵入を防ぐために、保護膜を形成しても良い。保護膜は、珪素を有する酸化物、又は珪素を有する窒化物によって形成することができる。また、フィルムには半導体装置のブースターアンテナとなるパターンが形成されていてもよい。
このように単結晶基板上に形成された半導体装置は、軽量でより小型化された製品を提供することができる。またこのような半導体装置は小型化された半導体装置を作成することができ、トランジスタ特性のばらつきも小さいため、好適である。
なお、本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態６）
本実施の形態では、本発明の無線通信によりデータの交信を行う半導体装置の用途について説明する。本発明の半導体装置は、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボトル等）、記録媒体（ＤＶＤソフトやビデオテープ等）、乗物類（自転車等）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札等の物品に設ける、いわゆるＩＣラベル、ＩＣタグ、ＩＣカードとして使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。
なお、本明細書において、ＩＣカードとは、プラスチック製カードに薄片化した半導体集積回路（ＩＣチップ）を埋設して情報を記録できるようにしたカードである。データを読み書きする方式の違いによって「接触式」と「非接触式」に分けられる。非接触式カードにはアンテナが内蔵されており、微弱な電波を利用して端末と交信することができるものである。また、ＩＣタグとは、物体の識別に利用される微小なＩＣチップ（特にこの用途のＩＣチップを「ＩＣチップ」ともいう。）に自身の識別コードなどの情報が記録されており、電波を使って管理システムと情報を送受信する能力をもつものをいう。数十ミリメートルの大きさで、電波や電磁波で読み取り器と交信することができる。本発明の無線通信によりデータの交信を行う半導体装置に使うＩＣタグの態様はさまざまであり、カード形式のものや、ラベル類（ＩＣラベルという）、証書類などがある。
本実施の形態では、図１８を参照して、本発明の応用例、及びそれらを付した商品の一例について説明する。
図１８（Ａ）は、本発明に係る半導体装置の完成品の状態の一例である。ラベル台紙３００１（セパレート紙）上に、半導体装置３００２を内蔵した複数のＩＣラベル３００３が形成されている。ＩＣラベル３００３は、ボックス３００４内に収納されている。また、ＩＣラベル３００３上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）が記されており、一方、内蔵されている半導体装置には、その商品（又は商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、半導体装置内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができ、取引者や消費者は、簡易な読み取り装置によって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。
図１８（Ｂ）は、半導体装置３０１２を内蔵したラベル状のＩＣタグ３０１１を示している。ＩＣタグ３０１１を商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、ＩＣタグを備えることにより、所謂トレーサビリティに優れた商品を流通させることができる。
図１８（Ｃ）は、本発明に係る半導体装置３０２２を内包したＩＣカード３０２１の完成品の状態の一例である。上記ＩＣカード３０２１としては、キャッシュカード、クレジットカード、プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカード類が含まれる。
なお図１８（Ｃ）に示したＩＣカードにおいては、半導体装置を構成するトランジスタとして薄膜トランジスタを用いることにより、図１８（Ｄ）に示すように折り曲げた形状に変形させたとしても使用することができる。
図１８（Ｅ）は、無記名債券３０３１の完成品の状態を示している。無記名債券３０３１には、半導体装置３０３２が埋め込まれており、その周囲は樹脂によって成形され、半導体装置を保護している。ここで、該樹脂中にはフィラーが充填された構成となっている。無記名債券３０３１は、本発明に係るＩＣラベル、ＩＣタグ、ＩＣカードと同じ要領で作成することができる。なお、上記無記名債券類には、切手、切符、チケット、入場券、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定されるものではない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置３０３２を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。
また、ここでは図示しないが、書籍、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
以上、本発明の半導体装置は物品（生き物を含む）であればどのようなものにでも設けて使用することができる。
なお、本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
実施の形態１を説明するための図。 実施の形態１を説明するための図。 実施の形態１を説明するための図。 実施の形態１を説明するための図。 実施の形態１を説明するための図。 実施の形態１を説明するための図。 実施の形態１を説明するための図。 実施の形態２を説明するための図。 実施の形態３を説明するための図。 実施の形態３を説明するための図。 実施の形態３を説明するための図。 実施の形態３を説明するための図。 実施の形態４を説明するための図。 実施の形態４を説明するための図。 実施の形態４を説明するための図。 実施の形態５を説明するための図。 実施の形態５を説明するための図。 実施の形態６を説明するための図。 実施の形態１を説明するための図。
符号の説明
１００ 半導体装置
１０１ アンテナ
１０２ 整流回路
１０３ 電荷蓄積回路
１０４ 定電圧回路
１０５ 論理回路
２００ａ 整流回路
２００ｂ 整流回路
２０１ ダイオード
２０２ 容量素子
２０３ 容量素子
２０４ ダイオード
２０５ ダイオード
２０６ 容量素子
３００ 電荷蓄積回路
３０１ａ 容量素子
３０１ｂ 容量素子
３０１ｃ 容量素子
３０１ｄ 容量素子
３０２ａ スイッチ
３０２ｂ スイッチ
３０２ｃ スイッチ
３０３ 電荷蓄積制御回路
４００ 電荷蓄積回路
４０１ａ 容量素子
４０１ｂ 容量素子
４０１ｃ 容量素子
４０２ａ スイッチ
４０２ｂ スイッチ
６０１ 抵抗素子
６０２ 抵抗素子
６０３ コンパレータ
６０４ トランジスタ
６０５ ダイオード
８００ 半導体装置
８０１ アンテナ
８０２ 整流回路
８０３ 電荷蓄積回路
８０４ 定電圧回路
８０５ 復調回路
８０６ 変調回路
８０７ 論理回路
８０８ コントローラ
８０９ ＣＰＵ
８１０ ＲＯＭ
８１１ ＲＡＭ
９０１ 抵抗素子
９０２ 抵抗素子
９０３ コンパレータ
９０４ トランジスタ
１９０１ 基板
１９０２ 剥離層
１９０３ 絶縁膜
１９０４ 半導体膜
１９０４ａ 半導体膜
１９０４ｂ 半導体膜
１９０４ｃ 半導体膜
１９０４ｄ 半導体膜
１９０５ ゲート絶縁膜
１９０６ａ チャネル形成領域
１９０６ｂ 不純物領域
１９０６ｃ 不純物領域
１９０７ ゲート電極
１９０８ 絶縁膜
１９０９ 絶縁膜
１９１０ 絶縁膜
１９１１ 絶縁膜
１９１２ 導電膜
１９１３ 絶縁膜
１９１７ 絶縁膜
１９１８ 開口部
１９２０ シート材料
１９２１ シート材料
１９３１ 導電膜
１９５０ 領域
１９５１ 素子層
２００１ 半導体基板
２００２ 半導体基板
２００３ イオンドーピング層
２００４ イオン
２０１０ ベース基板
２０２２ 接合層
２０３０ ＳＯＩ層
２６０１ シリコン基板
２６０２ ｐ型ウェル
２６０３ フィールド酸化膜
２６０４ ゲート絶縁膜
２６０５ ゲート電極
２６０５ａ ポリシリコン層
２６０５ｂ シリサイド層
２６１３ ソース領域
２６１４ ドレイン領域
２６１５ ソース領域
２６１６ ドレイン領域
２６１７ 層間絶縁膜
２６１８ 導電膜
２６１９ メタル電極
２６２０ メタル電極
２６２１ メタル電極
２６２２ メタル電極
２６２４ 層間膜
２６２５ 配線
２６２６ 導電膜
２６２７ 保護膜
２６２８ フィルム
２６５１ ｐチャネル型トランジスタ
２６５２ ｎチャネル型トランジスタ
３００１ ラベル台紙
３００２ 半導体装置
３００３ ＩＣラベル
３００４ ボックス
３０１１ ＩＣタグ
３０１２ 半導体装置
３０２１ ＩＣカード
３０２２ 半導体装置
３０３１ 無記名債券
３０３２ 半導体装置
１９３０ａ 薄膜トランジスタ
１９３０ｄ 薄膜トランジスタ

Claims (9)

  1. アンテナと、
    前記アンテナに電気的に接続された整流回路と、
    前記整流回路に電気的に接続された電荷蓄積回路と、
    前記電荷蓄積回路に電気的に接続された定電圧回路と、を有し、
    前記電荷蓄積回路は、複数のスイッチと、複数の容量素子を有し、
    前記複数の容量素子は、前記スイッチを介して、電気的に並列に接続されていることを特徴とする半導体装置。
  2. アンテナと、
    前記アンテナに電気的に接続された整流回路と、
    前記整流回路に電気的に接続された電荷蓄積回路と、
    前記電荷蓄積回路に電気的に接続された定電圧回路と、を有し、
    前記電荷蓄積回路は、複数のスイッチと、複数の容量素子を有し、
    前記複数の容量素子の一方の電極は、それぞれ、前記スイッチを介して、電気的に接続されていることを特徴とする半導体装置。
  3. アンテナと、
    前記アンテナに電気的に接続された整流回路と、
    前記整流回路に電気的に接続された電荷蓄積回路と、
    前記電荷蓄積回路に電気的に接続された定電圧回路と、を有し、
    前記電荷蓄積回路は、複数のスイッチと、複数の容量素子と、電荷蓄積制御回路と、を有し、
    前記複数の容量素子は、前記スイッチを介して、電気的に並列に接続されており、
    前記電荷蓄積制御回路は、前記定電圧回路に供給する電圧に応じて前記スイッチのオン又はオフを制御するものであることを特徴とする半導体装置。
  4. アンテナと、
    前記アンテナに電気的に接続された整流回路と、
    前記整流回路に電気的に接続された電荷蓄積回路と、
    前記電荷蓄積回路に電気的に接続された定電圧回路と、を有し、
    前記電荷蓄積回路は、複数のスイッチと、複数の容量素子を有し、
    前記複数の容量素子の一方の電極は、それぞれ、前記スイッチを介して、電気的に接続されており、
    前記電荷蓄積制御回路は、前記定電圧回路に供給する電圧に応じて前記スイッチのオン又はオフを制御するものであることを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一において、前記スイッチは、トランジスタ、及びダイオードを有し、
    前記複数の容量素子への電荷の蓄積は、トランジスタにより制御され、
    前記複数の容量素子からの電荷の放出は、ダイオードにより制御されることを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか一において、
    前記半導体装置は、復調回路、変調回路、及び論理回路を具備することを特徴とする半導体装置。
  7. 請求項６において、前記論理回路は、
    ＣＰＵ、ＲＯＭ、ＲＡＭ、並びに前記ＣＰＵ、前記ＲＯＭ、及び前記ＲＡＭからのデータの読み出しまたは書き込みを制御するコントローラを有することを特徴とする半導体装置。
  8. 請求項１乃至７のいずれか一において、前記半導体装置を構成するトランジスタは、薄膜トランジスタであることを特徴とする半導体装置。
  9. 請求項１乃至８のいずれか一に記載の半導体装置を具備することを特徴とするＩＣラベル、ＩＣタグ、ＩＣカード。
JP2008141002A 2007-05-31 2008-05-29 半導体装置 Expired - Fee Related JP5222628B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008141002A JP5222628B2 (ja) 2007-05-31 2008-05-29 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007144372 2007-05-31
JP2007144372 2007-05-31
JP2008141002A JP5222628B2 (ja) 2007-05-31 2008-05-29 半導体装置

Publications (3)

Publication Number Publication Date
JP2009009558A true JP2009009558A (ja) 2009-01-15
JP2009009558A5 JP2009009558A5 (ja) 2011-07-07
JP5222628B2 JP5222628B2 (ja) 2013-06-26

Family

ID=39590791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008141002A Expired - Fee Related JP5222628B2 (ja) 2007-05-31 2008-05-29 半導体装置

Country Status (4)

Country Link
US (2) US8035484B2 (ja)
EP (1) EP2000956B1 (ja)
JP (1) JP5222628B2 (ja)
DE (1) DE602008003953D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016200994A (ja) * 2015-04-10 2016-12-01 株式会社ソシオネクスト 集積回路、診断システム及び診断方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024317B2 (en) * 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
US8648454B2 (en) * 2012-02-14 2014-02-11 International Business Machines Corporation Wafer-scale package structures with integrated antennas
US9118185B2 (en) * 2012-05-14 2015-08-25 Qualcomm Incorporated Systems and methods for high power factor charging
JP6633522B2 (ja) 2013-11-16 2020-01-22 テルモ ビーシーティー、インコーポレーテッド バイオリアクターにおける細胞増殖
BR112017000278A2 (pt) * 2014-07-08 2017-10-31 Xyleco Inc marcação de produtos à base de plástico
US11584643B2 (en) * 2019-11-13 2023-02-21 Massachusetts Institute Of Technology Micro-electromechanical (MEM) power relay

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321696A (ja) * 1994-05-27 1995-12-08 Rohm Co Ltd 高周波タグおよびこれを利用した情報交換システム
JP2000090221A (ja) * 1998-09-09 2000-03-31 Hitachi Maxell Ltd 非接触型ｉｃカード
JP2006119811A (ja) * 2004-10-20 2006-05-11 Seiko Epson Corp Ｉｃカード

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3345683B2 (ja) 1991-09-24 2002-11-18 新日本無線株式会社 昇圧回路
US5291388A (en) * 1992-04-16 1994-03-01 Westinghouse Electric Corp. Reconfigurable inverter apparatus for battery-powered vehicle drive
DE4327642C2 (de) * 1993-05-17 1998-09-24 Anatoli Stobbe Lesegerät für ein Detektierplättchen
JP2750072B2 (ja) * 1993-07-27 1998-05-13 松下電工株式会社 電力変換装置
JPH07212969A (ja) 1994-01-25 1995-08-11 Amada Co Ltd 電源装置の突入電流防止回路
JP3097444B2 (ja) * 1994-03-31 2000-10-10 株式会社村田製作所 電圧制御形発振器の発振周波数可変範囲調整方法
DE4438287C1 (de) * 1994-10-26 1996-05-09 Siemens Ag System zur kontaktlosen Energie- und Datenübertragung
US5953642A (en) 1994-10-26 1999-09-14 Siemens Aktiengesellschaft System for contactless power and data transmission
US6025794A (en) * 1996-02-09 2000-02-15 Matsushita Electric Industrial Co., Ltd. Signal transmission circuit, signal transmission method A/D converter and solid-state imaging element
WO1997037432A1 (en) * 1996-04-02 1997-10-09 Philips Electronics N.V. Portable radio comprising a connectable circuit
SG54559A1 (en) * 1996-09-13 1998-11-16 Hitachi Ltd Power transmission system ic card and information communication system using ic card
FR2757952B1 (fr) 1996-12-27 1999-03-19 Gemplus Card Int Transpondeur radioelectrique muni d'une antenne et d'un circuit de desaccord en frequence
DE19709545A1 (de) * 1997-03-07 1998-09-10 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Schaltsteuerung einer Betriebsschaltung
US6489883B1 (en) * 1997-04-30 2002-12-03 Matsushita Electric Industrial Co., Ltd. Non-contact data carrier system
JP3646472B2 (ja) * 1997-05-19 2005-05-11 株式会社日立製作所 非接触型ｉｃカードおよび送受信回路
SE513077C2 (sv) 1998-05-15 2000-07-03 Pricer Ab Metod för att styra energianvändningen i en elektronisk etikett samt avlägset styrd elektronisk etikett
US20030118190A1 (en) 1998-05-29 2003-06-26 Siemens Aktiengesellschaft Method and apparatus for processing data where a part of the current supplied is supplied to an auxiliary circuit
DE19828936A1 (de) * 1998-05-29 1999-12-02 Siemens Ag Verfahren und Vorrichtung zum Verarbeiten von Daten
US6147605A (en) * 1998-09-11 2000-11-14 Motorola, Inc. Method and apparatus for an optimized circuit for an electrostatic radio frequency identification tag
DE59914771D1 (de) * 1998-09-30 2008-07-10 Nxp Bv Datenverarbeitungseinrichtung und verfahren zu deren spannungsversorgung
US6837438B1 (en) * 1998-10-30 2005-01-04 Hitachi Maxell, Ltd. Non-contact information medium and communication system utilizing the same
US6840440B2 (en) * 1998-11-11 2005-01-11 Mitsubishi Materials Corporation Identifying system of overlapped tag
US6615074B2 (en) 1998-12-22 2003-09-02 University Of Pittsburgh Of The Commonwealth System Of Higher Education Apparatus for energizing a remote station and related method
CN100364222C (zh) * 1999-06-25 2008-01-23 伊利诺伊大学评议会 电池和电源管理电路
US6320169B1 (en) * 1999-09-07 2001-11-20 Thermal Solutions, Inc. Method and apparatus for magnetic induction heating using radio frequency identification of object to be heated
JP2001101364A (ja) * 1999-10-01 2001-04-13 Fujitsu Ltd 非接触ｉｃカード用ｌｓｉ
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
EP1138918B1 (en) * 2000-04-01 2005-11-09 Robert Bosch GmbH Method and apparatus for providing control parameters to or within a control system
EP1139446B1 (en) * 2000-04-01 2009-03-18 Robert Bosch GmbH Method and apparatus for controlling system parameters
JP3696125B2 (ja) * 2000-05-24 2005-09-14 株式会社東芝 電位検出回路及び半導体集積回路
US6229443B1 (en) * 2000-06-23 2001-05-08 Single Chip Systems Apparatus and method for detuning of RFID tag to regulate voltage
AU2001262739A1 (en) 2000-08-15 2002-02-25 Omron Corporation Noncontact communication medium and noncontact communication system
JP3650317B2 (ja) 2000-08-23 2005-05-18 日本電信電話株式会社 電磁場受信装置
JP3681624B2 (ja) * 2000-08-31 2005-08-10 富士通株式会社 充電回路、充放電回路、及び電池パック
JP2002208290A (ja) * 2001-01-09 2002-07-26 Mitsubishi Electric Corp チャージポンプ回路およびこれを用いた不揮発性メモリの動作方法
EP2287777A1 (en) * 2001-02-12 2011-02-23 Symbol Technologies, Inc. Radio frequency identification architecture
GB0109955D0 (en) * 2001-04-23 2001-06-13 Nicotech Ltd Inverter circuits
JP3905418B2 (ja) * 2001-05-18 2007-04-18 セイコーインスツル株式会社 電源装置および電子機器
GB0115146D0 (en) 2001-06-21 2001-08-15 Koninkl Philips Electronics Nv Low power display device
US6777829B2 (en) * 2002-03-13 2004-08-17 Celis Semiconductor Corporation Rectifier utilizing a grounded antenna
JP3940014B2 (ja) 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型ｉｃカード
JP4254227B2 (ja) * 2002-11-28 2009-04-15 ソニー株式会社 バッテリーパック
US6850039B2 (en) * 2003-05-02 2005-02-01 O2Micro International Limited Battery pack and a battery charging/discharging circuit incorporating the same
US7471188B2 (en) 2003-12-19 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
ITMI20040309A1 (it) * 2004-02-24 2004-05-24 St Microelectronics Srl Pompa di carica con migliorata polarizzazione delle regioni di body dei pass-transistor
JP2005259222A (ja) 2004-03-10 2005-09-22 Toshiba Microelectronics Corp 電源電圧発生回路及び電源電圧発生回路を含む半導体装置
JP4611093B2 (ja) * 2004-05-12 2011-01-12 セイコーインスツル株式会社 電波発電回路
JP4021431B2 (ja) * 2004-08-10 2007-12-12 ファナック株式会社 コンバータ装置、インバータ装置及びｄｃリンク電圧の制御方法
JP4667883B2 (ja) * 2005-01-26 2011-04-13 株式会社リコー 定電圧回路及びその定電圧回路を有する半導体装置
US7561866B2 (en) * 2005-02-22 2009-07-14 Impinj, Inc. RFID tags with power rectifiers that have bias
US7659892B2 (en) 2005-03-17 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device and portable terminal
US7253469B2 (en) * 2005-04-26 2007-08-07 Micron Technology, Inc. Flash memory device having a graded composition, high dielectric constant gate insulator
US7923796B2 (en) 2005-05-27 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including resonance circuit
TWI298828B (en) * 2005-06-29 2008-07-11 Novatek Microelectronics Corp Charge pump for generating arbitrary voltage level
FR2890501A1 (fr) * 2005-09-02 2007-03-09 St Microelectronics Sa Circuit integre sans contact passif comprenant un interrupteur de modulation d'impedance d'antenne n'inhibant pas une pompe de charge primaire
JP2007074797A (ja) * 2005-09-06 2007-03-22 Rohm Co Ltd スイッチング電源装置およびそれを用いた電子機器
US7642918B2 (en) * 2005-10-21 2010-01-05 Georgia Tech Research Corporation Thin flexible radio frequency identification tags and subsystems thereof
JP2007144372A (ja) 2005-11-30 2007-06-14 Kurita Water Ind Ltd 水処理装置
US7421896B2 (en) * 2005-12-02 2008-09-09 Trane International Inc. Variable frequency charge pump in capacitive level sensor
KR100659272B1 (ko) * 2005-12-15 2006-12-20 삼성전자주식회사 과전압 제어가 가능한 무선인증용 태그 및 그의 과전압제어 방법
JP4238869B2 (ja) 2005-12-19 2009-03-18 沖電気工業株式会社 電圧発生回路
US7595732B2 (en) * 2006-03-31 2009-09-29 Broadcom Corporation Power generating circuit
CN101395617B (zh) * 2006-03-10 2012-05-30 株式会社半导体能源研究所 半导体器件及其操作方法
CN101385039B (zh) * 2006-03-15 2012-03-21 株式会社半导体能源研究所 半导体器件
KR101350207B1 (ko) * 2006-06-26 2014-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 포함하는 용지 및 그 제조 방법
JP2008035451A (ja) * 2006-08-01 2008-02-14 Niigata Seimitsu Kk 周波数シンセサイザおよびこれに用いるループフィルタ
KR100812086B1 (ko) * 2006-11-30 2008-03-07 동부일렉트로닉스 주식회사 반도체 소자의 전압조절장치
US7564704B2 (en) * 2006-12-05 2009-07-21 Semiconductor Components Industries, L.L.C. Method of forming a power supply controller and structure therefor
JP5324161B2 (ja) * 2007-08-30 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
US8224277B2 (en) * 2008-09-26 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20110063668A (ko) * 2008-09-30 2011-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321696A (ja) * 1994-05-27 1995-12-08 Rohm Co Ltd 高周波タグおよびこれを利用した情報交換システム
JP2000090221A (ja) * 1998-09-09 2000-03-31 Hitachi Maxell Ltd 非接触型ｉｃカード
JP2006119811A (ja) * 2004-10-20 2006-05-11 Seiko Epson Corp Ｉｃカード

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016200994A (ja) * 2015-04-10 2016-12-01 株式会社ソシオネクスト 集積回路、診断システム及び診断方法
US10192078B2 (en) 2015-04-10 2019-01-29 Socionext Inc. Integrated circuit, diagnostic system and diagnostic method

Also Published As

Publication number Publication date
US20120024965A1 (en) 2012-02-02
US20080297320A1 (en) 2008-12-04
JP5222628B2 (ja) 2013-06-26
US8339245B2 (en) 2012-12-25
DE602008003953D1 (de) 2011-01-27
EP2000956B1 (en) 2010-12-15
EP2000956A3 (en) 2009-03-25
EP2000956A2 (en) 2008-12-10
US8035484B2 (en) 2011-10-11

Similar Documents

Publication Publication Date Title
US10380472B2 (en) Semiconductor device
JP5324161B2 (ja) 半導体装置
KR101389119B1 (ko) 발진회로 및 그것을 구비한 반도체장치
US7830113B2 (en) Semiconductor device, communication system, and method of charging the semiconductor device
US8816484B2 (en) Semiconductor device
JP5461788B2 (ja) 半導体装置及びその作製方法
JP5222628B2 (ja) 半導体装置
JP5222545B2 (ja) 送受信回路及び当該送受信回路を具備する半導体装置
JP4906093B2 (ja) 半導体装置
JP5346459B2 (ja) 発振回路およびそれを備えた半導体装置
JP5288589B2 (ja) 無線通信方法
JP5159178B2 (ja) 半導体装置
JP2008035694A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110505

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees