JP2008544477A - 電子デバイス - Google Patents

電子デバイス Download PDF

Info

Publication number
JP2008544477A
JP2008544477A JP2008510630A JP2008510630A JP2008544477A JP 2008544477 A JP2008544477 A JP 2008544477A JP 2008510630 A JP2008510630 A JP 2008510630A JP 2008510630 A JP2008510630 A JP 2008510630A JP 2008544477 A JP2008544477 A JP 2008544477A
Authority
JP
Japan
Prior art keywords
substrate
regions
layer
p3ht
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008510630A
Other languages
English (en)
Inventor
ソン、アイミン
Original Assignee
ナノ イープリント リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB0509411A external-priority patent/GB0509411D0/en
Priority claimed from GB0509410A external-priority patent/GB0509410D0/en
Application filed by ナノ イープリント リミテッド filed Critical ナノ イープリント リミテッド
Publication of JP2008544477A publication Critical patent/JP2008544477A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/20—Organic diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/20—Organic diodes
    • H10K10/23—Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

電子デバイスは、移動電荷キャリアを支持する基板と、該基板面上に形成されてその両側に第１および第２の基板領域を定義し、該第１および第２の基板領域は該絶縁体によって定義される細長いチャネルによって接続され、該チャネルは該第１の領域から該第２の領域への基板内の電荷キャリア流路を提供し、該第１および該第２の基板領域間の伝導度は、この２つの領域間の電位差に依存する。移動電荷キャリアは、基板内の該３つの領域のそれぞれで、少なくとも２つのモード内に存在できる。該基板は有機材料とすることができる。移動電荷キャリアは、０．０１ｃｍ２／Ｖｓ〜１００ｃｍ２／Ｖｓの範囲の移動度を有することができ、該電子デバイスはＲＦデバイスであってもよい。それぞれのデバイスの製造方法も開示される。
【選択図】図１

Description

本発明は、プレーナデバイスを含む電子デバイスと、その利用方法およびその製造方法に関する。本発明は、限定されないが、特にナノ電子デバイスに適している。
本発明は、限定されないが、特にナノ電子デバイスに適している。ヨーロッパ特許第０，４６４，８３１号には、二次元電子ガス（２ＤＥＧ）などの二次元電荷キャリア層を用いたトランジスタデバイスが記載されている。二次元電子ガスを形成するには、二次元電荷キャリア層の厚みを電荷キャリアの波長（すなわち、電子波長）よりも小さくし、電荷キャリアの動きを二次元層内に閉じ込めておかなくてはならない。トランジスタは、二次元電荷キャリア層内に横方向電位障壁を構築して形成される。
国際公開番号第０２/０８６９７３号には、ダイオードデバイス（例えば、セルフスイッチング用ダイオード（ＳＳＤ））の製造方法が記載されており、また、同第０６/００８４６７号にはそのＳＳＤは、電圧―電流特性において多少ヒステリシスを持つという意外な結果に基づいて、これを記憶素子として利用する方法が記載されている。図１ＡはそのようなＳＳＤを形成する半導体層の構造を示す。
図１Ａはウェハ１２０’を例示している。ウェハ１２０’は、変調ドープされたＩｎ０．７５Ｇａ０．２５Ａｓ/ＩｎＰ量子井戸構造を有するウェハである。ウェハ１２０’は、ＳＳＤの基板１２０または記憶素子１１０の形成に用いられ、少なくとも４つの離散層（ｄｉｓｃｒｅｔｅ ｌａｙｅｒｓ）１２０ａ、１２０ｂ、１２０ｃ、１２０ｄから形成されるものと考えられる。この内、１２０ａ、１２０ｂの２層はドープされないＩｎＰであり、不純物（すなわちドーパント）によって分離される。
第３層１２０ｃはドープされないＧａＩｎＡｓで形成される。この層の厚みは、通常、約９ｎｍ（すなわち電子波長未満）である。この第３層は、二次元電子ガスに対して量子井戸を提供する。
第４層は、ドープされないＩｎＰのもう１つの層である。このように、量子井戸の形成に利用される層は、別の半導体である２つの層（１２０ｂおよび１２０ｄ）の間にサンドイッチされている。上部の２層：１２０ａおよび１２０ｂは、記憶素子基板面下の量子井戸の深さを定義する。１２０ａおよび１２０ｂそれぞれの厚みは、通常２０ｎｍであり、従って、二次元電子ガスを含む量子井戸は、基板面下約４０ｎｍに形成される。
図１Ｂおよび図１Ｃはそれぞれ、ＳＳＤ１２０の平面図、図１ＢにおけるＣ−Ｃ断面図である。
ウェハ１２０’が形成されると，次に絶縁体（例えば、絶縁溝）１３０、１３２、および１３４が基板上に形成され、デバイスに機能を提供する。溝１３０、１３２、および１３４は、ナノリソグラフィを用いて形成される。溝１３０、１３２、および１３４は、二次元電子ガス層１４２よりを通してエッチングされる。
これらの溝によって、基板１２０の上面は２つの領域１２２および１２４に分けられる。２つの領域１２２および１２４は、溝１３２と１３４との間に延在し、かつ、この２つの溝で定義されるチャネル１４０で接続されている。溝１３０は、記憶素子１２０の上面端部まで延在し、上面を２つの離散領域１２２および１２４に分離し、チャネル１４０は、この２つの領域１２２と１２４との間に電流路を提供する。
チャネル１４０の幅はＷｃ、長さはＬｃである。溝すなわちトレンチの幅はＷｔ、基板面下Ｄｔの深さまで延在する。二次元電子ガスの深さは基板面下Ｄｇである。ＤｔはＤｇより大きい。代表的な大きさとしては、Ｄｇは３０ｎｍ〜５０ｎｍの範囲にある。二次元電子ガスの厚みは、５ｎｍ〜１０ｎｍ（すなわち、電子波長未満）の範囲にある。チャネル幅ＷＣは１０ｎｍ〜５０ｎｍの範囲にある。溝幅Ｗｔは１０ｎｍ〜３００ｎｍnの範囲にある。チャネル長さＬｃは、チャネル幅Ｗｔの３〜４倍、つまり、３０ｎｍ〜１．２μｍの範囲にある。
チャネルの伝導度は、領域１２２と１２４との間の電位差に依存している（すなわち、このデバイスはダイオードとして機能する）。伝導度が変化するのは、チャネル内の電荷キャリアの横方向空乏領域の変化およびまたは制御によるものである。
チャネル１４０に隣接する第３の領域を定義するように、さらに溝を設けることによって、トランジスタが実現される。この領域に適切な電圧を印加することでも、チャネル側壁に隣接する横方向空乏領域を変更でき、従って、チャネルの導電性も変えられる。
本発明の実施形態の目的は、改良されたプレーナデバイスを提供することである。特定の実施形態の目的は、製造の容易なプレーナデバイスと、そのようなデバイスの製造方法を提供することである。
第１の態様では、本発明は、移動電荷キャリアを支持する基板と、該基板面上に形成されてその両側に第１および第２の基板領域を定義し、該第１および第２の基板領域は該絶縁体によって定義される細長いチャネルによって接続され、該チャネルは該第１の領域から該第２の領域への基板内の電荷キャリア流路を提供し、該第１および該第２の基板領域間の伝導度は、この２つの領域間の電位差に依存する絶縁体と、を備え、該移動電荷キャリアは、基板内の該３つの領域のそれぞれで、少なくとも２つのモード内に存在できることを特徴とする電子デバイスを提供する。
この移動電荷キャリアを含む基板層の厚みは、この電荷キャリアの波長より大きくても良い。
本発明者は、従来技術で広く教示されているにも拘わらず、このような電子デバイスは、二次元電子ガスを必要とせずに機能することを実現した。その結果、移動電荷キャリア（例えば、正孔または電子）を含む層は、電荷キャリアの動きを拘束して、シングルの、明確に定義される局在化したモードを共有するように形成される必要がない、すなわち、電荷キャリアの波長未満の厚みに抑える必要がない、ことを実現した。量子井戸が関連する二次元電荷キャリア（例えば電子ガス）のために形成される必要がないために、他の代替製造材料や廉価な製造方法を用いることが可能である。
第２の態様では、本発明は、移動電荷キャリアを支持する基板と、該基板面上に形成されてその両側に第１および第２の基板領域を定義し、該第１および第２の基板領域は該絶縁体によって定義される細長いチャネルによって接続され、該チャネルは該第１の領域から第２の領域への基板内の電荷キャリア流路を提供し、該第１および該第２の基板領域間の伝導度は、この２つの領域間の電位差に依存する絶縁体と、を備え、該基板は有機材料を含むことを特徴とする電子デバイスを提供する。
従来、このようなデバイスは無機半導体材料から形成し、チャネル側壁に近接して適切な横方向空乏領域を提供する必要がある、と広く考えられてきた。現在まで、有機材料では明らかな空乏領域の存在が報告されてないために、有機材料はプレーナデバイスの製造には適していないと考えられていた。しかしながら、本発明者は、空乏領域は必要ではなく、有機材料を用いてそのような電子デバイスを首尾よく作成できることを実験によって明らかにした。従来の無機電子デバイスに比較して、有機電子デバイスは低コストで製造でき、パッケージングも簡単であると共に、フレキシブル回路との互換性もある。
第３の態様では、本発明は、移動電荷キャリアを支持する基板と、基板面上に形成されてその両側に第１および第２の基板領域を定義し、該第１および第２の基板領域は該絶縁体によって定義される細長いチャネルによって接続され、該チャネルは該第１の領域から第２の領域への基板内の電荷キャリア流路を提供し、該第１および該第２の基板領域間の伝導度は、この２つの領域間の電位差に依存する絶縁体と、を備え、該移動電荷キャリアは、０．０１ｃｍ２／Ｖｓ〜１００ｃｍ２／Ｖｓの範囲の移動度を有することを特徴とする電子デバイスを提供する。
従来、このような電子デバイスは、高電子移動材料で作る必要があると広く考えられていた。このことは、ナノデバイスを含めた多くの電子デバイスで真実であると考えられているが、本発明者は、上記のような構造を有する電子デバイス（例えば、プレーナナノトランジスタを含むプラーナデバイスなど）では、高電子移動材料を必要とせずに機能させることを実現した。
移動電荷キャリアは、少なくとも０．１ｃｍ２／Ｖｓの移動度を有していてもよい。前記の細長いチャネルは所定の幅であってもよく、こうすることによって、前記細長いチャネルを通して前記移動電荷キャリアの流れを起こすために、前記第１および第２の基板領域間に電圧差を印加すると、該第２の基板領域の電圧は、前記絶縁体を通して、前記細長いチャネル内に存在する空乏領域の大きさに影響を与え、このために、チャネルの伝導度特性は、前記電圧差に依存することになる。
このデバイスは、ＲＦ信号整流用のダイオードを備えていてもよい。ＲＦ信号は０．５ＭＨｚ〜１ＧＨｚの範囲とすることができる。ＲＦ信号は０．５ＭＨｚ〜４００ＭＨｚの範囲であってもよい。
前記移動電荷キャリアは電子であってもよい。
前記移動電荷キャリアは正孔であってもよい。
前記基板の厚みは２０ｎｍを超えてもよい。
該デバイスはダイオードとして機能してもよい。
該絶縁体は、該チャネルの伝導度を制御する電圧を印加するために、上記細長いチャネルに隣接して、さらに第３の基板領域を定義してもよい。
該絶縁体は、該チャネルの伝導度を制御する電圧を印加するために、チャネルを挟んで上記第３の基板領域と反対側に、該細長いチャネルに隣接して、さらに第４の基板領域を定義してもよい。
該デバイスはトランジスタとして機能してもよい。
前記デバイスは、前記基板を単層内に配置したプレーナデバイスであってもよい。
前記単層は、積層構造内の他材料からなる２つの追加層の間にサンドイッチされていなくてもよい。
前記単層は該デバイスの外表面を定義してもよい。
前記基板は、絶縁基板上に設けられた薄層として形成されてもよい。
前記基板は、半導体ポリマ、ポリ（３−ヘキシル）チオフェン（Ｐ３ＨＴ）、有機低分子材料、ペンタセン、および溶液処理された半導体ナノ粒子およびまたは量子点材料のうちの少なくとも１つを含んでいてもよい。前記絶縁基板は、柔軟紙、ポエチレンテレフタレート（ＰＥＴ）、およびポリエチレンナフタレート（ＰＥＮ）のうちの少なくとも１つを含んでいてもよい。
デバイスはさらに、電圧印加用電気端末を前記各領域にそれぞれ備えてもよい。
電子回路は、上記の電子デバイスを少なくとも１つ備えてもよい。
該電子回路は、所望のインピーダンスを提供するために、前記第１および第２の基板領域間に並列に配置された前記複数の電子デバイスを備えてもよい。
上記電子回路は、ＲＦＩＤタグを備えてもよい。
第４の態様では、本発明は、
移動電荷キャリアを支持する基板を提供するステップと、
基板面上に形成されてその両側に第１および第２の基板領域を定義し、該第１および第２の基板領域は該絶縁体によって定義される細長いチャネルによって接続され、該チャネルは第１の領域から第２の領域への基板内の電荷キャリア流路を提供し、該第１および該第２の領域間の伝導度は、この２つの領域間の電位差に依存する絶縁体を形成するステップと、
を含むことを特徴とする上述のデバイスの製造方法を提供する。
第５の態様では、本発明は、
（ａ）基板を提供し、該基板上にフォトレジスト材料の層を形成するステップと、
（ｂ）フォトリソグラフィ処理によって該フォトレジスト材料に所望のパターンを形成するステップと、
（ｃ）該パターン化されたフォトレジスト材料上に有機材料の層を形成するステップと、
（ｄ）選択的に該有機材料を除去するリフトオフ処理を行って、該有機材料をフォトレジスト材料のパターンと一致させるステップと、
を備えることを特徴とする有機層のパターン化方法を提供する。
得られるパターン化された有機材料は、上記のデバイスを形成してもよい。
該有機材料は、ポリマ材料あるいは低分子材料を含んでいてもよい。該高分子材料はＰ３ＨＴであってもよい。該低分子材料はペンタセンであってもよい。
該フォトレジスト材料と反応しないＰ３ＨＴを用いるために、溶剤を使用してもよい。該フォトレジストはキシレンであってもよい。
リフトオフ処理のために用いられる該溶剤は、有機材料全体層のリフトオフを避けるために、十分に弱い作用を持つものでよい。該溶剤は希釈アセトンでもよい。
前記基板は、その上にシリカ層を有するシリコンであってもよい。
該基板は、ソースコンタクトとドレインコンタクトとを有し、該パターン化された有機材料は、該コンタクト間に伝導性チャネルを形成してもよい。
該パターン化された有機材料は、リフトオフ処理後も材料の電気的特性が影響を受けないように、本来の姿が維持されるものであってもよい。
第６の態様では、本発明は、
（ａ）基板を提供し、該基板上に有機材料層を形成するステップと、
（ｂ）該有機材料を完全乾燥させるステップと
（ｃ）該有機材料上にフォトレジスト材料層を形成するステップと、
（ｄ）フォトリソグラフィ処理により、該フォトレジスト材料に所望のパターンを形成するステップと、
（ｅ）エッチングにより該有機材料を選択的に除去し、残留する有機材料を該フォトレジスト材料のパターンに一致させるステップと、
を含むことを特徴とする有機層のパターン化方法を提供する。
得られるパターン化された有機材料は、上記のデバイスを形成してもよい。
該有機材料はＰ３ＨＴであってもよい。
ヨーロッパ特許第０，４６４，８３１号に記載されているナノトランジスタなどのプレーナデバイスを実現するには、二次元電子ガス（２ＤＥＧ）などの二次元電荷キャリアが必要であることは、従来、広く知られていた。２ＤＥＧは電子の薄層であり、その電子は、
（ｉ）該２ＤＥＧ層に対して通常の方向に、単一の、明確に定義された、局在するモード（電子の量子波長の半分）を共有し、
（ｉｉ）該層の二次元領域内を自由に移動できる。
移動電荷キャリアが、電子に対抗して正孔の形を取るように、２ＤＨＧ（二次元正孔ガス）も存在する。
ヨーロッパ特許第０，４６４，８３１号が広く教示しているにも関らず、本発明では、該プレーナデバイスは、２ＤＥＧあるいは２ＤＨＧの機能を必要としないですむことを実現した。さらに、プレーナデバイス（例えばナノデバイス）の作動に関する従来の説明は、該チャネルの側壁に近接およびまたは隣接する横方向空乏領域の存在に言及していた。従来技術では、シリコンやＧａＡｓなどの無機半導体の結晶構造が表面状態やトラップに通じてそこで終焉するために、そのような空乏領域が形成される。そのような表面状態やストラップのために、電荷キャリアは側壁に近接することができずに空乏領域が形成される。
本発明者は、プレーナデバイスを形成する材料が、そのような自然の空乏領域を提供する必要がないことを実現した。さらに本発明は、プレーナデバイスの製造に適用できる他の材料およびまたは他の製造方法の可能性も開いた。例えば、本発明は、プレーナデバイスの製造に適した材料として、ここに記載するように、ＳＯＩ（絶縁体上のシリコン）およびＰ３ＨＴ（ポリ（３−ヘキシル）チオフェン）やＰＱＴ１２（ポリ（３、３’’’―ジアルキル−クォータチオフェン））
２ＤＥＧや２ＤＨＧが必要であるとの考えは、従来技術によるデバイスを、そのようなガスの形成に適した材料の層を含むことに限定してきた。例えば、２ＤＥＧや２ＤＨＧは、ＧａＡｓ／ＡｌＧａＡｓ、ＩｎＧａＡｓ／ＩｎＰ、あるいはＳｉ／ＳｉＯ２などの、２つの異なった材料間の境界面で実現される。
そのようなデバイスに関する従来の実験によって、二次元電荷ガスが必要であるとの考えが強化されたように思われる。
本発明の実験では、ナノトランジスタなどのデバイスは、移動電荷キャリアを含む層に、明確に定義された狭小なチャネルが必要であることが示された。細長のチャネルの幅は、時には３００ｎｍ未満であり、通常は、１００ｎｍ未満である。図１Ａ〜図１Ｃからわかるように、細長の伝導性チャネルは、溝などの２つの絶縁体（例えば線）の間に定義されている。そのために、エッチング法を用いてプレーナナノトランジスタを製造する場合、伝導性電荷キャリアを含む活性化層の厚みが厚いと、垂直に近い側壁には、明確に定義されたチャネル幅を包含することが要求される。
例えば、Ｖ字型断面をした２つの平行なトレンチ間に定義されるチャネルは、資料表面に近づくほど幅が狭くなるが、底部では幅が広い。ウェットケミカルエッチング法では殆ど垂直に近い側壁を作ることは困難である。一方、ドライエッチングあるいは反応性イオンエッチング法では、通常、側壁に近接する領域に電子的損傷やキャリアトラップが発生し、デバイス性能に悪影響を与える。
しかしながら、２ＤＥＧを含む材料が用いられれば、後は該２ＤＥＧの底部におけるチャネル幅だけを考慮すればよく、従って、明確に定義されほとんど垂直である側壁を、長い距離に及んで作る必要がなくなる。このように、先行技術による材料およびまたは製造技術から出発して、２ＤＥＧを含まないプレーナデバイスを作ろうとする試みは、実際面では多くの困難に遭遇してきた。
同様に、先行技術による材料の選択においても、自然の横方向空乏領域はチャネル側壁に近接していなければならないとの考えから、制限されていた。現在までに報告されている有機材料においては、明らかな空乏領域が存在するものはなく、従って、材料選択はやはり、無機材料に限定されている。
さらに、高電子移動性材料を含んでいなければ、ほとんどのナノデバイスが機能しないために、ナノデバイスにはそのような材料が必要であると、しばしば考えられてきた。
しかしながら、少なくともプレーナデバイスに関しては、そのような表面上の限定は正しくないことを、本発明者は実現した。
図３Ａおよび図３Ｂに見られるように、本発明によるトランジスタ（そのサイズが小さいために、ナノトランジスタと呼ばれることがある）は、従来の電界効果トランジスタ（ＦＥＴ）と同じように、電界効果により実際に作動することを、本発明者は実現した。主な相違点は、通常のＦＥＴは垂直方向に多層構造をしているが、該プレーナトランジスタは、単一層のデバイスであることである。
このようなプレーナデバイスの形成に、自然の空乏領域は必要でないことが実験で証明された。自然の空乏領域がない場合、電荷キャリアが占有するフェルミエネルギーあるいは該エネルギー範囲を、サイドゲート電圧によって調整することができ、従って、チャネル内部に存在するキャリアの数が調整される。こうして、ゲート電圧でチャネル伝導度を調整することによって、増幅あるいはスイッチ機能を提供できる。空乏層を持たないことの欠点の１つは、通常オフのトランジスタ（すなわち、ゲートに電圧が印加されていないときはチャネル伝導度が０であるトランジスタ）を作ることが難しいことである。しかしながら、そのようなデバイあるいは部品を含む有用な回路を作るにあたって、そのことは問題とする必要はない。例えば、ＧａＡｓ／ＡｌＧａＡｓなどの化学組成半導体に基づく高電子移動性トランジスタ（ＨＥＭＴｓ）は、高速通信分野で広範に利用されてきた。
ゲート電圧−それは、トランジスタが作動している間、キャリア電荷と同じサインを示す（すなわち、移動電荷キャリアが電子であれば、負のゲート電圧が印加される）−が印加されると、該ゲート電圧は、チャネルの頂部、底部および側壁から、電荷キャリアを奪ってゆく（必ずしも完全にではないが）。電荷キャリアをこうして減らすことは電界効果である。この効果は、電荷キャリアが占有するフェルミエネルギーあるいはエネルギー範囲の減少という言い方でも理解することができ、この減少によって、ソース−ドレイン電流の減少に繋がる。トランジスタが作動する間、キャリア電荷と反対のサインでゲート電圧が印加されると、この電圧によって、フェルミエネルギーの上昇に応じて、チャネルの頂部、底部および側壁からのコンダクタンスは上昇する。
図２Ａ〜図３Ｂを参照しながら、プレーナデバイスの例について説明する。
図２Ａは、プレーナデバイスの形成に用いられる層構造を示しており、そのプレーナデバイスとは、図２Ｂおよび図２Ｃに例示されたＳＳＤ２２０や、図３Ａや図３Ｂに例示されたトランジスタ３２０などである。
図２Ａはウェハ２２０’を示している。該ウェハは、図１Ａに示されるウェハ構造と比較すると、比較的簡単な構造をしていることが理解されるであろう。ウェハ２２０’は、２つの層２２０ａおよび２２０ｂの積層物を含んでいる。１つの層２２０ａは移動電荷キャリアを支持する基板である。２番目の層は絶縁基板２２０ｂである。この移動電荷キャリアは、その動きを二次元領域に限定されていない（すなわち、移動電荷キャリアは、基板内の各３次元領域のそれぞれの少なくとも２つのモード内に存在できる）。このように、この移動電荷キャリアは二次元ガスを形成しない。
図２Ｂおよび図２Ｃはそれぞれ,平面図,およびＳＳＤ２２０の図１ＢにおけるＣ−Ｃ断面図を示している。ＳＳＤ２２０は、図１Ｂに示すＳＳＤ１２０と同じ構造を持つことが平面図よりわかる。実際、ＳＳＤを形成する領域の大きさ、チャネル、および溝は、図１Ｂに示す従来技術によるＳＳＤ１２０について引用される大きさのいずれか、あるいはそのすべてと同じにできる。
ウェハ２２０’が形成されると、絶縁体（例えば、絶縁用の溝）２３０、２３２および２３４がこの基板上に形成されて、デバイスに機能が与えられる。溝２３０、２３２、および２３４は、ナノリソグラフィ法を用いて形成される。溝２３０、２３２、および２３４は、通常、絶縁基板層２２０ｂまでエッチングされる。
これらの溝は、移動電荷キャリアの上面すなわち基板２２０を２つの領域２２２および２２４に分離する。この２つの領域２２２および２２４は、溝２３２および２３４との間に延在しこれらの溝によって定義されるチャネル２４０で接続されている。溝２３０は、デバイス２２０の上面の両端まで延在し、該上面を２つの離散領域２２２および２２４に分離し、チャネル２４０がこの２つの表面領域２２２および２２４間に電流路を提供している。
チャネル２４０は幅Ｗｃ、長さＬｃである。溝すなわちトレンチは幅がＷｔであり、基板面下ＴＬの深さまで延在している。通常の大きさとして、ＴＬは１ｎｍ〜１μｍ（すなわち、１０ｎｍ、２０ｎｍ、あるいは５０ｎｍよりも大きい）、チャネル幅ｗｃは１０ｎｍ〜５００ｎｍ、溝幅Ｗｔは１０ｎｍ〜５００ｎｍとすることができる。チャネル長さＬｃは通常、チャネル幅Ｗｔの３〜４倍であり、３０ｎｍ〜３μｍとすることができる。
チャネルの伝導性は、領域２２２および２２４の電位差に依存する（すなわち、このデバイスはダイオードとして機能する）。
図３Ａに示すように、絶縁体（例えば溝）２６０ａを追加してチャネル１４０に隣接して第３の領域２２６ａを定義することによってトランジスタが実現される。該領域２２６ａに適当な電圧を印加することによって、チャネルの伝導性を変えることができる、すなわち、この領域はトランジスタゲート（ソースあるいはドレインのどちらかとして作用する領域２２２および２２４を有する）として作用する。必要であれば、図３Ａに示すように、領域２２６ａの反対側のチャネルに隣接して、第４の領域２２６ｂを（絶縁体２６０ｂによって）定義することができる。該領域に設けられたそれぞれの電極からそれぞれの領域にゲート電圧を印加することによって、該領域のいずれか、あるいは両方ともゲートとして利用される。
図３Ｂは、ここに説明したように形成されて、マークされたゲート、ソース、およびドレイン領域を有するプレーナトランジスタを示しており、図２Ｂおよび図３Ａで示した平行な辺を有する伝導性チャネルの替わりに、「狭小な」チャネルが形成されていることがこの図からわかる。このデバイスは、絶縁基板ＳｉＯ２上のＰ３ＨＴから形成されており、表面処理は何も施されていない。デバイスを空気中に２日間放置しＰ３ＨＴ層をドープした。このチャネルの幅は約２００ｎｍ、トレンチ幅（絶縁体の定義に用いられる）は約２００ｎｍである。図３Ｃは、図３Ｂに示すＰ３ＨＴプレーナナノトランジスタにおいて、ゲート電圧（ＶＧ：ボルト）を変えたときの出力特性を示す。この特殊な例において、このデバイスはピンチオフゲート電圧（約９ボルト）を有しており、本デバイスはこれ以下の電圧においてトランジスタとして機能する。
ここに記載した該プレーナデバイスは、国際公開第０２／０８６９７３号あるいは同第０６／００８４６７号に記載されている、いずれの特性（サイズを含めて）も備えることができ、あるいはいずれの構造で形成されることができ、あるいはいずれの回路を提供するように形成されることができる。さらに、本デバイスはそのようなデバイスとは違ったサイズとすることができる。例えばチャネル幅や溝幅を大きくするなど。国際公開第０２／０８６９７３号および同第０６／００８４６７号の内容は参照によって本明細書に援用される。
図２Ａ〜図３Ｂに示した例などのプレーナデバイスは、広範な材料から種々の製造方法によって形成できる。例えば、移動電荷キャリア基板は、レジオレギュラーポリ（３−ヘキシチオフェン（Ｐ３ＨＴ）などの半導体ポリマから形成されて、ナノトランジスタなどのプレーナ有機ナノデバイスとして働く。
例えば、Ｐ３ＨＴは、空気暴露（光酸化）あるいは既知量の酸素を意図的に導入する方法などで、酸素ドープすることができる。Ｐ３ＨＴを化学的にドープする（ｎ-型半導体あるいはｐ−型半導体のどちらかになる）ことも可能である。Ｐ３ＨＴのドーピングの方法および、例えばポリアルキルチオフェンやポリアリルアミンなど、他の多くの有機半導体材料が知られている。適切な絶縁基板としては、酸化シリコンやマイカなどがある。例えば、ポリエチレンナフタレート（ＰＥＮ）やポリエチレンテレフタレート（ＰＥＴ）、紙あるいはガラスなどの、フレキシブル絶縁基板も利用される。該絶縁基板の表面は、自己組織化単分子膜（例えば、ヘキサメチルジシラザン（ＨＭＤＳ）あるいはオクタデシルトリクロロシラン（ＯＴＳ）から成る層で処理、あるいは、パーフルオロオクチルトリクロロシランなどのフルオロアルキルシラン（ＦＡＳ）などで処理することができる。しかしながら、機能性デバイスの製造のために、絶縁基板の表面を処理する必要はない。
Ｐ３ＨＴの正孔伝達モードで、正のゲート電圧を印加するとソース−ドレイン電流は減少し、負のデート電圧を印加するとソース−ドレイン電流は上昇する。電子が移動電荷キャリアとして作用するように基板をドープすると、逆になる。
移動電子キャリアを含む層およびまたは基板を形成する伝導性ポリマ層の厚みさは、通常、５ｎｍ〜１００ｎｍの範囲である。
電荷キャリア基板層を形成するこの層は、限定されないが、スピンコート法あるいはスクリーン印刷法を含む広範な溶液処理法で形成される。溶液処理法に適した材料としては、ポリアルキルチオフェンやポリアリルアミン、あるいは置換ポリアルキルチオフェン、置換ポリアリルアミン、置換チエノチオフェン、あるいはオリゴチオフェンなどのオリゴマなどのポリマがある。
さらに、電荷キャリア基板の形成に適した伝導性層も、真空蒸着あるいは蒸着で形成される。真空蒸着あるいは蒸着に適した材料は、ペンタセンや、オリゴチオフェンあるいは置換オリゴチオフェンなどのオリゴマなど、低分子材料を用いることができる。
こうした層は、厚みを比較的薄くできる（移動電荷キャリア波長に比較して）としても、３次元キャリアシステムを形成することを理解しなければならない。該層の通常の方向には明確に定義された閉じ込めモードがないため、例え層の厚みが５ｎｍ未満であっても、２ＤＥＧは存在しない。多くの無機半導体に比較して、有機材料ではキャリア移動性が非常に小さく、これはキャリアが頻繁に分散し、あらゆる方向へのキャリア伝達がかなりランダムであることを意味する。さらに、有機材料における電荷キャリア波長は、無機材料（例えば、ＧａＡｓでは電子波長は３０ｎｍあるいは４０ｎｍ）と比べると比較的短い（例えば１ｎｍ未満）である。
２つの絶縁用領域およびまたは絶縁体間に形成された細長のチャネルは、広範な構造で形成される。例えば、この細長のチャネルは、所望するトランジスタの特性に応じて、図３Ａに示すように、均一の幅を持つようにもでき、あるいは点接触タイプ（図３Ｂ参照）にもできる。
移動電荷キャリア基板（例えば該層）は、製造過程で通常カプセル化されず、これは、２ＤＥＧおよびまたは２ＤＨＧが多層構造内に埋め込まれる２ＤＥＧおよびまたは２ＤＨＧ材料とは異なる。従って、無機半導体を用いる従来ケースよりもリソグラフィは容易である。例えば、図３Ｂに示すように、層内に機械的にカットされた絶縁トレンチを設けることによって絶縁体を形成できる。
図２Ａ〜図２ＣのＳＳＤに関して、トランジスタ内の絶縁用物質およびまたは絶縁体は、トレンチとして形成する必要はない。他の化学的、熱的、光化学的、あるいは電子化学的方法によって、絶縁体を絶縁性にできる。例えば、該層の選択された領域を、強紫外線、あるいは過度の熱、あるいは伝導性に悪影響を及ぼす特別の化学品などに暴露して、伝導性を破壊または減少させることによって、絶縁ラインを作ることができる。あるいは、トレンチを他の材料、例えば誘電体などで充填することも可能である。
先行技術における有機電子が直面する問題の１つは、操作速度が比較的遅い（通常ＫＨＺあるいはそれ以下）ことであるが、これはキャリア移動性によって基本的に制限されている。小型化がシリコンＩＣの速度を上げるための手段だとしても、標準的な有機薄層トランジスタ（ＯＴＦＴ）は、通常、最小サイズが２〜３μであり、それ以下になると、金属の接点抵抗が優勢となり、垂直の多層ＯＦＴＦ構造を、インクジェット印刷法あるいは他の溶液処理方法を用いて、低コストでまた高スループットも有するように作ることは困難である（インクジェット印刷法では分解限界のために）。
複数モールドの調整に限界があるために、そのようなＯＴＦＴをナノインプリント技術で製造することも困難である。ここでナノインプリント技術とは、正確に模写されたｎｍ単位の大きさの堅牢なモールドをポリマ薄層にプレスして、ミクロあるいはナノ構造を形成する技術である。ナノインプリント技術に関しては、オースチン（Ａｕｓｔｉｎ）ＴＸ７８７５８−３６０５の分子インプリントによって発展したものも含めて、種々の異なった技術がある。ナノインプリント技術は、非常に高スループットなプロセスであり、新聞紙印刷などのロール・トゥ・ロールプリントにも応用できる。
無線周波数識別すなわちＲＦＩＤは、無線を利用して自動的に人あるいは物を識別する技術に対する一般的な用語である。識別にはいくつかの方法があるが、最も一般的なものは、人または物を識別するシリアル番号あるいは恐らくは他の情報を、アンテナに付けられたマイクロチップ（このチップとアンテナを一緒にしてＲＦＩＤトランスポンダあるいはＲＦＩＤタグと呼ぶ）に記憶する方法である。このアンテナによって、該チップは識別情報を読み手に送信できる。読み手は、ＲＦＩＤタグから反射された無線電波をコンピュータで処理されるデジタル情報に変換する。
ＲＦＩＤシステムは、アンテナを備えたチップから成るタグと、アンテナを備えたリーダで構成される。リーダは電磁波を送信する。タグアンテナはこの電波を受信するように向きを変える。受動のＲＦＩＤタグは、リーダによって作られる場から電力を受けてマイクロチップ回路に電力を供給する。チップはタグから送信された電波を変調してリーダに戻し、リーダはこれをデジタルデータに変換する。ＲＦＩＤシステムは多くの異なった周波数を利用するが、所謂高周波数（１３．５６ＭＨｚ）タグは、金属製の対象物に対しては良く作動し、また、含水量の高い物の周囲で作動可能である。従って、１３．５６ＭＨｚＲＦＩＤは、コストが許容可能なレベルまで下がれば大きな市場性を持つと予測される。
本発明では、本明細書および国際公開第０２／０８６９７３号で開示されたような一般的な構成のセルフスイッチングダイオード（ＳＳＤ）を用いて、有機電子素子における処理速度を、ＫＨｚからＭＨｚへと大きく向上させることができた。この処理速度の向上によって、ＲＦＩＤや、リアルタイム有機ディスプレイあるいはリアルタイムフレキシブルディスプレイ、および有機ベースのメモリなどの、有機電子素子の応用性は大きく向上するであろう。
周波数応答あるいはナノデバイスに共通的に影響を与える問題の１つは、端子間に発生する高インピーダンスであり、このために、印加電位の大部分（通常、特徴的なインピーダンス５０Ωの終端ＲＦソースによってもたらされる）が反射される。さらに、高インピーダンスによって、寄生キャパシタンスに対して大きな影響を受けやすくなり、通常は、ＲＣ応答の長時間化につながる。
これとは違って、本発明による２つのターミナルセルフスイッチングダイオードは、プレーナ構造をしているために本来的に、高周波での作動が可能であり、これは、電気接点が表面や背面側（基板側）にはなく、横方向に分離されていることを意味している。このことにより、同じ大きさの従来品と比較して、接点間の寄生キャパシタンスが実質的に小さくなっている。さらに、そのようなＳＳＤの動作メカニズムは、少数キャリア拡散には依存せず、しかも電流方向に沿ったバリア構造は利用されない。通常、従来の半導体ダイオードの処理速度を決めている上記の要因に著しく制限を受けずに、このＳＳＤは非常に高周波で機能する。この周波数は基板依存性が強いが、ここで取り上げる移動性が低い基板に対しては、ＭＨｚレベルの動作が可能である（実際に実現された）。
本明細書の目的のために、「ＲＦデバイス」とは、少なくともその一部が０．５ＭＨｚ〜４００ＭＨｚで作動し、好ましくは０．５ＭＨｚ〜１ＧＨｚで作動するデバイスを指す。
多くのナノ構造と同様に、ＳＳＤは非常に高いインピーダンス、つまり通常ＭΩ〜ＧΩオーダのインピーダンスを有する。ＳＳＤが他のナノデバイスと異なる点は、二端子を有するので、多くのＳＳＤを接続するための余計なリソグラフィ工程がいらず、多数のＳＳＤを並列に集積すること、またアレイを形成することが簡単に行えることである。すべてのナノワイヤを１本の線に沿って配置するリニアアレイとすることが可能であるだけではなく、もっとはるかに複雑な構造とすることも可能である。
インピーダンスは、材料の移動性とキャリア濃度、および並列に集積されるデバイスの数に依存する。従って、インピーダンスは、被駆動回路に必要な電流に応じて所望の値を選択できる。インピーダンスはスケーラブルであるので、さらに電流が必要な場合には、さらにＳＳＤを単に並列に追加するだけでよい。
例えば、２００μｍ×２００μｍの領域内に−従来のＲＦＩＤに比べると非常に小さい領域であるが−少なくとも１０，０００個のＳＳＤを並列に配置可能である。ＳＳＤアレイは十分な電流を生成できるものでなければならない（ＳＳＤ数に比例して）。必要ならば、１平方ｍｍ内に１，０００，０００個のＳＳＤを、ＲＦ特性に重大な影響を与えることなく並列に配置できる。
１３．５６ＭＨｚで動作する受動ＲＦＩＤにおいて、処理速度の点で最も要求される部分は整流素子であり、リーダで生成された場からＤＣ電力を直ちにもらって、マイクロチップ回路に電力を供給する。整流素子は、特に好都合にＳＳＤで構成することができ、さらに重要なことは、以下に示す通り、十分な高速処理が達成されることである。
ＳＳＤは、ＲＦＩＤ中で最も高速処理を要求される部品、従って現在、実現が最も困難であるＲＦＩＤ用の整流素子の製造に単独で用いられるが、有機ＲＦＩＤの他の電子回路は、従来の垂直構造トランジスタとダイオードを用いるか、あるいはＳＳＤおよびＳＳＤと同様の方法で形成されたトランジスタとを用いてもよく、これらについては、例えば、上記の図３Ａ〜図３Ｃ、あるいは国際公開第０２／０８６９７３号を参照のこと。本発明によって、これらのトランジスタは有機半導体薄層で実現されることが示された。
そのようなＳＳＤアレイは、ＲＦ整流素子として単独では用いることができないが、ＲＦＩＤ中で同様に、重要で高速処理が要求される要素であるＲＦミキサおよびモジュレータとして用いられる。同じＳＳＤアレイを、信号をリーダに戻すための整流およびＲＦ変調の両方に用いることができる。この応用においては、このＳＳＤは、Ｉ−Ｖ特性の非直線性および高速処理をベースにして、ＲＦ変調素子としても用いられる。
材料に関しては、ナノリソグラフィを行うために表面粗さが十分に低く、所望の処理速度を得るために十分移動性が高く、セルフスイッチング効果をバイアスゼロで機能させるために、ある程度のｎ型あるいはｐ型ドーピングされている半導体層であれば、セルフスイッチングデバイスは、有機半導体薄層あるいは無機半導体薄層の何れにも形成できる。必要であれば、周囲環境をコントロールしたりカプセル化することで、材料（例えばＰ３ＨＴ）寿命を延ばすことができる。
適切な無機材料は、溶液処理された半導体ナノ微粒子（あるいは量子ドット）材料であり、これらはスピンコートあるいはドロップキャストにより層形成される。これらの無機材料は有機材料と同様に容易に用いることができるが、寿命が長く、移動性が良好であり、コントロールし易いことはほとんど間違いない。化学的方法で合成するのでコストも非常に安い。
有機半導体には基本的なタイプが２つある。通常、ポリアリルアミンあるいはポリアルキルチオフェン（例えば、ポリ（３−ヘキシチオフェン、Ｐ３ＨＴ）で代表される半導体ポリマ、および最も研究されしかも最良の、ペンタセンを有する低分子の２つである。Ｐ３ＨＴの引例としては、Ａ． Ｔｓｕｍｕｒａ， Ｈ． Ｋｏｅｚｕｋａ， ａｎｄ Ｔ． Ａｎｄｏ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． Ｖｏｌ． ４９， １２１０ （１９８６）； Ｈ． Ｓｉｒｒｉｎｇｈａｕｓ， Ｎ． Ｔｅｓｓｌｅｒ， ａｎｄ Ｒ． Ｈ． Ｆｒｉｅｎｄ， Ｓｃｉｅｎｃｅ， ＶｏＩ ２８０， １７４１ （１９９８）がある。ペンタセンとしては、Ｈ． Ｋｌａｕｋ， Ｍ． Ｈａｌｉｋ， Ｕ． Ｚｓｃｈｉｅｓｃｈａｎｇ， Ｇ． Ｓｃｈｍｉｄ， Ｗ． Ｒａｄｌｉｋ， ａｎｄ Ｗ． Ｗｅｂｅｒ， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ９２， ５２５９ （２００２）；Ｄ． Ｊ． Ｇｕｎｄｌａｃｈ， Ｃ−Ｃ． Ｋｕｏ， Ｓ． Ｆ． Ｎｅｌｓｏｎ， ａｎｄ Ｔ． Ｎ． Ｊａｃｋｓｏｎ， ５７ｔｈ Ａｎｎｕａｌ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ （１９９９）， ｐｐ． １６４−１６５． Ｊ． Ｃｏｌｌｅｔ， Ｏ． Ｔｈａｒａｕｄ， Ａ． Ｃｈａｐｏｔｏｎ， ａｎｄ Ｄ． Ｖｕｉｌｌａｕｍｅ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ７６， １９４１ （２０００）． Ｙ． Ｚｈａｎｇ， Ｊ． Ｒ． Ｐａｔｔａ， Ｓ． Ａｍｂｉｌｙ， Ｙ． Ｓｈｅｎ， Ｄ． Ｃ． Ｒａｌｐｈ， ａｎｄ Ｇ． Ｇ． Ｍａｌｌｉａｒａｓ， Ａｄｖ． Ｍａｔｅｒ． （Ｗｅｉｎｈｅｉｍ， Ｇｅｒ．） １５， １６３２ （２００３）がある。
上記の層は絶縁基板上に形成されるが、この絶縁基板としては上記の半導体薄層を受け入れるものであれば何れであってもよい。この中には、ポリ（エチレン）テレフタレート（ＰＥＴ）およびポリ（エチレン）ナフタレート（ＰＥＮ）などの柔軟な基材が含まれる。しかしながら、本発明はこの材料に限定されない。基板としては、シリコン［Ａ． Ｒ． Ｂｒｏｗｎ， Ａ． Ｐｏｍｐ， Ｃ． Ｍ． Ｈａｒｔ， ａｎｄ Ｄ． Ｍ． ｄｅ Ｌｅｅｕｗ， Ｓｃｉｅｎｃｅ ２７０， ９７２ （１９９５）； Ｙ． Ｙ． Ｌｉｎ， Ａ． Ｄｏｄａｂａｌａｐｕｒ， Ｒ． Ｓａｒｐｅｓｈｋａｒ Ｚ． Ｂａｏ，Ｗ． Ｌｉ， Ｋ． Ｂａｌｄｗｉｎ， Ｖ． Ｒ． Ｒａｊｕ， ａｎｄ Ｈ． Ｅ． Ｋａｔｚ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ７４， ２７１４ （１９９９）； Ｂ． Ｋ． Ｃｒｏｎｅ， Ａ． Ｄｏｄａｂａｌａｐｕｒ， Ｒ． Ｓａｒｐｅｓｈｋａｒ， Ｒ． Ｗ． Ｆｉｌａｓ， Ｙ． Ｙ． Ｌｉｎ， Ｚ． Ｂａｏ Ｊ． Ｈ． Ｏ’Ｎｅｉｌｌ， Ｗ． Ｌｉ， ａｎｄ Ｈ． Ｅ． Ｋａｔｚ， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ８９， ５１２５ （２００１］，） ｇｌａｓｓ ［Ｈ． Ｋｌａｕｋ， Ｄ． Ｊ． Ｇｕｎｄｌａｃｈ， ａｎｄ Ｔ． Ｎ． Ｊａｃｋｓｏｎ， ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ． ２０， ２８９ （１９９９）； Ｈ． Ｓｉｒｒｉｎｇｈａｕｓ， Ｔ． Ｋａｗａｓｅ， Ｒ． Ｈ． Ｆｒｉｅｎｄ， Ｔ． Ｓｈｉｍｏｄａ， Ｍ． Ｉｎｂａｓｅｋａｒａｎ， Ｗ． Ｗｕ， ａｎｄ Ｅ． Ｐ． Ｗｏｏ， Ｓｃｉｅｎｃｅ ２９０， ２１２３ （２０００）； Ｈ． Ｅ． Ａ． Ｈｕｉｔｅｍａ， Ｇ． Ｈ． Ｇｅｌｉｎｃｋ， Ｊ． Ｂ． Ｐ． Ｈ． ｖａｎ ｄｅｒ Ｐｕｔｔｅｎ， Ｋ． Ｅ． Ｋｕｉｊｋ， Ｋ． Ｍ． Ｈａｒｔ， Ｅ． Ｃａｎｔａｔｏｒｅ， ａｎｄ Ｄ． Ｍ． ｄｅ Ｌｅｅｕｗ， Ａｄｖ． Ｍａｔｅｒ （Ｗｅｉｎｈｅｉｍ， Ｇｅｒ．） １４， １２０１ （２００２）］； ｐｏｌｙｉｍｉｄｅ ［Ｃ． Ｊ． Ｄｒｕｒｙ， Ｃ． Ｍ． Ｊ． Ｍｕｔｓａｅｒｓ， Ｃ． Ｍ． Ｈａｒｔ， Ｍ． Ｍａｔｔｅｒｓ， ａｎｄ Ｄ． Ｍ． ｄｅ Ｌｅｅｕｗ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ７３， １０８ （１９９８） ； Ｇ． Ｈ Ｇｅｌｉｎｃｋ， Ｔ． Ｃ． Ｔ． Ｇｅｕｎｓ， ａｎｄ Ｄ． Ｍ． ｄｅ Ｌｅｅｕｗ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ７７， １４８７ （２０００）； Ｆ． Ｊ． Ｔｏｕｗｓｌａｇｅｒ， Ｎ． Ｐ． Ｗｉｌｌａｒｄ， ａｎｄ Ｄ． Ｍ． ｄｅ Ｌｅｅｕｗ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ８１， ４５５６ （２００２）］などがあり、ポリエチレンナフタレート（ＰＥＮ）としては、［Ｍ． Ｇ． Ｋａｎｅ， Ｊ． Ｃａｍｐｉ， Ｍ． Ｓ． Ｈａｍｍｏｎｄ， Ｆ． Ｐ． Ｃｕｏｍｏ， Ｂ． Ｇｒｅｅｎｉｎｇ， Ｃ． Ｄ． Ｓｈｅｒａｗ， Ｊ． Ａ． Ｎｉｃｈｏｌｓ， Ｄ． Ｊ． Ｇｕｎｄｌａｃｈ， Ｊ． Ｒ． Ｈｕａｎｇ， Ｃ． Ｃ． Ｋｕｏ， Ｌ． Ｊｉａ， Ｈ． Ｋｌａｕｋ， ａｎｄ Ｔ． Ｎ． Ｊａｃｋｓｏｎ， ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ． ２１， ５３４ （２０００）；Ｃ． Ｄ． Ｓｈｅｒａｗ， Ｌ． Ｚｈｏｕ， Ｊ． Ｒ． Ｈｕａｎｇ， Ｄ． Ｊ． Ｇｕｎｄｌａｃｈ， Ｔ． Ｎ． Ｊａｃｋｓｏｎ， Ｍ． Ｇ． Ｋａｎｅ， Ｉ． Ｇ Ｈｉｌｌ， Ｍ． Ｓ． Ｈａｍｍｏｎｄ， Ｊ． Ｃａｍｐｉ， Ｂ． Ｋ． Ｇｒｅｅｎｉｎｇ， Ｊ． Ｆｒａｎｃｌ， ａｎｄ Ｊ． Ｗｅｓｔ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ８０， １０８８ （２００２）］などがあり、ポリエチレンテレフタレート（ＰＥＴ）としては、［Ｊ． Ａ． Ｒｏｇｅｒｓ， Ｚ． Ｂａｏ， Ａ． Ｄｏｄａｂａｌａｐｕｒ， ａｎｄ Ａ． Ｍａｋｈｉｊａ， ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ． ２１， １００ （２０００）； Ｐ． Ｍａｃｈ， Ｓ． Ｊ． Ｒｏｄｒｉｇｕｅｚ， Ｒ． Ｎｏｒｔｒｕｐ， Ｐ． Ｗｉｌｔｚｉｕｓ， ａｎｄ Ｊ． Ａ． Ｒｏｇｅｒｓ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ７８， ３５９２ （２００１）； Ｊ． Ａ． Ｒｏｇｅｒｓ， Ｚ． Ｂａｏ， Ｋ． Ｂａｌｄｗｉｎ， Ａ． Ｄｏｄａｂａｌａｐｕｒ， Ｂ． Ｃｒｏｎｅ， Ｖ． Ｒ． Ｒａｊｕ， Ｖ． Ｋｕｃｋ， Ｈ． Ｋａｔｚ， Ｋ． Ａｍｕｎｄｓｏｎ， Ｊ． Ｅｗｉｎｇ， ａｎｄ Ｐ． Ｄｒｚａｉｃ， Ｐｒｏｃ． Ｎａｔｌ． Ａｃａｄ． Ｓｃｉ． Ｕ．Ｓ．Ａ． ９８， ４８３５ （２００１）； Ｗ． Ｆｉｘ， Ａ． Ｕｌｌｍａｎｎ， Ｊ． Ｆｉｃｋｅｒ， ａｎｄ Ｗ． Ｃｌｅｍｅｎｓ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ８１， １７３５ （２００２）］などがあり、ポリカーボネートとしては、［Ｓ． Ｋ． Ｐａｒｋ， Ｙ． Ｈ． Ｋｉｍ， Ｊ． Ｉ． Ｈａｎ， Ｄ． Ｇ． Ｍｏｏｎ， ａｎｄ Ｗ． Ｋ． Ｋｉｍ， ＩＥＥＥ Ｔｒａｎｓ． Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ ４９， ２００８ （２００２）］などがあり、柔軟紙としては、［Ｆ． Ｅｄｅｒ， Ｈ． Ｋｌａｕｋ， Ｍ． Ｈａｌｉｋ， Ｕ． Ｚｓｃｈｉｅｓｃｈａｎｇ， Ｇ． Ｓｃｈｍｉｄ， ａｎｄ Ｃ． Ｄｅｈｍ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ８４， ２６７３ （２００４）］などがある。
本明細書に記載した新規のＲＦデバイス材料の移動度は、一般的には０．１ｃｍ２／ＶＳより大きく、現時点ですぐにでも工業的に実現可能である。キャリア濃度が高ければ低移動度でも適しているが、０．０１ｃｍ２／ＶＳより大きい方が好ましい。最大移動度に関しては、現在入手可能な材料をベースにすると１００ｃｍ２／ＶＳとなるのであろうが、将来、よりよい材料が入手できるようになればこの値は上がる。移動度が高くなればなるほど動作速度は速くなる。上記のすべての材料（半導体ポリマ、半導体低分子、および溶液処理無機半導体）に共通の特長は、従来の半導体材料（ＩＩＩ−Ｖ族シリコン）とは違って、加工、特にスピンコート法、ドロップキャスト法およびシンプルな加熱蒸発法が利用できるために、加工が容易でしかも低コストなことである。このことによって、非常に大面積での大量生産が可能となり低コスト化が図れる。他の特長としては機械的に弾性であること等がある。
ＳＳＤが従来の有機薄層デバイス（ＯＴＦＤ）と大きく異なる点は、プレーナデバイス構造であるために、製造に必要となるものは、シンプルで複写可能なナノリソグラフィ工程だけである。ただちの効果としては、（ａ）高精細で多層配列を必要とせず、ナノインプリント技術を用いた高スループット生産が可能であること、（ｂ）ほとんどの配線が有機半導体自身の面内で行われ、金属配線（ゲートコンタクトおよびオーミックコンタクト）がほとんどなしで済む（詳細は後述）ために、接点抵抗の問題によるデバイスの小型化への制限（従って処理速度の制限）がなくなる。
上記のとおり、このセルフスイッチングダイオードは、ナノチャネル、つまり代表的には、意図的に不完全とした幾何学対象性を持つ、幅が１０’ｓ〜１００’ｓ ｎｍ程度の、かなり小型のチャネルをベースにしている。従来のダイオードと違って、このＳＳＤは、単にチャネル幅を調整するだけで実質的に０Ｖから１０Ｖ以上のまでの所定しきい値電圧を有すことができる。このナノチャネルは通常、半導体薄層を形成する２つの食刻（従って絶縁用）トレンチ間に定義される。トレンチのＬ字形状によって、ナノチャネルの幾何学的対象性は壊れて、電流がナノチャネだけを流れるようになされている。ワイヤ間に電圧が印加されないときは、トレンチ側壁の表面状態のために、ナノチャネルは大部分が枯渇状態になっている。負電圧を印加すると、ナノチャネル周囲の負電荷によってワイヤ自身をさらに枯渇させ、電流は流れにくくなる。一方、正電圧を印加すると、ナノチャネル周囲の正電荷によってナノチャネル内に電子が誘引されて、電流が流れる伝導性チャネルとなる。このセルフスイッチング機構によってダイオードのように働く。
このセルフスイッチングデバイスは、高周波数でも作動する。これはデバイスのプレーナ構造によるものであり、このことは、電気接点が表面や背面側（基板側）にはなく、横方向に分離されていることを意味している。このことによって、同じサイズの従来品垂直デバイスよりも、接点間の寄生キャパシタンスが実質的に小さくなっている。さらに、この新しい動作メカニズムは、少数キャリア拡散には何の依存もせず、しかも電流方向に沿ったバリア構造は利用されない。通常、従来の半導体ダイオードの処理速度を決めている上記の要因に著しく制限を受けずに、このＳＳＤは非常に高周波で機能する。
ＳＳＤの処理速度をテストするために、最初にＩｎＧａＡｓベースのＳＳＤを用いて実験を行った。この実験で１１０ＧＨｚまでのマイクロ波を検出できたが、これは実験構成で得られる最高周波数であった。１３００ｍＶ／ｍｗの検出精度を実現したが、これは市販されている通常のマイクロ波ダイオード検出器（１個あたりおよそ１０００ポンド）の約３倍である。周波数を１００ＭＨｚから１１０ＧＨｚへと３桁以上増大させても、マイクロ波検出精度の明らかな低下は見られなかった。これは、今日までに種々のタイプの新規な電子ナノデバイスで報告されている中で最高速度だと思われる。キャリア移動スピードの評価を行った結果、有機半導体を用いてＭＨｚでの作動が実現されることが示され（移動度：０．１ｃｍ2／Ｖｓ以上）、従って、有機半導体の応用範囲の拡大に際し最も大きな障害となっていたものに対し解決策が提供される。
図４は、マイクロ波実験に用いた実験装置の概略図を示す。周波数源および変調器４１０、コンデンサＣ、およびコイルＬは、バイアスネットワークとして作動し、電圧源Ｖbiasおよび隣接の１０ＭΩ抵抗器によってＤＣバイアスが与えられている。
図４の右手の原子間力電子顕微鏡像４１２は、並列接続されたこのＳＳＤの直線配列を示す。多くのナノ構造と同様に、単独のＳＳＤは、通常はＭΩオーダの非常に高いインピーダンスを持つこのＳＳＤと、例えばバリスチック整流器や３端子バリスチック接合などの他の新規なナノデバイスとの違いは、ＳＳＤが２端子であることであり、このためにＳＳＤは、配線のための余分なリソグラフィを必要とせずに、並列に多数集積したり、アレイ形成が容易に行える。すべてのＳＳＤを一本の線に沿って配置するリニアアレイが可能であるばかりではなく、はるかに複雑な構造とすることもできる。図４は、Ｕ字トレンチ（それぞれ２つのＬ字からなっている）によって、多数のＳＳＤを並列に定義する状況を示している。さらに、図５に示すように、こうしたアレイを必要に応じて折り返すことも可能であり、図５では約１００個のＳＳＤが並列に接続されている。このように、大きな面積を、ウェハ全体であっても、作動材料とすることができる。従来のダイオードと異なってプレーナ構造であるために、アレイに対して垂直に入射する自由空間放射に対しても直接結合できる。このような特長は、ＲＦＩＤなどの実際的な応用におけるマイクロ波整流に非常に有用である。
この１１０ＧＨｚ実験に用いたＳＳＤは、有機金属気相エピタキシャル成長法（ＭＯＶＰＥ）による、変調ドープしたＩｎＰ／ＩｎＧａＡｓ／ＩｎＰ量子井戸層のウェハから製造した。量子井戸内の２次元電子ガスは、表面下４１ｎｍであった。ＳＳＤは、電子ビームリソグラフィと、その後のＨＢｒベースのＬ字あるいはＵ字トレンチのウェットエッチングで定義した。ＳＳＤのシンプルなプレーナ構造によって、多数の素子からなるアレイの製作も図４の原子間力電子顕微鏡像に示すように、配線層を必要とせずに、簡単な高精細リソグラフィ工程で済む。
図６には、検出出力電圧Ｖｏｕｔを周波数の関数として示した。第１の曲線は,バイアス電流Ｉｂｉａｓ＝６μＡで計測、第２の曲線はバイアス電流なしのものである。計測中、電力は絶えず約２８０μＷに維持した。ここからわかるとおり、周波数依存性において両方の曲線とも同じ形を持っている。これは、実際のデバイスすなわちノイズではなく、計測装置上および基板レイアウト上（すなわちメサ構造およびメタライゼーション）からくるものと考えられる。
実験で、周波数が１００ＭＨｚから１１０ＧＨｚ（実験上最大の周波数）へと３オーダ上昇に応じて、ＳＳＤによる整流は安定した周波数応答を示した。
整流回路は、図４（シンプルなリニアアレイ）あるいは図５（折り返しアレイ）のものとすることができ、必要であれば、半波整流だけでも可能である。全波整流２つのデザインを図７と図８に示す。
図７は、ＳＳＤの４列アレイに基づくマイクロ波全波整流の概略図を示す。その機能はブリッジ整流器と同じだが、新規の動作原理によってプレーナ構造が可能となり、各アレイ列のＳＳＤは、何の相互配線もなく、接続されている。
図８は、４つの折り返しＳＳＤアレイから、マイクロ波の全波整流用整流器を構築する方法を概略的に示している。折り返しＳＳＤアレイによって、多数のＳＳＤを集積して、マイクロ波整流をより効果的に行うことが可能である。この機能はブリッジ整流器と同じであるが、この新規の動作原理によって、プレーナ構造にすることができ、各折り返しアレイのＳＳＤは、何らの相互配線がなく接続可能である。このように、有機半導体層の面積を整流器に変えることができ、ＲＦＩＤの他の回路を駆動するマイクロ波パワーコンバータとして機能する。このデバイスは、表面の通常の方向から入ってくるマイクロ波を整流できる。また、リーダに返信するマイクロ波を変調するＲＦＩＤの非線形部品としても使え、リーダは変調波をデジタルデータに変換する。
プレーナ構造によって、ＳＳＤアレイの製造にナノインプリント技術を用いることが可能となり、高スループットおよび高精細の効果が得られている。さらにいくつかの大きな部品、電極、およびその他接点などは、正確な配向を必要としないために、レベルを変えたナノインプリント技術あるいは、インクジェットプリントなどの他の標準的な方法のいずれかで製造できる。
ナノインプリントは別にして、この分野で標準的に用いられているＵＶリソグラフィ法も適用できる。シリコン産業で用いられるリソグラフィでは、既に９０ｎｍが製造可能照り、ＳＳＤの製造に十分である。こうした大量生産への取り組みの利点は、これがＣＭＯＳと互換性があることである。しかしながら、生産時に、半導体ポリマ材料を紫外線に暴露させないようにすることも重要になる場合がある。
ＳＳＤのパターンは、均一な層の上に絶縁トレンチを設けることで形成されるが、他にも絶縁ラインを形成する多くの手段がありえる。例えば、UV照射、熱、機械的あるいは化学的処理などであるが、所望の場所（マスキング）に作動材料を選択的に堆積する方法などもある。
無機ＳＳＤアレイの処理速度は、少なくとも１００ＧＨｚのオーダであることが確認されている。キャリア移動における周波数を評価することによって、図７および図８の有機ＳＳＤアレイをベースにした整流器は、実験によって証明されたように、適切な有機半導体材料が用いられていれば、ＭＨｚ周波数で機能する。
例えば、Ｐ３ＨＴのＳＳＤアレイが１ＭＨｚに接近していることは実験で確認された。図９Ａおよび９Ｂはそれぞれ、アレイの電流−電圧曲線と、正弦波ピーク−ピーク入力電圧（Ｖｐｐ）が２０Ｖの時の、ＳＳＤ周波数応答を示す。３ｄＢ点における周波数応答は約１ＭＨｚであることがわかる。このアレイは、約４０個のＳＳＤが並列に配置されて（例えば、図４の右側参照）成る。移動電荷を運ぶ基板は、ＯＴＳ処理された絶縁基板上の、約２０ｎｍ厚のＰ３ＨＴ層である。これらのＳＳＤは、絶縁体として約５０ｎｍ幅のトレンチを用いて形成されている。チャネル幅は約８５０ｎｍ、長さは８５０ｎｍである。デバイスは、空気中に２日間放置した後Ｐ３ＨＴ層をドーピングした。
ＰＱＴ１２のＳＳＤのアレイではもっと良好な性能を示し、少なくとも２０ＭＨｚに達した。図１０Ａ〜図１０Ｃはそれぞれ、アレイの電圧−電流曲線、正弦波ピーク−ピーク入力電圧（Ｖｐｐ）が２０Ｖの時のＳＳＤ周波数応答、および入力電圧ＡＣの関数とした出力電圧ＤＣを、示す。３ｄＢにおける周波数応答は約３０ＭＨｚであるが、実験における計測はわずか２０ＫＨｚまで行わなかった。アレイは、並列に配置した１０個のＳＳＤから成る。移動電荷キャリアを運ぶ基板は、ＯＴＳ処理を行った絶縁基板上の、約２０ｎｍ厚のＰＱＴ１２の層である。これらのＳＳＤは、絶縁体として約２００ｎｍ幅のトレンチを用いて形成されている。チャネル幅は約５００ｎｍ、長さは１μｍである。デバイスは、空気中に7日間放置した後ＰＱＴ１２層をドーピングした。
このような有機プレーナダイオード（例えばＳＳＤ）および上記のトランジスタは、ここに教示した技術を基に、同業者には明らかな、種々の技術を用いて製造できる。本発明では代表的に、３ステッププロセスを用いて上記のデバイスを形成した。
最初に、有機半導体材料（移動電荷キャリアを保持する）の層あるいは層を絶縁基板（通常、この第１のステップで電極領域も形成する）上に形成する。次に、有機層をパターン化し（例えば、ＵＶリソグラフィを用いて）、最終リソグラフィステップのための適切なサイズを定義する。これによって、デバイスあるいは領域を、ミクロンオーダにするか、数十ミクロンオーダにするか、ナノリソグラフィに適する大きさで形成する。最後に、ＡＦＭ（原子間電子顕微鏡）を用いてナノリソグラフィを行い、個々のデバイスの構造を定義する、すなわち、絶縁トレンチを形成して伝導性チャネルを定義する。
このデバイスを形成する３ステップの例を詳細に説明する。これらの中で取り上げた材料は単に例示であり、本明細書の他の場所で取り上げた他材料、あるいは、この明細書で教示したこをベースに当業者には明らかとなるような材料も使用可能であることに留意いただきたい。
通常、有機半導体材料の最初の層あるいは層を形成する第１の工程について説明する。
Ａｔｏｍｉｃａｌｌｙ ｆｌａｔ ｍｉｃａ ｓｌｉｄｅｓ （Ａｇａｒ Ｓｃｉｅｎｔｉｆｉｃ Ｌｔｄ．，ＵＫ）は、絶縁基板として広く用いられている。試料をアセトンおよびメタノール（試薬グレード、Ａｌｄｒｉｃｈ）で脱脂後、超純水（Ｍｉｌｌｉｐｏｒｅ、Q、Ｒｓ＞１８ＭΩｃｍ）で数回洗浄し、最後に純水窒素下で乾燥させる。次に、５０〜７５ｎｍ厚の金層（９９．９９％、Ｇｏｏｄｆｅｌｌｏｗ）アレイをフォトリソグラフィと用いて定義し電極形成用に隆起させる。通常、電極間のチャネル長さは通常、Ｌ＝８μｍ,チャネル幅Ｗ＝８０μｍである。
次に、例えば、５重量％の１，１，１，３，３，３−ヘキサメチルジシラザン（ＨＭＤＳ、９９．９％、Ａｌｄｒｉｃｈ社）のトルエン（ＨＰＬＣ（高速液体クロマトグラフィ）グレード、Ａｌｄｒｉｃｈ社）溶液中に、７０℃、３時間、上記の洗浄基板上を浸漬して、あるいは、１ｍＭオクタデシルトリクロロシラン（ＯＴＳ、９０＋％、Ａｌｄｒｉｃｈ社）のシクロヘキサン（ＨＰＬＣグレード、Ａｌｄｒｉｃｈ社）溶液中に上記の洗浄基板上を浸漬して、それぞれＨＭＤＳやＯＴＳなどの自己組織化単分子膜（ＳＡＭｓ）を形成する。ＳＡＭｓは、安定で、整然とした、強固な層を形成する［Ｌ． Ｈｏｕｓｓｉａｕ， Ｐ． Ｂｅｒｔｒａｎｄ， Ａｐｐｌｉｅｄ Ｓｕｒｆａｃｅ Ｓｃｉｅｎｃｅ， ２０３−２０４， ５８０ （２００３）］。ＯＴＳ処理は、ＳＡＭ形成のしきい値温度Ｔｃ（ＯＴＳのＴｃはほぼ２８℃）以下で行うことが重要である。Ｔｃ以下の時のみ整然としたモノレイヤが形成される［Ｊ． Ｄｕｃｈｅｔ， Ｂ． Ｃｈａｂｅｒｔ， Ｊ． Ｐ． Ｃｈａｐｅｌ， Ｊ． Ｆ． Ｇｅｒａｒｄ， Ｊ． Ｍ． Ｃｈｏｖｅｌｏｎ， Ｎ． Ｊａｆｆｒｅｚｉｃ−Ｒｅｎａｕｌｔ， Ｌａｎｇｍｕｉｒ， １３， ２２７１ （１９９７）］。従って、非常に緻密なモノレイヤを、ＳＡＭの堆積時間をある程度短縮させて調整するには、５度に冷却したシラン化溶液中に６０分間浸漬する。次に、ＳＡＭ処理に応じて改質した基板を、新鮮なトルエン中（ＨＭＤＳ改質サンプル）、あるいはシクロヘキサン中（ＯＴＳ改質サンプル）で洗浄し、純水窒素下で乾燥後１００℃ホットプレーと上で２０分間ベーキングし、シラン化反応を完了させる。
次に、所望の有機半導体層、すなわちレジオレギュラポリ（３−ヘキシルチオフェン）−２，５−ジイル（Ｐ３ＨＴ、Ａｌｄｒｉｃｈ社）、あるいはレジオレギュラ（３、３’’’−ジアルキル−クアテルチオフェン）３（ＰＱＴ）層を形成する［ＢＥＮＧ Ｓ． ＯＮＧ， ＹＩＬＩＡＮＧ ＷＵ， ＡＮＤ ＰＩＮＧ ＬＩＵ， ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ ＩＥＥＥ， ＶＯＬ． ９３， ＮＯ． ８， ＡＵＧＵＳＴ ２００５］。Ｐ３ＨＴでは、１，２，４―トリクロロベンゼン（ＴＣＢ、無水グレード、Ａｌｄｒｉｃｈ社）の１０ｇ／Ｌ溶液を、空気中で、２０００ｒｐｍ、１２０秒間にてスピンコートする。ＴＣＢからポリマを処理すれば、フォトリソグラフィや材料の隆起およびまたはエッチング処理を行っても、活性層の電気特性には影響を与えず、半導体はダメージを受けずにパターン化できることがわかった。最後に、Ｐ３ＨＴ層を、窒素でわずか加圧下、１００℃で１時間アニール処理する。
移動電荷キャリアの伝達に適切な層が形成されると、次にフォトリソグラフィ（すなわち第２のステップ）を用いて、ミクロンオーダ、数十ミクロンオーダの領域を定義する。従来のフォトリソグラフィを使用できるが、デバイス性能の向上および処理中における有機半導体へのダメージを避けるためには、本発明によるフォトリソグラフィの新規な２つの方法が用いられる。その内の１つは、本明細書で「リフトオフ技術」と呼ぶもので、他方は「サブトラクト技術」と呼ぶものである。どちらも第２ステップとして用いることができる。
最初に「リフトオフ技術」、次に「サブトラクト技術」について説明を行う。このようなフォトリソグラフィ技術は、上記のプレーナ技術の製造に用いられるばかりでなく、通常のＯＴＦＴの製造にも使えることは理解されるであろう。これらの技術が広範に応用されることを示すために、リフトオフ技術およびサブトラクト技術の両方について、ＯＴＦＴの製造を参照にして説明する。
実際に応用するためには、トランジスタチャネルを設け、ＯＴＦＴへの要求速度を上げるために（現在はわずかＫＨｚレベルあるいはそれ以下）ゲートサイズを小さくし、クロストークを防ぐために個々のデバイスを分離し、またオンオフ比を向上させることが重要である。参照： Ｓ． Ｈｏｌｄｃｒｏｆｔ， Ａｄｖ． Ｍａｔｅｒ． ｛１３｝， １７５３ （２００１）； Ｉ． Ｋｙｍｉｓｓｉｓ， Ｃ． Ｄ． Ｄｉｍｉｔｒａｋｏｐｏｕｌｏｓ， ａｎｄ Ｓ Ｐｕｒｕｓｈｏｔｈａｍａｎ， Ｊ． Ｖａｃ． Ｓｃｉ． Ｔｅｃｈｎｏｌ． Ｂ ｛２０｝， ９５６ （２００２）この要件を満たすために、有機半導体のパターン化について、スクリーン印刷やインクジェット、ソフトリソグラフィスタンプ、および光化学架橋法などのいくつかの方法が開発されている。参照：Ｚ． Ｂａｏ， Ｙ． Ｆｅｎｇ， Ａ． Ｄｏｄａｂａｌａｐｕｒ， Ｖ． Ｒ． Ｒａｊｕ， ａｎｄ Ａ． Ｊ． Ｌｏｖｉｎｇｅｒ， Ｃｈｅｍ． Ｍａｔｅｒ． ｛９｝， １２９９ （１９９７）； Ｓ． Ｃ． Ｃｈａｎｇ， Ｙ． Ｂｈａｒａｔｈａｎ， Ｙ． Ｙａｎｇ， Ｒ． Ｈｅｌｇｅｓｏｎ， Ｆ． Ｗｕｄｌ， Ｍ． Ｂ． Ｒａｍｅｙ， ａｎｄ Ｊ． Ｒ． Ｒｅｙｎｏｌｄｓ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ２５６１ （１９９８）； Ｔ． Ｒ． Ｈｅｂｎｅｒ， Ｃ． Ｃ． Ｗｕ， Ｄ． Ｍａｒｃｙ， Ｍ． Ｈ． Ｌｕ， ａｎｄ Ｊ． Ｃ． Ｓｔｕｒｍ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ５１９ （１９９８）； Ｊ． Ａ． Ｒｏｇｅｒｓ， Ｚ． Ｂａｏ， Ａ． Ｍａｋｈｉｊｉａ， ａｎｄ Ｐ． Ｂｒａｕｎ， Ａｄｖ． Ｍａｔｅｒ． ｛１１｝， ７４１ （１９９９）； Ｆ． Ｊ． Ｔｏｕｗｓｌａｇｅｒ， Ｎ． Ｐ． Ｗｉｌｌａｒｄ， ａｎｄ Ｄ． Ｍ． ｄｅ Ｌｅｅｕｗ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ４５５６ （２００２）
これらの方法にもかかわらず、今日までに報告されているＯＴＦＴの伝導性ポリマは、パターン化できないときがあり、この原因としては、適用可能な、標準化されていない装置や方法がないことによるものが多い。将来の有機半導体に対しては、ジェット印刷が最も有望なものの１つではあるがそれでも、達成可能な形状サイズは液滴サイズで制限されており、通常は数十ミクロンである。参照： Ｊ． Ｒ． Ｓｈｅａｔｓ， Ｊ． Ｍａｔｅｒ． Ｒｅｓ． ｛１９｝， １９７４ （２００４）
ＵＶフォトリソグラフィは十分に確立されたＣＭＯＳ技術であり、現代シリコンチップに関して、ＧＨｚ範囲のクロック速度で作動する膨大な数のトタンジスタの生産に用いられてきた。十分に研究されているポリ（３−ヘキシルチオフェン）（３ＰＨＴ）などの共役ポリマのパターン化に、この高スループット技術を利用する研究は、今日までほとんど報告されていない。参照：Ａ． Ｔｓｕｍｕｒａ， Ｈ． Ｋｏｅｚｕｋａ， ａｎｄ Ｔ． Ａｎｄｏ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， １２１０ （１９８６）； Ｈ． Ｓｉｒｒｉｎｇｈａｕｓ， Ｎ． Ｔｅｓｓｌｅｒ， ａｎｄ Ｒ． Ｈ． Ｆｒｉｅｎｄ， Ｓｃｉｅｎｃｅ， １７４１ （１９９８）それは両立できないか、あるいは非常に困難であると考えられてきた。参照：Ｚ． Ｌ． Ｌｉ， Ｓ． Ｃ． Ｙａｎｇ， Ｈ． Ｆ． Ｍｅｎｇ， Ｙ． Ｓ． Ｃｈｅｎ， Ｙ． Ｚ． Ｙａｎｇ， Ｃ． Ｈ． Ｌｉｕ， Ｓ． Ｆ． Ｈｏｒｎｇ， Ｃ． Ｓ． Ｈｓｕ， Ｌ． Ｃ． Ｃｈａｎ， Ｊ． Ｐ． Ｈｕ， ａｎｄ Ｒ． Ｈ． Ｌｅｅ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ３５５８ （２００４）共役ポリマは結合が弱いために、UV照射によって材料の電子的特性が著しく損なわれる。参照：Ｊ． Ｆｉｃｋｅｒ， Ｈ． ｖｏｎ Ｓｅｇｇｅｒｎ， Ｈ． Ｒｏｓｔ， Ｗ． Ｆｉｘ， Ｗ． Ｃｌｅｍｅｎｓ， ａｎｄ Ｉ． ＭｃＣｕｌｌｏｃｈ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ｛８５｝， １３７７ （２００４）伝導性ポリマと溶剤、あるいはフォトリソグラフィに用いられる他の物質との化学反応も起こる可能性がある。参照：Ｍ． Ｈａｌｉｋ， Ｈ． Ｋｌａｕｋ， Ｕ． Ｚｓｃｈｉｅｓｃｈａｎｇ， Ｔ． Ｋｒｉｅｍ， Ｇ． Ｓｃｈｍｉｄ， ａｎｄ Ｗ． Ｒａｄｌｉｋ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ｛８１｝， ２８９ （２００２）最近、ＡｕｓｔｉｎとＣｈｏｕが、Ｐ３ＨＴ層をパターン化する間接的な方法を開発した。ＳｉＯ２の層をＰ３ＨＴの層に直接蒸着し、フォトリソグラフィでこのＳｉＯ２層をパターン化してエッチマスクを作る。所望の領域のＳｉＯ２とＰ３ＨＴを、ＣＦＨ３による化学エッチングによって除去するとパターン転写が終了する。参照：Ｍ． Ｄ． Ａｕｓｔｉｎ ａｎｄ Ｓ． Ｙ． Ｃｈｏｕ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ｛８１｝， ４４３１ （２００２）
以下に説明する新規な技術では、Ｐ３ＨＴ層と他の伝導性ポリマ層をフォトリソグラフィを用いて直接にパターン化する方法を提供する。この有機層のパターン化方法は、（ａ）基板（すなわち絶縁基板）を提供し該基板上にフォトレジスト材料層を形成するステップと、（ｂ）フォトリソグラフィ処理を用いて、該フォトレジスト材料に所望のパターンを形成するステップと、（ｃ）該パターン化されたフォトレジスト材料上に有機材料の層を形成するステップと、（ｄ）選択的に該有機材料を除去するリフトオフ処理を行って、該有機材料をフォトレジスト材料のパターンに一致させるステップと、を含む。通常、該有機材料は基板のように作用し、正孔や電子などの移動電荷キャリアを伝達する。
パターン化された有機材料の形状はリフトオフ後も維持されて、該材料の電気的特性が影響を受けないようにされる。
有機材料には２つの主要なタイプがありいずれも、半導体低分子材料であって、純粋な状態で伝導性だが、通常は不溶性であって、このために、真空蒸着される。通常使用されるその材料の１つは、ペンタセンである。
２番目のタイプは、炭素原子の長鎖から成る。これらは自然の状態では非常に伝導性が低いために、伝導性を飛躍的に向上させる塩素やヨウ素などのドーピング剤が添加される。この材料は通常、有機溶剤などに非常に良く溶けるので、前述の低分子有機材料よりも取り扱いが容易である。このことは、インクジェットやその他の従来の印刷方法を用いて印刷できることを意味し、従って、電子部品を、低コストで、簡単に、大量生産することが可能である。大部分の作業が溶液処理された材料に対して行われる。良く用いられる材料はＰ３ＨＴである。
好適な形態では、１μｍにまでの形状サイズを高収量で製造することを実現し、Ｐ３ＨＴベースのＯＦＴＦを製造した。また、フォトリソグラフィの利用範囲が広いことから、この方法によって、材料とデバイス研究に対して、事前定義され、しかも良好に管理された構造を提供できる。本新規方法においては、スピンコート、ＵＶ照射、およびフォトレジスト成長によるフォトレジスト処理後に、伝導性ポリマを適用した。エッチング方法に比較すると、伝導性ポリマに対するＵＶ照射を完全になくして、伝導性ポリマが空気中の酸素や水分と反応する時間を短縮できるが、これは共役ポリマのほとんどのタイプに対して重要なポイントである。参照：Ｇ． Ｗａｎｇ， Ｊ． Ｓｗｅｎｓｅｎ， Ｄ． Ｍｏｓｅｓ， ａｎｄ Ａ． Ｊ． Ｈｅｅｇｅｒ， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ｛９３｝， ６１３７ （２００３）； Ｇ． Ｗａｎｇ， Ｄ． Ｍｏｓｅｓ， Ａ． Ｊ． Ｈｅｅｇｅｒ， Ｈ． Ｍ． Ｚｈａｎｇ， Ｍ． Ｎａｒａｓｉｍｈａｎ， ａｎｄ Ｒ． Ｅ． Ｄｅｍａｒａｙ， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ｛９５｝， ３１６ （２００４）． Ｓ． Ｈｏｓｈｉｎｏ， Ｍ． Ｙｏｓｈｉｄａ， Ｓ． Ｕｅｍｕｒａ， Ｔ． Ｋｏｄｚａｓａ， Ｎ． Ｔａｋａｄａ， Ｔ． Ｋａｍａｔａ， ａｎｄ Ｋ． Ｙａｓｅ， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ｛９５｝， ５０８８ （２００４）． Ｃ． Ｖａｔｅｒｌｅｉｎ， Ｂ． Ｚｉｅｇｌｅｒ， Ｗ． Ｇｅｂａｕｅｒ， Ｈ． Ｎｅｕｒｅｉｔｅｒ． Ｍ． Ｓｔｏｌｄｔ， Ｍ． Ｓ． Ｗｅａｖｅｒ， Ｐ． Ｂａｕｅｒｌｅ， Ｍ． Ｓｏｋｏｌｏｗｓｋｉ， Ｄ． Ｄ． Ｃ． Ｂｒａｄｌｅｙ， ａｎｄ Ｅ． Ｕｍｂａｃｈ， Ｓｙｎｔｈ． Ｍｅｔ． ｛７６｝， １３３ （１９９６）． Ｇ． Ｈｏｒｏｗｉｔｚ， Ｆ． Ｄｅｌｏｆｆｒｅ， Ｆ． Ｇａｒｎｉｅｒ， Ｒ． Ｈａｊｌａｏｕｉ． Ｍ． Ｈｍｙｅｎｅ， ａｎｄ Ａ． Ｙａｓｓａｒ， Ｓｙｎｔｈ． Ｍｅｔ． ｛５４｝， ４３５ （１９９３）． Ｍ． Ｓ． Ａ． Ａｂｄｏｕ， Ｆ． Ｐ． Ｏｒｆｍｏ， Ｙ． Ｓｏｎ， ａｎｄ Ｓ． Ｈｏｌｄｃｒｏｆｔ， Ｊ． Ａｍ． Ｃｈｅｍ． Ｓｏｃ． ｛１１９｝， ４５１８ （１９９７）． Ｄ． Ｍ． Ｔａｙｌｏｒ， Ｈ． Ｌ． Ｇｏｍｅｓ， Ａ． Ｅ． Ｕｎｄｅｒｈｉｌｌ， Ｓ． Ｅｄｇｅ， ａｎｄ Ｐ． Ｉ． Ｃｌｅｍｅｎｓｏｎ， Ｊ． Ｐｈｙｓ． Ｄ ｛２４｝， ２０３２ （１９９１）この方法は、可溶性ペンタセンなどの低分子材料のパターン化にも適用できる。参照：Ｊ． Ｅ． Ａｎｔｈｏｎｙ， Ｄ． Ｌ． Ｅａｔｏｎ， Ｓ． Ｒ． Ｐａｒｋｉｎ， Ｏｒｇ． Ｌｅｔｔ． ｛４｝， １５ （２００２）
「リフトオフ」方法について次に詳細に説明を行う。Ｐ３ＨＴベースのＯＴＦＴを以下のステップを用いて製造した。標準フォトリソグラフィを用いてＴｉ―Ａｕのソースおよびドレインに対するオーミック接点を作り、次に、ｎ＋シリコン基板上に熱的に成長させた２００ｎｍ厚のＳｉＯ２層上にＴｉ-Ａｕパッドを設ける。次にフォトレジストをスピンコートした後、フォトリソグラフィを用いてパターン化し、その後Ｐ３ＨＴ層をスピンコートあるいはドロップキャスティングにより形成した。最後に、フォトレジスト溶液にサンプルを浸漬してＰ３ＨＴのリフトオフを行って、パターン化されたフォトレジストの上部の半導体ポリマをリフトオフし、所望のＰ３ＨＴパターンを得た。
これらの処理ステップは、Ｔｉ―Ａｕのオーミック接点やボンドパッドなど、金属薄層のパターン化に用いられる方法に似ているが、Ｐ３ＨＴ層をパターンするために多くの点で変更を行った。これは伝導性ポリマの物理的、化学的特性が非常に異なっているためである。
最初に、Ｐ３ＨＴの最も一般的な溶剤であるクロロホルムは、標準のポジレジストであるＳｈｉｐｌｅｙ Ｓ１８１３と急速に反応することがわかった。Ｓ１８１３にＰ３ＨＴをスピンコートあるいはドロップキャスティングすると、その反応によって、Ｐ３ＨＴ層の表面は見た目に明らかに粗くなり、さらに図１１（ａ）に示すように、フォトレジストパターンの端部が歪んでくる。クロロベンゼンのキュアリングによってできる、望ましいＳ１８１３のアンダーカットも壊れ、次に行うリフトオフが不完全なものとなる。実験ではさらに、Ｐ３ＨＴ層を乾燥させた後、直ちにリフトオフ処理を行っても、得られたＰ３ＨＴパターンの端部の定義づけが悪くなることが示された。
この問題を解決するために、違った溶剤、キシレンを用いたが、この場合には、Ｓ１８１３との明らかな反応は見られなかった。得られたＰ３ＨＴパターンの端部は、図１１（ｂ）の光学顕微鏡像に示すように、非常に良好に定義づけされた。
このパターン化方法がうまく行くかどうかは、リフトオフ処理の仕方にも強く依存する。それは、予めパターン化されたフォトレジストに、通常の方向から蒸着やスパッタを行うオーミックコンタクトやボンドパッド形成とは異なる。パターン化されたフォトレジスト端部がアンダーカット形状をしていれば、金属層はフォトレジスト端部で切断され（この金属層が十分に厚くなければ）、このために、フォトレジスト溶媒中のリフトオフと金属パターンの生成はうまく行く。これは真空蒸着有機金属の場合にもあてはまる。参照：Ｐ． Ｆ． Ｔｉａｎ， Ｐ． Ｅ． Ｂｕｒｒｏｗｓ， ａｎｄ Ｓ． Ｒ． Ｆｏｒｒｅｓｔ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ｛７１｝， ３１９７ （１９９７）
しかしながら、Ｐ３ＨＴなどのスピンコートあるいはドロップキャストでは、層は一版的に、予め定義されたフォトレジストパターンの端部間で連続である。このために一方では、フォトレジスト端部におけるポリマ層を切断するために、パターン化されたフォトレジストをポリマ層下部で分解させる力が必要であり、他方、このポリマ層は通常わずか数十ｎｍと非常に薄く、金属層の従来リフトオフよりももっと細心にリフトオフ処理を行う必要があるために、この力は限界値以下でなければならない。
アセトンは、ポジレジストを除去するリフトオフ処理に一般的に用いられる溶剤であるが、しかしながら、時にはＰ３ＨＴ全体をリフトオフしてしまうことが確認できた。従って、リフトオフ力を低減させるために、違った比率で希釈した。アセトン１部をメタノール４部に希釈したものが、最も良好な結果を得た。
図１２（ａ）は、本発明者がこの方法を用いて製作を試みた最も小さな形状である、１μｍ幅のゲートパターンアレイの光学顕微鏡像である。図１２（ｂ）の拡大像で、良好に定義されたパターンが見られる。Ｐ３ＨＴ層とは違って、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（ＰＥＤＯ／ＰＳＳ）などの他の可溶伝導性ポリマを用いても、良好なフォトリソグラフィを行うことができた。
予めパターン化されたオーミックコンタクトおよびボンドパッドを用いて、違った大きさのＯＴＦＴを製作した。ｎ＋型シリコン基板は、バックゲートのように動作した。レジオレギュラＰ３ＨＴ（全体の９８．５％以上がカップリング）はＡｌｄｒｉｃｈ社から購入しそれ以上の精製を行わずに用いた。キシレンにＰ３ＨＴを０．８重量％溶解させた液を０．２μｍＰＴＦＥシリンジフィルタでろ過し溶液中の粒子および不純物を除去した。ＳｉＯ２表面とＰ３ＨＴ間の境界面改良のために、Ｐ３ＨＴコーティング前に、ヘキサメチレンジシラザン（ＨＭＤＳ）層をスピンコートにより形成した。参照：Ａ． Ｓａｌｌｅｏ， Ｍ． Ｌ． Ｃｈａｂｉｎｙｃ， Ｍ． Ｓ． Ｙａｎｇ， ａｎｄ Ｒ． Ａ． Ｓｔｒｅｅｔ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ｛８１｝， ４３８３ （２００２）リフトオフ後のＰ３ＨＴパターン表面の原子間力顕微鏡像から、その形状は今までに報告されているものと同様であることがわかった。参照：Ｔ． Ａ． Ｓｋｏｔｈｅｉｍ， Ｒ． Ｌ． Ｅｌｓｅｎｂａｕｍｅｒ， ａｎｄ Ｊ． Ｒ． Ｒｅｙｎｏｌｄｓ， Ｈａｎｄｂｏｏｋ ｏｆ Ｃｏｎｄｕｃｔｉｎｇ Ｐｏｌｙｍｅｒｓ， Ｓｅｃｏｎｄ ｅｄ． （Ｍａｒｃｅｋ Ｄｅｋｋｅｒ， Ｉｎｃ， Ｎｅｗ Ｙｏｒｋ， １９９８）， ｐ． ２４５アセトンが、Ｐ３ＨＴの移動度を明らかに低下させることはないように見えた。実際、この技術によって、アセトン感受性ポリマが、カプセル化と次にポリマとカプセル層とが同時にリフトオフされることによって、パターン化されるようになることを期待している。
図１３（ａ）は２つのパターン化されたＰ３ＨＴトランジスタの光学顕微鏡像を示す。矩形Ｐ３ＨＴパターンによって、ソースおよびドレインオーミック抵抗はカバーされて、大きなボンドパッドに接続されている。優に９０％以上の収率を達成した。図１３（ｂ）は、９μｍ長、４０μｍ幅のＰ３ＨＴチャネルを備えたＯＴＦＴの特性として、代表的なソースードレイン電流ＩＳＤとソース−ドレイン電圧ＶＳＤを示す。リソグラフィ処理を空気中で行ったために、この半導体ポリマはわずか酸素でドーピングされている。電界効果移動度は約５×１０−４ｃｍ／ＶＳであり、Ｐ３ＨＴの溶剤としてクロロホルムではなくキシレンが用いられた場合の、今までに報告された代表的な値と整合している。参照：Ｚ． Ｂａｏ， Ａ． Ｄｏｄａｂａｌａｐｕｒ， ａｎｄ Ａ． Ｊ． Ｌｏｖｉｎｇｅｒ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ｛６９｝， ４１０８ （１９９６）半導体ポリマを脱ドープするために、Ｐ３ＨＴ ＯＴＦＴを真空中で約１時間、１４０℃に加熱した結果、オンオフ比は１０３以上を達成した。
ＯＴＦＴでは、有機チャネルでの抵抗よりはるかに大きい、ソース電極およびドレイン電極でのコンタクト抵抗が問題になることがある。参照：ｓｅｅ Ｐ． Ｖ． Ｎｅｃｌｉｕｄｏｖ， Ｍ． Ｓ． Ｓｈｕｒ， Ｄ． Ｊ． Ｇｕｎｄｌａｃｈ， ａｎｄ Ｔ． Ｎ． Ｊａｃｋｓｏｎ， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ｛８８｝， ６５９４ （２０００）． Ｋ． Ｓｅｓｈａｄｒｉ ａｎｄ ＣＤ． Ｆｒｉｓｂｉｅ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ９９３ （２００１）． Ｈ． Ｋｌａｕｋ， Ｇ． Ｓｃｈｍｉｄ， Ｗ． Ｒａｄｌｉｋ， Ｗ． Ｗｅｂｅｒ，Ｌ． Ｚｈｏｕ， Ｃ． Ｄ． Ｓｈｅｒａｗ， Ｊ． Ａ． Ｎｉｃｈｏｌｓ， ａｎｄ Ｔ． Ｎ．Ｊａｃｋｓｏｎ， Ｓｏｌｉｄ Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ， ２９７ （２００３）． Ｎ． Ｙｏｎｅｙａ， Ｍ． Ｎｏｄａ， Ｎ． Ｈｉｒａｉ， Ｋ． Ｎｏｍｏｔｏ， Ｍ． Ｗａｄａ， ａｎｄ Ｊ． Ｋａｓａｈａｒａ， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ｛８５｝， ４６６３ （２００４）一般に、ボトムコンタクト（ＢＣ）ＯＴＦＴは、トップコンタクト（ＴＣ）ＯＴＦＴより、高濃度電気回路に応用され易いが、通常、高コンタクト抵抗を示す。リフトオフ処理の間に、フォトレジストパターン端部におけるＰ３ＨＴ層を切断する力によって、Ｐ３ＨＴ層と金属パッド間のコンタクトが弱められるかどうか調べるために、異なるチャネル長さのＢＣ ＯＦＴＦを同時に作った。図１４に示すように、チャネル長さの関数として全ソースードレイン（Ｓ−Ｄ）抵抗をプロットして、コンタクト抵抗を求めた。点は、チャネル長さが３、６、９、１２、１５、１８、２１、および２４μｍのときのＯＴＦＴの実験値を表す。直線外挿（点線）は原点を通っており、我々のデバイスのコンタクト抵抗は、３μｍ長のＯＴＦＴにおいてでさえ、チャネル抵抗より実質的に小さいことを示している。
要約すれば、Ｐ３ＨＴを直接パターン化する方法では、高収率の、標準高スループットフォトリソグラフィ技術が用いられることが示された。この方法は、低分子材料および伝導性ポリマ材料の両方に広く適用できる。この技術は、１００ｎｍ大きさまでに小型化された構造を作る光位相マスクの利用にまで拡大でき、プラスチック電子デバイスおよび回路の操作速度を、実際の応用において重要なＭＨｚの範囲へと著しく上昇させることができる。
このリフトオフ技術は，ミクロンサイズの伝導性ポリマ構造を作るＵＶフォトリソグラフィを利用した非破壊性の方法を提供する。パターン化されたフォトレジストにポリマ層をコーティングし、次にリフトオフを行うことによって、リソグラフィ処理中の伝導性ポリマ層へのＵＶ照射を防ぐことができた。この方法は、１μｍまで小型化した形状を高収率で作る方法として用いられる。このようなＣＭＯＳ互換性の小型品の製造方法は、種々の有機層に広範に応用され、有機電子製品の操作速度を高めることができる。見てわかるように、このリフトオフ技術を用いて、活性材料としてポリ（３−ヘキシルチオフェン）を用いた有機薄膜トランジスタ（ＯＴＦＴ）を作ることに成功し、代表的なＯＴＦＴの特性が得られた。
次の、代替となるフォトリソグラフィ技術（「サブトラクト」法））について詳細を説明する。
このフォトリソグラフ法は、十分に確立されたシリコン技術での標準設備を備えたＵＶリソグラフィをベースに、有機半導体デバイスを作るための、非破壊性で、高スループット、かつ高精細なリソグラフィパターン化方法を提供する。ここに記載される方法は、ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）ベースの有機薄膜トランジスタ（ＯＴＦＴ）の製作に適用され、２μｍまでに小型化された特徴品が高収率で生産される。Ｐ３ＨＴ層にフォトレジストをスピンコートし、自己組織化単分子膜で処理された基板上のＰ３ＨＴ残留物を完全に除去するためには、処理工程におけるいくつかの改良が必要である。Ｐ３ＨＴチャネルがパターン化されていないＯＴＦＴと比較して、パターン化されたデバイスのオンオフ比は、約７０から１０６と約４桁以上改善される。これは、ゲートリーク電流が極端に低減するためである。抽出されたキャリア移動度は、リソグラフィ処理の後で実際上変化しないだけでなく、０．０２７ｃｍ／ＶＳまで上がっており、これは周囲条件で作られたＰ３ＨＴベースのＯＴＦＴでは最も良い報告値に入る。
ＯＴＦＴを発展させる上で必要になるステップの１つは、活性半導体材料のパターン化である。これはリーク電流や個々のデバイス間のクロストーク、望ましくない寄生キャパシタンスを低減し、大いに求められる操作速度を向上（現在のデバイスはＫＨｚ周波数程度あるいはそれ以下がほとんど）させるために必要になってくる。現在までに開発された最も一般的なパターン化技術には、スクリーン印刷、インクジェット印刷、リソグラフィスタンプリング、光化学架橋法、ナノプリントである。これらの方法にかかわらず、今日までに報告されたＯＦＴＦの伝導性ポリマはパターン化されていないものがあり、それは非標準的な設備と方法がなかったことがことが大きな原因である。インクジェット印刷が、将来の有機電子にとって最も見込みのある方法の１つであるとしても、それは一連のプロセスであり、到達可能な大きさは液滴の大きさよって限定されており、それは代表的には約数十μｍである。
ＵＶフォトリソグラフィは、シリコン電子産業で非常に確立された技術であり、１００ｎｍサイズの構造を非常に高収率、高スループットに製作するのに用いられている。産業界および大学研究室における標準設備の利用可能性と確立されたリソグラフィプロセスからして、この技術をプラスチック電子にまで拡大することは望ましい。ＵＶリソグラフィが低分子半導体のパターン化に用いられてきたとしても（Ｊ． Ｅ． Ａｎｔｈｏｎｙ， Ｄ． Ｌ． Ｅａｔｏｎ， Ｓ． Ｒ． Ｐａｒｋｉｎ， Ｏｒｇ． Ｌｅｔｔ． ４ （２００２） １５）、アセトンなど用いられたいくつかの一般的な化学品がキャリア移動度に影響を与えることが報告されていた。しかしながら、よく研究されてきたレジオレギュラポリ（３−ヘキシルチオフェン）（ｒｒ−Ｐ３ＨＴ）などの共役ポリマのパターン化にＵＶリソグラフィを応用することはほとんど報告されていない。
上記の「リフトオフ」法を用いて、１μｍまで微細なＰ３ＨＴ構造を高収率で作った。しかしながら、Ｐ３ＨＴ溶液は、溶剤とフォトレジストとの反応を避けるために、クロロホルムや１，２，４−トリクロロベンゼン（ＴＣＢ）などの一般的な溶剤ではなく、通常ではない溶剤、キシレンを用いて作らなければならない。このために、Ｐ３ＨＴのホール移動度が５×１０−４ｃｍ２／ＶＳと予想したよりも低かった。これは、Ｐ３ＨＴのキャリア移動度は溶剤の選択に敏感に依存するためである。
ここに説明するサブトラクチブアプローチは、ＵＶリソグラフィに基づく新規な方法である。フォトレジストは、有機材料（例えばＰ３ＨＴ層）を完全に乾燥させた後に用いるので、任意の溶剤（例えばＰ３ＨＴ）を用いることができる。その結果、作らせたＯＴＦＴ内の抽出されたキャリア移動度は、０．０２７ｃｍ２／ＶＳにまで達し、周囲条件で製作されるＰ３ＨＴ−ベースのＯＴＦＴでは最良の値に入る。このサブトラクティブプロセスの他の重要な利点は、基板をどの化学品にも暴露させる必要なしに有機層にパターン化ができることであり、これは、例えば、ヘキサメチルジシラザン（ＨＭＤＳ）またはｎ−オクタデシトリクロロシラン（ＯＴＳ）などの、自己組織化単分子膜（ＳＡＭ）をＯＴＦＴ性能向上のために採用する場合に、重要なものとなる。
この方法はさらに、不要なＰ３ＨＴ領域の除去を、機械的引き裂き−この場合通常、端部がシャープな形状で上方に曲がる−ではなく、エッチング（分解）によって行なうために、良好に定義されたパターン端部を提供することである。ほとんどの有機デバイスにとっては粗い端部は重要ではないが、ミクロンあるいはナノサイズの構造体にとっては問題となりえる。パターンは２μｍまでの微小サイズが高収率で作られる。このサブトラクションフォトリソグラフィ技術は、ボトムコンタクトＰ３ＨＴ ＯＴＦＴの製造と一緒に説明し、この技術がプレーナデバイスの製造に限定される必要がないことを説明する。このサブトラクティブ技術を用いて、Ｐ３ＨＴチャネルがパターン化されていないＯＴＦＴ間のオンオフ比とゲートリーク電流が４桁以上の上昇が確認された。飽和領域の移動度は、Ｐ３ＨＴのパターン化前後で実質的に変化なかったが、このことから、処理の間に明らかに材料の品質劣化はもたらされなかったことが確認された。実験結果はさらに、空気中で作成したパターン化されていないＰ３ＨＴベースのＯＴＦＴのオンオフ比性能が悪いことについては主に、Ｐ３ＨＴ層内の（面内）スプリアス電流ではなく、（垂直）ゲートリーク電流の結果であることを示した。
従来のボトムコンタクトＯＴＦＴを、パターン化前後の電界効果キャリア移動度をテストするために、従って、リソグラフィ処理中のＰ３ＨＴの劣化を特定するために製作した。別のキャパシタンス測定で決定された６１ｎｍ厚の、熱成長したＳｉＯ２の高ドープシリコンウェハを基板として用いた。次に、５０ｎｍ厚の金のソース電極と金のドレイン電極とを蒸着し、標準リソグラフィとリフトオフにより定義した。ＳｉＯ２とＰ３ＨＴ境界面の改良として自己組織化単分子膜ＯＴＳを、基板のいくつかの領域に用いた。基板を１０−３ＭのＯＴＳシクロヘキサン溶液中に、５℃、１時間浸漬させてＯＴＳ層を堆積し、その後２００℃、１０分間ベーキングして水分を除去し、ＯＴＳ重合反応を完成させた。レジオレギュラＰ３ＨＴ（全体で９８．５％以上カップリング）は、Ａｌｄｒｉｃｈ社から購入しヒドラジンで減量した。１重量％のＰ３ＨＴのｐ−キシレン溶液あるいは１，２，４−トリクロロベンゼン（ＴＣＢ）溶液を、基板上で４０００ｒｐｍ、１２０秒間スピンさせて、ＳｉＯ２上に約２０ｕｍ厚、およびＯＴＳ処理したＳｉＯ２上では約５０ｎｍ厚の層を形成した。この厚みの違いはＳｉＯ２表面の撥水性の違いによるものである。このＯＴＦＴを窒素流下、１００℃、１時間アニール処理し、Ｐ３ＨＴ層の結晶度、ならびにキャリア移動度（例えば、参照：Ａ． Ｚｅｎ， Ｊ． Ｐｆｌａｕｍ， Ｓ． Ｈｉｒｓｃｈｍａｎｎ， Ｗ． Ｚｈｕａｎｇ， Ｆ． Ｊａｉｓｅｒ， Ｕ． Ａｓａｗａｐｉｒｏｍ， Ｊ． Ｐ． Ｒａｂｅ， Ｕ． Ｓｃｈｅｒｆ， ａｎｄ Ｄ． Ｎｅｈｅｒ， Ａｄｖ． Ｆｕｎｃｔ． Ｍａｔｅｒ． １４ （２００４） ７５７）を向上させた。高沸点溶剤であるＴＣＢでは高移動度につながることを見出したので、ＴＣＢベースのＰ３ＨＴ溶液を提示する。キシレンベースのＰ３ＨＴ溶液はキャリア移動度は小さいが、パターン定義の点では非常に似た結果が得られた。いくつかの実験は、ＳｉＯ２基板ではなくマイカで行ったが、この場合も非常に似たパターン定義を示した。
パターン化処理は主に、図１５に示すように、Ｈ３ＰＴ層上へのフォトレジストスピンコート、フォトレジストの形成し、未カバー領域のＰ３ＨＴの除去からなる。フォトレジストＳ１８１３は、Ｓｈｉｐｌｅｙ社から購入したＭｉｃｒｏｐｏｓｉｔ Ｓ １８００シリーズから選択したが、それは最も一般に入手可能なフォトレジストであり、非常に確立された方法で処理可能である。しかしながら、フォトレジストは親水性表面をコートするように設計されているため、高度に撥水性であるＰ３ＨＴ表面に直接にＳ１８１３をスピンコートすることはできない。従って我々は、９０℃のホットプレート上の密閉容器でＳ１８１３を加温した後直ちに、Ｐ３ＨＴ上に４０００ｒｐｍ，６０秒間スピンコートした[図１５（Ｂ）]。液温度の上昇によりフォトレジスト溶液の表面張力が減少し、このことは濡れ性が明らかに向上したことにより証明され、Ｐ３ＨＴ層表面の被覆は非常に良好に行えた。得られたフォトレジスト層の厚みは、Ｔａｌｌｙｓｔｅｐのｐｒｏｆｉｌｏｍｅｔｅｒで測定し１．５μｍ、であった。比較として、フォトレジストの厚みは、通常のＳｉＯ２基板上に同じスピンコート条件でコートすれば約１．３μｍであり、これらのことは表面の撥水性の違いを反映しているといえる。
フォトレジストスピンコート後にサンプルを４０℃ホットプレート上にて１０分間、ゆるやかにベーキングした。Ｐ３ＨＴをＳ１８１３で被覆したものを９０℃以上でベーキングすると、Ｐ３ＨＴ層に亀裂が入ることが確認され、これは、熱膨張の差によるもの、およびまたはＰ３ＨＴの乾燥が十分ではなく残存するＰ３ＨＴ溶剤が層から蒸発していて、この発散による可能性が考えられた。このフォトレジストを次にマスクを通してＵＶ照射して[図１５（Ｃ）]、その後、同じくＳｈｉｐｌｅｙ社より購入したＭｉｃｒｏｐｏｓｉｔ ｄｅｖｅｌｏｐｅｒと純粋との１：１溶液中で発展させた[図１５（Ｄ）]。ＵＶ照射の間、マスクでカバーされている領域のＰ３ＨＴは、ＵＶ光による損傷は受けない。
高強度のＵＶ照射によってＰ３ＨＴ分子が架橋し層が不溶性になるとの報告があるが（Ｔ． Ｋ． Ｓ． Ｗｏｎｇ， Ｓ． Ｇａｏ， Ｘ． Ｈｕ， Ｈ． Ｌｉｕ， Ｙ． Ｃ． Ｃｈａｎ， Ｙ． Ｌ． Ｌａｍ， Ｍａｔ． Ｓｃｉ． Ｅｎｇ． Ｂ ５５ （１９９８） ７１）、基板上にＯＴＳ表面処理がなされていなければ、照射される領域のＰ３ＨＴは、依然として除去されることが確認された。これは、通常の照射（約１５０ｍＪ／ｃｍ２）では深刻な架橋を起こさないことが示唆された。さらに、Ｐ３ＨＴ層の上面のフォトレジストはＵＶ光の大部分を吸収すてしているかもしれない。形成中にフォトレジストが除去された領域のＰ３ＨＴ層は次に、キシレン中で５秒間でエッチング（分解）される[図１５（Ｅａ）]、その後アセトン洗浄されて、キシレンエッチングを終了し、フォトレジストから除去される[図１５（Ｆ）]。サンプルを次にメタノール洗浄し無水窒素でブロー乾燥すると、基板上にパターン化されたＰ３ＨＴ構造だけが残る。
沸点が高いために、キシレンをエッチング溶剤として選択した。蒸発速度が低いために、Ｐ３ＨＴの残留物形成が多くないことが保証させる。他の高沸点溶剤、すなわち、ＴＣＢ、クロロベンゼンについて検討したが、おそらくはフォトレジストの膨張と層間の溶剤拡散のために、それらの場合は通常、Ｐ３ＨＴ層が著しくアンダーカットとなり、我々が提案する方法による解決が達成されなかった。しかしながら、これらの高沸点溶剤は、エッチング処理には適さないとしても、Ｐ３ＨＴ溶液の調整に用いることができる。
基板をＯＴＳと反応させていなければ、Ｐ３ＨＴ層はキシレンでは完全には除去されないことがわかった。この場合、不要な領域のＰ３ＨＴ層は、フォトレジストの形成後に急速酸素プラズマアッシングによって除去された[図１５（Ｅｂ）]。アッシング処理中のチャンバ内圧力は、酸素流量５０ｓｃｃｍで６０ｍＴｏｒｒに維持されている。サンプルは電力３０Ｗで３０秒間炭化した。このフォトレジストを次にアセトンで除去し、図１５（Ｆ）に示すようにメタノールで洗浄した。
図１６は、Ｐ３ＨＴ層に転写されたグリッド状パターンのマイクロ写真である。ホール（明るい領域）の大きさは、図２（Ｂ）で１０μｍ、図２（Ｃ）で５μｍ、および図（Ｄ）で２μｍである。２μｍグリッドは正方形ではなく点で示され、処理中の問題ではなく、リソグラフィ装置の限界のためである。なぜなら、それは図１６（Ａ）の、パターン化されたフォトレジストＳ１８１３にも見られるからである。パターン化されたＰ３ＨＴとパターン化されたＳ１８１３との違いは、Ｐ３ＨＴの層厚み約が５０ｎｍ、フォトレジスの層厚みが１．５ｎｍと、厚みが大きく異なるためである。
マイカ基板に形成された１０μｍ幅のホールバー構造からなるテスト装置の１つを図１７に示す。図１７（Ａ）の金オーミックコンタクトは、従来のフォトリソグラフィで定義された後リフトオフされて、２０ｎｍ厚みのＰ３ＨＴの活性層が上記のリソグラフィ法を用いてパターン化される。図１７（Ｂ）はＰ３ＨＴバーの原子間力顕微鏡（ＡＦＭ）像であり、得られたＰ３ＨＴ構造が平滑な端部を有することがわかる。これは、リフトオフ（追加）リソグラフィ法（上記の通り、および、伝導性ポリマ構造の非破壊フォトリソグラフィ、Ｊ． Ｃｈａｎ， Ｘ． Ｑ． Ｈｕａｎｇ， ａｎｄ Ａ．Ｍ． Ｓｏｎｇ， Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ， Ｖｏｌ． ９９， ０２３７１０ （２００６））で作られたＰ３ＨＴ構造とは著し異なっており、その場合は、不要なＰ３ＨＴ領域はエッチング（分解）ではなく、機械的引き裂きよって行われるので、通常、端部がシャープな形状で上方に曲がることになる。
図１８は、１つはＰ３ＨＴパターンなし、他方はＰ３ＨＴパターンありの、２つのＯＴＦＴのスケッチ図（Ａ、Ｃ）と移動特性（Ｂ、Ｄ）と示す。大型のデバイスでは、完全なＯＴＦＴ像の光学顕微鏡撮影が困難であった。レイアウトからわかるように、マスク配列を簡単にするために、ＯＴＦＴチャネル幅を２．３ｍｍ（Ａ）から２．０ｍｍ（Ｃ）へとわずか低減した。２つのオーミックコンタクト間の距離で定義されるように、チャネル長さは両方のＯＴＦＴで７５μｍとした。ＯＴＦＴが我々の所有する顕微鏡に比べてはるかに大きいため、デバイスの写真は撮れなかった。Ｐ３ＨＴ層のパターン化なしでは、オンオフ比は、図１８（Ｂ）の移動特性でわかるように、わずか７０程度であった。このデバイスの出力特性は図１９（Ａ）にプロットされているが、明らかにゲートリーク電流に支配されている。リーク電流は、実験における負ゲートとソースードレイン電圧の範囲内のμＡオーダであった。これは、図１８（Ｂ）における低オンオフ比が主にはゲートリーク電流によるものであることを意味しており、基板上のＰ３ＨＴ層全体に亘って集積されていることからもこのことは理解される。大きなリーク電流はまた、未パターンのＯＴＦＴのしきい値電圧が必ずしも約−７Ｖではないことも意味している。
パターン化後のＯＦＴＦ移動特性は、図１８（Ｄ）にプロットしている。オンオフ比は、Ｐ３ＨＴ層被覆が減少したために、７０から約１０６と劇的に向上しており、ソース電極とドレイン電極間のみに限られている。ドレイン電圧は、ＯＦＴＦの状態を保障するために２回の測定を行ったが、両方の測定で２５Ｖであった。点線はドレイン電圧の関数としてのドレイン電流平方根の直線近似であり、キャリア移動度の抽出に用いられる。
パターン化の有無によるＯＴＦＴの出力特性をそれぞれ図１９（Ａ）および１９（Ｂ）に示す。図１９（Ａ）では、ゲートリーク電流は、負ゲート電圧に対し、ＶＤ＝０の点で８０μＡ以上であるかもしれない。測定は周囲条件および暗所、室温で行った。未パターン化デバイスでは、低ドレイン電圧における飽和ドレイン電流よりも非常に大きな、非常に強いゲートリーク電流を示した。ゲートリーク電流は、主にオフ電流とそれに続くオンオフ比も決めるが、パターン化Ｐ３ＨＴを有するＯＦＴＦでは、このゲートリーク電流が劇的に低減しており、従って、このことが明らかになった。
従来、空気中で作られて計測されていた未パターン化Ｐ３ＨＴベースのＯＦＴＦは、図１８（Ｂ）と同様、一般的に性能が悪かった。周囲環境下でのドーピングがその主な理由であると考えられたこともあった。しかしながら、実験結果からは、主な原因は、デバイスがパターン化されていなければ高いゲートリーク電流にある可能性を示唆している。Ｐ３ＨＴチャネルの定義づけに適当なフォトリソグラフィを用いることによって、高性能のＯＴＦＴを周囲環境で作ることができまた計測できることを示した。
ホール移動度μｈを抽出するために、標準ＯＴＦＴ移動理論が、ドレイン電流ＩＤとゲート電圧ＶＧは次の式で与えられる。
ここで、ＶＴＨはゲート電圧しきい値、Ｃはゲート誘電体の単位面積当たりのキャパシタンス、Ｗ、Ｌはトランジスタチャネルの幅と長さを、それぞれ表す。ドレイン電流の平方根直線近似とゲート電圧との関係を示す曲線から決定される移動度は、未パターンのＯＴＦＴ（０．０２５ｃｍ２／ＶＳ）およびパターン化されたデバイス（０．０２７ｃｍ２／ＶＳ）と事実上、同じである。これは、プロセス全体でＰ３ＨＴ層の電気的特性には明らかな劣化は起こっていないことを示している。アセトンおよびメタノールの使用はこのように、ＴＣＢおよびＯＴＳをベースとした伝導性ポリマＰ３ＨＴのキャリア移動度には影響を与えないように思われ、それは、ペンタセンなどの低分子半導体などへの報告されている影響とは異なっている（Ｊ． Ｅ． Ａｎｔｈｏｎｙ， Ｄ． Ｌ． Ｅａｔｏｎ， Ｓ． Ｒ． Ｐａｒｋｉｎ， Ｏｒｇ． Ｌｅｔｔ． ４ （２００２） １５）。パターン化されたデバイスにおける移動度のわずかな上昇は、わずかな空気のドーピングによるものと考えられ、得られる追加のキャリアはＰ３ＨＴ層内のトラップ電荷を阻止およびまたは中性化している可能性がある。（Ｘ． Ｊｉａｎｇ， Ｙ． Ｈａｒｉｍａ， Ｋ． Ｙａｍａｓｈｉｔａ， Ｙ． Ｔａｄａ， Ｊ． Ｏｈｓｈｉｔａ， Ａ． Ｋｕｎａｉ， Ｃｈｅｍ． Ｐｈｙｓ． Ｌｅｔｔ． ３６４ （２００２） ６１６）。
このサブトラクティブ法は、ＵＶリソグラフィをベースとしたＰ３ＨＴ薄膜をパターン化する非破壊方法を提供する。この方法は、Ｐ３ＨＴ ＯＦＴＦのパターン化に適用でき、しかもＳＳＤやトランジスタなどのプレーナデバイスの製作に用いることができる。オンオフ比は、約７０から１０６へと４桁以上、劇的に向上することが電気的計測によって示された。飽和領域における抽出された移動度は、約０．０２７ｃｍ２／Ｖｓと実質的に変化せず、周囲環境で製作されたＯＴＦＴベースのＰ３ＨＴでは最も高いホール移動度に入っている。Ｐ３ＨＴ層内のスプリアス電流ではなく、ゲートリーク電流が未パターンＯＴＦＴの性能低下をもたらしている。
第２の（フォトリソグラフィ）ステップを用いて、おおよそサイズ決めされた領域を形成されると、ナノリソグラフィ（デバイス製作法の第３のステップ）を用いて、最終デバイス、すなわち、ＳＳＤやトランジスタなどのプレーナデバイスを作る。用いられるナノリソグラフィステップについて説明を行う。サンプルは原子間力顕微鏡（ＡＦＭ）に移される。ＶＥＥＣＯ ＣＰ−Ｒ Ｒｅｓｅａｒｃｈ ＡＦＭを実験に用いた。Ｓｉ３Ｎ４チップをタッピングモードおよびナノインデンテーション（すなわちトレンチ製作）を用いた両方のイメージングを採用した。チップの半径は約２０ｎｍ、角度は約３０°、代表的な力定数は１４Ｎ／ｍであった。半径が５ｎｍ以上の、ｕｌｔｒａ−ｓｈａｒｐ ＳＴＩＮＧプローブなどの違ったタイプのチップも用いたが、製作したトレンチの幅によって明らかな差は認められなかった。代表的なチップ変位（チップが有機半導体内の層に進入する名目上の変位）は０．１μｍから０．５μｍであった。チップの切断スピードは名目上、１μｍ／ｓから１００μｍ／ｓであった。トレンチは一般的にフラットボトムを有するように示される。得られたトレンチは、代表的には、ＡＦＭチップ直径よりははるかに大きものであったが、恐らく、層内の歪みによるものと思われた。
トレンチ形成前に、最初に、非接触モードでのチャネルのクイックイメージを撮影した。次に、装置付属の標準ナノリソグラフィソフトウェアと、ユーザ事前定義の形状を用いて、ＳＳＤアレイ、あるいはプレーナトランジスタを製作し、すなわち、ＡＭＦチップで半導体を切断して、デバイスのチャネルとその他の領域とを定義する絶縁トレンチを形成した。デバイスをテストステーションに移して、電気的に評価した、例えば、１（Ｖ）と周波数応答を記録した。
図２０Ａは、上記の方法を用いて、製作したナノトランジスタの電流ー電圧（移動）特性曲線を示す。図２０ＢはナノトランジスタのＡＭＦ像を示す。このナノトランジスタは、Ｐ３ＨＴのキシレン溶液を用いてマイカ絶縁基板上に形成したものである。このトランジスタはチャネル長さが１μｍ、チャネル幅が２５０ｎｍである。トレンチは約２５０ｎｍ幅であった。
デート電圧の範囲が大きいのは、高度にドープしたＰ３ＨＴを使用したためである。よりドープの少ない材料およびまたはより狭小なトレンチを用いればもっとゲート電圧範囲は狭くなる。有機プレーナナノトランジスタのこの移動特性曲線は、約１０００という、良好なオンオフ比を示している。このトランジスタは、エンハンスメントモード（負ゲート電圧、電流上昇）およびデプレションモードで作動可能であることを示す。
次に本発明の実施形態を、添付の図面を参照しながら例示として説明する。
公知のセルフスイッチングダイオードの、チャネルエッチング前の層構造を示す斜視図である。 チャネルエッチングを施した図１Ａの平面図である。 二次元電子ガスの位置を示す図１Ｂの断面図である。 絶縁体形成前の本発明の実施形態による電子デバイスの層構造を示す斜視図である。 絶縁体形成後の図２Ａの平面図である。 図２Ｂの構造断面図である。 トランジスタとして構成された本発明の実施形態による電子デバイスの平面図である。 本発明の実施形態によるナノトランジスタの原子間力顕微鏡像の斜視図である。 図３Ｂのデバイスにおいて、ゲート電圧（ＶＧ）を変えたときの、ドレイン−ソース電流（ＩＤＳ）とドレイン−ソース電圧（ＶＤＳ）との関係を示すグラフである。 電子デバイスの無線周波数応答計測実験装置の概略図である。 ＧａＡｓ−ＩｎＰ基板上に、約１００個の電子デバイスを取り付けたときの走査電子顕微鏡写真である。 室温中、バイアス電流０および６μＡにおける、約１００ＭＨｚ〜１１０ＧＨｚ間の電子デバイスの周波数応答を示す。 マイクロ波を全波整流するための４個のＳＳＤリニアアレイを備えた電子回路を示す概略図である。 マイクロ波を全波整流するための４個のＳＳＤ折り返しアレイを備えた電子回路を示す概略図である。 約４０のＰ３ＨＴ ＳＳＤアレイの電圧−電流曲線を示す。 ＶＰＰ＝２０Ｖの正弦波入力電圧に対する、図９ＡのＳＳＤの周波数応答を示す。 ＰＱＴ１２ＳＳＤアレイの電圧−電流曲線を示す。 ＶＰＰ＝２０Ｖの正弦波入力電圧に対する、図１０ＡのＳＳＤの２０ＭＨｚまでの周波数応答を示す。 入力交流電圧の関数として出力直流電圧を示す。 （ａ）は、下部にフォトレジストが存在するホールバーパターンに囲まれた領域における、代表的なＰ３ＨＴ反応面を示す光学顕微鏡像を示し、（ｂ）は、該Ｐ３ＨＴの溶剤クロロホルムをキシレンに換えて成功したパターン化プロセスの結果を示す写真である。 （ａ）は、Ｐ３ＨＴの１μｍ幅ゲートフィンガパターン列の光学顕微鏡像を示し、（ｂ）は、該ゲートフィンガパターンの１つの拡大像である。 （ａ）は、幅１０〜４０μｍのＰ３ＨＴチャネルを有する代表的な有機薄層トランジスタの光学顕微鏡像を示し、（ｂ）は、幅４０μｍ、長さ９μｍのチャネルを有するＯＴＦＴの電圧（ＶＧ）を変化させたときの、ＩＳＤとＶＳＤとの関係を示すグラフである。 ゲート電圧０Ｖでの、チャネル幅（６０μｍ）で正規化し、チャネル長さの関数としてソース―ドレイン抵抗を表したグラフである。 Ｐ３ＨＴ層をパターン化する「サブトラクション」法リソグラフィプロセスを示し、（Ａ）は、スピンコートによって基板上に形成したＰ３ＨＴを、（Ｂ）は、９０℃に加温後、Ｐ３ＨＴ上に形成したフォトレジストＳ１８１３を、（Ｃ）は、既知のフォトリソグラフィ法と同様の方で、フォトレジストを紫外線照射する状態を、（Ｄ）は、フォトレジストが生成した後の状態を、（Ｅ）は、キシレン中でのウエットエッチング（Ｅａ）か、あるいは酸素プラズマアッシング（Ｅｂ）のいずれかの方法によって、Ｐ３ＨＴを除去した状態を、（Ｆ）はアセトンまたはメタノールでフォトレジストを除去した後の状態を、それぞれ示す。 ５０ｎｍ厚のＰ３ＨＴ層に移入されたグリッド状パターンを示す光学顕微鏡像を示し、（Ａ）は、該Ｐ３ＨＴ層上のパターン化されたフォトレジストを、（Ｂ）は１０μｍＰ３ＨＴグリッドを、（Ｃ）は５μｍＰ３ＨＴグリッドを、（Ｄ）は２μｍＰ３ＨＴグリッドを、それぞれ示す。 （Ａ）は、金抵抗接触を有する１０μｍＰ３ＨＴホールバーの顕微鏡グラフを示し、（Ｂ）は、中心部の対応するＰ３ＨＴバーの原子力間顕微鏡像を示す。 ２つのＰ３ＨＴ有機薄層トランジスタ（ＯＴＦＴ）の概略図および伝達特性を示し、（Ａ）は、パターン化されていないＯＴＦＴの概略図を示し、（Ｂ）は、（Ａ）におけるＯＴＦＴの伝達特性を示し、（Ｃ）は、紫外線にてＰ３ＨＴ層をパターン化後の、それぞれのデバイスの略図を示し、（Ｄ）は、(Ｃ)におけるパターン化されたＯＴＦＴの伝達特性を、それぞれ示す。 ２つのＰ３ＨＴ ＯＴＦＴの出力特性を示し、（Ａ）は、パターン化されていないＰ３ＨＴ層を有するＯＴＦＴの出力特性を、（Ｂ）は、パターン化されたＰ３ＨＴチャネルを有するＯＴＦＴの出力特性を、それぞれ示す。 Ｐ３ＨＴプレーナトランジスタの電流−電圧特性（ＶＤＳ＝１００ＶにおけるＶＧＳとＩＤＳとの関係）を示す。 図２０Ａのトランジスタの原子間力顕微鏡像を示す。

Claims (35)

  1. 移動電荷キャリアを支持する基板と、
    前記基板面上に形成されてその両側に第１および第２の基板領域を定義し、前記第１および第２の基板領域は前記絶縁体によって定義される細長いチャネルによって接続され、前記チャネルは前記第１の領域から前記第２の領域への基板内の電荷キャリア流路を提供し、前記第１および前記第２の基板領域間の伝導度は、この２つの領域間の電位差に依存する絶縁体と、を備え、
    前記移動電荷キャリアは、基板内の該３つの領域のそれぞれで、少なくとも２つのモード内に存在できることを特徴とする電子デバイス。
  2. 前記移動電荷キャリアを含む前記基板層の厚みは、前記電荷キャリアの波長より大きいことを特徴とする請求項１に記載のデバイス。
  3. 移動電荷キャリアを支持する基板と、
    前記基板面上に形成されてその両側に第１および第２の基板領域を定義し、前記第１および第２の基板領域は前記絶縁体によって定義される細長いチャネルによって接続され、前記チャネルは前記第１の領域から第２の領域への基板内の電荷キャリア流路を提供し、前記第１および前記第２の基板領域間の伝導度は、この２つの領域間の電位差に依存する絶縁体と、を備え、
    前記基板は有機材料を含むことを特徴とする電子デバイス。
  4. 移動電荷キャリアを支持する基板と、
    前記基板面上に形成されてその両側に第１および第２の基板領域を定義し、前記第１および第２の基板領域は該絶縁体によって定義される細長いチャネルによって接続され、前記チャネルは前記第１の領域から第２の領域への基板内の電荷キャリア流路を提供し、前記第１および前記第２の基板領域間の伝導度は、この２つの領域間の電位差に依存する絶縁体と、を備え、
    前記移動電荷キャリアは、０．０１ｃｍ２／Ｖｓ〜１００ｃｍ２／Ｖｓの範囲の移動度を有することを特徴とする電子デバイス。
  5. 前記移動電荷キャリアは、少なくとも０．１ｃｍ２／Ｖｓの移動度を有することを特徴とする請求項４に記載のデバイス。
  6. 前記の細長いチャネルは所定の幅であり、こうすることによって、前記細長いチャネルを通して前記移動電荷キャリアの流れを起こすために、前記第１および第２の基板領域間に電圧差を印加すると、前記第２の基板領域の前記電圧は、前記絶縁体を通して、前記細長いチャネル内に存在する空乏領域の大きさに影響を与え、このために、前記チャネルの伝導度特性は、前記電圧差に依存することを特徴とする請求項４または５に記載のデバイス。
  7. 前記デバイスは、例えば、０．５ＭＨｚ〜１ＧＨｚの範囲のＲＦ信号整流用のダイオードを備えることを特徴とする請求項４乃至６のいずれかに記載のデバイス。
  8. 前記移動電荷キャリアは、電子であることを特徴とする請求項１乃至請求項７のいずれかに記載のデバイス。
  9. 前記移動電荷キャリアは、正孔であることを特徴とする請求項１乃至請求項８のいずれかに記載のデバイス。
  10. 前記基板は、その厚みが２０ｎｍより大きいことを特徴とする請求項１乃至請求項９のいずれかに記載のデバイス。
  11. 前記デバイスは、ダイオードとして機能することを特徴とする請求項１乃至請求項１０のいずれかに記載のデバイス。
  12. 前記絶縁体は、前記チャネルの伝導度を制御する電圧を印加するために、前記細長いチャネルに隣接して、さらに第３の基板領域を定義することを特徴とする請求項１乃至請求項１１のいずれかに記載のデバイス。
  13. 前記絶縁体は、前記チャネルの伝導度を制御する電圧を印加するために、前記チャネルを挟んで前記第３の基板領域と反対側に、前記細長いチャネルに隣接して、さらに第４の基板領域を定義することを特徴とする請求項１２に記載のデバイス。
  14. 前記デバイスは、トランジスタとして機能することを特徴とする請求項１２または請求項１３に記載のデバイス。
  15. 前記デバイスは、前記基板を単層内に配置したプレーナデバイスであることを特徴とする請求項１乃至請求項１４のいずれかに記載のデバイス。
  16. 前記単層は、積層構造内の他材料からなる２つの追加層の間にサンドイッチされていないことを特徴とする請求項１５に記載のデバイス。
  17. 前記単層は、前記デバイスの外表面を定義することを特徴とする請求項１５または請求項１６に記載のデバイス。
  18. 前記基板は、絶縁基板上に設けられた薄層として形成されることを特徴とする請求項１乃至請求項１７のいずれかに記載のデバイス。
  19. 前記基板は、半導体ポリマ、ポリ（３−ヘキシル）チオフェン（Ｐ３ＨＴ）、有機低分子材料、ペンタセン、および、溶液処理された半導体ナノ粒子およびまたは量子点材料のうちの少なくとも１つを含み、
    前記絶縁基板は、柔軟紙、ポエチレンテレフタレート（ＰＥＴ）、および、ポリエチレンナフタレート（ＰＥＮ）材料のうちの少なくとも１つを含むことを特徴とする請求項１乃至請求項１８のいずれかに記載のデバイス。
  20. さらに、電圧印加用電気端末を前記各領域にそれぞれ備えることを特徴とする請求項１乃至請求項１９のいずれかに記載のデバイス。
  21. 請求項１乃至請求項２０で請求された電子デバイスを少なくとも１つ含むことを特徴とする電子回路。
  22. 所望のインピーダンスを提供するために、前記第１および前記第の基板領域間に、前記複数の電子デバイスを並列に配置することを特徴とする請求項２１に記載の電子回路。
  23. ＲＦＩＤタグを含むことを特徴とする請求項２１または請求項２２に記載の電子回路。
  24. 移動電荷キャリアを支持する基板を提供するステップと、
    前記基板面上に形成されてその両側に第１および第２の基板領域を定義し、前記第１および第２の基板領域は前記絶縁体によって定義される細長いチャネルによって接続され、前記チャネルは前記第１の領域から前記第２の領域への前記基板内の電荷キャリア流路を提供し、前記第１および前記第２の領域間の伝導度は、この２つの領域間の電位差に依存する絶縁体を形成するステップと、
    を含むことを特徴とする請求項１乃至請求項２０のいずれかに記載のデバイス製造方法。
  25. （ａ）基板を提供し、前記基板上にフォトレジスト材料の層を形成するステップと、
    （ｂ）フォトリソグラフィ処理によって前記フォトレジスト材料に所望のパターンを形成するステップと、
    （ｃ）前記パターン化されたフォトレジスト材料上に有機材料の層を形成するステップと、
    （ｄ）選択的に前記有機材料を除去するリフトオフ処理を行って、前記有機材料を前記フォトレジスト材料のパターンと一致させるステップと、
    を備えることを特徴とする有機層のパターン化方法。
  26. 前記得られるパターン化された有機材料は、請求項１乃至請求項２０のいずれかで請求されたデバイスを形成することを特徴とする請求項２５に記載の方法。
  27. 前記有機材料は、Ｐ３ＨＴなどのポリマ材料、あるいはペンタセンなどの低分子材料を含むことを特徴とする請求項２５または請求項２６に記載の方法。
  28. 前記フォトレジスト材料と反応しないＰ３ＨＴを用いるために、溶剤、好適にはキシレンを使用することを特徴とする請求項２７に記載の方法。
  29. 前記リフトオフ処理のために用いられる前記溶剤、好適には希釈アセトンは、有機材料全体層のリフトオフを避けるために、十分に弱い作用を持つことを特徴とする請求項２８に記載の方法。
  30. 前記基板は、上にシリカ層を有するシリコンであることを特徴とする請求項２５乃至請求項２９のいずれかに記載の方法。
  31. 前記基板は、ソースコンタクトとドレインコンタクトとを有し、前記パターン化された有機材料は、前記コンタクト間に伝導性チャネルを形成することを特徴とする請求項３０に記載の方法。
  32. 前記パターン化された有機材料は、リフトオフ処理も材料の電気的特性が影響を受けないように、本来の姿が維持されるものであることを特徴とする請求項２５乃至請求項３１のいずれかに記載の方法。
  33. （ａ）基板を提供し、前記基板上に有機材料層を形成するステップと、
    （ｂ）前記有機材料を完全乾燥させるステップと
    （ｃ）前記有機材料上にフォトレジスト材料層を形成するステップと、
    （ｄ）フォトリソグラフィ処理により、前記フォトレジスト材料に所望のパターンを形成するステップと、
    （ｅ）エッチングにより前記有機材料を選択的に除去し、残留する有機材料を前記フォトレジスト材料のパターンに一致させるステップと、
    を含むことを特徴とする有機層のパターン化方法。
  34. 前記得られるパターン化された有機材料は、請求項１乃至請求項２０のいずれかで請求されるデバイスを形成することを特徴とする請求項３３に記載の方法。
  35. 前記有機材料は、Ｐ３ＨＴであることを特徴とする請求項３３または請求項３４に記載の方法。
JP2008510630A 2005-05-09 2006-05-09 電子デバイス Pending JP2008544477A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0509411A GB0509411D0 (en) 2005-05-09 2005-05-09 Nondestructive photolithography of conducting polymer structures
GB0509410A GB0509410D0 (en) 2005-05-09 2005-05-09 Low-mobility electronics devices
PCT/GB2006/001667 WO2006120414A2 (en) 2005-05-09 2006-05-09 Electronic devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012251693A Division JP2013034028A (ja) 2005-05-09 2012-11-15 電子デバイス

Publications (1)

Publication Number Publication Date
JP2008544477A true JP2008544477A (ja) 2008-12-04

Family

ID=36847854

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008510630A Pending JP2008544477A (ja) 2005-05-09 2006-05-09 電子デバイス
JP2012251693A Pending JP2013034028A (ja) 2005-05-09 2012-11-15 電子デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012251693A Pending JP2013034028A (ja) 2005-05-09 2012-11-15 電子デバイス

Country Status (6)

Country Link
US (2) US8624216B2 (ja)
EP (2) EP2264803B1 (ja)
JP (2) JP2008544477A (ja)
KR (2) KR101381405B1 (ja)
AT (1) ATE526691T1 (ja)
WO (1) WO2006120414A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014535158A (ja) * 2011-09-30 2014-12-25 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 基板上に付着した活性有機層を構造化する方法
JP2016100452A (ja) * 2014-11-21 2016-05-30 日本電信電話株式会社 インプレーンダブルゲートトランジスタ

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007058369A1 (de) 2007-12-03 2009-06-04 Voith Patent Gmbh Gewebeband für eine Maschine zur Herstellung von Bahnmaterial, insbesondere Papier oder Karton
JP2008235429A (ja) * 2007-03-19 2008-10-02 Ricoh Co Ltd 機能性有機薄膜とその製造方法
JP5176414B2 (ja) * 2007-07-11 2013-04-03 株式会社リコー 有機トランジスタアレイ及び表示装置
JP5333221B2 (ja) * 2007-09-07 2013-11-06 日本電気株式会社 カーボンナノチューブ構造物及び薄膜トランジスタ
GB2462693B (en) * 2008-07-31 2013-06-19 Pragmatic Printing Ltd Forming electrically insulative regions
GB2467316B (en) 2009-01-28 2014-04-09 Pragmatic Printing Ltd Electronic devices, circuits and their manufacture
GB2473200B (en) 2009-09-02 2014-03-05 Pragmatic Printing Ltd Structures comprising planar electronic devices
GB2475561A (en) 2009-11-24 2011-05-25 Nano Eprint Ltd Planar electronic devices
US20120305892A1 (en) * 2010-12-08 2012-12-06 Martin Thornton Electronic device, method of manufacturing a device and apparatus for manufacturing a device
US8637186B2 (en) * 2011-08-24 2014-01-28 Gwangju Institute Of Science And Technology Electrode for battery and method for manufacturing thereof
GB2499606B (en) 2012-02-21 2016-06-22 Pragmatic Printing Ltd Substantially planar electronic devices and circuits
CN103346406B (zh) * 2013-05-20 2015-04-29 电子科技大学 基于高电子迁移率晶体管太赫兹波空间外部调制器
US9305807B2 (en) * 2014-02-27 2016-04-05 Palo Alto Research Center Incorporated Fabrication method for microelectronic components and microchip inks used in electrostatic assembly
CN106170844B (zh) 2014-05-01 2019-11-12 珀金埃尔默健康科学公司 用于检测和定量样品中的硒和硅的系统和方法
WO2015191897A1 (en) * 2014-06-11 2015-12-17 Georgia Tech Research Corporation Polymer-based nanostructured materials with tunable properties and methods of making thereof
FR3030886B1 (fr) * 2014-12-22 2017-03-10 Centre Nat Rech Scient Dispositif de modulation comportant une nano-diode
CN108598258B (zh) * 2018-04-27 2021-11-09 华南师范大学 一种具有静态负微分电阻特性的太赫兹器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004534388A (ja) * 2001-04-20 2004-11-11 ビーティージー・インターナショナル・リミテッド ナノ・エレクトロニック・デバイスと回路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385865A (en) * 1990-04-26 1995-01-31 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface
JPH0430345U (ja) 1990-07-05 1992-03-11
US5821563A (en) * 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
KR19990075338A (ko) * 1998-03-19 1999-10-15 윤종용 수도모픽 고 전자 이동도 트랜지스터의 t-게이트 제조 방법
GB9914489D0 (en) * 1999-06-21 1999-08-25 Univ Cambridge Tech Transistors
US6500604B1 (en) * 2000-01-03 2002-12-31 International Business Machines Corporation Method for patterning sensitive organic thin films
JP2002215065A (ja) * 2000-11-02 2002-07-31 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
WO2003050854A2 (en) * 2001-12-12 2003-06-19 The Pennsylvania State University Chemical reactor templates: sacrificial layer fabrication and template use
JP4044362B2 (ja) * 2002-04-24 2008-02-06 大日本印刷株式会社 有機ｅｌ素子の製造方法
US6661024B1 (en) * 2002-07-02 2003-12-09 Motorola, Inc. Integrated circuit including field effect transistor and method of manufacture
JP4429584B2 (ja) * 2002-11-07 2010-03-10 旭化成株式会社 縦型の電界効果トランジスタ
US6872588B2 (en) * 2002-11-22 2005-03-29 Palo Alto Research Center Inc. Method of fabrication of electronic devices using microfluidic channels
US7759719B2 (en) * 2004-07-01 2010-07-20 Chih-Hsin Wang Electrically alterable memory cell
GB0315477D0 (en) * 2003-07-02 2003-08-06 Plastic Logic Ltd Rectifying diodes
JP4997688B2 (ja) 2003-08-19 2012-08-08 セイコーエプソン株式会社 電極、薄膜トランジスタ、電子回路、表示装置および電子機器
JP2005079225A (ja) * 2003-08-29 2005-03-24 Institute Of Physical & Chemical Research 有機材料パターンの形成方法及び薄膜トランジスタの製造方法
GB0415995D0 (en) * 2004-07-16 2004-08-18 Song Aimin Memory array
EP2546388A1 (en) * 2004-08-18 2013-01-16 Dow Corning Corporation Coated substrates and methods for their preparation
JP2008522489A (ja) * 2004-11-19 2008-06-26 センサーマティック・エレクトロニクス・コーポレーション 後方散乱無線周波識別リーダーによる交信のための技術とハードウェア
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
WO2007023526A1 (ja) * 2005-08-23 2007-03-01 Fujitsu Hitachi Plasma Display Limited プラズマディスプレイ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004534388A (ja) * 2001-04-20 2004-11-11 ビーティージー・インターナショナル・リミテッド ナノ・エレクトロニック・デバイスと回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014535158A (ja) * 2011-09-30 2014-12-25 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 基板上に付着した活性有機層を構造化する方法
JP2016100452A (ja) * 2014-11-21 2016-05-30 日本電信電話株式会社 インプレーンダブルゲートトランジスタ

Also Published As

Publication number Publication date
US9076851B2 (en) 2015-07-07
EP2264803A3 (en) 2014-02-26
KR20130036366A (ko) 2013-04-11
EP2264803B1 (en) 2019-01-30
KR20080031674A (ko) 2008-04-10
KR101317695B1 (ko) 2013-10-15
US20090315017A1 (en) 2009-12-24
WO2006120414A2 (en) 2006-11-16
US8624216B2 (en) 2014-01-07
US20140110668A1 (en) 2014-04-24
EP1880430A2 (en) 2008-01-23
WO2006120414A3 (en) 2007-05-03
KR101381405B1 (ko) 2014-04-02
EP2264803A2 (en) 2010-12-22
ATE526691T1 (de) 2011-10-15
JP2013034028A (ja) 2013-02-14
EP1880430B1 (en) 2011-09-28

Similar Documents

Publication Publication Date Title
JP2013034028A (ja) 電子デバイス
US7298013B2 (en) Compound used to form a self-assembled monolayer, layer structure, semiconductor component having a layer structure, and method for producing a layer structure
KR100870250B1 (ko) 전자 디바이스를 형성하는 방법, 상기 방법에 의해 형성된 전자 디바이스, 상기 전자 디바이스를 포함하는 논리회로, 디스플레이 및 메모리, 그리고 상기 전자 디바이스 형성에 사용되는 미세절단 도구
Rogers et al. Printing process suitable for reel‐to‐reel production of high‐performance organic transistors and circuits
Loo et al. Electrical contacts to molecular layers by nanotransfer printing
Miozzo et al. Surface engineering for high performance organic electronic devices: the chemical approach
US7935565B2 (en) Electronic devices
KR100691706B1 (ko) 전자 기능 재료를 원하는 패턴으로 제조하는 방법
US7696090B2 (en) Rectifying diodes with self-aligned electrodes
Balocco et al. Non-destructive patterning of conducting-polymer devices using subtractive photolithography
Stuart et al. Fabrication of a 3D nanoscale crossbar circuit by nanotransfer‐printing lithography
CN101283461B (zh) 电子器件
Ferchichi et al. Organic doped diode rectifier based on parylene-electronic beam lithogrpahy process for radio frequency applications
KR100825753B1 (ko) 전도성 고분자를 포함하는 도전 패턴 형성 방법 및 이를이용한 분자 전자소자의 제조 방법
Lyashenko et al. Fabrication of high-mobility poly (3-hexylthiophene) transistors at ambient conditions

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120809

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120816

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120914

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120924

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121009

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305