CN101283461B - 电子器件 - Google Patents

Abstract

一种电子器件，包括用于支持迁移电荷载流子的衬底，形成在衬底表面上的绝缘特征，以限定所述绝缘特征两侧的第一和第二衬底区域，第一和第二衬底区域通过由所述绝缘特征限定的伸长沟道连接，所述沟道在所述衬底中提供从第一区域到第二区域的电荷载流子流动路径，第一和第二衬底区域之间的导电率取决于第一和第二衬底区域之间的电势差。在所述衬底内三个维度中的每一维度上，迁移电荷载流子均可以处于至少两种模式。衬底可以是有机材料。迁移电荷载流子可以具有0.01cm²/Vs到100cm²/Vs范围内的迁移率，并且电子器件可以是RF器件。还描述了用于形成此类器件的方法。

Description

电子器件

技术领域

本发明涉及包括平面电子器件在内的电子器件、此类电子器件的应用及其制造方法。本发明尤其适合纳米电子器件，但并不局限于此。

背景技术

EP 0464,831描述了一种利用诸如2DEG(二维电子气)之类的2D(二维)电荷载流子层的晶体管器件。为了形成2DEG，2D电荷载流子层必须具有小于电荷载流子波长(即，电子波长)的厚度，以使电荷载流子只能在该层的两个维度内运动。该晶体管是通过在2D电荷载流子层中构造横向势垒而形成的。

WO 02/086973描述了怎样可以形成二极管器件(例如，自开关二极管)。WO 06/008467描述了基于这种SSD的电压-电流特性具有一定程度的滞后的未预料到的效应，怎样可以将这种SSD用作存储单元。图1A示出了可以用于形成这种SSD的半导体层结构。

图1A示出了晶片120’。晶片120’是调制掺杂的In_0.75Ga_0.25AS/InP量子阱晶片。用于形成SSD/存储单元110的衬底120的晶片120’可以视为由至少四个离散层120a、120b、120c和120d形成。两个层120a和120b由未掺杂InP形成，这些层是由杂质(即，掺杂物)分离的。

第三层120c由未掺杂GaInAS形成。典型地，第三层大约是9nm厚(即，小于电子波长)。第三层为二维电子气提供量子阱。

第四层是由未掺杂InP形成的另一层。因此，用于形成量子阱的层夹在另一半导体的两层(120b，120d)之间。上面两层120a和120b限定了存储单元衬底表面下量子阱的深度。典型地，其他层120a和120b各自均有20nm厚，即，包含二维电子气的量子阱形成在衬底表面下大约40nm。

图1B和1C分别示出了SSD 120的平面图和沿图1B中线CC的截面图。

一旦形成了晶片120’，则在表面上形成绝缘特征(例如，绝缘凹槽)130、132和134，以提供器件功能性。可以使用纳米光刻来形成凹槽130、132和134。将凹槽130、132和134蚀刻通过二维电子气层142。

凹槽用于将衬底120的上表面分成两个区域122和124。两个区域122和124通过在凹槽132和134之间延伸并由凹槽132和134限定的沟道140连接。凹槽130延伸至存储单元120的上表面的边缘，从而将上表面分离成两个离散区域122和124，沟道140提供这两个表面区域122和124之间的电流流动路径。

沟道140具有宽度Wc和长度Lc。凹槽或沟槽具有宽度Wt，并延伸至衬底表面下的深度D_t。二维电子气在衬底表面下的深度是D_g。D_t大于D_g。典型尺寸是：D_g在30nm到50nm之间。2DEG的厚度在5nm到10nm之间(即，小于电子波长)。沟道宽度Wc在10nm到50nm之间。凹槽宽度Wt在10nm到300nm之间。沟道长度Lc是沟道宽度Wt的3到4倍，即，Lc在30nm到1.2μm之间。

沟道的导电率取决于区域122和124之间的电势差(即，器件用作二极管)。导电率的改变是由于对沟道内电荷载流子的横向耗尽区的改变/控制。

可以通过提供附加凹槽来实现晶体管，从而限定与沟道140相邻的第三区域。向该区域施加适当电压也可以改变与沟道侧壁相邻的横向耗尽区，从而也可以改变沟道电导。

发明内容

本发明实施例的目的是提供一种改进的平面电子器件。具体实施例的目的是提供更易制造的平面电子器件以及制造此类器件的方法。

在第一方面，本发明提供了一种电子器件，包括用于支持迁移电荷载流子的衬底，形成在衬底表面上的绝缘特征，以限定所述绝缘特征两侧的第一和第二衬底区域，第一和第二衬底区域通过由所述绝缘特征限定的伸长沟道连接，所述沟道在所述衬底中提供从第一区域到第二区域的电荷载流子流动路径，第一和第二衬底区域之间的导电率取决于第一和第二衬底区域之间的电势差，其中在所述衬底内三个维度中的每一维度上，所述迁移电荷载流子均可以处于至少两种模式。

包含所述迁移电荷载流子的衬底层可以具有比所述电荷载流子波长大的厚度。

本发明人认识到，无论现有技术的一般教义如何，这种电子器件不需要二维电子气来起作用。因此，不需要形成包含迁移电荷载流子(例如，空穴或电子)的层来限制电荷载流子的运动以共享单一的良好限定的局域模，例如，具有小于电荷载流子波长的厚度。因为不需要针对相关的二维电荷载流子(例如，电子气)形成量子阱，所以允许使用替代的制造材料和成本较低的制造方法。

在第二方面，本发明提供了一种电子器件，包括用于支持迁移电荷载流子的衬底，形成在衬底表面上的绝缘特征，以限定所述绝缘特征两侧的第一和第二衬底区域，第一和第二衬底区域通过由所述绝缘特征限定的伸长沟道连接，所述沟道在所述衬底中提供从第一区域到第二区域的电荷载流子流动路径，第一和第二衬底区域之间的导电率取决于第一和第二衬底区域之间的电势差，其中所述衬底包括有机材料。

以前，一般认为这种器件需要由无机半导体材料形成，以提供靠近沟道侧壁的相关横向耗尽区。有机材料被视为不适合形成平面电子器件，这是因为在有机材料中至今还未报道过明显的耗尽区。但是，本发明人所做的实验证明了并不需要耗尽区，并且可以成功地使用有机材料来形成此类电子器件。相比于传统无机电子器件，可以更低成本制造有机电子器件，并且有机电子器件可以具有更简单的封装，并与柔性电路兼容。

在第三方面，本发明提供了一种电子器件，包括用于支持迁移电荷载流子的衬底，形成在衬底表面上的绝缘特征，以限定所述绝缘特征两侧的第一和第二衬底区域，第一和第二衬底区域通过由所述绝缘特征限定的伸长沟道连接，所述沟道在所述衬底中提供从第一区域到第二区域的电荷载流子流动路径，第一和第二衬底区域之间的导电率取决于第一和第二衬底区域之间的电势差，其中所述迁移电荷载流子具有0.01cm²/Vs到100cm²/Vs范围内的迁移率。

以前，一般认为这种器件需要由高电子迁移率材料形成。虽然这种看法对于包括纳米器件在内的许多电子器件而言是正确的，但是本发明人认识到具有上述结构的电子器件(例如，平面器件，包括平面纳米晶体管)不需要高电子迁移率材料来起作用。

迁移电荷载流子可以具有至少为0.1cm²/Vs的迁移率。

所述伸长沟道可以具有预定宽度，从而当在所述第一和第二衬底区域之间施加电压差以使所述迁移电荷载流子流经所述伸长沟道时，第二衬底区域中存在的电压经由所述绝缘特征影响到所述伸长沟道内存在的耗尽区的大小，由此所述沟道的导电率特性取决于所述电压差。

所述器件可以包括用于对RF信号进行整流的二极管。RF信号可以在0.5MHz到1GHz之间。RF信号可以在0.5MHz到400MHz之间。

所述迁移电荷载流子可以是电子。

所述迁移电荷载流子可以是空穴。

所述衬底的厚度可以大约20nm。

所述器件可以用作二极管。

所述绝缘特征还可以限定与所述伸长沟道相邻的第三衬底区域，用于施加电压以控制所述沟道的导电率。

在所述沟道的与第三衬底区域相对的一侧上，所述绝缘特征还可以限定与所述伸长沟道相邻的第四衬底区域，用于施加电压以控制所述沟道的导电率。

所述器件可以用作晶体管。

所述器件可以是平面器件，其中将所述衬底设置在单个层内。

所述单个层可以不夹在叠层结构内其他材料的两个附加层之间。

所述单个层可以限定所述器件的外表面。

所述衬底可以形成为薄膜，并设置在绝缘衬底上。

所述衬底可以包括如下中的至少一种：半导电聚合物；聚(3-己基)噻吩(P3HT)；有机小分子；并五苯；溶液处理的半导体纳米颗粒/量子点材料。所述绝缘衬底可以包括柔性纸、聚对苯二甲酸乙二醇酯(PET)和聚萘二甲酸乙二醇酯(PEN)材料中的至少一种。

所述器件还可以包括位于每一个所述区域上的相应电端子，用于向所述区域施加电压。

电子电路可以包括如上所述的至少一个电子器件。

所述电子电路可以包括在所述第一和第二衬底区域之间并联设置的多个所述电子器件，以提供所需阻抗。

所述电子电路可以包括RFID标签。

在第四方面，本发明提供了一种制造上述器件的方法，包括：提供用于支持迁移电荷载流子的衬底；在所述衬底表面上形成绝缘特征，以限定所述绝缘特征两侧的第一和第二衬底区域，第一和第二衬底区域通过由所述绝缘特征限定的伸长沟道连接，所述沟道在所述衬底中提供从第一区域到第二区域的电荷载流子流动路径，第一和第二衬底区域之间的导电率取决于第一和第二衬底区域之间的电势差，由此形成上述器件。

在第五方面，本发明提供了一种将有机膜形成图案的方法，包括：(a)提供衬底并在衬底上形成光抗蚀剂材料层；(b)通过光刻过程在光抗蚀剂材料中形成所需图案；(c)在形成图案的光抗蚀剂材料上形成有机材料层；(d)执行剥离(lift off)过程，以选择性地去除有机材料，使有机材料与光抗蚀剂材料的图案形成一致。

得到的形成图案的有机材料可以形成上述器件。

所述有机材料可以包括聚合物材料或小分子材料。聚合物材料可以是P3HT。小分子材料可以是并五苯。

可以使用不与光抗蚀剂材料发生反应的溶剂来涂敷P3HT。光抗蚀剂材料可以是二甲苯。

用于执行剥离过程的溶剂可以具有足够弱的作用，以避免使整个有机材料层剥离。所述溶剂可以是稀释的丙酮。

所述衬底可以是硅，所述硅上具有二氧化硅层。

所述衬底可以具有源极和漏极接触，所述形成图案的有机材料可以形成源极和漏极接触之间的导电沟道。

在剥离之后可以保持形成图案的有机材料的整体性，从而不影响所述材料的电性能。

在第六方面，本发明提供了一种将有机膜形成图案的方法，包括：(a)提供衬底并在衬底上形成有机材料层；(b)允许所述有机材料完全干燥；(c)在所述有机材料上形成光抗蚀剂材料层；(d)通过光刻过程在光抗蚀剂材料中形成所需图案；(e)通过蚀刻，选择性地去除所述有机材料，以使剩余的有机材料与光抗蚀剂材料的图案形成一致。

得到的形成图案的有机材料可以形成上述器件。

所述有机材料可以是P3HT。

附图说明

现在将通过示例，参照附图描述本发明的实施例，附图中：

图1A是示出了现有自开关二极管在蚀刻沟道之前的层结构的透视图；

图1B是蚀刻了沟道的图1A结构的平面图；

图1C是示出了2DEG(二维电子气)的位置的图1B结构的截面图；

图2A是示出了在形成绝缘特征之前根据本发明实施例的电子器件的层结构的透视图；

图2B是形成了绝缘特征的图2A结构的平面图；

图2C是图2B结构的截面图；

图3A是配置用作晶体管的、根据本发明实施例的电子器件的平面图；

图3B是根据本发明实施例的纳米晶体管的透视原子力显微镜图像；

图3C是示出了图3B中器件在不同栅极电压(V_G)上的漏极-源极电流(I_DS)对漏极-源极电压(V_DS)的图；

图4是用于测量电子器件的射频响应的实验装置的示意图；

图5是在InGaAs-InP衬底上制造的大约100个并联的电子器件的扫描电子显微镜图；

图6示出了在室温下测量的电子器件在零偏置和6μA处从大约100MHz到110GHz的频率响应；

图7是示出了用于微波的全波整流并包括四个SSD线性阵列的电子电路的示意图；

图8是示出了用于微波的全波整流并包括四个SSD折叠阵列(foldedarray)的电子电路的示意图；

图9A示出了大约40个P3HT SSD的阵列的电压-电流曲线图；

图9B示出了图9A的SSD对于正弦输入电压V_PP＝20V的频率响应；

图10A示出了10个PQT12 SSD的阵列的电压-电流曲线图；

图10B示出了对于正弦输入电压V_PP＝20V、图10A的SSD的高达20MHz的频率响应；

图10C示出了作为AC输入电压的函数的DC输出电压；

图11示出了：(a)显示围绕下面有光抗蚀剂的霍尔条状图案的区域中的典型P3HT反应后表面的光学显微镜图像；以及(b)显示用二甲苯代替P3HT溶剂氯仿的成功的图案形成过程的结果的照片；

图12示出了：(a)P3HT的1μm宽栅极指状图案阵列的光学显微镜图像；以及(b)栅极指状图案之一的放大图像；

图13示出了：(a)具有10μm和40μm宽的P3HT沟道的典型有机薄膜晶体管的光学显微镜图像；以及(b)具有40μm的沟道宽度和9μm的沟道长度的OTFT在不同栅极电压(V_G)上I_SD对V_SD曲线图；

图14是在栅极电压为零时测量的、作为沟道长度的函数并用沟道宽度(60μm)归一化的源极-漏极电阻的图；

图15示出了用于将P3HT膜形成图案的“减去”方法光刻过程的示意图：(A)通过旋涂(spin coating)在衬底上形成P3HT膜；(B)在90℃加热之后，向P3HT层上旋涂光抗蚀剂S1813；(C)如传统光刻技术中一样使用UV将光抗蚀剂曝光；(D)在光抗蚀剂显影之后；(E)通过二甲苯中的湿法蚀刻(Ea)或氧等离子体灰化(ashing)(Eb)去除未被覆盖的P3HT；(F)使用丙酮和甲醇剥落光抗蚀剂。

图16示出了将栅格状图案转移到50nm厚的P3HT层中的光学显微镜照片：(A)P3HT膜上形成图案的光抗蚀剂；(B)10μm的P3HT栅格；(C)5μm的P3HT栅格；(D)2μm的P3HT栅格；

图17示出了：(A)具有Au欧姆接触的10μm P3HT霍尔条的显微镜照片；以及(B)中心P3HT条的对应AFM图像；

图18示出了两个P3HT OTFT的示意图和传输特性：(A)未形成图案的OTFT的示意图；(B)(A)中OTFT的传输特性；(C)在P3HT膜的UV图案形成之后不同器件的草图；(D)(C)中形成图案的OTFT的传输特性；

图19示出了两个P3HT OTFT的输出特性：(A)P3HT膜未形成图案时的OTFT；(B)具有形成图案的P3HT沟道的OTFT；

图20A示出了PH3T平面晶体管的电流-电压特性(V_DS＝-100V时V_GS对I_DS)；以及

图20B示出了图20A晶体管的AFM图像。

具体实施方式

以前，一般认为要实现诸如EP 0,464,831中描述的纳米晶体管等平面器件，需要二维电子气(2DEG)之类的二维电荷载流子。2DEG是如下的电子薄层：(i)在2DEG层的法线方向上共享单一的良好限定的局域模(电子量子波长的一半)；以及(ii)可以在该层的两个维度内自由运动。正是由于迁移电荷载流子可以采取相对于电子的空穴形成，所以也存在2DHG(二维空穴气)。

本发明人认识到，虽然存在EP 0,464,831的一般教义，但是平面器件不需要2DEG或2DHG来起作用。此外，对平面电子器件(例如，纳米器件)操作的现有技术说明先前已指出了与沟道侧壁靠近或相邻的横向耗尽区的存在。在现有技术中，因为诸如硅或GaAs等无机半导体的晶体结构的终止导致表面状态/阱，所以形成了这种耗尽区。这种表面状态/阱阻止电荷载流子靠近侧壁，从而形成耗尽区。

本发明人认识到，不必为用于形成平面器件的材料提供这种自然的耗尽区。这还提供了将其他材料/制造方法用于形成平面电子器件的机会。例如，本发明人认识到，如这里所述，用于形成平面电子器件的合适材料包括SOI(绝缘体上硅)和有机半导体，例如P3HT(聚(3-己基)噻吩)和PQT12(聚(3，3

-二烃基-四噻吩))。

需要2DEG或2DHG的这种看法将现有技术器件限制为只包括适合形成这种气体的材料层。例如，只能在诸如GaAs/AlGaAs、InGaAs/InP或Si/SiO₂等两种不同类型材料的界面处实现2DEG或2DHG。

对这种器件的现有技术实验很可能强化了需要2D电荷载流子气体的认识。

本发明人所做的实验表明了诸如纳米晶体管之类的器件需要在包含 迁移电荷载流子的层中的良好限定的狭窄沟道。通常，该伸长沟道的宽度小于300nm，典型的是小于100nm。从图1A-1C可见，伸长的导电沟道限定在诸如沟槽之类的两个绝缘特征(例如，线)之间。这样，如果包含导电电荷载流子的有源层的厚度较大，并使用蚀刻方法来制造平面纳米晶体管，则需要非常接近于垂直的侧壁，以获得良好限定的沟道宽度。

例如，在具有V形截面的两个平行沟槽之间限定的沟道在靠近试样表面处较窄，而在底部较宽。很难采用湿法化学蚀刻来制造几乎垂直的侧壁。另一方面，干法蚀刻或反应离子蚀刻典型地在靠近侧壁的区域中产生电子损坏和载流子阱，从而对器件性能造成不利影响。

但是，如果使用包含2DEG的材料，则只需要考虑2DEG深度上的沟道宽度，从而消除了要在较大距离上构造良好限定的几乎垂直的侧壁的需要。因此，任何开始于现有技术材料/制造技术的构造非2DEG平面器件的尝试均会遇到多种实际困难。

类似地，由于认为自然横向耗尽区需要靠近沟道侧壁，所以限制了现有技术的材料选择。至今还没有报道过有机材料中的明显耗尽区域，因此也将材料选择局限到无机材料中。

此外，通常假定纳米器件需要高电子迁移率材料，因为大多数纳米器件只有包括这种材料才能起作用。

但是，本发明人认识到这种浅显的限制是错误的，至少对于平面器件而言。

本发明人认识到，如图3A和3B所示的本发明晶体管(通常称为纳米晶体管，这是由于其尺寸原因)实际上是以与传统场效应晶体管(FET)类似的方式而基于场效应来工作的。主要差别在于，典型的FET是垂直多层结构，而平面晶体管是单层器件。

实验证明了要形成这种平面器件并不需要自然耗尽区。在没有自然耗尽区时，侧栅极(sidegate)电压仍然可以调制由电荷载流子占据的费米(Fermi)能量或能量范围，从而调制沟道内部所允许的载流子数目。因此，栅极电压仍然可以调制沟道电导，并提供放大或开关功能。没有耗尽层的缺点之一是难以构造正常截止的晶体管(即，当未施加栅极电压时沟道电导为零)。但是，对于构造包括此类器件/组件的有用电路，这种需要不是问题。例如，基于GaAs/AlGaAs等化合物半导体的高电子迁移率半导体(HEMT)已广泛用于高速通信应用。

如果在晶体管工作期间施加具有与载流子电荷相同符号的栅极电压(即，如果迁移电荷载流子是电子，则施加负栅极电压)，则栅极电压将从顶部、底部和侧壁耗尽(不一定是完全耗尽)来自沟道的电荷载流子。这种耗尽是场效应。也可以从电荷载流子所占据的费米能量或能量范围减小而导致源极-漏极电流减小这一方面来理解这种效应。如果在晶体管工作期间施加与载流子电荷相反符号的栅极电压，则对应于费米能量的增加，该电压将从顶部、底部和侧壁增强沟道电导。

现在将参照图2A-3B描述示例平面器件。

图2A示出了可以用于形成平面器件的层结构，如图2B和2C所示的SSD 220和图3A和3B所示的晶体管320。

图2A示出了晶片220’。要理解，相比于图1A所示的晶片结构，该晶片相对简单。晶片220’包括两层220a和220b的叠层。一个层220a是支持迁移电荷载流子的衬底。第二层是绝缘衬底220b。迁移电荷载流子并不局限于两个维度内的运动(即，在衬底内的三个维度中的每一个上，迁移电荷载流子均可以位于至少两种模式)。因此，迁移电荷载流子并不形成二维气体。

图2B和2C分别示出了SSD 220的平面图和沿图1B中线CC的截面图。从平面图中可观察到，SSD 220可以具有类似于图1B所示SSD 120的配置。的确，形成SSD 220的区域、沟道和凹槽的尺寸可以与对于图1B中现有技术SSD 120而引述的尺寸中的任一个或全部尺寸相同。

一旦形成了晶片220’，则在表面上形成绝缘特征(例如，绝缘凹槽)230、232和234，以提供器件功能性。可以使用纳米光刻来形成凹槽230、232和234。典型地，将凹槽230、232和234蚀刻穿通到绝缘衬底层220b。

凹槽用于将迁移电荷载流子衬底220的上表面分离为两个区域222和224。这两个区域222和224通过在凹槽232和234之间延伸并由凹槽232和234限定的沟道240连接。凹槽230延伸至器件220上表面的边缘，以将上表面分离成两个离散区域222和224，沟道240提供这两个表面区域222和224之间的电流流动路径。

沟道240具有宽度Wc和长度Lc。凹槽或沟槽具有宽度Wt，并延伸至衬底表面下的深度T_L。典型尺寸是：T_L可以在1nm到1μm之间(即，可以大于10nm、20nm或甚至50nm)。沟道宽度Wc可以在10nm到500nm之间。凹槽宽度Wt可以在10nm到500nm之间。沟道长度Lc典型是沟道宽度Wt的3到4倍，Lc可以在30nm到3μm之间。

沟道的导电率取决于区域222和224之间的电势差(即，器件用作二极管)。

如图3A所示，可以通过提供附加的绝缘特征(例如凹槽)260a来实现晶体管，从而限定与沟道140相邻的第三区域226a。向该区域226a施加适当电压可以改变改变沟道电导，即，该区域用作晶体管栅极(区域222和224用作源极或漏极)。优选地，如图3A所示，也可以在与区域226a相对的沟道相反侧、与沟道相邻地(由绝缘特征260b)限定第四区域226b。这两个区域之一或全部用作栅极，通过附着到相关区域上的相应电极向该区域施加栅极电压。

图3B示出了这里所述的平面晶体管，标注了栅极、源极(s)和漏极(d)区，示出可以形成“夹紧”沟道，而不是图2B和3A所示的平行侧导电沟道。该器件由在SiO₂绝缘衬底上的P3HT形成，而无需任何表面处理。将该器件在空气留置两天，对P3HT膜进行掺杂。沟道宽度大约是200nm，沟槽宽度(用于限定绝缘特征)大约是200nm。图3C示出了图3B所示P3HT平面纳米晶体管对于不同栅极电压(V_G，单位为伏特)的输出特性。在该具体示例中，器件具有夹断栅极电压(大约9伏特)，该器件在此电压下用作晶体管。

要理解，这里所述的平面器件可以采用任何属性(包括尺寸)、或以任何配置形成、或被形成用来提供WO 02/086973或WO 06/008467中所述的任何电路。此外，该器件可以具有与此类器件不同的尺寸，例如，具有更大的沟道或凹槽宽度。WO 02/086973和WO 06/008467的内容合并在此作为参照。

例如图2A-3B所示的平面器件可以通过多种方法由多种材料形成。

例如，迁移电荷载流子衬底可以由诸如区域规则的(regioregular)聚(3-己基噻吩)(P3HT)之类的半导电聚合物形成，从而使平面有机纳米器件工作，例如纳米晶体管。例如，可以通过暴露给空气(光氧化)或通过有意地引入已知量的氧气，用氧气掺杂P3HT。也可以对P3HT进行化学掺杂(以变为n或p型半导体)。许多用于掺杂P3HT的方法和实际上大多数其他有机半导体材料(例如，聚烷基噻吩或多芳胺化合物(polyarylamine))是已知的。合适的绝缘衬底包括二氧化硅和云母。也可以使用柔性绝缘衬底，例如聚萘二甲酸乙二醇酯(PEN)或聚对苯二甲酸乙二醇酯(PET)、纸或玻璃。可以用自组装(self-assembled)的单层(例如六甲基二硅氮烷(hexamethyldisilazane)(HMDS)或十八烷基三氯硅烷(octadecyltrichlorosilane)(OTS)或氟硅烷(fluoroalkylsilane)(FAS)(例如全氟辛基三氯硅烷(perfluorooctyl trichlorosilane))对绝缘衬底表面进行处理。但是，要生产能够起作用的器件并不需要处理绝缘衬底的表面。

在P3HT的空穴传输模式中，施加正栅极电压引起源极-漏极电流减小，施加负栅极电压引起源极-漏极电流增大。当对衬底进行掺杂以使电子用作迁移电荷载流子时，情况相反。

典型地，形成包含有迁移电荷载流子的层/衬底的导电聚合物膜的厚度在5到100nm之间。

可以通过多种溶液处理方法来沉积用于形成电荷载流子衬底层的膜，这些方法包括但不限于旋涂或丝网印刷。用于溶液处理的合适材料可以是聚合物(例如聚烷基噻吩或多芳胺化合物、或者取代聚烷基噻吩或取代多芳胺化合物、或者取代并噻吩(thienothiophene)或低聚物(例如低聚噻吩(oligothiophene))。

此外，也可以通过真空沉积或气相沉积来沉积用于形成电荷载流子衬底层的合适导电膜。用于真空或气相沉积的合适材料可以是小分子(例如并五苯)或低聚物(例如低聚噻吩或取代低聚噻吩)。

应该理解，即使这种膜可以相对较薄(相比于迁移电荷载流子波长)，膜仍然形成3维载流子系统。因为在膜的法线方向上没有良好限定的限制模，所以即使对于厚度小于5nm的膜也没有2DEG。相比于许多无机半导体，有机材料中非常低的载流子迁移率意味着载流子的散射非常频繁，并且沿任何方向的载流子传输是相当随机的。此外，相比于无机材料(例如，GaAs可以具有30或40nm的电子波长)，有机材料中的电荷载流子波长相对较小(例如，小于1nm)。

在两个绝缘区域/特征之间形成的伸长沟道可以多种配置形成。例如，伸长沟道可以具有如图3A所示的统一宽度或点接触式沟道(见图3B)，这依据所需的晶体管性能。

典型地，在制造过程中不封装迁移电荷载流子衬底(例如，膜)，这与在多层结构中嵌入2DEG/2DHG的2DEG/2DHG材料不同。因此，在没有无机半导体的前一种情况下更易进行光刻。例如，可以通过将绝缘沟槽机械地切割成如图3B所示的膜来形成绝缘特征。

根据图2A-C的SSD，晶体管中起绝缘作用的/绝缘特征不需要形成为沟槽。可以通过其他方法，包括化学、热、光化学、电化学方法，来使绝缘特征具有绝缘作用。例如，可以通过在所选区域中将膜暴露给有损导电率的强UV、过度热量或特殊化学物，来损坏或减小导电率，从而形成绝缘线。可选地，可以用其他材料(例如，电介质)来填充沟槽。

现有技术的有机电子器件所面临的许多问题之一是工作速度相对较低(典型地是kHz或以下)，从根本上讲这是由载流子迁移率限制的。即使小型化已成为提高硅集成电流的速度的途径，标准有机薄膜晶体管(OTFT)也典型地具有几个微米的最小尺寸，在该最小尺寸以下，金属接触电阻成为支配性的，难以通过喷墨印刷(由于分辨率限制)或其他溶液处理方法来以低成本和高产量生产垂直多层OTFT结构。

由于多模对准中涉及的限制，也难以通过纳米压印(nanoimprint)技术来制造这种OTFT，在纳米压印技术中，将具有精确复制的纳米尺寸的固体模具压在聚合物薄膜上，形成微米或纳米结构的图案。存在多种不同的纳米压印技术，包括由Molecular Imprints，Austin TX78758-3605开发的技术。纳米压印是产量非常高的工艺，可以用于‘滚筒’印刷，例如报纸。

射频标识或RFID是使用无线电波来自动识别人或物体的技术的通称。存在多种标识方法，但是最常见的是在附着到天线的微型芯片上存储用于标识人或物体的序列号以及可能的其他信息(芯片和天线共同称作RFID应答器或RFID标签)。天线使芯片能够向读取器发送标识信息。读取器将从RFID标签反射回的无线电波转换成数据格式，然后可以将该数据格式传递给计算机进行处理。

RFID系统包括由微型芯片和天线组成的标签、以及具有天线的询问器或读取器。读取器向外发送电磁波。调谐标签天线来接收这些波。无源RFID标签从读取器产生的场中汲取能量，并使用该能量向微型芯片的电路供电。然后，芯片对由标签发送回读取器的波进行调制，读取器将新的波转换成数字数据。RFID系统使用多种不同频率，但是所谓的高频(13.56MHz)标签在金属制成的物体工作得更好，并可以在含水量较高的货物周围工作。因此，如果将成本降低到可接受水平，则预计13.56MHz RFID具有巨大的市场价值。

本发明人认识到通过采用例如这里和WO 02/086973中所述的常规配置的自开关二极管(SSD)，可以实现有机电子器件的速度从KHz到MHz的显著提高。该速度提高可以显著增强诸如RFID、实时有机或柔性显示器的驱动电路和基于有机的存储器之类的有机电子器件的适用性。

影响纳米器件的频率响应的常见问题之一是纳米器件的端子之间的高阻抗，这导致大部分施加的能量(通常由特征阻抗50Ω端接的RF源传递)被反射。高阻抗也导致极易受到寄生电容的损害，通常造成较长的RC响应时间。

相反，由本发明人实现的两个端子自开关二极管器件具有高频工作的固有能力，这是由于器件具有平面结构，这表示电接触是横向分离的，而不是放置在表面和背侧(衬底)。这使得接触之间的寄生电容实质上比相同尺寸的传统垂直器件中的寄生电容小。此外，这种SSD的工作机制不依赖于任何少数载流子扩散，并且沿电流方向不使用任何垫垒结构。由于不明显受上述通常决定传统半导体二极管的速度的因素的限制，所以SSD以非常高的频率进行工作。该频率主要取决于衬底，但是如这里可见的，对于低迁移率衬底，MHz的工作是可能的(并且已经实现)。

针对本说明的目的，“RF器件”是指该器件的至少一部分在至少0.5MHz到400MHz之间的频率上工作，优选的是在0.5MHz到1GHz之间。

类似大多数纳米结构，SSD具有非常高的阻抗，典型的是在MΩ到GΩ的量级。SSD与其他纳米器件的不同在于，两端子特征使得将许多SSD并联集成并形成阵列非常容易，无需任何额外光刻步骤来制造互连结构。不仅可以设计沿单根线布置所有纳米配线的线性阵列，还可以设计更加复杂的结构。

阻抗取决于材料迁移率、载流子浓度和并联集成的器件的数目。因此，可以依据待驱动电路对电流的要求，按照需要选择阻抗；由于阻抗的可缩放性，如果需要更多电流，则可以简单地将更多SSD并联。

例如，在相对于传统RFID而言非常小的200μm×200μm的区域内，可以并联地放置至少10,000个SSD。SSD阵列应该能够产生足够的DC电流(与SSD的数目成比例)。如果需要，可以在1平方毫米内并联地放置1,000,000个SSD，而不会严重损害RF性能。

在工作在13.56MHz的无源RFID中，就速度而言最苛刻的部分是整流器，整流器必须足够快，以从读取器产生的场中汲取DC能量并使用该能量向微型芯片的电流供电。具体而言，整流器可以方便地由SSD制成，更重要的是可以达到如下所述的足够高的速度。

可以单独使用SSD来制造RFID的整流器，该整流器是在速度方面最苛刻的部分，从而也是RFID中当前最难实现的，而可以使用传统的垂直结构晶体管和二极管或以SSD和类似于(参见例如上述图3A到3C或WO 02/086973的图11)SSD的方式形成的晶体管来制造有机RFID中的其他电子电路。本发明人还显示了可以用有机半导体的薄层来实现这种晶体管。

SSD阵列不仅可以用作RF整流器，也可以用作RF混频器和调制器，这也是RFID中对速度要求苛刻的重要部件。可以使用相同的SSD阵列来进行整流和RF调制，以向读取器发送回信号。在本申请中，基于SSD的非线性性I-V特性和较高速度，SSD也可以用作RF调制器。

在材料方面，自开关器件可以制造在任何有机或无机半导体膜上，该半导体膜具有足够低的表面粗糙度，以便进行纳米光刻、具有针对所需工作速度的足够高的迁移率、以及进行某种程度的n或p型掺杂以允许自开关效应在零偏置上起作用。如果需要，可以借助于受控的环境和封装来改善材料(诸如P3HT)的寿命。

合适的无机材料是可以旋涂或滴落(drop cast)的溶液处理的半导体纳米颗粒(或量子点)材料。这些材料易于用作有机半导体，但是几乎确定地具有更长寿命、更高迁移率，并可以更好进行控制。因为这些材料是使用化学方法合成的，所以成本非常低。

关于有机半导体，有两种基本类型：半导电聚合物，典型代表是多芳胺化合物或聚烷基噻吩(polyakylthiophene)(例如，聚(3-己基噻吩)P3HT)；以及小分子，并五苯受到的研究最多并且也是最好的。针对P3HT的参考文献有：A.Tsumura，H.Koezuka和T.Ando，Appl.Phys.Lett.Vol.49，1210(1986)；H.Sirringhaus，N.Tessler和R.H.Friend，Science，Vol 280，1741(1998)。对于并五苯的参考文献有：H.Klauk，M.Halik，U.Zschieschang，G.Schmid，W.Radlik和W.Weber，J.Appl.Phys.92，5259(2002)；D.J.Gundlach，C.-C.Kuo，S.F.Nelson和T.N.Jackson，57^th Annual DeviceResearch Conference(1999)，pp.164-165；J.Collet，O.Tharaud，A.Chapoton和D.Vuillaume，Appl.Phys.Lett.76，1941(2000)；Y.Zhang，J.R.Patta，S.Ambily，Y.Shen，D.C.Ralph和G.G.Malliaras，Adv.Mater.(Weinheim，Ger.)15，1632(2003)。

上述膜可以形成在绝缘衬底上，可以使用在其上接受半导体薄膜的任何绝缘衬底。这包括柔性衬底，例如聚对苯二甲酸乙二酯(poly(ethylene)terephthalate)(PET)和聚萘二甲酸乙二醇酯(poly(ethylene)naphthalate)(PEN)。但是，本发明不限于这些材料。对于衬底，材料可以是硅[A.R.Brown，A.Pomp，C.M.Hart和D.M.de Leeuw，Science 270，972(1995)；Y.Y. Lin，A.Dodabalapur，R.Sarpeshkar，Z.Bao，W.Li，K.Baldwin，V.R.Raju和H.E.Katz，Appl.Phys.Lett.74，2714(1999)；B.K.Crone，A.Dodabalapur，R.Sarpeshkar，R.W.Filas，Y.Y.Lin，Z.Bao，J.H.O′Neill，W.Li和H.E.Katz，J.Appl.Phys.89，5125(2001)，]，玻璃[H.Klauk，D.J.Gundlach和T.N.Jackson，IEEE Electron Device Lett.20，289(1999)；H.Sirringhaus，T.Kawase，R.H.Friend，T.Shimoda，M.Inbasekaran，W.Wu和E.P.Woo，Science 290，2123(2000)；H.E.A.Huitema，G.H.Gelinck，J.B.P.H.van der Putten，K.E.Kuijk，K.M.Hart，E.Cantatore和D.M.de Leeuw，Adv.Mater.(Weinheim，Ger.)14，1201(2002)]；聚酰亚胺[C.J.Drury,C.M.J.Mutsaers，C.M.Hart，M.Matters和D.M.de Leeuw,Appl.Phys.Lett.73，108(1998)；G.H.Gelinck，T.C.T.Geuns和D.M.deLeeuw，Appl.Phys.Lett.77，1487(2000)；F.J.Touwslager，N.P Willard和D.M.de Leeuw，Appl.Phys.Lett.81，4556(2002)]；聚萘二甲酸乙二醇酯(PEN)[M.G.Kane，J.Campi，M.S.Hammond，F.P.CHomo，B.Greening，C.D.Sheraw，J.A.Nichols，D.J.Gundlach，J.R.Huang，C.C.Kuo，L.Jia，H.Klauk和T.N.Jackson，IEEE Electron Device Lett.21，534(2000)；C.D.Sheraw，L.Zhou，J.R.Huang，D.J.Gundlach，T.N.Jackson，M.G.Kane，I.G Hill，M.S.Hammond，J.Campi，B.K.Greening，J.Francl和J.West，Appl.Phys.Lett.80，1088(2002)]，聚对苯二甲酸乙二酯(PET)[J.A.Rogers，Z.Bao，A.Dodabalapur和A.Makhija，IEEE Electron Device Lett.21，100(2000)；P.Mach，S.J.Rodriguez，R.Nortrup，P.Wiltzius和J.A.Rogers，Appl.Phys.Lett.78，3592(2001)；J.A.Rogers，Z.Bao，K.Baldwin，A.Dodabalapur，B.Crone，V.R.Raju，V.Kuck，H.Katz，K.Amundson，J.Ewing和P.Drzaic，Proc.Natl.Acad.Sci.U.S.A.98，4835(2001)；W.Fix，A.Ullmann，J.Ficker和W.Clemens，Appl.Phys.Lett.81，1735(2002)]；聚碳酸酯[S.K.Park，Y.H.Kim，J.I.Han，D.G Moon和W.K.Kim，IEEETrans.Electron Devices 49，2008(2002)]；甚至纸[F.Eder，H.Klauk，M.Halik，U.Zschieschang，G.Schmid和C.Dehm，Appl.Phys.Lett.84，2673(2004)].

这里所述的新颖RF器件的材料的迁移率一般大于0.1cm²/Vs，目前这是在工业上易于到达的。如果载流子浓度较高，则较低迁移率也是适合的，但是优选的是大约0.01cm²/Vs。根据当前可用的材料，最大迁移率可以是100cm²/Vs，但是在更优材料可用的未来，该数字可以提高。迁移率越高，工作速度越高。相对于传统半导体材料(III-V或硅)，上述所有材料(半导电聚合物、小分子和溶液处理的无机半导体)的共同特征是容易处理并且成本低，特别可以使用旋涂、滴落和简单的热蒸发。这些允许大面积批量生产，从而降低成本。其他优点包括机械柔性等。

SSD与传统有机薄膜器件(OTFD)的显著不同在于平面器件结构，从而只需要单个可再现纳米光刻步骤来进行制造。直接优点是：(a)不再需要高分辨率的多层对准，从而允许通过纳米压印技术进行高产量的制造；(b)与有机半导体本身共平面地形成大多数互连，可以避免大多数金属连接(栅极和欧姆接触)(稍后将进行说明)，从而接触电阻问题不再限制器件小型化(从而不再限制速度)。

这里所述的自开关二极管是基于典型宽度在10-100nm附近的纳米沟道，即，相对较小的沟道，该沟道具有受到有意破坏的几何对称。但是，不同于传统二极管，可以通过简单地调整沟道宽度，使SSD具有从实际上0到大于10V的预定阈值电压。纳米沟道典型地限定在两个蚀刻(因此是绝缘的)沟槽之间，该沟槽对半导体薄层进行裁剪。沟槽的L形确保纳米沟道的几何对称受到破坏，也强制电流只流经纳米沟道。当配线上未施加电压时，由于沟槽侧壁上的表面状态，纳米沟道大体上耗尽。当施加负电压时，纳米沟道周围的负电荷进一步耗尽配线本身，使电流难以流动。另一方面，当施加正电压时，纳米沟道周围的正电荷向纳米沟道中感应出电子，形成了使电流容易流动的导电沟道。这种自开关机制得到类似二极管的行为。

自开关器件可以进行高频工作。这是由于器件的平面结构，这意味着电接触是横向分离的，而不是放置在表面或背侧(衬底)。这使得接触之间的寄生电容实质上比相同尺寸的传统垂直器件中的寄生电容小。此外，这种新的工作机制不依赖于任何少数载流子扩散，并且沿电流方向不使用任何垫垒结构。由于不受上述通常确定传统半导体二极管的速度的因素的较大限制，所以预期SSD能够以非常高的频率进行工作。

为了测试SSD的速度，首先使用基于InGaAs的SSD进行实验。在实验中，成功检测到高达110GHz的微波，这是实验设置可达到的最高频率。达到了1300mV/mW的检测灵敏度，这是典型商用微波二极管检测器(每一个大约￡1,000)的灵敏度的大约三倍。当频率从100MHz到110GHz增加了三个量级的辐度时，未观察到微波检测灵敏度的明显降低。相信这是迄今为止各种类型的新型电子纳米器件中报道的最高速度。用载流子迁移率对速度进行标度，这显示了可以使用有机半导体(迁移率是0.1cm²/Vs或以上)达到MHz的工作，因此为有机电子器件大范围应用的最大阻碍提供了解决方法。

图4示出了用于执行微波实验的实验装置的示意图。射频源和调制器410、电容器C和电感器L用作偏置网络，而DC偏置由电压源V_bias和相邻的10MΩ电阻器提供。

图4右侧的原子力显微镜图像412示出了并联连接的SSD的线性阵列。类似于大多数纳米结构，单个SSD具有非常高的阻抗，典型是在MΩ的量级。SSD与其他新型纳米器件(例如弹道整流器(ballisticrectifier)或三端子弹道结)的不同之处在于，两端子特征使得将许多SSD并联集成并形成阵列非常容易，无需任何额外光刻步骤来制造互连结构。不仅可以设计沿单根线布置所有纳米配线的线性阵列，还可以设计更加复杂的结构。例如，图4右侧图像示出了U形沟槽(每一个由两个L形沟槽组成)如何限定并联的多个SSD。此外，如图5所示，易于将这种线性阵列折叠所需的次数，这里并联了大约100个SSD。这样，较大区域甚至整个晶片可以转变为有源材料。不同于传统二极管，该平面结构也允许与自由空间辐射的直接耦合，其中辐射垂直入射到阵列上。这种特征在诸如RFID等实际应用中对微波进行整流是非常有用的。

该110GHz实验中的SSD是用调制掺杂的InP/InGaAs/InP量子阱晶片制造的，通过金属有机气相外延(MOVPE)生长而成。量子阱中的2DEG在表面以下41nm处。SSD是通过对L或U形沟槽进行电子束光刻并在之后进行基于HBr的湿法蚀刻而限定的。如图4的原子力显微镜图像所示，SSD的简单平面结构允许仍然在单个高分辨率光刻步骤中制造许多元件的阵列，而不需要互连层。

图6示出了作为频率函数的所检测的输出电压V_out。第一轨迹是偏置电流I_bias＝6μA时测量的，第二轨迹是未施加偏置时测量的。测量中功率保持不变，大约为280μW。可见，两条轨迹都显示了频率依赖性中的相同特征。相信这些特征是由于测量设置和衬底布局(即，台面和金属化)，而不是实际器件或噪声。

实验显示了当频率从100MHz到110GHz(实验设置的最高频率)增加了三个量级的辐度时，SSD的整流具有稳定的频率响应。

整流电路可以类似于图4(单个线性阵列)或图5(折叠阵列)所示，如果单独使用，则只能实现半波整流。图7和图8示出了全波整流器的两种设计。

图7是基于四个SSD线性阵列的微波全波整流的示意图。该功能类似于桥式整流器，但是该新型工作原理允许平面结构，每个线性阵列中的SSD无需任何互连来连接。

图8示意性地示出了如何可以使用四个SSD折叠阵列来构造整流器，以用于微波的全波整流。采用折叠SSD阵列，可以集成大量SSD，并使微波整流效率更高。该功能类似于桥式整流器，但是该新型工作原理允许平面结构，每个折叠阵列中的SSD无需任何互连来连接。这样，可以将大面积的有机半导体膜转变为整流器，用作对RFID的其他电路进行驱动的微波电力转换器。该器件能够对来自表面法线方向的微波进行整流，也可以用作RFID中的非线性组件，对标签发送回读取器的微波进行调制，读取器将调制波转换成数字数据。

对于平面结构，可以使用纳米压印技术来制造SSD阵列，优点在于高产量和高分辨率。可以通过其他层面的纳米压印(因为不需要精确的对准)或诸如喷墨印刷等其他标准技术，来制造一些附加的较大部件、电极和其他接触。

除了纳米压印，还可以使用工业标准UV光刻。硅工业中的光刻工艺已经能够生产90nm的特征，这足以制造SSD。这种批量生产方法的优点在于，它是CMOS兼容的。但是，通常重要的是在生产期间避免半导电聚合物材料受到UV曝光。

可以通过在均匀的膜上生成绝缘沟槽来制造SSD图案，但是也可以通过生成绝缘线的许多其他手段来形成SSD图案。例如通过UV曝光、加热、机械或化学处理，也可以通过在所需区域中进行有源材料的选择性沉积(遮挡)。

已证明无机SSD的速度至少在100GHz的量级上。通过用载流子迁移率对频率进行标度，可以理解，如实验数据已证明的，当使用合适的有机半导体材料时，图7和8所示的基于有机SSD阵列的整流器可以在MHz频率上起作用。

例如，实验显示了P3HT SSD阵列达到1MHz。图9A和9B分别示出了该阵列的电流-电压曲线图、以及在20V的正弦峰峰输入电压(Vpp)上的SSD频率响应。可以观察到，3dB点上的频率响应大约是1MHz。该阵列由并联设置的大约40个SSD组成(例如，见图4右侧)。承载迁移电荷载流子的衬底是在经OTS处理的云母绝缘衬底上的、大约20nm厚的P3HT膜。SSD是使用作为绝缘特征的沟槽而形成的，沟槽大约宽50nm。沟道宽度大约是500nm，长度是850nm。将器件在空气中放置两天，以对P3HT膜进行掺杂。

PQT12 SSD阵列显示出更好的性能，达到至少20MHz。图10A-10C分别示出了该阵列的电流-电压曲线图、在20V的正弦峰峰输入电压上的SSD频率响应、以及作为AC输入电压函数的DC输出电压。3dB点上的频率响应大约是30MHz，尽管实验测量只能最高执行到20MHz。该阵列由并联设置的10个SSD组成。承载迁移电荷载流子的衬底是在经OTS处理的云母绝缘衬底上的、大约20nm厚的P3HT膜。SSD是使用作为绝缘特征的沟槽而形成的，沟槽大约宽200nm。沟道宽度大约是500nm，长度是1μm。将器件在空气中放置7天，以对PQT12膜进行掺杂。

根据这里的教义，对于本领域技术人员而言，显而易见的是可以使用多种技术来制造这种有机平面二极管(例如，SSD)和晶体管。典型地，本发明使用三步骤过程来形成这种器件。

首先，在绝缘衬底上形成有机半导体材料膜或层(用于承载迁移电荷载流子)(典型地，在第一步骤期间也形成电极区)。其次，将有机膜形成图案(例如，使用UV光刻)，以为用于形成器件的最终光刻步骤限定大小合适的区域，例如，典型尺寸在微米或几十微米量级上并适合纳米光刻的区域。最后，使用AFM(原子力显微镜)来限定各个器件的结构，即，形成用于限定导电沟道的绝缘沟槽，以执行纳米光刻。

现在更加详细地描述用于形成器件的这三个步骤的示例。应该注意，这些步骤内列举的材料仅仅是示例，可以利用其他材料，如本申请其他位置所列举的材料或根据这里的教义而对本领域技术人员而言明显可用的材料。

现在描述第一步骤，典型地用于形成有机半导体材料的初始膜或层。

一般使用原子水平平整的云母片(Agar Scientific Ltd.，UK)作为绝缘衬底。在丙酮和甲醇(Reagent Grade，Aldrich)中将试样脱脂，并在高纯度的去离子水(Millipore Q，R_s＞18MΩcm)中清洗几次，最后在纯氮下进行干燥。随后，使用光刻和剥离来限定50-75nm厚的金膜(99.99％，Goodfellow)层，以形成电极。典型地，电极之间的沟道长度是L＝8μm，沟道宽度是W＝80μm。

然后，在清洗后的衬底上形成例如1，1，1，3，3，3-六甲基二硅氮烷(hexametyldisilazane)(HMDS，99.9％，Aldrich)或正十八烷基三氯硅烷(OTS，90+％，Aldrich)的自组装单层(SAM)，该衬底分别在70C被浸入甲苯(HPLC Grade，Aldrich)中50％wt的HMDS中3个小时，或被浸入环己烷(HPLC Grade，Aldrich)中1mM的OTS溶液中。SAM形成稳定、很有序和强健的层[L.Houssiau，P.Bertrand，Applied Surface Science，203-204，580(2003)]。必要的是应该在SAM形成的阈值温度Tc以下执行OTS处理(OTS的Tc≈28℃)。只有在Tc以下，才能形成很有序的单层[J.Duchet，B.Chabert，J.P.Chapel，J.F.Gerard，J.M.Chovelon，N.Jaffrezic-Renault，Langmuir，13，2271(1997)]。因此，为了准备非常密集的单层，并为了缩短SAM沉积的时间，将衬底浸在冷却至5℃的硅烷化溶液中60分钟。然后，依据SAM处理，在新鲜的甲苯(HMDS改性的试样)或环己烷(OTS改性的试样)中小心清洗改性的衬底，用纯氮进行干燥，并在100℃下在热板上烘焙20分钟，以完成硅烷化反应。

接下来，生成所需的有机半导体层，例如，区域规则的聚(3-己烷基)噻吩(poly(3-hexylthiophene)-2，5-diyl)(P3HT，Aldrich)或区域规则的聚(3，3

-二烃基四噻吩)3(poly(3，3

-dialkyl-quaterthiophene)3)(PQT)膜[BENG S.ONG，YILIANG WU，AND PING LIU，PROCEEDINGS OFTHE IEEE，VOL.93，NO.8，AUGUST 2005]。对于P3HT，在空气中以2000rpm旋涂(TCB，Anhydrous Grade，Aldrich)1，2，4-三氯苯的10g/L溶液120秒。已发现，如果从TCB处理聚合物，则材料的光刻和剥离/蚀刻不会影响有源层的电性能，从而可以成功地将半导体形成图案，而不会引起任何损坏。最后，在100C，在稍微过度压缩的N₂中将P3HT退火1小时。

一旦形成了适当的层(用于承载迁移电荷载流子)，则使用光刻(即，第二步骤)来限定微米/几十微米量级的区域。可以使用传统光刻，但是为了提高器件性能并避免在过程中对有机半导体造成损坏，本发明人采用了两种新的光刻方法。一种方法称为“剥离”技术，另一种方法称为“减去”技术。两种方法均可以用作第二光刻步骤。

首先详细描述“剥离”技术，然后描述“减去”技术。要理解，这种光刻技术不仅可以用在上述平面器件的形成中，还可以用于形成一般的OTFT。为了说明该技术的广泛应用，将参照形成OTFT来描述剥离和减去技术。

对于实际应用，必要的是裁剪晶体管沟道并减小栅极尺寸，以提高OTFT的所需速度(目前仅在kHz附近或以下)、隔离各个器件来避免串扰、并提高导通/截止比率：见S.Holdcroft，Adv.Mater.{13}，1753(2001)；I.Kymissis，C.D.Dimitrakopoulos和S Purushothaman，J.Vac.Sci.Technol.B{20}，956(2002)。为了满足这些要求，开发了几种对有机材料形成图案的方法，包括丝网印刷、喷墨印刷、软光刻冲压(stamping)和光化学交联：见Z.Bao，Y.Feng，A.Dodabalapur，V.R.Raju和A.J.Lovinger，Chem.Mater.{9}，1299(1997)；S.C.Chang，Y.Bharathan，Y.Yang，R.Helgeson，F.Wudl，M.B.Ramey和J.R.Reynolds，Appl.Phys.Lett.，2561(1998)；T.R.Hebner，C.C.Wu，D.Marcy，M.H.Lu和J.C.Sturm，Appl.Phys.Lett.，519(1998)；J.A.Rogers，Z.Bao，A.Makhijia和P.Braun，Adv.Mater.{11}，741(1999)；F.J.Touwslager，N.P.Willard和D.M.de Leeuw，Appl.Phys.Lett.，45 56(2002)。

尽管存在这些方法，但是通常不将迄今为止报道的OTFT中的导电聚合物形成图案，这大部分是由于缺乏可用的非标准设备和方法。即使喷射印刷是针对未来有机电子器件的最有希望选择之一，但是可达到的特征尺寸受到典型大小在几十微米左右的微滴的尺寸的限制：见J.R.Sheats，J.Mater.Res.{19}，1974(2004)。

UV光刻是良好创建的CMOS技术，并已用于制造在现代硅芯片上GHz范围中的时钟速度进行工作的数十亿晶体管。迄今为止，少有报道的是将这种高产量技术用来将共轭聚合物(例如受到很好研究的聚(3-己基噻吩)(P3HT))形成图案：见A.Tsumura，H.Koezuka和T.Ando，Appl.Phys.Lett.，1210(1986)；H.Sirringhaus，N.Tessler和R.H.Friend，Science，1741(1998)；以前认为这不兼容或非常困难：见Z.L.Li，S.C.Yang，H.F.Meng，Y.S.Chen，Y.Z.Yang，C.H.Liu，S.F.Horng，C.S.Hsu，L.C.Chan，J.P.Hu和R.H.Lee，Appl.Phys.Lett.，3558(2004)。由于共轭聚合物中的弱键，UV曝光可能严重损害材料的电子性能：见J.Ficker，H.von Seggern，H.Rost，W.Fix，W.Clemens和I.McCulloch，Appl.Phys.Lett.{85}，1377(2004)。导电聚合物与光刻中使用的溶剂和其他材料也可能发生化学反应：见M.Halik，H.Klauk，U.Zschieschang，T.Kriem，G.Schmid和W.Radlik，Appl.Phys.Lett.{81}，289(2002)。最近，Austin和Chou开发了将P3HT膜形成图案的间接方法。直接在P3HT膜上蒸发SiO₂层，并执行光刻以将SiO₂形成图案，形成蚀刻掩膜。通过CHF₃反应蚀刻在所需区域中去除SiO₂和P3HT，从而完成图案转移：见M.D.Austin和S.Y.Chou，Appl.Phys.Lett.{81}，4431(2002)。

下述新型技术提供了通过光刻将P3HT膜以及其他导电聚合物膜形成图案的直接方法。将有机膜形成图案的方法包括步骤：(a)提供衬底(例如，绝缘衬底)并在衬底上形成光抗蚀剂材料层；(b)通过光刻过程在光抗蚀剂材料中形成所需图案；(c)在形成图案的光抗蚀剂材料上形成有机材料层；(d)执行剥离过程，选择性地去除有机材料，以使有机材料与光抗蚀剂材料的图案形成一致。典型地，有机材料用作衬底，用于承载空穴或电子等迁移电荷载流子。

在剥离之后保持形成图案的有机材料的整体性，以免材料的电性能受到影响。

主要存在两种有机材料，即半导体小分子，它们在纯状态下是导电的，但是典型的是不溶的，从而是真空沉积的。一种常用的此类材料是并五苯。

第二种材料是聚合物，包括碳原子长链。它们在其自然状态下是非常差的导体，因此添加‘掺杂’剂，例如显著提高它们导电率的氯或碘。聚合物比小分子有机物容易处理，这是因为聚合物在常用有机溶剂中更易溶解，意味着可以使用喷墨或其他传统印刷方法来印刷聚合物，从而实现低成本、相对容易和高产量的电子器件制造。大部分工作在溶液处理的材料上进行。常用材料是P3HT。

在该方法的优选方式中，以高成品率实现低至1μm的特征尺寸，并制造基于P3HT的OTFT。因为光刻也是可广泛获得的，所以这种方法可以为材料和器件研究提供预先限定和良好控制的结构。在该新方法中，在通过旋涂、UV曝光和光抗蚀剂显影而处理光抗蚀剂之后，涂敷导电聚合物。相比于蚀刻方法，完全避免了导电聚合物的UV曝光，缩短了导电聚合物与周围空气中的氧气和水分反应的施加，这对于大多数类型的共轭聚合物而言是非常重要的：见G.Wang，J.Swensen，D.Moses和A.J.Heeger，J.Appl.Phys.{93}，6137(2003)；G.Wang，D.Moses，A.J.Heeger，H.M.Zhang，M.Narasimhan和R.E.Demaray，J.Appl.Phys.{95}，316(2004).S.Hoshino，M.Yoshida，S.Uemura，T.Kodzasa，N.Takada，T.Kamata和K.Yase，J.Appl.Phys.{95}，5088(2004).C.Vaterlein，B.Ziegler，W.Gebauer，H.Neureiter.M.Stoldt，M.S.Weaver，P.Bauerle，M.Sokolowski，D.D.C.Bradley和E.Umbach，Synth.Met.{76}，133(1996).G.Horowitz，F.Deloffre，F.Gamier，R.Haj laoui.M.Hmyene和A.Yassar，Synth.Met.{54}，435(1993).M.S.A.Abdou，F.P.Orfmo，Y.Son和S.Holdcroft，J.Am.Chem.Soc.{119}，4518(1997).D.M.Taylor，H.L.Gomes，A.E.Underhill，S.Edge和P.I.Clemenson，J.Phys.D{24}，2032(1991)。该方法也可应用于对小分子(例如可溶并五苯)形成图案：见J.E.Anthony，D.L.Eaton，S.R.Parkin，Org.Lett.{4}，15(2002)。

现在将提供对“剥离”方法的更详细描述。

使用如下步骤制造基于P3HT的OTFT。执行标准光刻，以在200nm厚的SiO₂层上制造Ti-Au源极和漏极欧姆接触、然后是Ti-Au焊盘。SiO₂层是在n+硅衬底上热生长的。然后旋涂光抗蚀剂，使用光刻将其形成图案，随后进行P3HT的旋涂或滴落。最后，通过将试样浸入光抗蚀剂溶剂中执行P3HT的剥离，以将形成图案的光抗蚀剂上面的半导电聚合物剥离，得到所需的P3HT图案。

虽然这些处理步骤类似于将Ti-Au欧姆接触和焊盘等金属薄膜形成图案的处理步骤，但是必须进行许多改变以将P3HT形成图案。这是由于导电聚合物具有十分不同的物理和化学属性。

首先，已发现了最常用的P3HT的溶剂(即，氯仿)与标准正光抗蚀剂Shipley S1813很快发生反应。在S1813上旋涂或滴落P3HT之后，该反应导致P3HT膜的表面明显粗糙，也导致光抗蚀剂图案的边缘变形，如图11(a)所示。由氯苯固化产生的S1813的所需底切(undercut)轮廓也受到损坏，导致后续的剥离无法令人满意。实验还显示了即使紧接在干燥P3HT膜之后执行剥离过程，得到的P3HT图案的边缘也是很差地限定的。

为了解决该问题，使用不同的溶剂二甲苯，二甲苯与S1813没有明显反应。如图11(b)中光学显微镜图像所示，得到的P3HT图案的边缘是良好限定的。

图案形成方法的成功也十分依赖于如何执行剥离过程，这不同于制造欧姆接触或焊盘，后者是从法线方向向预先形成图案的光抗蚀剂上蒸发或溅射金属膜。如果形成图案的光抗蚀剂的边缘具有底切轮廓，则金属膜在光抗蚀剂边缘处不连续(除非金属膜太厚)，这获得光抗蚀剂溶剂中的成功剥离和金属图案的形成。对于真空蒸发有机材料也是如此：见P.F.Tian，P.E.Burrows和S.R.Forrest，Appl.Phys.Lett.{71}，3197(1997)。

但是，对于旋涂或滴落的聚合物，例如P3HT，膜一般是连续通过预先限定的光抗蚀剂图案的边缘的。一方面，这需要特定的力，可以在形成图案的光抗蚀剂在聚合物膜下面溶解时提供该力，以在光抗蚀剂边缘处打破聚合物膜。另一方面，该力必须在一定的限制范围内，因为聚合物膜通常非常薄，典型的是只有几十个nm，这使剥离过程比传统的金属膜剥离更加脆弱。

丙酮是在剥离过程中剥离正光抗蚀剂的常用溶剂。如果使用纯丙酮，可观察到通常会导致整个P3HT膜脱落。因此，以不同比率将丙酮稀释，以降低剥离的强度。当用四份甲醇稀释一份丙酮时，得到最佳结果。

图12(a)是1μm宽的栅极图案的阵列的光学显微镜图像，1μm宽的栅极图案是本发明人尝试用该方法生成的最小特征。在图12(b)的放大图像中更好地查看良好限定的图案。除了P3HT膜，还使用其他可溶导电聚合物材料执行成功的光刻，例如，聚(3，4-乙撑二氧噻吩)/聚(苯乙烯磺酸盐)(PEDOT/PSS)。

利用预先形成图案的欧姆接触和焊盘来制造不同尺寸的OTFT。n⁺硅衬底用作背栅极。从Aldrich获得并使用区域规则的P3HT(大于98.5％的头尾耦合(head to tail coupling))，无需进一步净化。通过0.2μm PTFE注射器式过滤器过滤二甲苯中0.8％wt的P3HT溶液，以去除不溶粒子和杂质。在涂布P3HT之前，通过旋涂来沉积六甲基二硅氮烷(hexamethyldisilasane)(HMDS)层，以改善SiO₂表面与P3HT之间的界面：见A.Salleo，M.L.Chabinyc，M.S.Yang和R.A.Street，Appl.Phys.Lett.{81}，4383(2002)。对剥离之后的P3HT图案的表面拍摄原子力显微镜图，发现形态类似于所报道的：见T.A.Skotheim，R.L.Elsenbaumer和J.R.Reynolds，Handbook of Conducting Polymers，Second ed.(MarcekDekker，Inc，New York，1998)，p.245。此外，丙酮看起来不会引起P3HT迁移率的明显降低。实际上，希望该技术也应该允许通过封装、然后同时对聚合物和封装层进行剥离来将丙酮敏感的聚合物形成图案。

图13(a)示出了两个形成图案的P3HT晶体管的光学显微镜图像。矩形P3HT图案覆盖了与较大的焊盘连接的源极和漏极欧姆接触。达到了90％以上的的成品率。图13(b)示出了具有长9μm、宽40μm的P3HT沟道的OTFT的典型源极-漏极电流I_SD对源极-漏极V_SD电压特征。因为在环境空气中执行光刻过程，所以氧气对半导电聚合物进行了略微的掺杂。场效应迁移率在5×10^-4cm²/Vs左右，这与先前报道的在使用二甲苯而不是氯仿作为P3HT的溶剂时典型值一致：见Z.Bao，A.Dodabalapur和A.J.Lovinger，Appl.Phys.Lett.{69}，4108(1996)。还执行实验在真空中将P3HT OTFT加热至140℃，持续大约一个小时，以对半导电聚合物进行去掺杂，并达到了超过10³的导通/截止比率。

OTFT通常受到源极和漏极处较大的接触电阻的损害，这可能比有机沟道电阻大得多：见P.V.Necliudov，M.S.Shur，D.J.Gundlach和T.N.Jackson，J.Appl.Phys.{88}，6594(2000).K.Seshadri and CD.Frisbie，Appl.Phys.Lett.，993(2001).H.Klauk，G.Schmid，W.Radlik，W.Weber，L.Zhou，C.D.Sheraw，J.A.Nichols和T.N.Jackson，Solid State Electronics，297(2003).N.Yoneya，M.Noda，N.Hirai，K.Nomoto，M.Wada和J.Kasahara，Appl.Phys.Lett.{85}，4663(2004)。一般而言，底部接触(BC)OTFT比顶部接触(TC)OTFT更容易应用于更密集的电路，但是通常显示更高的接触电阻。为了检查P3HT膜与金属焊盘之间的接触是否受到剥离过程中在光抗蚀剂图案边缘处打破P3HT膜的力的削弱，同时制造具有不同沟道长度的BC OTFT。如图14所示，通过绘制作为沟道长度函数的总源极-漏极(S-D)电阻来确定接触电阻。图中的点表示沟道长度为3、6、9、12、15、18、21和24μm的OTFT的实验数据。线性拟合的外推(虚线)通过原点，表明即使对于3μm长的OTFT，该器件的接触电阻也基本上比沟道电阻小。

综上所述，示出了使用标准高产量光刻技术以高成品率将P3HT形成图案的直接方法。该方法可以一般应用于小分子和导电聚合物材料。该技术可以扩展到使用光学相移掩膜来制造小至～100nm尺寸的结构，这可以将塑料电子器件和电路的速度大幅度提高到MHz范围内，这对于实际应用是至关重要的。

剥离方法提供了使用UV光刻来制造微米尺寸的导电聚合物结构的无损方法。通过在形成图案的光抗蚀剂上涂布聚合物膜，然后执行剥离，可以在整个光刻过程中避免对导电聚合物膜的UV曝光。该方法已用于以高成品率来生成小至1μm的特征。这种CMOS兼容微型制造可以广泛应用于多种有机膜，并可以提高有机电子器件的速度。可见，使用该剥离技术，可以利用聚(3-己基噻吩)作为有源材料来成功的制造有机薄膜晶体管(OTFT)，并获得典型的OTFT特性。

现在将详细描述第二可选的光刻技术(“减去”方法)。

减去方法提供了一种高产量、高分辨率的无损光刻图案形成方法，以使用良好创建的硅技术标准设备，基于UV光刻来制造有机半导体器件。这里所述的方法用于制造基于聚(3-己基噻吩)(P3HT)的有机薄膜晶体管(OTFT)，并以高成品率来生成小至2μm的特征。为了在P3HT膜上旋涂光抗蚀剂并完全去除在经过自组装单层处理后的衬底上的P3HT残留，有必要对处理步骤进行多处修改。相比于未将P3HT沟道形成图案的OTFT，因为大幅度降低了栅极漏电流，所以形成图案的器件的导通/截止比率从大约70到10⁶提高了四个量级的辐度。提取的载流子迁移率不仅在光刻过程之后实际未改变，而且还是高达0.027cm²/Vs，这是对于环境条件下制造的基于P3HT的OTFT而言最好的报道结果之一。

在OTFT开发中的必要步骤之一是有源半导体材料的图案形成。这是需要的，以降低漏电流、各个器件之间的串扰、不希望的寄生电容，并提高急需的工作速度(电流器件大部分工作在KHz频率左右或以下)。迄今为止已开发的最常用的图案形成技术包括丝网印刷、喷墨印刷、软光刻冲压、光化学交联和纳米压印。尽管存在这些方法，但是通常不将迄今为止报道的OTFT中的导电聚合物形成图案，这大部分是由于缺乏可用的非标准设备和方法。即使喷墨印刷是针对未来有机电子器件的最有希望选择之一，但是可达到的特征尺寸受到典型大小在几十微米左右的微滴的尺寸的限制。

紫外线(UV)光刻是硅电子器件工业中良好创建的技术，并已用于以非常高的成品率和产量来制造～100nm尺寸的结构。希望将该技术扩展到塑料电子器件，这是由于在工业上和大学实验室中可获得标准设备和创建的光刻过程。即使UV光刻已用于对小分子半导体形成图案(J.E.Anthony，D.L.Eaton，S.R.Parkin，Org.Lett.4(2002)15)，也报道过诸如丙酮等一些常用化学物可能影响载流子迁移率。但是，少有报道是关于将UV光刻应用于将共轭聚合物形成图案，例如，广泛研究的区域规则的聚(3-己基噻吩)(rr-P3HT)。

使用上述“剥离”方法，以高成品率制造1μm精细的P3HT结构。但是，必须使用不常用溶剂二甲苯而不是氯仿和1，2，4-三氯苯(TCB)等常用溶剂来制造P3HT溶液，以避免溶剂与光抗蚀剂之间发生反应。正如所预期的一样，由于P3HT中的载流子迁移率对溶剂选择的依赖性非常敏感，所以会导致P3HT中相当低的空穴迁移率，大约是5×10^-4cm²/Vs。

这里所述的减去方法是基于UV光刻的新方法。因为光抗蚀剂是在有机材料(例如，P3HT膜)完全干燥之后涂布的，所以可以使用任何合适的溶剂(例如，P3HT)。因此，在制造的OTFT中提取的载流子迁移率达到了0.027cm²/Vs，这对于环境条件下制造的基于P3HT的OTFT而言是最好的结果之一。减去过程的另一重要优点是能够将有机膜形成图案，而无需将衬底暴露给任何化学物，在采用自组装单层(SAM)(例如，六甲基二硅氮烷(HMDS)或正十八烷基三氯硅烷(OTS))来改善OTFT性能时，这可能是至关重要的。

该方法还提供了限定更好的图案边缘，这是因为通过蚀刻(溶解)而不是通过机械撕裂来去除多余的P3HT区域，而机械撕裂典型地会造成边缘向上弯曲并具有尖锐特征。对于大多数有机器件而言，粗糙边缘无关紧要，但是对于微米或纳米尺寸的结构，这可能成为问题。已以高成品率生产出了2μm那样小的图案。该减去光刻技术是结合底部接触P3HT OTFT的制造来描述的，以显示该技术无需仅限于制造平面器件。使用这种减去技术，相比于未对P3HT沟道形成图案的OTFT而言，导通/截止比率和栅极漏电流方面的改进可超过四个量级的辐度。饱和区中的迁移率在P3HT形成图案前后实质上未改变，证实了在该过程中未导致任何明显的材料质量降低。实验结果也揭示了在空气中制造的基于未形成图案P3HT的OTFT的较差导通/截止比率主要是由于(垂直)栅极漏电流而不是P3HT膜内(同平面)的伪电流(spurious current)。

制造传统的底部接触OTFT，以测试形成图案前后的场效应载流子迁移率，从而识别出光刻期间P3HT的任何劣化。具有热生长的SiO₂(61nm厚，由独立的电容测量来确定的)的重掺杂硅晶片用作衬底。蒸发得到金的源电极和漏电极，50nm厚，然后通过标准光刻和剥离对这些电极进行限定。在一些衬底中采用自组装单层OTS，以改善SiO₂与P3HT之间的界面。通过将衬底浸入5℃的环己烷的10^-3M OTS中1小时，然后在200℃下烘焙10分钟以去除水分子并完成OTS聚合，来执行OTS沉积。区域规则的P3HT(大于98.5％的头尾耦合(head-to-tailcoupling))是从Aldrich获得的，并通过肼(hydrazine)还原。以4000rpm向衬底上旋涂对二甲苯或1，2，4-三氯苯(TCB)中1％wt的P3HT溶液120秒，在裸SiO₂上形成大约20nm厚的膜，并在由于不同表面疏水性而使用OTS处理过的SiO₂上形成大约50nm厚的膜。在氮气流中以100℃将OTFT退火1小时，以提高P3HT膜的结晶度，从而也提高载流子迁移率(例如，见A.Zen，J.Pflaum，S.Hirschmann，W.Zhuang，F.Jaiser，U.Asawapirom，J.P.Rabe，U.Scherf和D.Neher，Adv.Funct.Mater.14(2004)757)。因为发现了高沸点溶剂TCB会带来更高的载流子迁移率，所以这里提供根据基于TCB的P3HT溶液而得到的结果。基于二甲苯的P3HT溶液得到较低的载流子迁移率，但是在图案限定方面得到非常相似的结果。除了SiO₂衬底，也可以对云母进行实验，这些实验显示了非常类似的图案限定。

图案形成过程主要包括在P3HT膜上旋涂光抗蚀剂，光抗蚀剂显影，以及在未覆盖的区域中去除P3HT，如图15中所示。选择从Shipley购得的Microposit S1800系列中的光抗蚀剂S1813，这是最常用的光抗蚀剂之一，并可以通过良好创建的方法来处理。但是，因为光抗蚀剂设计用于涂布亲水表面，所以不可能将S1813直接旋涂在具有高度疏水表面的P3HT膜上。因此，将S1813在热板上的密封瓶中以90℃加热，然后立即以4000rmp将其旋涂在P3HT膜上，持续60秒[图15(B)]。升高的温度降低了光抗蚀剂溶液的表面张力，这是由可湿性的明显改进和P3HT膜表面上的更优覆盖所证明的。得到的光抗蚀剂层厚度是1.5μm，这是使用Tallstep轮廓曲线仪测量的。比较而言，如果在相同旋涂条件下将光抗蚀剂旋涂在一般的SiO₂衬底上，则光抗蚀剂厚度大约是1.3μm，这反映出表面疏水性的不同。

在旋涂光抗蚀剂之后，在40℃下将试样在热板上软烘焙10分钟。已发现高于90℃的烘焙温度通常会导致P3HT膜在由S1813覆盖时出现裂缝，这可能是由于在剩余P3HT溶剂继续从膜上蒸发掉时不完全干燥的P3HT膜的热膨胀的不同和/或可能的松弛。然后，通过掩膜将光抗蚀剂暴露给UV光[图15(C)]，随后在从Shipley购得的Microposit显影剂和去离子水的1∶1溶液中将其显影[图15(D)]。在UV曝光期间，被掩膜覆盖的区域中的P3HT不会受到UV光的损坏。

虽然已报道过高剂量的UV辐射可能导致P3HT分子的交联，并使膜不可溶解(T.K.S.Wong，S.Gao，X.Hu，H.Liu，Y.C.Chan，Y.L.Lam，Mat.Sci.Eng.B 55(1998)71)，但是已发现曝光区域中的P3HT仍然可以去除，除非已在衬底上执行了OTS表面处理。这暗示了典型的曝光(大约150mJ/cm²)不足以导致严重的交联。此外，P3HT膜顶部上的光抗蚀剂可能已吸收了大部分UV光。然后，在二甲苯中将在显影期间已去除光抗蚀剂的区域中的P3HT膜蚀刻(溶解)5秒[图15(Ea)]，之后在丙酮中进行漂洗，这使二甲苯蚀刻停止，并剥离光抗蚀剂[图15(F)]。然后在甲醇中漂洗试样，并用无水氮吹干，只在衬底上留下形成图案的P3HT结构。

选择二甲苯作为蚀刻溶剂是因为其具有高沸点。低蒸发速率确保了不会形成较多的P3HT残留。还调查了其他高沸点溶剂，即，TCB和氯苯，但是它们典型地导致对P3HT膜的严重底切，很可能是由于层之间的光抗蚀剂膨胀和溶剂扩散，这损害了所提出的方法的分辨率。但是，可以使用这些高沸点溶剂来准备P3HT溶液，即使它们在蚀刻过程中是不适合的。

已发现如果已使用OTS对衬底功能化，则通过二甲苯无法完全去除P3HT膜。在这种情况下，通过光抗蚀剂显影之后的快速氧等离子体灰化来去除多余区域中的P3HT膜[图15(Eb)]。在灰化过程中将室压保持在60mTorr，并保持50sccm的氧气流。在30W的功率上对试样灰化30秒。然后用丙酮脱离光抗蚀剂，并在甲醇中漂洗，如图15(F)所示。

图16示出了转移到P3HT膜上的栅格形图案的显微镜图。图2(B)、2(C)和2(D)中孔(较明亮区域)的大小分别是10μm、5μm和2μm。2μm栅格显示出点而不是方形，这是由于光刻设备的限制而不是处理过程中的问题，因为这在图16(A)中的形成图案的光抗蚀剂S1813中也可见。形成图案的P3HT和形成图案的S1813之间衬度的差别是由于膜厚度的较大差别：P3HT是大约50nm，而光抗蚀剂大约是1.5μm。

图17示出了测试器件之一，包括在云母衬底上制造的10μm宽的霍尔条结构。通过传统光刻并且接着剥离来限定图17(A)所示的Au欧姆接触，并使用上述光刻方法对20nm厚的P3HT有源层形成图案。图17(B)是P3HT条的原子力显微镜(AFM)图像，示出了得到的P3HT结构具有平滑边缘。这与通过剥离(添加)光刻方法(如上所述，见Nondestructive Photolithography of Conducting Polymer Structures，J.Chan，X.Q.Huang和A.M.Song，Joumal of Applied Physics，Vol.99，023710(2006))而生成的P3HT结构相反，后者典型地造成边缘向上弯曲，并具有尖锐特征，这是由于通过机械撕裂而不是蚀刻(溶解)来去除多余的P3HT区域。

图18示出了两个OTFT的略图(A，C)和传输特性(B，D)，其中一个没有P3HT图案形成，另一个具有P3HT图案形成。该器件的较大尺寸使得难以使用光学显微镜来拍摄完整的OTFT照片。从布局中可见，在形成图案之后，将OTFT沟道宽度从2.3mm(A)略微减小到2.0mm(C)，以简化掩膜对准。在两个OTFT中，两个欧姆接触之间的距离限定的沟道长度是75μm。因此OTFT比显微镜的最大光学视野大得多，所以无法拍摄器件的照片。如果未对P3HT膜形成图案，则器件的导通/截止比率只有大约70，如图18(B)中的传输特性所示。图19(A)中绘制了器件的输出特性，该特性明显由栅极漏电流支配。在实验中，在负栅极和源极-漏极电压的范围内，漏电流是在μA的量级上。这表示图18(B)中的低导通/截止比率主要由于栅极漏电流，因为是在衬底上的整个P3HT膜区域上集成的，所以这是可以理解的。较大的漏电流也意味着未形成图案的OTFT的阈值电压不一定在-7V左右。

图18(D)中绘制了形成图案之后的OTFT传输特性。由于P3HT膜覆盖的减少(只限于源电极与漏电极之间)，导通/截止比率从70大幅度提高到大约10⁶。在两次测试中，漏极电压均为-25V，以确保OTFT饱和。虚线是对作为漏极电压函数的漏极电流的平方根的线性拟合，用于提取载流子迁移率。

图19(A)和(B)分别示出了具有和不具有图案形成的OTFT的输出特性。在图19(A)中，对于负栅极电压，在0V_D上栅极漏电流甚至可以大于80μA。测量是在室温下，在环境条件和黑暗中执行的。未形成图案的器件显示出非常强的栅极漏电流，该漏电流比低漏极电压上的饱和漏极电流大得多。因此，对P3HT沟道形成图案的OTFT中栅极漏电流的显著减小十分明显，这主要决定了截止电流以及由此决定导通/截止比率。

以前，在空气中制造并测量的基于未形成图案P3HT的OTFT一般显示出与图18(B)所示的类似的较差性能。周围环境中的掺杂通常被视为关键原因。但是，实验结果暗示主要原因实际上可能是器件未形成图案时的较大栅极漏电流。通过使用适合的光刻来限定P3HT沟道，可以在环境条件下制造并测量高性能的OTFT。

为了提取空穴迁移率μ_h，使用标准OTFT输运理论，并利用如下给定的漏极电流I_D和栅极电压V_G之间的关系：

$I_D=\frac{1}{2}{\mathrm{\μ}}_h{C}^{\′}\frac{W}{L}{(V_G-V_{\mathrm{TH}})}^2$

其中V_TH是阈值栅极电压，C’是每单位面积的栅极电介质的电容，W和L分别是晶体管沟道的宽度和长度。由漏极电流的平方根对栅极电压曲线的线性拟合确定的迁移率在未形成图案的OTFT(0.025cm²/Vs)和形成图案的器件(0.027cm²/Vs)中实质上是相同的。这显示出在整个处理过程器件P3HT膜的电性能未发生明显劣化。因此，丙酮和甲醇的使用看上去并未影响基于TCB和OTS的半导电聚合物P3HT的载流子迁移率，这不同于所报道的对诸如并五苯等小分子半导体的影响(J.E.Anthony，D.L.Eaton，S.R.Parkin，Org.Lett.4(2002)15)。形成图案的器件中迁移率的略微提高很可能由于在空气中的少量掺杂，得到的附加载流子可能屏蔽和/或中和了P3HT膜中的一些电荷阱(X.Jiang，Y.Harima，K.Yamashita，Y.Tada，J.Ohshita，A.Kunai，Chem.Phys.Lett.3 64(2002)616)。

该减去方法提供了基于UV光刻将P3HT薄膜形成图案的无损方法。该方法已成功应用于P3HT OTFT的图案形成，并可以用于形成SSD和晶体管等平面器件。电测量显示出导通/截止比率从大约70到10₆提高了四个量级的辐度。在饱和区中提取的迁移率实质上未改变，大约是0.027cm²/Vs，这是在环境条件下制造的基于P3HT的OTFT中的最高空穴迁移率之一。栅极漏电流而不是P3HT膜内的伪电流导致了未形成图案的OTFT的较差性能。

一旦使用第二(光刻)步骤形成了尺寸合适的区域，则使用纳米光刻(器件制造方法中的第三步骤)来形成最终器件，例如SSD或晶体管之类的平面器件。现在将描述所用的纳米光刻步骤。

将试样转移至原子力显微镜(AFM)。在实验中使用VEECO CP-RResearch AFM。在使用轻敲模式的成像和纳米印压(即，沟槽形成)中均采用Si₃N₄尖端。该尖端具有大约20nm的半径，大约30度的角度和典型的14N/m的力常数。也可以使用不同类型的尖端，例如半径小于5nm的超尖STING探针，但是发现形成的沟槽宽度没有明显差别。典型的尖端位移(尖端推动/移动进入有机半导体膜/层中的标称距离)在0.1μm到0.5μm之间。尖端的切割速度通常在1到100μm/s之间。沟槽一般显示出具有平坦底部。推测是由于膜中的应变，所以得到的沟槽通常比AFM尖端直径宽得多。

初始时，在形成沟槽之前，拍摄非接触模式下沟道的快照。接着，使用为设备提供的标准纳米光刻软件和用户预先限定的形状，生成SSD或平面晶体管的阵列，即，AFM尖端切割半导体，形成对沟道进行限定的绝缘沟槽和器件的不同区域。将器件转移至测试台，并对其进行电子特征化，例如，记录I(V)和响应。

图20A示出了使用上述方法生成的纳米晶体管的电流-电压(传输)特性曲线图，图12B示出了纳米晶体管的AFM图像。纳米晶体管是使用二甲苯中的PH3T溶液在云母绝缘衬底上形成的。晶体管具有1μm的沟道长度，250nm的沟道宽度。沟槽大约宽250nm。

较大的栅极电压范围是由于使用了重掺杂P3HT。使用掺杂较少的材料和/或较窄的沟槽可以允许更低的栅极电压范围。有机平面纳米晶体管的传输特性曲线图示出了良好的导通/截止比率，大约是1000，从而示出了晶体管可以工作在增强模式(负栅极电压，电流增大)和耗尽模式下。

Claims (20)

1.一种电子器件，包括用于支持迁移电荷载流子的衬底，形成在衬底表面上的绝缘特征，以限定所述绝缘特征两侧的第一和第二衬底区域，第一和第二衬底区域通过由所述绝缘特征限定的伸长沟道连接，所述沟道在所述衬底中提供从第一区域到第二区域的电荷载流子流动路径，第一和第二衬底区域之间的导电率取决于第一和第二衬底区域之间的电势差，

其中所述迁移电荷载流子具有0.01cm²/Vs到100cm²/Vs范围内的迁移率，并且

其中所述伸长沟道具有预定宽度，从而当在所述第一和第二衬底区域之间施加电压差以使所述迁移电荷载流子流经所述伸长沟道时，第二衬底区域中存在的电压经由所述绝缘特征影响到所述伸长沟道内存在的耗尽区的大小，由此所述沟道的导电率特性取决于所述电压差。

2.如权利要求1所述的器件，其中所述迁移电荷载流子具有至少为0.1cm²/Vs的迁移率。

3.如权利要求1所述的器件，其中所述器件包括用于对0.5MHz到1GHz之间的RF信号进行整流的二极管。

4.如权利要求1所述的器件，其中所述迁移电荷载流子是电子。

5.如权利要求1所述的器件，其中所述迁移电荷载流子是空穴。

6.如权利要求1所述的器件，其中所述衬底的厚度大于20nm。

7.如权利要求1所述的器件，其中所述器件用作二极管。

8.如权利要求1所述的器件，其中所述绝缘特征还限定与所述伸长沟道相邻的第三衬底区域，用于施加电压以控制所述沟道的导电率。

9.如权利要求8所述的器件，其中在所述沟道的与第三衬底区域相反的一侧上，所述绝缘特征还限定与所述伸长沟道相邻的第四衬底区域，用于施加电压以控制所述沟道的导电率。

10.如权利要求8所述的器件，其中所述器件用作晶体管。

11.如权利要求1所述的器件，其中所述器件是平面器件，并且所述衬底设置在单个层内。

12.如权利要求11所述的器件，其中所述单个层不夹在叠层结构内由其他材料形成的两个附加层之间。

13.如权利要求11所述的器件，其中所述单个层限定所述器件的外表面。

14.如权利要求1所述的器件，其中所述衬底形成为薄膜，并设置在绝缘衬底上。

15.如权利要求14所述的器件，其中所述衬底包括以下至少一种：半导电聚合物；聚(3-己基)噻吩(P3HT)；有机小分子；并五苯；溶液处理的半导体纳米颗粒/量子点材料；并且所述绝缘衬底包括柔性纸、聚对苯二甲酸乙二醇酯(PET)和聚萘二甲酸乙二醇酯(PEN)材料中的至少一种。

16.如权利要求1所述的器件，其中所述器件还包括位于每一个所述区域上的相应电端子，用于向所述区域施加电压。

17.一种电子电路，包括权利要求1所述的至少一个电子器件。

18.如权利要求17所述的电子电路，包括在所述第一和第二衬底区域之间并联设置以提供所需阻抗的多个所述电子器件。

19.如权利要求17所述的电子电路，包括RFID标签。

20.一种用于制造如权利要求1所述的器件的方法，包括：

提供用于支持迁移电荷载流子的衬底；

在所述衬底表面上形成绝缘特征，以限定所述绝缘特征两侧的第一和第二衬底区域，第一和第二衬底区域通过由所述绝缘特征限定的伸长沟道连接，所述沟道在所述衬底中提供从第一区域到第二区域的电荷载流子流动路径，第一和第二衬底区域之间的导电率取决于第一和第二衬底区域之间的电势差，由此形成如权利要求1所述的器件，

其中所述迁移电荷载流子具有0.01cm²/Vs到100cm²/Vs范围内的迁移率，并且

其中所述伸长沟道具有预定宽度，从而当在所述第一和第二衬底区域之间施加电压差以使所述迁移电荷载流子流经所述伸长沟道时，第二衬底区域中存在的电压经由所述绝缘特征影响到所述伸长沟道内存在的耗尽区的大小，由此所述沟道的导电率特性取决于所述电压差。

Images