JP2008543106A - インダクタおよび変圧器デバイスをｍｒａｍ内に３次元的に埋め込んだ集積回路 - Google Patents

Abstract

集積回路デバイス（３００）は、同じ作製プロセス技術を使用して同じ基板上に形成された、磁気ランダムアクセスメモリ（「ＭＲＡＭ」）アーキテクチャ（３１０）および少なくとも１つのインダクタンス素子（３１２，３１４）を含む。インダクタまたは変圧器であってよいインダクタンス素子は、ＭＲＡＭアーキテクチャのプログラム線として同じ１つの金属層（または、複数の金属層）に形成される。プログラム線層に加えて、利用可能な任意の金属層は、その効率を向上させるためにインダクタンス素子に添加されることができる。ＭＲＡＭアーキテクチャ（３１０）とインダクタンス素子（３１２，３１４）の同時作製は、基板のアクティブ回路ブロック上で利用可能な物理的空間の効率的でかつ費用効果的な使用を容易にし、３次元集積化をもたらす。

Description

本発明は、一般に、電子デバイスに関する。より詳細には、本発明は、単一基板上に形成された磁気ランダムアクセスメモリ（「ＭＲＡＭ」）構造およびインダクタ／変圧器構造を含む集積回路デバイスに関する。

ＭＲＡＭは、データを記憶するために電子電荷を使用する古いＲＡＭ技術と対照的に、データを記憶するために磁気分極を使用する不揮発性メモリ技術である。ＭＲＡＭの１つの主要な利益は、ＭＲＡＭが、印加されたシステムパワーが存在しない状態で記憶されたデータを保持し、したがって、不揮発性メモリであることである。一般に、ＭＲＡＭは、各セルが１つのデータビットを表す、半導体基板上に形成された多数の磁気セルを含む。ビットは、セル内の磁気素子の磁化方向を変えることによってセルに書き込まれ、ビットは、セルの抵抗を測定することによって読み取られる（低い抵抗は、通常、「０」ビットを表し、高い抵抗は、通常、「１」ビットを表す）。

ＭＲＡＭデバイスは、一般に、プログラム線、導電性ビット線、および導電性デジット線を使用してプログラムされるセルのアレイを含む。実用的なＭＲＡＭデバイスは、知られている半導体プロセス技術を使用して作製される。たとえば、ビット線とデジット線は、１つまたは複数の絶縁層および／または付加的な金属層によって分離される、異なる金属層から形成される。従来の作製プロセスは、特殊なＭＲＡＭデバイスが専用基板上に容易に作製されることを可能にする。

多くの最新のアプリケーションの小型化は、電子デバイスの物理的サイズを収縮させること、複数のコンポーネントまたはデバイスを単一チップに集積化すること、および／または、回路レイアウト効率を改善することを望ましくさせる。単一基板上にインダクタンス素子と一体化されたＭＲＡＭアーキテクチャを含み、ＭＲＡＭアーキテクチャとインダクタンス素子が、同じプロセス技術を使用して作製される半導体ベースデバイスを有することが望ましい。さらに、性能および効率を向上させるために、磁性被覆技法を利用する、変圧器またはインダクタなどの、微細加工されたインダクタンス素子を有することが望ましい。さらに、本発明の他の望ましい特徴および特性は、添付図面ならびに先に技術分野および背景に関連して考えられる、後続の詳細な説明および添付特許請求の範囲から明らかになるであろう。

本発明のより完全な理解は、以下の図に関連して考えられるときに、詳細な説明および特許請求の範囲を参照することによって得ることができる。図において、同じ参照数字は、図全体を通して同じ要素を指す。

以下の詳細な説明は、本質的に例証に過ぎず、本発明あるいは本発明の適用および使用を制限することを意図されない。さらに、先行する技術分野、背景、短い要約、または発明を実施するための最良の形態に提示される、明示されるかまたは暗示されるいずれの理論によっても制限される意図は存在しない。

簡潔にするために、ＭＲＡＭ設計、ＭＲＡＭ動作、半導体デバイス作製、および集積回路デバイスの他の態様に関連する従来の技法および特徴は、本明細書では詳細に述べられない場合がある。さらに、本明細書に含まれる種々の図に示される回路／コンポーネントレイアウトおよび構成は、本発明の例示的な実施形態を示すことを意図される。実用的な実施形態において、多くの代替のまたは付加的な回路／コンポーネントレイアウトが提示されてもよいことが留意されるべきである。

図１は、適した半導体作製プロセスを使用して、基板（図１には示さず）上に形成される単純化したＭＲＡＭアーキテクチャ１００の略斜視図である。ＭＲＡＭアーキテクチャ１００は、９個のセルだけを含むが、実用的なＭＲＡＭデバイスは、通常、何百万ものセルを含むであろう。一般に、ＭＲＡＭアーキテクチャ１００は、１つの金属層から形成された少なくとも１つのデジット線１０４、別の金属層から形成された少なくとも１つのビット線１０６、および、２つの金属層間に形成された磁気トンネル接合（「ＭＴＪ」）コアを含む。ＭＴＪコアは、ＭＲＡＭアーキテクチャ１００についてメモリロケーションのアレイを形成するセル１０２を含む。

図２は、本発明の例示的な実施形態に従って構成されたＭＲＡＭセル２００の略斜視図である。ＭＲＡＭアーキテクチャ１００内の各セルは、図２に示すように構成されてもよい。ＭＲＡＭセル２００は、一般に、上部強磁性層２０２、下部強磁性層２０４、および２つの強磁性層間の絶縁層２０６を含む。この例では、上部強磁性層２０２は、その磁化方向が、セル２００のビットステータスを変更するために切換わることができるため、自由磁性層である。しかし、下部強磁性層２０４は、その磁化方向が変化しないため、固定磁性層である。上部強磁性層２０２の磁化は、下部強磁性層２０４の磁化に平行であるため、セル２００の両端の抵抗は比較的低い。上部強磁性層２０２の磁化が、下部強磁性層２０４の磁化に逆平行であるとき、セル２００の両端の抵抗は比較的高い。所与のセル２００内のデータ（「０」または「１」）は、セル２００の抵抗を測定することによって読み取られる。ＭＲＡＭセル２００に対してデータの読み取りと書き込みに利用される技法は、当業者に知られており、したがって、本明細書では詳細には述べないであろう。

図２はまた、セル２００に相当するビット線２０８とデジット線２１０（個々に、また、ひとまとめにして、本明細書で「プログラム線」と呼ぶ）を示す。自由磁性層２０２の磁化の向きは、デジット線２１０に流れる電流（および、電流の方向）に応答し、また、ビット線２０８に流れる電流（および、その電流の方向）に応答して回転する。典型的なＭＲＡＭでは、ビットの向きは、デジット線２１０の電流の一定極性を維持しながら、ビット線２０８の電流の極性を逆にすることによって切換えられる。実用的な配置では、ビット線２０８は、任意の数の類似のＭＲＡＭセル（たとえば、セルの列）に接続されて、接続されたセルのそれぞれに共通書き込み電流を供給してもよい。同様に、デジット線２１０は、任意の数の類似のＭＲＡＭセル（たとえば、セルの行）に連結されて、セルのそれぞれに共通デジット電流を供給してもよい。このマトリクス構成は、図１に概略的に示される。

図２に示す好ましい実施形態では、デジット線２１０は、導電性デジット素子２１２、および、軟磁性材料から形成される透磁性被覆材料２１４を含む。この例では、被覆２１４は、導電性デジット素子２１２を部分的に囲む。特に、被覆２１４は、導電性デジット素子２１２の内向きの表面が被覆されないままになるように、導電性デジット素子２１２の３つの面の周りに形成される。図２に示す好ましい実施形態では、ビット線２０８は、導電性ビット素子２１６、および、磁性材料から形成される被覆２１８を含む。この例では、被覆２１８は、導電性ビット素子２１６を部分的に囲む。特に、被覆２１８は、導電性ビット素子２１６の内向きの表面が被覆されないままになるように、導電性ビット素子２１６の３つの面の周りに形成される。被覆２１６／２１８を利用して、磁気トンネル接合（「ＭＪＴ」）の方に磁束を収束させ、プログラミング効率を改善してもよい。被覆は、近傍ビットに対する書き込み擾乱を低減するという付加的な利益がある。実用的な実施形態では、磁性被覆は、ＭＲＡＭプロセスで使用される銅プログラム線の作製において使用されるバリア層の一体部分である。

実用的な実施形態では、導電性デジット素子２１２および導電性ビット素子２１６は、銅などの導電性材料から形成され、被覆２１４／２１８は、ＮｉＦｅ、ニッケル−鉄−コバルト合金、コバルト−鉄合金、パーマロイなどのような軟磁性で透磁性の材料から形成される。１つの例示的な実施形態では、被覆２１４／２１８は、約１００〜２０００オングストローム厚、通常、約２００〜３００オングストローム厚の範囲内にある（被覆２１４／２１８の側壁は、わずかに薄い場合がある）。導電性素子および被覆は、異なる材料から実現されるが、導電性デジット素子２１２および被覆２１４は、１つの共通金属層（たとえば、金属４番層）において作製されると考えられ、導電性ビット素子２１６および被覆２１８は、別の共通金属層（たとえば、金属５番層）において作製されると考えられる。

図３は、本発明の例示的な実施形態に従って構成された集積回路デバイス３００の異なる層および素子の略図である。集積回路デバイス３００の実用的な実施形態は、図３に示す層以外の付加的な層（たとえば、金属層、誘電体層、および／または、グランドプレーン）を含んでもよい。さらに、図３に示す回路トポロジは、以下の説明を補助するために簡略化されており、回路トポロジは、現実的な使用中の実施形態を表す必要はない。

集積回路デバイス３００は、任意の適した半導体材料であることができる基板３０２を含む。集積回路デバイス３００はまた、少なくとも、金属層３０４、ＭＴＪコア「層」３０６、および別の金属層３０８を含む。実際には、金属層３０４は、比較的小さな番号のついた金属層であり、金属層３０８は、比較的大きな番号のついた金属層である。たとえば、金属層３０４は、集積回路デバイス３００の金属４番層であり、金属層３０８は、金属５番層であってよく、他の金属層は、図３に示されない付加的な素子、フィーチャ、またはコンポーネントに使用される。図２に関連して上述したように、ＭＴＪコアは、２つ以上の材料層によって実現されてもよい。しかし、簡単にするために、図３は、ＭＴＪコアを単一「 層」 として示す。「第１金属層」および「第２金属層」という用語は、任意の別個の金属層を区別するために使用されてもよく、「第１金属層」および「第２金属層」は、それぞれ、金属１番層および金属２番層を指示する必要はない。換言すれば、「第１金属層」は、いずれの層番号付け方式でも、集積回路デバイス３００内の任意の金属層を意味し、「第２金属層」は、いずれの層番号付け方式でも、集積回路デバイス３００内の任意の他の金属層を意味する。

この例では、以下のコンポーネントは、適したデバイス作製プロセスを使用して基板上に形成される。以下のコンポーネントとは、ＭＲＡＭアーキテクチャ３１０、単層インダクタ３１２、および２層変圧器３１４である（インダクタ、変圧器、および変圧器巻線は全て、本説明のために、インダクタンス素子であると考えられる）。ＭＲＡＭアーキテクチャ３１０は、金属層３０８上に形成された複数のビット線３１６、金属層３０４上に形成された複数のデジット線３１８、および、金属層３０４と金属層３０８との間に形成されるＭＴＪセル３２０のアレイ（ＭＴＪコア層３０６はＭＴＪセル３２０を形成する）を含む。この例では、インダクタ３１２は、スパイラルインダクタとして構成され、スパイラル素子は、ビット線３１６と同時に金属層３０８上に形成される。換言すれば、スパイラル素子は、ＭＲＡＭアーキクチャ３１０の生成に使用される同じデバイス作製プロセスによって生成される（一部の実用的な実施形態では、スパイラル素子は、磁性被覆によって少なくとも部分的に囲まれた銅の導電性トレースから形成される）。以下でより詳細に述べるように、インダクタ３１２は、金属層３０８以外の１つの層（または、複数の層）上に形成された１つまたは複数の付加的なフィーチャまたは素子を有してもよい。もちろん、類似のインダクタは、デジット線３１８と同時に金属層３０４上に形成されることができる。以下でより詳細に述べるように、複数層インダクタが、２つ以上の金属層上でスパイラル素子から形成されることもできる。

この例では、変圧器３１４は、金属層３０８から形成された１次巻線３２２および金属層３０４から形成された２次巻線３２４を含む（「１次」および「２次」の指定は、等価な実施形態において逆にされることができる）。以下でより詳細に述べるように、１次巻線３２２および２次巻線３２４は、上または下から見たときに２つの平行コイルを形成するように構成されてもよい。こうした配置構成は、１次巻線３２２と２次巻線３２４との間に良好な誘導性結合を容易にするために望ましい。この例では、１次巻線３２２は、ビット線３１６と同時に金属層３０８上に形成されたスパイラル素子を含む。同様に、２次巻線３２４は、デジット線３１８と同時に金属層３０４上に形成されたスパイラル素子を含む。換言すれば、変圧器３１４は、ＭＲＡＭアーキテクチャ３１０の生成に使用した同じデバイス作製プロセスによって生成される（一部の実用的な実施形態では、それぞれの磁性被覆によって少なくとも部分的に囲まれた銅の導電性トレースから形成される）。以下でより詳細に述べるように、変圧器３１４は、金属層３０４／３０８以外の１つの層（または、複数の層）上に形成された１つまたは複数の付加的なフィーチャまたは素子を有してもよい。

図３には示さないが、集積回路デバイス３００は、インダクタ３１２および／または変圧器３１４の下の１つまたは複数の層上に作製される付加的な素子を含んでもよい。こうした付加的な素子は、限定はしないが、アクティブ回路、アナログコンポーネント、ＣＭＯＳベースデジタルロジック素子、増幅器などであってよい。本明細書に述べるインダクタンス素子をこうした付加的な回路要素に集積化することは、かなりの面積節約ならびに性能向上を可能にする。

実際には、インダクタンス素子は、金属層３０４だけ、金属層３０８だけ、または、両方の金属層３０４／３０８から基板３０２上に形成される１つまたは複数のフィーチャを含んでもよい。インダクタンス素子は、主に、インダクタンス素子の線抵抗を減少させることによって、効率を向上させるための、ＭＴＪコア層３０６の付加的な金属層（付加的な金属層が利用可能であると仮定する）および／または導電性素子を含んでもよい。さらに、本発明に従って構成された集積回路デバイスは、図３に示す単純なトポロジと異なる構成を有するインダクタおよび／または変圧器を採用してもよい。たとえば、図４は、本発明の例示的な実施形態による、ＭＲＡＭプログラム線（ビット線かまたはデジット線）に相当する金属層から作製されたインダクタ４００の平面図である。インダクタ４００は、一般に、同じ金属層上のそれぞれのＭＲＡＭプログラム線と同時に作製されるスパイラルまたはコイルセクション４０２を含む。インダクタ４００は、好ましくはスパイラルセクション４０２と異なる金属層上に作製された導電性トレース４０４に結合されてもよい。導電性トレース４０４は、他のＭＲＡＭプログラム線上に形成されることができるが、好ましい実施形態では、導電性トレース４０４は、スパイラルセクション４０２が、その上に形成される金属層から比較的遠くに離れた（たとえば、かなり上またはかなり下の）金属層上に形成される。これは、コンダクタトレースに誘導される逆起電力がインダクタの相互インダクタンスに干渉することを回避するために望ましい。導電性トレース４０４は、導電性バイア４０６を使用してスパイラルセクション４０２に結合してもよい。

インダクタ４００が、その上に存在するデバイスは、インダクタ４００の上に形成された磁気シールド層４０８を含んでもよい。磁気シールド層４０８は、図示を容易にするために、図４の仮想素子として示される。磁気シールド層４０８は、限定はしないが、ＮｉＦｅ、ニッケル−鉄−コバルト合金、コバルト−鉄合金、またはパーマロイなどの適した磁性材料から形成される。実用的な実施形態では、磁気シールド層４０８は、比較的厚い層（約２０〜４０ミクロン厚）であり、磁気シールド層４０８に使用される材料は、共通基板上に形成されたＭＲＡＭアーキテクチャに接続した状態で使用されてもよい。磁気シールド層４０８は、普通なら性能を低下させる好ましくない電磁干渉からＭＲＡＭアーキテクチャおよびインダクタ４００を保護するように機能する。以下でより詳細に述べるように、磁気シールド層４０８は、インダクタ４００用のヒートシンク素子としても機能するように、適切に構成されてもよい。

スパイラルセクション４０２のレイアウトは、インダクタ４００と同じ平面図を有するオーバラップするトポロジを生成するために、両方の金属層（ビット線用とデジット線用の金属層に相当する）上に複製されることができる。この点で、図５は、本発明の例示的な実施形態による、ＭＲＡＭプログラム線に相当する金属層から作製された２層インダクタ５００の断面図である。参照のために、図５は、図４の線Ａ−Ａに沿って見た断面に相当する。実際に、ＭＲＡＭは、半導体作製プロセスにおいて最終金属層を使用して生成される。相応して、単純にするために、図５は、普通なら実際のデバイスに存在する、基板、下部金属層、および上部誘電体層を示さない。

手短に言えば、インダクタ５００は、１つの金属層から形成された１つのスパイラル素子（たとえば、同じ基板上に形成されたＭＲＡＭアーキテクチャのデジット線に相当する小さい番号の付いた金属層）、別の金属層から形成された別のスパイラル素子（たとえば、同じ基板上に形成されたＭＲＡＭアーキテクチャのビット線に相当する大きい番号の付いた金属層）、および、２つのスパイラル素子間で結合した多数の導電性バイアを含む。図５では、下部金属層上に形成されたスパイラル素子の２つのセグメントは、参照番号５０１によって識別され、上部金属層上に形成されたスパイラル素子の２つのセグメントは、参照番号５０３によって識別され、２つのバイアが、参照番号５０６によって識別される。適した半導体デバイス作製技法を使用して生成することができるバイア５０６は、銅などの任意の適した導電性金属を使用して形成されてもよい。実際には、バイア５０６は、両方のスパイラル素子が単一インダクタンス素子として協働することを確保するために、スパイラル素子の経路に沿って配置される。

スパイラル素子５０１は、導電性インダクタ線５０２、および、導電性インダクタ線５０２を少なくとも部分的に囲む被覆５０８を含んでもよい。同様に、スパイラル素子５０３は、導電性インダクタ線５０４、および、導電性インダクタ線５０４を少なくとも部分的に囲む被覆５１０を含んでもよい。とりわけ、導電性インダクタ線５０２は、共通基板を共有するＭＲＡＭアーキテクチャの導電性デジット線素子と同時に（また、導電性デジット線素子と同じ材料から）形成されることができ、導電性インダクタ線５０４は、ＭＲＡＭアーキテクチャの導電性ビット線素子と同時に（また、導電性ビット線素子と同じ材料から）形成されることができる。同様に、被覆５０８は、ＭＲＡＭアーキテクチャの導電性デジット線素子用の被覆と同時に（また、被覆と同じ材料から）形成されることができ、被覆５１０は、ＭＲＡＭアーキテクチャの導電性ビット線素子用の被覆と同時に（また、被覆と同じ材料から）形成されることができる。こうした同時作製は、集積回路デバイスが、ＭＲＡＭアーキテクチャのプロセス技術を補助に使用して、普通なら無駄にされるチップ空間上に誘導性素子を生成することを可能にする。

実用的な実施形態では、インダクタ５００の形成は、第１誘電体層５１２（たとえば、シリコン酸化物）、第１プラズマ増強窒化物層５１４（エッチストップとして機能する）、第２誘電体層５１６（たとえば、シリコン酸化物）、第２プラズマ増強窒化物層５１８、およびパッシベーション層５２０をもたらしてもよい。図５に示すように、パッシベーション層５２０は、インダクタ５００上に形成される。代替の実施形態はまた、被覆５１０と第２プラズマ増強窒化物層５１８との間に形成された、アルミニウムなどの金属キャップ（「ＭＣＡＰ」）層を利用する（ＭＣＡＰ層は図５には示されない）。ＭＣＡＰ層は、減少したインダクタ線抵抗を提供し、インダクタの相互インダクタンスを高めるのに望ましい場合がある。純粋な銅ボンドパッドは、ワイヤボンディングについて大きな製造上の難問を提示するため、ＭＣＡＰ層は、ボンドパッドへのワイヤボンディング用のプラットフォームを提供するために相互接続プロセスで使用される。ＭＣＡＰ層は、厚いアルミニウムから構築されて、ワイヤボンディングおよび製造プロセス中のプロービングを促進する。

ＭＲＡＭアーキテクチャは、通常、応力緩衝の役をするポリイミド層（または、適した等価な材料）を含む。実用的な実施形態では、ポリイミド層は、約５ミクロン厚である。ポリイミド層は、ＭＲＡＭアーキテクチャのパッシベーション層上に形成される。図５は、インダクタ５００を有する共通基板を共有するＭＲＡＭアーキテクチャのポリイミド層と同時に形成されることができるポリイミド層５２２の断面を示す。図５は、パッシベーション層５２０に接触する磁気シールド層５２４の形成を可能にするために、スパイラル素子５０１／５０３の上のポリイミド層５２２のセクションがどのように取り除かれるかを示す。先に述べたように、磁気シールド層５２４は、約２０〜４０ミクロン厚であり、限定はしないが、ＮｉＦｅ、ニッケル−鉄−コバルト合金、コバルト−鉄合金、またはパーマロイなどの軟磁性で透磁性の材料から形成されてもよい。磁気シールド層５２４を形成する材料はまた、ポリイミド層５２２の残りのセクション上に堆積されて、ＭＲＡＭアーキテクチャ用の磁気シールド層５２６および／または集積回路デバイスの他のコンポーネントまたはフィーチャを形成することができる。

スパイラル素子５０１／５０３の上でのポリイミド層５２２の除去は、磁気シールド層５２４が、実用的な配置においてかなりの熱量を生成する可能性があるインダクタ５００のヒートシンクとしても機能することを可能にするために望ましい。そのため、磁気シールド層５２４は、ポリイミド層５２２が介入することなく、効率的な熱伝達メカニズムとして機能することができる。さらに、スパイラル素子５０１／５０３の上でのポリイミド層５２２の除去は、相互インダクタンスを高め、それが、実用的なアプリケーションでは望ましい。

図６は、本発明の別の例示的な実施形態による、ＭＲＡＭプログラム線に相当する金属層から作製される変圧器６００の平面図である。図６は、素子の突出が複数の層上に見出されることを示す仮想図である。変圧器６００は、一般に、１つの金属層上に形成された１次巻線６０２および別の金属層上に形成された２次巻線６０４を含む。上述したように、これらの金属層は、変圧器６００と共通基板を共有するＭＲＡＭアーキテクチャ用のプログラム線（ビット線とデジット線）を形成するのに使用される金属層に相当する。１次巻線６０２および２次巻線６０４は、それぞれの金属層上のそれぞれのＭＲＡＭプログラム線と同時に作製される。１次巻線６０２は、好ましくはＭＲＡＭアーキテクチャによって使用されない金属層上に作製される導電性トレース６０６に結合してもよい。同様に、２次巻線６０４は、好ましくはＭＲＡＭアーキテクチャによって使用されない金属層上に作製される導電性トレース６０８に結合してもよい。好ましい実施形態では、導電性トレース６０６／６０８は、１次巻線６０２および２次巻線６０４が、その上に形成される金属層から比較的遠くに離れた（たとえば、かなり上またはかなり下の）金属層上に形成される。これは、トレースに誘導される逆起電力が変圧器性能を低下させることを回避するために望ましい。導電性トレース６０６／６０８は、導電性バイア６１０を使用して１次および２次巻線６０２／６０４にそれぞれ結合してもよい。

例示的な実施形態では、１次巻線６０２および２次巻線６０４は、（図６の視点から）平行な関係になるように配列される。代替の実施形態では、１次巻線６０２および２次巻線６０４は、部分的にまたは完全に、互いにオーバラップしてもよい。もちろん、変圧器６００の実用的な実施形態は、所望の電磁特性または特徴に応じて任意所望のトポロジまたはレイアウトを有することができる。

変圧器６００が、その上に存在するデバイスは、変圧器６００の上に形成された磁気シールド層６１２を含んでもよい。磁気シールド層６１２は、図示を容易にするために、図６の仮想素子として示される。磁気シールド層６１２は、上述した磁気シールド層６１２と同じ特性および特徴を有してもよい。磁気シールド層６１２は、普通なら性能を低下させる好ましくない電磁干渉からＭＲＡＭアーキテクチャおよび変圧器６００を保護するように機能することができる。さらに、磁気シールド層６１２は、変圧器６００用のヒートシンク素子として機能することができる。さらに、磁気シールド層４０８は、変圧器６００用の磁気変圧器コア層として機能することができ、そのため、１次巻線６０２と２次巻線６０４との間の結合を向上させる。

代替の変圧器構成（図示せず）は、ＭＲＡＭプログラム線金属層上に導電性セグメントを有する１つまたは複数の変圧器巻線について、ＭＲＡＭアーキテクチャのＭＴＪコア「層」を磁気変圧器コア層として利用することができる。この構成では、導電性バイアを採用して、金属層のうちの１つの金属層上の導電性セグメントを他の金属層上の導電性セグメントに結合させる。導電性セグメントは、ＭＴＪコアが、導電性セグメントおよびバイアによって包まれるようにパターニングされる。

本明細書に述べる集積回路デバイスは、既存の半導体作製プロセスを使用して、特に、既存のＭＲＡＭ作製プロセスを使用して作製することができる。上述したように、ＭＲＡＭは、通常、最終金属層を使用して作製され、したがって、下にある層の形成および処理は、本明細書では述べられないであろう。ＭＲＡＭプログラム線が、金属４番層および金属５番層上に形成されると仮定すると、図５に示す２層インダクタ５００は、この例について利用されるであろう。

作製プロセスの適切な時点において、ＭＲＡＭアーキテクチャのデジット線およびスパイラル素子５０１は、共通基板上に（金属４番層に）同時に形成される。実際には、ＭＲＡＭアーキテクチャは、電磁干渉および好ましくない結合の可能性を減らすために、インダクタンス素子（複数可）から物理的に分離されるべきである。相応して、第４金属層（および、上述した第５金属層）についてのパターンは、こうした所望のレイアウトを反映すべきである。デジット線とスパイラル素子５０１の生成は、導電性プログラム線素子、導電性インダクタ線素子、およびそれぞれの被覆を形成するために、よく知られているマスキング技法、反応性イオンエッチング技法、物理的スパッタリング技法、ダマシンパターニング技法、物理気相堆積技法、電気メッキ技法、化学気相堆積技法、およびプラズマ強化化学気相堆積技法を採用してもよい。最終的に、スパイラル素子５０１は、誘電体層５１２内に存在する。

その後、第１プラズマ強化窒化物層５１４が、堆積され、エッチングされ、導電性バイア５０６が形成される。次に、ＭＲＡＭアーキテクチャのビット線およびスパイラル素子５０３が、金属５番層において同時に形成される。ＭＲＡＭアーキテクチャのビット線とスパイラル素子５０３の生成は、導電性プログラム線素子、導電性インダクタ線素子、およびそれぞれの被覆を形成するために、知られているマスキング技法、エッチング技法、ダマシン技法、堆積技法、および他の技法を採用してもよい。最終的に、スパイラル素子５０３は、誘電体層５１６内に存在する。

その後、第２プラズマ強化窒化物層５１８が、スパイラル素子５０３上で、かつ、ＭＲＡＭアーキテクチャのビット線上に堆積され、パッシベーション層５２０が、第２プラズマ強化窒化物層５１８上に堆積され、ポリイミド層５２２が、パッシベーション層５２０上に堆積される。集積回路デバイスが、ヒートシンクの役もする磁気シールド層５２４を含むことになると仮定すると、ポリイミド層５２２は、所望のロケーションにおいてパッシベーション層５２０を露出するために、適切にパターニングされ、エッチングされることになる。ポリイミド層５２２が、エッチングされると、適した磁性材料が、堆積されて、パッシベーション層５２０上に磁気シールド層５２４が生成され、また、ポリイミド層５２２上に磁気シールド層５２６が生成されることができる（磁気シールド層５２６は、好ましくは、ＭＲＡＭアーキテクチャ上に堆積される）。

もちろん、本明細書で述べる集積回路デバイスは、特定のデバイスのニーズに合う異なるプロセス技術を使用して作製されることができる。さらに、上記プロセス技術は、本明細書に述べるインダクタおよび変圧器の実施形態のいずれをも作製するために、必要に応じて修正することができる。

要約すると、本発明の例示的な実施形態に従って構成される回路、デバイス、および方法は、以下のものに関する。
集積回路デバイスであって、基板と、基板上に形成された磁気ランダムアクセスメモリ（「ＭＲＡＭ」）アーキテクチャであって、第１金属層から形成される少なくとも１つのデジット線、第２金属層から形成される少なくとも１つのビット線、および第１金属層と第２金属層との間に形成される磁気トンネル接合コアを備える、ＭＲＡＭアーキテクチャと、第１金属層または第２金属層の少なくとも一方から基板上に形成されるインダクタンス素子とを備える集積回路デバイス。インダクタンス素子は、第１金属層から形成されるスパイラルインダクタを備えてもよい。インダクタンス素子は、第２金属層から形成されるスパイラルインダクタを備えてもよい。インダクタンス素子は、第１金属層から形成される第１スパイラル素子、第２金属層から形成される第２スパイラル素子、および、第１スパイラル素子と第２スパイラル素子との間に結合する多数の導電性バイアを有する２重スパイラルインダクタを備えてもよい。集積回路は、さらに、インダクタンス素子上に形成される磁気シールド層を備えてもよい。磁気シールド層は、磁性材料を備えてもよい。集積回路は、さらに、インダクタンス素子上に形成されるパッシベーション層を備えてもよく、前磁気シールド層は、ヒートシンクとして使用するためにパッシベーション層に接触する。インダクタンス素子は変圧器を備えてもよい。変圧器は、第１金属層または第２金属層の一方から形成される１次巻線および第１金属層または第２金属層の他方から形成される２次巻線を備えてもよい。集積回路は、さらに、１次巻線上で、かつ、２次巻線上に形成される磁気変圧器コア層を備えてもよい。集積回路は、さらに、１次巻線と２次巻線との間に形成される磁気変圧器コア層を備えてもよい。各デジット線は、導電性デジット素子、および、磁気材料から形成され、導電性デジット素子を部分的に囲む第１被覆を備えてもよく、各ビット線は、導電性ビット素子、および、磁気材料から形成され、導電性ビット素子を部分的に囲む第２被覆を備えてもよく、インダクタンス素子は、導電性インダクタ線、および、磁気材料から形成され、導電性インダクタ線を部分的に囲む第３被覆を備えてもよい。

集積回路デバイスを形成する方法であって、基板上に、第１金属層から少なくとも１つのデジット線を形成すること、基板上に、第２金属層から少なくとも１つのビット線を形成すること、基板上で、かつ、第１金属層と第２金属との間に、磁気ランダムアクセスメモリ（「ＭＲＡＭ」）アーキテクチャを備える磁気トンネル接合コア、少なくとも１つのデジット線、少なくとも１つのビット線を形成すること、および、基板上に、第１金属層または第２金属層の少なくとも一方からインダクタンス素子を形成することを含む方法。インダクタンス素子を形成することは、少なくとも１つのデジット線と同時に第１金属層からスパイラルインダクタを形成することを含んでもよい。インダクタンス素子を形成することは、少なくとも１つのビット線と同時に第２金属層からスパイラルインダクタを形成することを含んでもよい。インダクタンス素子を形成することは、少なくとも１つのデジット線と同時に第１金属層から第１スパイラル素子を形成すること、少なくとも１つのビット線と同時に第２金属層から第２スパイラルインダクタを形成すること、および、第１スパイラル素子と第２スパイラル素子との間に多数の導電性バイアを形成することを含んでもよい。方法は、さらに、インダクタンス素子上に磁気シールド層を形成することを含んでもよい。インダクタンス素子を形成することは、変圧器を形成することを含んでもよい。変圧器を形成することは、少なくとも１つのデジット線と同時に第１金属層から１次変圧器巻線を形成すること、および、少なくとも１つのビット線と同時に第２金属層から２次変圧器巻線を形成することを含んでもよい。

集積回路デバイスであって、基板と、基板上にあり、金属層から形成されるプログラム線を備える磁気ランダムアクセスメモリ（「ＭＲＡＭ」）アレイと、基板上にあり、プログラム線と同時に金属層から形成されるフィーチャを有するインダクタンス素子とを備える集積回路デバイス。インダクタンス素子は、プログラム線と同時に金属層から形成されるスパイラルインダクタを備えてもよい。インダクタンス素子は、プログラム線と同時に金属層から形成される巻線を有する変圧器を備えてもよい。プログラム線のそれぞれは、導電性素子および導電性素子を少なくとも部分的に囲む第１磁性被覆を備えてもよく、インダクタンス素子は、導電性インダクタ線および導電性インダクタ線を少なくとも部分的に囲む第２磁性被覆を備えてもよく、導電性インダクタ線は、導電性素子と同時に形成され、第２磁性被覆は、第１磁性被覆と同時に形成される。集積回路デバイスは、さらに、基板上に少なくとも１つの付加的な回路コンポーネントをさらに備えてもよく、少なくとも１つの付加的な回路コンポーネントは、インダクタンス素子の下に形成される。

少なくとも１つの例示的な実施形態が、先の詳細な説明で提示されたが、多数の変形が存在してもよいことが理解されるべきである。本明細書に述べる１つまたは複数の例示的な実施形態は、本発明の範囲、適用可能性、または構成を、いずれの点でも制限することを意図されないこともまた理解されるべきである。むしろ、先の詳細な説明は、１つまたは複数の述べた実施形態を実施するための好都合なロードマップを当業者に提供するであろう。添付特許請求の範囲および特許請求の範囲の法的な等価物に記載される本発明の範囲から逸脱することなく、要素の機能および配置構成において、種々の変更を行うことができることが理解されるべきである。

単純化したＭＲＡＭアーキテクチャの概略を示す斜視図。 本発明の例示的な実施形態に従って構成されたＭＲＡＭセル２００の概略を示す斜視図。 本発明の例示的な実施形態に従って構成された集積回路デバイスの異なる層および素子の概略を示す分解斜視図。 本発明の例示的な実施形態による、ＭＲＡＭプログラム線に相当する金属層から作製されたインダクタの平面図。 本発明の例示的な実施形態による、ＭＲＡＭプログラム線に相当する金属層から作製された２層インダクタの断面図。 本発明の別の例示的な実施形態による、ＭＲＡＭプログラム線に相当する金属層から作製される変圧器６００の平面図。

Claims (20)

1. 集積回路デバイスであって、
   基板と、
   前記基板上に形成された磁気ランダムアクセスメモリ（「ＭＲＡＭ」）アーキテクチャであって、
   第１金属層から形成される少なくとも１つのデジット線と、
   第２金属層から形成される少なくとも１つのビット線と、
   前記第１金属層と前記第２金属層との間に形成される磁気トンネル接合コアとを備える、ＭＲＡＭアーキテクチャと、
   前記第１金属層または前記第２金属層の少なくとも一方から前記基板上に形成されるインダクタンス素子とを備える集積回路デバイス。
2. 前記インダクタンス素子は、前記第１金属層または前記第２金属層の少なくとも一方から形成されるスパイラルインダクタを備える請求項１に記載の集積回路デバイス。
3. 前記インダクタンス素子は、前記第１金属層から形成される第１スパイラル素子、前記第２金属層から形成される第２スパイラル素子、および、前記第１スパイラル素子と前記第２スパイラル素子との間に結合する多数の導電性バイアを有する２重スパイラルインダクタを備える請求項１に記載の集積回路デバイス。
4. 前記インダクタンス素子上に形成される磁気シールド層をさらに備える請求項１に記載の集積回路デバイス。
5. 前記インダクタンス素子上に形成されるパッシベーション層をさらに備え、前記磁気シールド層は、ヒートシンクとして使用するために前記パッシベーション層に接触する請求項４に記載の集積回路デバイス。
6. 前記インダクタンス素子は変圧器を備え、前記変圧器は、前記第１金属層または前記第２金属層の一方から形成される１次巻線および前記第１金属層または前記第２金属層の他方から形成される２次巻線を備える請求項１に記載の集積回路デバイス。
7. 前記１次巻線上で、かつ、前記２次巻線上に形成される磁気変圧器コア層をさらに備える請求項６に記載の集積回路デバイス。
8. 前記１次巻線と前記２次巻線との間に形成される磁気変圧器コア層をさらに備える請求項６に記載の集積回路デバイス。
9. 各デジット線は、導電性デジット素子、および、磁気材料から形成され、前記導電性デジット素子を部分的に囲む第１被覆を備え、
   各ビット線は、導電性ビット素子、および、前記磁気材料から形成され、前記導電性ビット素子を部分的に囲む第２被覆を備え、
   前記インダクタンス素子は、導電性インダクタ線、および、前記磁気材料から形成され、前記導電性インダクタ線を部分的に囲む第３被覆を備える請求項１に記載の集積回路デバイス。
10. 集積回路デバイスを形成する方法であって、
    基板上に、第１金属層から少なくとも１つのデジット線を形成すること、
    前記基板上に、第２金属層から少なくとも１つのビット線を形成すること、
    前記基板上で、かつ、前記第１金属層と前記第２金属との間に、磁気ランダムアクセスメモリ（「ＭＲＡＭ」）アーキテクチャを備える磁気トンネル接合コア、前記少なくとも１つのデジット線、前記少なくとも１つのビット線を形成すること、および、
    前記基板上に、前記第１金属層または前記第２金属層の少なくとも一方からインダクタンス素子を形成することを含む方法。
11. 前記インダクタンス素子を形成することは、前記第１金属層（前記少なくとも１つのデジット線と同時に）または前記第２金属層（前記少なくとも１つのビット線と同時に）の少なくとも一方からスパイラルインダクタを形成することを含む請求項１０に記載の方法。
12. 前記インダクタンス素子を形成することは、
    前記少なくとも１つのデジット線と同時に前記第１金属層から第１スパイラル素子を形成すること、
    前記少なくとも１つのビット線と同時に前記第２金属層から第２スパイラルインダクタを形成すること、および、
    前記第１スパイラル素子と前記第２スパイラル素子との間に多数の導電性バイアを形成することを含む請求項１０に記載の方法。
13. 前記インダクタンス素子を形成することは、
    前記少なくとも１つのデジット線と同時に前記第１金属層から第１スパイラル素子を形成すること、
    前記少なくとも１つのビット線と同時に前記第２金属層から第２スパイラルインダクタを形成すること、
    前記第１金属層および前記第２金属層以外の少なくとも１つの付加的な金属層から少なくとも１つの付加的なスパイラル素子を形成すること、および、
    前記第１スパイラル素子と、前記第２スパイラル素子と、前記少なくとも１つの付加的なスパイラル素子との間に多数の導電性バイアを形成することを含む請求項１０に記載の方法。
14. 前記インダクタンス素子上に磁気シールド層を形成することをさらに含む請求項１０に記載の方法。
15. 前記インダクタンス素子を形成することは、
    前記少なくとも１つのデジット線と同時に前記第１金属層から１次変圧器巻線を形成すること、および、
    前記少なくとも１つのビット線と同時に前記第２金属層から２次変圧器巻線を形成することを含む請求項１０に記載の方法。
16. 集積回路デバイスであって、
    基板と、
    前記基板上にあり、金属層から形成されるプログラム線を備える磁気ランダムアクセスメモリ（「ＭＲＡＭ」）アレイと、
    前記基板上にあり、前記プログラム線と同時に前記金属層から形成されるフィーチャを有するインダクタンス素子とを備える集積回路デバイス。
17. 前記インダクタンス素子は、前記プログラム線と同時に前記金属層から形成されるスパイラルインダクタを備える請求項１６に記載の集積回路デバイス。
18. 前記インダクタンス素子は、前記プログラム線と同時に前記金属層から形成される巻線を有する変圧器を備える請求項１６に記載の集積回路デバイス。
19. 前記プログラム線のそれぞれは、導電性素子および前記導電性素子を少なくとも部分的に囲む第１磁性被覆を備え、
    前記インダクタンス素子は、導電性インダクタ線および前記導電性インダクタ線を少なくとも部分的に囲む第２磁性被覆を備え、前記導電性インダクタ線は、前記導電性素子と同時に形成され、前記第２磁性被覆は、前記第１磁性被覆と同時に形成される請求項１６に記載の集積回路デバイス。
20. 前記基板上に少なくとも１つの付加的な回路コンポーネントをさらに備え、前記少なくとも１つの付加的な回路コンポーネントは、前記インダクタンス素子の下に形成される請求項１６に記載の集積回路デバイス。

Images