JP2013524489A - 集積磁気薄膜増強回路素子を有する磁気抵抗ランダムアクセスメモリ（ｍｒａｍ） - Google Patents

集積磁気薄膜増強回路素子を有する磁気抵抗ランダムアクセスメモリ（ｍｒａｍ） Download PDF

Info

Publication number
JP2013524489A
JP2013524489A JP2013501514A JP2013501514A JP2013524489A JP 2013524489 A JP2013524489 A JP 2013524489A JP 2013501514 A JP2013501514 A JP 2013501514A JP 2013501514 A JP2013501514 A JP 2013501514A JP 2013524489 A JP2013524489 A JP 2013524489A
Authority
JP
Japan
Prior art keywords
magnetic
layer
integrated
magnetic layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013501514A
Other languages
English (en)
Other versions
JP5599935B2 (ja
Inventor
シア・リ
スン・エイチ・カン
シャオチュン・ジュウ
カンホ・イ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2013524489A publication Critical patent/JP2013524489A/ja
Application granted granted Critical
Publication of JP5599935B2 publication Critical patent/JP5599935B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

磁気抵抗ランダムアクセスメモリ(MRAM)集積回路は、基板、磁気トンネル接合領域、磁気回路素子、および集積磁性材料を含む。磁気トンネル接合領域は基板に配置され、トンネルバリア絶縁層により分離された第1の磁性層および第2の磁性層を含む。磁気回路素子領域は基板に配置され、複数の相互接続された金属部分を含む。集積磁気材料は、複数の相互接続された金属部分に隣接して、基板に配置される。そして本願では、製造プロセスを共有することによって、プロセスステップの数、コスト、材料の種類などのような製造の複雑さを、低減することができる。

Description

開示される実施形態は、集積回路に関する。より具体的には、実施形態は、集積磁気薄膜増強回路素子を有する磁気抵抗ランダムアクセスメモリ(MRAM)と、それを形成する方法とに関する。
誘導性素子(電磁素子とも呼ばれる)は、様々な電磁的な特性を利用する回路素子のグループであり、広範囲の集積回路用途で一般に用いられる。たとえば、共有された磁場を通じてある回路から別の回路に電気エネルギーを伝送するために、変圧器が用いられる。変圧器は、2つの原理に基づく。第1に、電流が磁場(電磁気力)を生成できるということ、第2に、ワイヤのコイル内の磁場を変化させることで、コイルの両端に電圧が誘導される(電磁誘導)ということである。一次側コイルの電流を変化させることで、磁場の強さが変化する。二次側コイルは同じ磁場に囲まれるので、電圧が二次側コイルに誘導される。負荷を二次側回路に加えることで、二次側回路に電流を生じさせることができるので、一方の回路からもう一方の回路にエネルギーが伝送される。
図1および図2は、簡易的な変圧器の設計および回路の概略図を示す。動作中、一次側コイルを通る電流が、磁場を生成する。一次側コイルおよび二次側コイルは、鉄のような非常に透磁率の高いコアに巻かれ、これにより、一次側電流により生成される磁力線のほとんどが、鉄の中にあり、一次側コイルとともに二次側コイルも通ることが、確実になる。
変圧器の効率の向上と小型化が、回路設計および集積には重要である。効率の向上と小型化のための1つの技法は、金属巻線のいずれかの端部に、磁気薄膜(たとえば、CoFe、CoFeB、NiFeなどのような強磁性薄膜)のような磁性材料を集積することである。磁気薄膜は磁束密度Bを上げることができ、これにより、透磁率および変圧器の起電力(EMF)が大幅に上昇する。言い換えると、磁気薄膜を集積することで、変圧器の所与のEMFに関して、変圧器を小型化することができ、および/または変圧器の効率を向上させることができる。
そのような変圧器および他の誘導性素子は、CMOSファウンドリにおける金属堆積、誘電体堆積、および金属パターニングのような、標準的なCMOSバックエンドプロセスのステップを利用することによって、論理/RF CMOSプロセスに組み込まれ得る。しかし、従来の磁気薄膜は、実装がより難しい、高度なプロセス技術を必要とする。
例示的な実施形態は、集積磁気薄膜増強回路素子を有する磁気抵抗ランダムアクセスメモリ(MRAM)を対象とする。
一実施形態では、MRAM集積回路は、基板、磁気トンネル接合領域、磁気回路素子、および集積磁性材料を含む。磁気トンネル接合領域は基板に配置され、トンネルバリア絶縁層により分離された第1の磁性層および第2の磁性層を含む。磁気回路素子領域は基板に配置され、複数の相互接続された金属部分を含む。集積磁性材料は、複数の相互接続された金属部分に隣接して、基板に配置される。
別の実施形態では、MRAM集積回路を形成する方法は、第1の磁性層、トンネルバリア絶縁層、および第2の磁性層を堆積してパターニングし、基板上に磁気トンネル接合領域を形成するステップと、複数の相互接続された金属部分を堆積してパターニングし、基板上に磁気回路素子領域を形成するステップと、複数の相互接続された金属部分に隣接して、基板上に第1の集積磁性材料を堆積してパターニングするステップとを、含む。
別の実施形態では、MRAM集積回路は、基板、磁気トンネル接合領域、磁気回路素子、および磁場を集中させるための第1の磁気手段を含む。磁気トンネル接合領域は基板に配置され、トンネルバリア絶縁層により分離された第1の磁性層および第2の磁性層を含む。磁気回路素子領域は基板に配置され、複数の相互接続された金属部分を含む。第1の磁気手段は、複数の相互接続された金属部分に隣接して、基板に配置される。
別の実施形態では、磁気抵抗ランダムアクセスメモリ集積回路を形成する方法は、基板を提供するためのステップと、第1の磁性層、トンネルバリア絶縁層、および第2の磁性層を堆積してパターニングし、基板上に磁気トンネル接合領域を形成するためのステップと、複数の相互接続された金属部分を堆積してパターニングし、基板上に磁気回路素子領域を形成するためのステップと、複数の相互接続された金属部分に隣接して、基板上に第1の集積磁性材料を堆積してパターニングするためのステップとを、含む。
添付の図面は、実施形態の説明を助けるために提示され、実施形態の限定ではなく実施形態の説明のためのみに提供される。
従来の変圧器の概略的な斜視図である。 従来の変圧器回路の概略を示す図である。 所与の磁気抵抗ランダムアクセスメモリ(MRAM)アレイの磁気トンネル接合(MTJ)記憶素子を示す図である。 例示的なMRAMアレイ領域と、インダクタ領域と、共有磁性層を有する変圧器領域とを含む、集積回路を示す図である。 例示的なMRAMアレイ領域と、インダクタ領域と、共有磁性層とともに第2の集積磁性層を有する変圧器領域とを含む、集積回路を示す図である。 例示的なMRAMアレイ領域と、インダクタ領域と、下側共有磁性層を有する変圧器領域とを含む、集積回路を示す図である。 例示的なMRAMアレイ領域と、インダクタ領域と、下側共有磁性層とともに第2の上側磁性層を有する変圧器領域とを含む、集積回路を示す図である。 例示的なMRAMアレイ領域と、インダクタ領域と、下側単独集積磁性層を有する変圧器領域とを含む、集積回路を示す図である。 例示的なMRAMアレイ領域と、インダクタ領域と、上側単独集積磁性層を有する変圧器領域とを含む、集積回路を示す図である。 例示的なMRAMアレイ領域と、インダクタ領域と、上側集積磁性層と下側集積磁性層の両方を有する変圧器領域とを含む、集積回路を示す図である。 例示的なMRAMアレイ領域と、インダクタ領域と、変圧器領域とを含む、集積回路の上面図である。 例示的なMRAMアレイ領域と、インダクタ領域と、縞状のパターンで配置される一連の磁気ストリップとして各集積磁気薄膜が形成される、変圧器領域とを含む、集積回路の上面図である。 例示的なMRAMアレイ領域と、インダクタ領域と、格子状のパターンで配置される一連の磁気ストリップとして各集積磁気薄膜が形成される、変圧器領域とを含む、集積回路の上面図である。 例示的なMRAMアレイ領域と、インダクタ領域と、部分的に千鳥状かつ格子状のパターンで配置される一連の磁気ストリップとして各集積磁気薄膜が形成される、変圧器領域とを含む、集積回路の上面図である。 例示的なMRAMアレイ領域と、インダクタ領域と、完全に千鳥状かつ格子状のパターンで配置される一連の磁気ストリップとして各集積磁気薄膜が形成される、変圧器領域とを含む、集積回路の上面図である。 集積磁気薄膜増強回路素子を有するMRAMデバイスを形成する、例示的な方法を示す図である。
実施形態の態様は、以下の説明およびそのような実施形態を対象とする関連する図面において、開示される。本発明の範囲から逸脱することなく代替的な実施形態を考案することができる。さらに、関連する詳細を不明瞭にしないように、実施形態において用いられ適用されるよく知られている要素は、詳細に説明されないか、または省略される。
「例示的な」という言葉は、「一例、実例または例として」を意味するために本明細書で使用される。「例示的」として本明細書で説明する任意の実施形態は、必ずしも他の実施形態よりも好ましいまたは有利であると解釈されない。同様に、「実施形態」という用語は、すべての実施形態が、論じられた特徴、利点または動作モードを含むことを必要としない。
本明細書で用いられる用語は、具体的な実施形態を説明することのみを目的とするものであり、本発明を限定することは意図されない。本明細書で用いられる、単数形「a」、「an」および「the」は、別段文脈から明らかではない限り、複数形も含むことが意図される。本明細書で用いられる場合、用語「備える」、「備えている」、「含む」および/または「含んでいる」は、述べられた機構（features）、整数、ブロック、ステップ、動作、要素、および/またはコンポーネントの存在を特定するが、1つまたは複数の他の機構、整数、ブロック、ステップ、動作、要素、コンポーネント、および/またはこれらの群の存在または追加を排除しないことがさらに理解されよう。
背景技術において論じられたように、磁気薄膜(たとえば、CoFe、CoFeB、NiFeなどのような強磁性薄膜)は、有利には、インダクタ、変圧器などのような磁気回路素子とともに集積され得る。たとえば、変圧器のEMFは、磁束密度B、巻数N、および断面積aに比例し、磁束密度Bは透磁率に比例するので、磁場を集中させるための変圧器の金属部分に隣接して、磁気薄膜のような磁性材料を実装することによって、透磁率を上げることができる。変圧器のEMFも、同じまたは同様の量だけ上げることができる。したがって、本実施形態で提供されるような集積磁気薄膜は、変圧器の所与のEMFに関して、変圧器を小型化することができ、および/または変圧器の効率を向上させることができる。
しかし、従来の磁気薄膜は、一般的なCMOSプロセスのコンポーネントよりも実装がより難しい、高度なプロセス技術を必要とする。開示される実施形態は、磁気薄膜が、接合製造プロセス(たとえば、磁気材料の堆積、磁気アニーリング、磁気薄膜のパターニングなど)の共有を可能にするように、磁気抵抗ランダムアクセスメモリ(MRAM)のような他の磁気デバイスとともに集積されると、より効率的に形成され得るということを、認める。MRAMは、薄い絶縁層により分離される2つの強磁性薄膜または板からなる磁気トンネル接合(MTJ)を利用して、磁気記憶素子を形成するタイプの、不揮発性コンピュータメモリである。磁性材料は、任意の適切な材料、材料の組合せ、または、CoFe、CoFeB、NiFeなどを含む強磁性材料または強磁性薄膜のような、磁気特性を示す合金であってよいことが、認識されよう。MRAM製造プロセスを磁気薄膜集積技術と共有することによって、開示される実施形態は、集積磁気増強回路素子をより効率的に提供することができる。
図3は、2つの磁性層310および330から形成される所与のMRAMアレイのMTJ記憶素子300を示し、磁性層の各々は、絶縁(トンネルバリア)層320により分離される磁気モーメントを持ち得る。2つの層の一方(たとえば、反強磁性(AFM)層(図示せず)によりピン止めされる固定層310)は、特定の極性に設定される。もう一方の層(たとえばフリー層330)の極性332は、外部の磁場の印加、または、MTJ面を通る垂直な電流のスピントルク注入によって、自由に変化する。フリー層330の磁気モーメント極性332の変化は、MTJ記憶素子300の抵抗を変化させる。各磁性板は磁気モーメントを持つことができ、記憶素子の読取りは、電流が接合を通過するときの2つの板の間の電気抵抗を測定することによって実現する。磁性板は、互いに平行に配置され、トンネルバリア材料により分離され、トンネルバリア材料は、酸化マグネシウム、酸化アルミニウムなどであってよい。
図4は、例示的なMRAMアレイ領域402と、インダクタ領域404と、共有磁性層を有する変圧器領域406とを含む、集積回路400を示す。図3を参照して上でより詳細に論じられたように、MRAMアレイ領域402は、第1の磁性層412および第2の磁性層414から形成される1つまたは複数のMTJ410を含み得る。第1の磁性層412および第2の磁性層414は、トンネルバリア絶縁層416により分離される。MTJ410は、ビア相互接続420および下部金属(図示せず)により、上部金属418に結合または接続される。インダクタ領域404および変圧器領域406は、ビア相互接続462により互いに結合または接続される金属460の、堆積物または一部から形成される。
示されるように、MTJ410の層は、インダクタ領域404および変圧器領域406のような1つまたは複数の磁気回路素子を覆うように、(たとえば適切なマスクパターンを介して)延長することができ、それにより、各磁気回路素子に集積磁気薄膜450を提供する。図4の設計では、磁気薄膜450は、MTJ410の第1の磁性層412に対応する第1の磁性層452と、MTJ410の第2の磁性層414に対応する第2の磁性層454と、MTJ410のトンネルバリア絶縁層416に対応する絶縁層456とを含む。キャップ薄膜絶縁層458も、磁気薄膜450の一部として形成され、他の層からのさらなる絶縁を実現することができる。他の設計では、集積磁気薄膜450を、単一の磁性層、たとえば磁性層452に限定することが望ましいことがあることを、理解されたい。このことは、適切なパターニングマスクによっても実現し得る。上で論じられたように、集積磁気薄膜450は、対応する磁気回路素子の透磁率を上げ、これにより、それぞれの磁気回路素子の小型化および/または効率の向上が可能になり得る。
したがって、図4の設計は、磁気薄膜堆積プロセスを、MTJ410と集積磁気薄膜450との間で共有できるようにする。加えて、様々な磁性材料の磁気モーメントを設定するのに用いられる1つまたは複数の磁気アニーリングプロセスも、MTJ410と集積磁気薄膜450との間で共有され得る。こうして、磁気薄膜450は、MTJ410のみを形成するステップと、同じ数または類似の数のプロセスステップで形成され得る。したがって、プロセスステップの数、材料の種類、プロセスのステップと材料の共有などのような、製造の複雑さが下がることで、プロセスの効率性が向上する。
いくつかの設計においては、MRAMのプロセスが、MTJ面の外側に他の磁気薄膜を提供するために用いられ得る。
図5は、例示的なMRAMアレイ領域502と、インダクタ領域504と、共有磁性層とともに第2の集積磁性層を有する変圧器領域506とを含む、集積回路500を示す。図4の設計のように、MRAMアレイ領域502は、第1の磁性層512および第2の磁性層514から形成される1つまたは複数のMTJ510を含み得る。第1の磁性層512および第2の磁性層514は、トンネルバリア絶縁層516により分離される。MTJ510は、ビア相互接続520および下部金属(図示せず)により、上部金属518に結合または接続される。インダクタ領域504および変圧器領域506は、ビア相互接続(図示せず)により互いに結合または接続される金属560の、堆積物または一部から形成される。集積磁気薄膜550は、MTJ510と共有された磁気薄膜プロセスを通じて提供され、MTJ510の第1の磁性層512に対応する第1の磁性層552と、MTJ510の第2の磁性層514に対応する第2の磁性層554と、MTJ510のトンネルバリア絶縁層516に対応する絶縁層556とを含む。キャップ薄膜絶縁層558も、磁気薄膜550の一部として形成され、他の層からのさらなる絶縁を実現することができる。
しかし、図5の設計は、インダクタ領域504および変圧器領域506の下に形成される、第2の磁気薄膜570をさらに含む。示されるように、第2の磁気薄膜570は、キャップ薄膜絶縁層558と同様のキャップ薄膜絶縁層を含み得る。「上側」磁気薄膜550は一般に、距離がより近いので、対応する磁気回路素子の透磁率により明白な影響を有し、追加の「下側」磁気薄膜570は、上側磁気薄膜550単独で実現される向上を超える、対応する磁気回路素子の透磁率のさらなる向上を実現する。図4の設計と比較して、図5の設計は、磁気薄膜堆積およびアニーリングのプロセスを、MTJ510と集積磁気薄膜550との間で共有することも可能にするが、さらに、事前に構成されたMRAMプロセス能力を利用して、補助的な磁性層、すなわち磁気薄膜570を堆積し形成する。また、製造プロセスを共有することによって、プロセスステップの数、コスト、材料の種類などのような製造の複雑さを、低減することができる。
いくつかの設計では、磁気回路素子はMTJ素子の上に形成され、下側集積磁気薄膜は、MTJと同一平面上に形成され得る。
図6は、例示的なMRAMアレイ領域602と、インダクタ領域604と、下側共有磁性層を有する変圧器領域606とを含む、集積回路600を示す。図4の設計のように、MRAMアレイ領域602は、第1の磁性層612および第2の磁性層614から形成される1つまたは複数のMTJ610を含み得る。第1の磁性層612および第2の磁性層614は、トンネルバリア絶縁層616により分離される。MTJ610は、ビア相互接続620および下部金属(図示せず)により、上部金属618に結合または接続される。インダクタ領域604および変圧器領域606は、ビア相互接続662により互いに結合または接続される金属660の、堆積物または一部から形成される。集積磁気薄膜650は、MTJ610と共有された磁気薄膜プロセスを通じて提供され、MTJ610の第1の磁性層612に対応する第1の磁性層652と、MTJ610の第2の磁性層614に対応する第2の磁性層654と、MTJ610のトンネルバリア絶縁層616に対応する絶縁層656とを含む。キャップ薄膜絶縁層658も、磁気薄膜650の一部として形成され、他の層からのさらなる絶縁を実現することができる。
しかし、図6の設計において、集積磁気薄膜650は、インダクタ領域604および変圧器領域606の下の下側層として形成される。図4の設計のように、図6の設計は、磁気薄膜堆積プロセスを、MTJ610と集積磁気薄膜650との間で共有できるようにする。加えて、様々な磁性材料の磁気モーメントを設定するのに用いられる1つまたは複数の磁気アニーリングプロセスも、MTJ610と集積磁気薄膜650との間で共有され得る。こうして、磁気薄膜650は、MTJ610のみを形成するステップと、同じ数または類似の数のプロセスステップで形成され得る。したがって、プロセスステップの数、コスト、材料の種類などのような、製造の複雑さが下がることで、プロセスの効率性が向上する。
いくつかの設計では、MTJと同一平面上の下側集積磁気薄膜は、上側集積磁気薄膜と組み合わされ得る。
図7は、例示的なMRAMアレイ領域702と、インダクタ領域704と、下側共有磁性層とともに第2の上側磁性層を有する変圧器領域706とを含む、集積回路700を示す。共有磁性層と非共有磁性層の位置が入れ替わっていることを除き、図7の設計は図5の設計と同様である。したがって、図5の設計のように、MRAMアレイ領域702は、第1の磁性層712および第2の磁性層714から形成される1つまたは複数のMTJ710を含み得る。第1の磁性層712および第2の磁性層714は、トンネルバリア絶縁層716により分離される。MTJ710は、ビア相互接続720および下部金属(図示せず)により、上部金属718に結合または接続される。インダクタ領域704および変圧器領域706は、ビア相互接続(図示せず)により互いに結合または接続される金属760の、堆積物または一部から形成される。集積磁気薄膜750は、MTJ710と共有された磁気薄膜プロセスを通じて提供され、MTJ710の第1の磁性層712に対応する第1の磁性層752と、MTJ710の第2の磁性層714に対応する第2の磁性層754と、MTJ710のトンネルバリア絶縁層716に対応する絶縁層756とを含む。キャップ薄膜絶縁層758も、磁気薄膜750の一部として形成され、他の層からのさらなる絶縁を実現することができる。加えて、第2の磁気薄膜770は、インダクタ領域704および変圧器領域706の上に設けられる。示されるように、第2の磁気薄膜770は、キャップ薄膜絶縁層758と同様のキャップ薄膜絶縁層を含み得る。また、上側磁気薄膜770および下側磁気薄膜750は、一緒に設けられると、いずれかの薄膜を単独で設けた場合よりも、対応する磁気回路素子の透磁率の向上を増強する。図5の設計と同様に、図7の設計は、磁気薄膜堆積およびアニーリングのプロセスを、MTJ710と集積磁気薄膜750との間で共有することも可能にするが、さらに、事前に構成されたMRAMプロセス能力を利用して、補助的な層、すなわち磁気薄膜770を堆積し形成する。また、製造プロセスを組み合わせることによって、プロセスステップの数、コスト、材料の種類などのような製造の複雑さを、低減することができる。
いくつかの設計では、事前に構成されたMRAMプロセス能力を用いて、付随するMTJ面の薄膜を伴わずに、1つまたは複数の磁気素子のための様々な集積磁気薄膜を製造することができる。
図8は、例示的なMRAMアレイ領域802と、インダクタ領域804と、下側単独集積磁性層を有する変圧器領域806とを含む、集積回路800を示す。前述の設計のように、MRAMアレイ領域802は、第1の磁性層812および第2の磁性層814から形成される1つまたは複数のMTJ810を含み得る。第1の磁性層812および第2の磁性層814は、トンネルバリア絶縁層816により分離される。MTJ810は、ビア相互接続820および下部金属(図示せず)により、上部金属818に結合または接続される。インダクタ領域804および変圧器領域806は、ビア相互接続(図示せず)により互いに結合または接続される金属860の、堆積物または一部から形成される。下側集積磁気薄膜880は、インダクタ領域804および変圧器領域806の下に設けられる。示されるように、集積磁気薄膜880は、キャップ薄膜絶縁層を含み得る。下側磁気薄膜880は、対応する磁気回路素子の透磁率の改善を実現する。図8の設計は、事前に構成されたMRAMプロセス能力を利用して、補助的な磁性層、すなわち磁気薄膜880を堆積し形成する。また、製造プロセスを共有することによって、プロセスステップの数、材料の種類などのような製造の複雑さを、低減することができる。
図9は、例示的なMRAMアレイ領域902と、インダクタ領域904と、上側単独集積磁性層を有する変圧器領域906とを含む、集積回路900を示す。前述の設計のように、MRAMアレイ領域902は、第1の磁性層912および第2の磁性層914から形成される1つまたは複数のMTJ910を含み得る。第1の磁性層912および第2の磁性層914は、トンネルバリア絶縁層916により分離される。MTJ910は、ビア相互接続920および下部金属(図示せず)により、上部金属918に結合または接続される。インダクタ領域904および変圧器領域906は、ビア相互接続(図示せず)により互いに結合または接続される金属960の、堆積物または一部から形成される。上側集積磁気薄膜990は、インダクタ領域904および変圧器領域906の上に設けられる。示されるように、集積磁気薄膜990は、キャップ薄膜絶縁層を含み得る。上側磁気薄膜990は、対応する磁気回路素子の透磁率の改善を実現する。図9の設計は、事前に構成されたMRAMプロセス能力を利用して、補助的な磁性層、すなわち磁気薄膜990を堆積し形成する。また、製造プロセスを共有することによって、プロセスステップの数、材料の種類などのような製造の複雑さを、低減することができる。
図10は、例示的なMRAMアレイ領域1002と、インダクタ領域1004と、上側集積磁性層と下側集積磁性層の両方を有する変圧器領域1006とを含む、集積回路1000を示す。前述の設計のように、MRAMアレイ領域1002は、第1の磁性層1012および第2の磁性層1014から形成される1つまたは複数のMTJ1010を含み得る。第1の磁性層1012および第2の磁性層1014は、トンネルバリア絶縁層1016により分離される。MTJ1010は、ビア相互接続1020および下部金属(図示せず)により、上部金属1018に結合または接続される。インダクタ領域1004および変圧器領域1006は、ビア相互接続(図示せず)により互いに結合または接続される金属1060の、堆積物または一部から形成される。上側集積磁気薄膜1090は、インダクタ領域1004および変圧器領域1006の上に設けられ、下側集積磁気薄膜1080は、インダクタ領域1004および変圧器領域1006の下に設けられる。示されるように、各集積磁気薄膜1080、1090は、キャップ薄膜絶縁層を含み得る。上側磁気薄膜1090および下側磁気薄膜1080は、一緒に設けられると、いずれかの薄膜を単独で設けた場合よりも、対応する磁気回路素子の透磁率の向上を増強する。図10の設計は、事前に構成されたMRAMプロセス能力を利用して、複数の補助的な磁性層、すなわち磁気薄膜1080、1090を堆積し形成する。また、製造プロセスを共有することによって、プロセスステップの数、材料の種類などのような製造の複雑さを、低減することができる。
図11は、例示的なMRAMアレイ領域1102と、インダクタ領域1104と、変圧器領域1106とを含む、集積回路1100の上面図である。示されるように、集積磁気薄膜層は、インダクタ領域1104および変圧器領域1106をそれぞれ覆い、かつ/またはそれぞれの下にある、単一の板1140、1160として形成され得る。
しかし、いくつかの設計では、各磁性層または各磁気薄膜を、所定のパターンで配置された一連の磁気ストリップとして形成することが望ましい。磁気ストリップは、固有の磁気モーメントを大きくするために、異方性の形状であってよい。さらに、比較的小さな磁気ストリップは、回路ループを小さくすることによって、渦電流損を低減することができる。
図12は、例示的なMRAMアレイ領域1202と、インダクタ領域1204と、縞状のパターンで配置される一連の磁気ストリップとして各集積磁気薄膜1240、1260が形成される、変圧器領域1206とを含む、集積回路1200の上面図である。図12の設計では、図11の単一の板は、インダクタ領域1204および変圧器領域1206を覆う、および/またはその下にある、複数の異方性のストリップに分割される。図12の特定の数のストリップは例示のみを目的に示され、限定するものとして解釈されるべきではないことが、理解されよう。磁性材料のストリップは、インダクタンスおよび相互インダクタンスを増加させることができるとともに、渦電流損を低減することができ、増強された異方性の磁束をもたらす。たとえば、変圧器とともに用いられると、変圧器の効率を上げることができ、磁気薄膜におけるエネルギー損失を減らすことができる。効果の大きさは、各ストリップの対応するアスペクト比(たとえば、幅で割った長さL/W)、さらに、回路ループを小さくするストリップのサイズとストリップ間の距離に、一部依存する。
図13は、例示的なMRAMアレイ領域1302と、インダクタ領域1304と、格子状のパターンで配置される一連の磁気ストリップとして各集積磁気薄膜1340、1360が形成される、変圧器領域1306とを含む、集積回路1300の上面図である。図13の設計では、図12の各磁気ストリップは、格子状のパターンの磁気ストリップが、インダクタ領域1304および変圧器領域1306を覆い、および/またはその下にあるように、半分に分割される。また、特定の数のストリップおよび分割は例示のみを目的に示され、限定するものとして解釈されるべきではないことが、理解されよう。図12の縞状のパターンと比較して、図13の格子状のパターンは、回路ループがさらに小さい、より小さなストリップにより、さらに渦電流損が小さいという利点を実現する。
図14は、例示的なMRAMアレイ領域1402と、インダクタ領域1404と、部分的に千鳥状で格子状のパターンで配置される一連の磁気ストリップとして各集積磁気薄膜1440、1460が形成される、変圧器領域1406とを含む、集積回路1400の上面図である。図14の設計では、図13の格子状のパターンは、部分的に千鳥状で格子状のパターンの磁気ストリップが、インダクタ領域1404および変圧器領域1406を覆い、および/またはその下にあるように、列の間でオフセットされる。また、特定の数のストリップ、分割、および千鳥状の列は例示のみを目的に示され、限定するものとして解釈されるべきではないことが、理解されよう。図13の格子状のパターンと比較して、図14の部分的に千鳥状で格子状のパターンは、磁場を再分配することによって渦電流損をさらに低減することができるので、渦電流ループを変化させ小さくすることができる。
図15は、例示的なMRAMアレイ領域1502と、インダクタ領域1504と、完全に千鳥状で格子状のパターンで配置される一連の磁気ストリップとして各集積磁気薄膜1540、1560が形成される、変圧器領域1506とを含む、集積回路1500の上面図である。図15の設計では、図14の部分的に千鳥状で格子状のパターンは、完全に千鳥状で格子状のパターンの磁気ストリップが、インダクタ領域1404および変圧器領域1406を覆い、および/またはその下にあるように、行の間でさらにオフセットされる。また、特定の数のストリップ、分割、および千鳥状の列/行は例示のみを目的に示され、限定するものとして解釈されるべきではないことが、理解されよう。図14の部分的に千鳥状で格子状のパターンと比較して、図15の完全に千鳥状で格子状のパターンは、磁場をさらに再分配し、渦電流ループを小さくすることができる。
図11〜15の設計は別々に説明されてきたが、そこで提示された技法の2つ以上の組合せを用いた、ハイブリッド設計も利用できることが、理解されよう。
図1〜15を参照して、集積磁気薄膜増強回路素子を有するMRAMデバイスを形成する例示的な方法が、ここで説明される。
図16は、集積磁気薄膜増強回路素子を有するMRAMデバイスを形成する、例示的な方法を示す。具体的には、図7の設計は、下側共有磁性層とともに第2の上側磁性層を含むので、図16は、例示を目的に選択された、図7に示される集積回路を形成する方法を示す。しかし、図16で提示された技法は、他の設計に容易に適応され得ることが、理解されよう。
図7および図16を参照すると、層間誘電体(ILD)または金属層間誘電層(IMD)が、示される回路素子のための絶縁面を提供するように、堆積され得る(ブロック1602)。下部キャップ薄膜が、追加の金属拡散バリアとして、ILDまたはIMDの上に堆積され得る(ブロック1604)。第1の磁性材料層、トンネルバリア層、および第2の磁性材料層が、MTJ710の、第1の磁性層712、第2の磁性層714、およびトンネルバリア層716、さらに、集積磁気薄膜750の、対応する第1の磁性層752、第2の磁性層754、およびトンネルバリア層756を形成するように、堆積され得る(ブロック1606)。次に、磁気アニーリングが適用され、磁性材料の所望の磁気モーメント(たとえば、MTJ710の第1のフリー層712の所望の磁気モーメント)を設定することができる(ブロック1608)。次いで、MTJ710および、インダクタまたは変圧器の磁気薄膜750を形成するために、磁気薄膜がパターニングされる(ブロック1610)。次いで、キャップ薄膜および酸化膜が堆積され、CMPプロセスが実行される(ブロック1612)。ビアトレンチのフォトおよびエッチングプロセスが次に実行され(ブロック1614)、金属トレンチのパターニングプロセスが続く(ブロック1616)。次いで、金属堆積またはメッキおよびCMPプロセスが実行され、ビア相互接続720および金属718、760を形成する(ブロック1618)。MTJ710が形成され相互接続が完了すると、キャップ薄膜が堆積される(ブロック1620)。
図7の設計に従うと、第3の磁性材料層が堆積されてパターニングされ、上側集積磁気薄膜770を形成することができる(ブロック1622)。次の、任意選択の磁気アニーリングが、所望であれば適用され得る(ブロック1624)。次いで、ILDまたはIMD薄膜を堆積することができ、CMPプロセスを実行することができる(ブロック1626)。次に、ビア/金属トレンチがパターニングされ、金属が堆積され、CMPプロセスが実行され得る(ブロック1628)。最後に、キャップ薄膜が堆積される(ブロック1630)。
本明細書で提供される集積回路は、携帯電話、ポータブルコンピュータ、手持ち式のパーソナル通信システム(PCS)ユニット、携帯情報端末(PDA)のようなポータブルデータユニット、GPS対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、計測装置のような固定式の位置データユニット、データもしくはコンピュータ命令を記憶しもしくは取り出す任意の他のデバイス、またはこれらの任意の組合せに含まれ得ることが、理解されよう。したがって、本開示の実施形態は、試験および特性評価のためのメモリおよびオンチップ回路を含む能動的な集積回路を含む、任意のデバイスにおいて適切に利用され得る。
前述の開示されたデバイスおよび方法は、通常、コンピュータ可読記憶媒体に保存されるGDSIIおよびGERBERコンピュータファイルとなるように、設計され構成される。次いでこれらのファイルは、これらのファイルに基づいてデバイスを製造する製造担当者に与えられる。得られる製品は、次いで半導体ダイに切断され半導体チップにパッケージングされる、半導体ウエハである。次いで、このチップが、上で説明されたデバイスで利用される。
開示された実施形態は、示された例示的な構造または方法に限定されず、本明細書で説明された機能を実行するための任意の手段が実施形態に含まれることが、当業者には理解されよう。
上記の開示は例示的な実施形態を示すが、添付の特許請求の範囲によって規定される本発明の範囲から逸脱することなく、本明細書において様々な変更および修正を行えることに留意されたい。本明細書で説明した実施形態による方法クレームの機能、ステップおよび/または動作は、特定の順序で実行される必要はない。さらに、開示された実施形態の要素は、単数形で説明または請求されていることがあるが、単数形に限定することが明示的に述べられていない限り、複数形が予期される。
300 MTJ記憶素子
310 固定層
320 絶縁層
330 フリー層
400 集積回路
402 MRAMアレイ領域
404 インダクタ領域
406 変圧器領域
410 MTJ
412 第1の磁性層
414 第2の磁性層
416 トンネルバリア絶縁層
418 上部金属
420 ビア相互接続
450 磁気薄膜
452 第1の磁性層
454 第2の磁性層
456 絶縁層
458 キャップ膜絶縁層
460 金属
462 ビア相互接続

Claims (32)

  1. 基板と、
    前記基板に配置される磁気トンネル接合領域であって、トンネルバリア絶縁層により分離された第1の磁性層および第2の磁性層を含む、磁気トンネル接合領域と、
    前記基板に配置される磁気回路素子領域であって、複数の相互接続された金属部分を含む、磁気回路素子領域と、
    前記複数の相互接続された金属部分に隣接して、前記基板に配置される、第1の集積磁性材料と、
    を含む、磁気抵抗ランダムアクセスメモリ集積回路。
  2. 前記第1の集積磁性材料が、前記磁気トンネル接合の前記第1の磁性層と前記第2の磁性層の少なくとも1つと同じ平面上に、前記基板上で配置される、請求項1に記載の集積回路。
  3. 前記第1の集積磁性材料が、前記磁気トンネル接合の前記第1の磁性層および前記第2の磁性層とは異なる平面上に、前記基板上で配置される、請求項1に記載の集積回路。
  4. 前記第1の集積磁性材料が、前記磁気トンネル接合の前記第1の磁性層に対応し前記第1の磁性層と同一平面の第1の磁性層と、前記磁気トンネル接合の前記第2の磁性層に対応し前記第2の磁性層と同一平面の第2の磁性層と、前記磁気トンネル接合の前記トンネルバリア絶縁層に対応し前記トンネルバリア絶縁層と同一平面の絶縁層と、を含む磁気薄膜である、請求項1に記載の集積回路。
  5. 前記磁気薄膜がさらに、前記磁気薄膜の前記第2の磁性層に配置されたキャップ絶縁層を含む、請求項4に記載の集積回路。
  6. 前記複数の相互接続された金属部分に隣接し、前記第1の集積磁性材料と絶縁される、前記基板上に配置された第2の集積磁性材料をさらに含む、請求項1に記載の集積回路。
  7. 前記第1の集積磁性材料が、複数の磁性材料のストリップから形成される、請求項1に記載の集積回路。
  8. 前記磁性材料のストリップが、縞状の、格子状の、部分的に千鳥状の、または完全に千鳥状のパターンで配置される、請求項7に記載の集積回路。
  9. 前記第1の集積磁性材料、および、前記磁気トンネル接合の前記第1の磁性層と前記第2の磁性層の少なくとも1つが、共有の磁気アニーリングによる共通の磁気モーメントを有する、請求項1に記載の集積回路。
  10. 前記磁気回路素子が、インダクタまたは変圧器である、請求項1に記載の集積回路。
  11. 少なくとも1つの半導体ダイに組み込まれる、請求項1に記載の集積回路。
  12. セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定式の位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに含み、前記デバイスに組み込まれる、請求項1に記載の集積回路。
  13. 基板を提供するステップと、
    第1の磁性層、トンネルバリア絶縁層、および第2の磁性層を、堆積してパターニングし、前記基板上に磁気トンネル接合領域を形成するステップと、
    複数の相互接続された金属部分を堆積してパターニングし、前記基板上に磁気回路素子領域を形成するステップと、
    前記複数の相互接続された金属部分に隣接して、前記基板上に第1の集積磁性材料を堆積してパターニングするステップと、
    を含む、磁気抵抗ランダムアクセスメモリ集積回路を形成する方法。
  14. 前記第1の集積磁性材料、および、前記磁気トンネル接合の前記第1の磁性層と前記第2の磁性層の少なくとも1つが、同じ平面上に、前記基板上で一緒に堆積されパターニングされる、請求項13に記載の方法。
  15. 前記第1の集積磁性材料、ならびに、前記磁気トンネル接合の前記第1の磁性層および前記第2の磁性層が、異なる平面上に、前記基板上で別々に堆積されパターニングされる、請求項13に記載の方法。
  16. 前記第1の集積磁性材料を堆積してパターニングするステップが、前記磁気トンネル接合の前記第1の磁性層に対応し前記第1の磁性層と同一平面の第1の磁性層と、前記磁気トンネル接合の前記第2の磁性層に対応し前記第2の磁性層と同一平面の第2の磁性層と、前記磁気トンネル接合の前記トンネルバリア絶縁層に対応し前記トンネルバリア絶縁層と同一平面の絶縁層とを、堆積してパターニングすることによって、磁気薄膜を形成するステップを含む、請求項13に記載の方法。
  17. 前記磁気薄膜を形成するステップがさらに、前記磁気薄膜の前記第2の磁性層にキャップ絶縁層を設けるステップを含む、請求項16に記載の方法。
  18. 前記複数の相互接続された金属部分に隣接し、前記第1の集積磁性材料と絶縁される、第2の集積磁性材料を前記基板に堆積してパターニングするステップをさらに含む、請求項13に記載の方法。
  19. 前記第1の集積磁性材料を堆積してパターニングするステップが、複数の磁性材料のストリップを形成するステップを含む、請求項13に記載の方法。
  20. 前記第1の集積磁性材料を堆積してパターニングするステップがさらに、縞状の、格子状の、部分的に千鳥状の、または完全に千鳥状のパターンで、前記磁性材料のストリップを配置するステップを含む、請求項19に記載の方法。
  21. 前記第1の集積磁性材料と、前記磁気トンネル接合の前記第1の磁性層と前記第2の磁性層の少なくとも1つとに、共有の磁気アニーリングを適用して、共通の磁気モーメントを提供するステップをさらに含む、請求項13に記載の方法。
  22. 前記磁気回路素子が、インダクタまたは変圧器である、請求項13に記載の方法。
  23. 基板と、
    前記基板に配置される磁気トンネル接合領域であって、トンネルバリア絶縁層により分離された第1の磁性層および第2の磁性層を含む、磁気トンネル接合領域と、
    前記基板に配置される磁気回路素子領域であって、複数の相互接続された金属部分を含む、磁気回路素子領域と、
    磁場を集中させるための第1の磁気手段であって、前記複数の相互接続された金属部分に隣接して前記基板上に配置される、磁気手段と、
    を含む、磁気抵抗ランダムアクセスメモリ集積回路。
  24. 前記第1の磁気手段が、前記磁気トンネル接合の前記第1の磁性層と前記第2の磁性層の少なくとも1つと同じ平面上に、前記基板上で配置される、請求項23に記載の集積回路。
  25. 磁場を集中させるための第2の磁気手段をさらに含み、前記第2の磁気手段が、前記複数の相互接続された金属部分と隣接し、前記第1の磁気手段と絶縁されて、前記基板に配置される、請求項23に記載の集積回路。
  26. 前記第1の手段が、互いに絶縁された複数のストリップに分割される、請求項23に記載の集積回路。
  27. 前記第1の磁気手段、および、前記磁気トンネル接合の前記第1の磁性層と前記第2の磁性層の少なくとも1つが、共有の磁気アニーリングによる共通の磁気モーメントを有する、請求項23に記載の集積回路。
  28. 基板を提供するためのステップと、
    第1の磁性層、トンネルバリア絶縁層、および第2の磁性層を、堆積してパターニングし、前記基板上に磁気トンネル接合領域を形成するためのステップと、
    複数の相互接続された金属部分を堆積してパターニングし、前記基板上に磁気回路素子領域を形成するためのステップと、
    前記複数の相互接続された金属部分に隣接して、前記基板上に第1の集積磁性材料を堆積してパターニングするためのステップと、
    を含む、磁気抵抗ランダムアクセスメモリ集積回路を形成する方法。
  29. 前記第1の集積磁性材料を堆積してパターニングするための前記ステップが、前記磁気トンネル接合の前記第1の磁性層に対応し前記第1の磁性層と同一平面の第1の磁性層と、前記磁気トンネル接合の前記第2の磁性層に対応し前記第2の磁性層と同一平面の第2の磁性層と、前記磁気トンネル接合の前記トンネルバリア絶縁層に対応し前記トンネルバリア絶縁層と同一平面の絶縁層とを、堆積してパターニングすることによって、磁気薄膜を形成するためのステップを含む、請求項28に記載の方法。
  30. 前記複数の相互接続された金属部分に隣接し、前記第1の集積磁性材料と絶縁される、第2の集積磁性材料を前記基板に堆積してパターニングするためのステップをさらに含む、請求項28に記載の方法。
  31. 前記第1の集積磁性材料を堆積してパターニングするための前記ステップが、複数の磁性材料のストリップを形成するためのステップを含む、請求項28に記載の方法。
  32. 前記第1の集積磁性材料と、前記磁気トンネル接合の前記第1の磁性層と前記第2の磁性層の少なくとも1つとに、共有された磁気アニーリングを適用して、共通の磁気モーメントを提供するためのステップをさらに含む、請求項28に記載の方法。
JP2013501514A 2010-03-26 2011-03-25 集積磁気薄膜増強回路素子を有する磁気抵抗ランダムアクセスメモリ（ｍｒａｍ） Expired - Fee Related JP5599935B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/732,531 US8248840B2 (en) 2010-03-26 2010-03-26 Magnetoresistive random access memory (MRAM) with integrated magnetic film enhanced circuit elements
US12/732,531 2010-03-26
PCT/US2011/029989 WO2012094036A1 (en) 2010-03-26 2011-03-25 Magnetoresistive random access memory (mram) with integrated magnetic film enhanced circuit elements

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014117307A Division JP5823573B2 (ja) 2010-03-26 2014-06-06 集積磁気薄膜増強回路素子を有する磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）

Publications (2)

Publication Number Publication Date
JP2013524489A true JP2013524489A (ja) 2013-06-17
JP5599935B2 JP5599935B2 (ja) 2014-10-01

Family

ID=43919976

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013501514A Expired - Fee Related JP5599935B2 (ja) 2010-03-26 2011-03-25 集積磁気薄膜増強回路素子を有する磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）
JP2014117307A Expired - Fee Related JP5823573B2 (ja) 2010-03-26 2014-06-06 集積磁気薄膜増強回路素子を有する磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014117307A Expired - Fee Related JP5823573B2 (ja) 2010-03-26 2014-06-06 集積磁気薄膜増強回路素子を有する磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）

Country Status (6)

Country Link
US (1) US8248840B2 (ja)
EP (1) EP2553683B1 (ja)
JP (2) JP5599935B2 (ja)
KR (1) KR101501072B1 (ja)
CN (1) CN102822899B (ja)
WO (1) WO2012094036A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8470612B2 (en) 2010-10-07 2013-06-25 Infineon Technologies Ag Integrated circuits with magnetic core inductors and methods of fabrications thereof
KR101919040B1 (ko) * 2012-08-13 2018-11-15 삼성전자주식회사 반도체 기억 소자
US20170200884A1 (en) * 2014-08-05 2017-07-13 Intel Corporation Configurations and techniques to increase interfacial anisotropy of magnetic tunnel junctions
KR102466230B1 (ko) * 2018-01-09 2022-11-10 다카시 다케하라 휴대식 가스 공급 장치
US10475877B1 (en) * 2018-08-21 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-terminal inductor for integrated circuit
US10903544B2 (en) 2019-04-25 2021-01-26 International Business Machines Corporation Magnetic balun/transformer with post processing adjustments
US11282557B2 (en) * 2020-06-22 2022-03-22 Micron Technology, Inc. Magnetic cache for a memory device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243631A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム
JP2004006619A (ja) * 2002-01-16 2004-01-08 Tdk Corp 高周波用磁性薄膜、複合磁性薄膜およびそれを用いた磁気素子
JP2004022599A (ja) * 2002-06-12 2004-01-22 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP2004193247A (ja) * 2002-12-10 2004-07-08 Sony Corp 磁気メモリ装置
JP2004221288A (ja) * 2003-01-15 2004-08-05 Sony Corp 磁気メモリ装置
JP2008543106A (ja) * 2005-06-07 2008-11-27 フリースケール セミコンダクター インコーポレイテッド インダクタおよび変圧器デバイスをｍｒａｍ内に３次元的に埋め込んだ集積回路
JP2009295954A (ja) * 2008-05-07 2009-12-17 Nec Electronics Corp 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3923914B2 (ja) * 2002-04-05 2007-06-06 株式会社東芝 磁気記憶装置及びその製造方法
US6756128B2 (en) * 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
US7031183B2 (en) * 2003-12-08 2006-04-18 Freescale Semiconductor, Inc. MRAM device integrated with other types of circuitry
CN100429721C (zh) * 2004-04-01 2008-10-29 中国科学院物理研究所 一种基于垂直电流写入的磁随机存取存储器及其控制方法
JP5068016B2 (ja) * 2005-11-30 2012-11-07 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
JP2008103603A (ja) * 2006-10-20 2008-05-01 Seiko Epson Corp 電子基板および電子機器
US7888756B2 (en) * 2007-03-22 2011-02-15 Everspin Technologies, Inc. MRAM tunnel barrier structure and methods

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006619A (ja) * 2002-01-16 2004-01-08 Tdk Corp 高周波用磁性薄膜、複合磁性薄膜およびそれを用いた磁気素子
JP2003243631A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム
JP2004022599A (ja) * 2002-06-12 2004-01-22 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP2004193247A (ja) * 2002-12-10 2004-07-08 Sony Corp 磁気メモリ装置
JP2004221288A (ja) * 2003-01-15 2004-08-05 Sony Corp 磁気メモリ装置
JP2008543106A (ja) * 2005-06-07 2008-11-27 フリースケール セミコンダクター インコーポレイテッド インダクタおよび変圧器デバイスをｍｒａｍ内に３次元的に埋め込んだ集積回路
JP2009295954A (ja) * 2008-05-07 2009-12-17 Nec Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP5823573B2 (ja) 2015-11-25
CN102822899A (zh) 2012-12-12
CN102822899B (zh) 2015-09-16
JP5599935B2 (ja) 2014-10-01
KR101501072B1 (ko) 2015-03-10
EP2553683A1 (en) 2013-02-06
JP2014195115A (ja) 2014-10-09
EP2553683B1 (en) 2015-12-16
US8248840B2 (en) 2012-08-21
WO2012094036A1 (en) 2012-07-12
US20110233695A1 (en) 2011-09-29
KR20130018792A (ko) 2013-02-25

Similar Documents

Publication Publication Date Title
JP5823573B2 (ja) 集積磁気薄膜増強回路素子を有する磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）
CN102007614B (zh) 使用两个掩模的磁性隧道结元件的制造方法
US7262069B2 (en) 3-D inductor and transformer devices in MRAM embedded integrated circuits
KR101755567B1 (ko) 수평 및 수직 부분들을 포함하는 다마신-타입 자기 터널 접합 구조 및 그 구조를 형성하는 방법
TW550639B (en) Semiconductor memory device and its manufacturing method
US9847476B2 (en) Armature-clad MRAM device
TW201409788A (zh) 磁性穿隧接面元件及其製造方法
JP2011519165A (ja) Ｓｔｔｍｒａｍ磁気トンネル接合アーキテクチャおよび集積化
JP2014504009A (ja) 集積化したギャップを有する薄膜インダクタ
US8848434B2 (en) Magnetic resistance memory apparatus having multi levels and method of driving the same
US20170294504A1 (en) Laminated structures for power efficient on-chip magnetic inductors
TW202114203A (zh) 磁阻式記憶體元件
TWI817268B (zh) 具有硬鐵磁偏置層的磁芯和包含該磁芯的結構
JP2011171430A (ja) 磁気記憶装置
CN114566517A (zh) 半导体元件

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140407

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140414

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140813

R150 Certificate of patent or registration of utility model

Ref document number: 5599935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees