CN102822899B - 具有集成磁性膜增强电路元件的磁阻随机存取存储器(mram) - Google Patents
具有集成磁性膜增强电路元件的磁阻随机存取存储器(mram) Download PDFInfo
- Publication number
- CN102822899B CN102822899B CN201180016092.7A CN201180016092A CN102822899B CN 102822899 B CN102822899 B CN 102822899B CN 201180016092 A CN201180016092 A CN 201180016092A CN 102822899 B CN102822899 B CN 102822899B
- Authority
- CN
- China
- Prior art keywords
- magnetic
- magnetosphere
- integrated
- substrate
- magnetic material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 225
- 238000009413 insulation Methods 0.000 claims abstract description 48
- 239000000696 magnetic material Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 230000004888 barrier function Effects 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 38
- 238000000151 deposition Methods 0.000 claims description 28
- 238000000059 patterning Methods 0.000 claims description 26
- 230000008021 deposition Effects 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 109
- 238000013461 design Methods 0.000 description 38
- 239000010410 layer Substances 0.000 description 37
- 229910052751 metal Inorganic materials 0.000 description 29
- 239000002184 metal Substances 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 17
- 235000005121 Sorbus torminalis Nutrition 0.000 description 16
- 244000152100 Sorbus torminalis Species 0.000 description 16
- 239000000463 material Substances 0.000 description 12
- 230000035699 permeability Effects 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 239000013049 sediment Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000005294 ferromagnetic effect Effects 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910003321 CoFe Inorganic materials 0.000 description 3
- 229910019236 CoFeB Inorganic materials 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 241001232787 Epiphragma Species 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种磁阻随机存取存储器MRAM集成电路包含衬底、磁性隧道结区域、磁性电路元件和集成磁性材料。所述磁性隧道结区域安置在所述衬底上，且包含由隧道势垒绝缘层分隔的第一磁性层和第二磁性层。磁性电路元件区域安置在所述衬底上，且包含多个互连的金属部分。所述集成磁性材料邻近所述多个互连的金属部分而安置在所述衬底上。
Description
技术领域
所揭示的实施例涉及集成电路。更确切地说，所述实施例涉及具有集成磁性膜增强电路元件的磁阻随机存取存储器(MRAM)以及其形成方法。
背景技术
电感元件(还称作电磁元件)是利用各种电磁性质且通常用于广泛多种集成电路应用中的一组电路组件。举例来说，变压器用以经由共享磁场将电能从一个电路转移到另一电路。变压器是基于两个原理：第一，电流可产生磁场(电磁学)，以及第二，在电线线圈内的改变磁场会跨越线圈两端感应电压(电磁感应)。通过改变一次线圈中的电流，磁场的强度得以改变。由于二次线圈缠绕在同一磁场周围，所以跨越二次线圈得以感应电压。通过添加负载到二次电路，可使电流在第二电路中流动，因此将能量从一个电路转移到另一电路。
图1和2说明简化变压器设计和电路的示意图。在操作中，通过一次线圈的电流产生磁场。一次线圈和二次线圈缠绕在非常高的磁导率的芯(例如铁)周围，此确保由一次电流产生的大部分磁场线在所述铁内且通过二次线圈以及一次线圈。
提高变压器效率和减小大小对于电路设计和集成来说是重要的。用于提高效率和减小大小的一种技术是将磁性材料集成到金属匝的任一端上，所述磁性材料例如是磁性膜(例如，铁磁性膜，例如CoFe、CoFeB、NiFe等)。磁性膜可增强磁通量密度B，这极大地增加了变压器的磁导率和电动势(EMF)。换句话说，对于变压器的给定EMF，磁性膜的集成可减小变压器的大小和/或改善变压器效率。
可通过利用标准CMOS后端工艺步骤来将此些变压器和其它感应元件集成到逻辑/RF CMOS工艺中，所述标准CMOS后端工艺步骤例如是CMOS铸造中的金属沉积、电介质沉积和金属图案化。然而，磁性膜常规地需要更难以实施的先进处理技术。
发明内容
示范性实施例针对具有集成磁性膜增强电路元件的磁阻随机存取存储器(MRAM)。
在一个实施例中，MRAM集成电路包含衬底、磁性隧道结区域、磁性电路元件和集成磁性材料。所述磁性隧道结区域安置在所述衬底上，且包含由隧道势垒绝缘层分隔的第一磁性层和第二磁性层。所述磁性电路元件区域安置在衬底上，且包含多个互连的金属部分。所述集成磁性材料邻近所述多个互连的金属部分而安置在所述衬底上。
在另一实施例中，一种形成MRAM集成电路的方法包含：沉积和图案化第一磁性层、隧道势垒绝缘层和第二磁性层以在衬底上形成磁性隧道结区域；沉积和图案化多个互连的金属部分以在衬底上形成磁性电路元件区域；以及邻近多个互连的金属部分在所述衬底上沉积和图案化第一集成磁性材料。
在另一实施例中，MRAM集成电路包含衬底、磁性隧道结区域、磁性电路元件和用于集中磁场的第一磁性装置。所述磁性隧道结区域安置在所述衬底上，且包含由隧道势垒绝缘层分隔的第一磁性层和第二磁性层。所述磁性电路元件区域安置在衬底上，且包含多个互连的金属部分。第一磁性装置邻近多个互连的金属部分而安置在所述衬底上。
在另一实施例中，一种形成磁阻随机存取存储器集成电路的方法包含：用于提供衬底的步骤；用于沉积和图案化第一磁性层、隧道势垒绝缘层和第二磁性层以在衬底上形成磁性隧道结区域的步骤；用于沉积和图案化多个互连的金属部分以在衬底上形成磁性电路元件区域的步骤；以及用于邻近多个互连的金属部分在所述衬底上沉积和图案化第一集成磁性材料的步骤。
附图说明
呈现附图以帮助描述实施例，且提供附图只是为了说明实施例而非对其加以限制。
图1是常规变压器的透视示意图。
图2是常规变压器电路的示意图。
图3说明给定磁阻随机存取存储器(MRAM)阵列的磁性隧道结(MTJ)存储元件。
图4说明包含带有共享磁性层的实例MRAM阵列区域、电感器区域和变压器区域的集成电路。
图5说明包含带有共享磁性层以及第二集成磁性层的实例MRAM阵列区域、电感器区域和变压器区域的集成电路。
图6说明包含带有共享下部磁性层的实例MRAM阵列区域、电感器区域和变压器区域的集成电路。
图7说明包含带有共享下部磁性层以及第二上部磁性层的实例MRAM阵列区域、电感器区域和变压器区域的集成电路。
图8说明包含带有单独下部集成磁性层的实例MRAM阵列区域、电感器区域和变压器区域的集成电路。
图9说明包含带有单独上部集成磁性层的实例MRAM阵列区域、电感器区域和变压器区域的集成电路。
图10说明包含带有上部和下部集成磁性层两者的实例MRAM阵列区域、电感器区域和变压器区域的集成电路。
图11是包含实例MRAM阵列区域电感器区域和变压器区域的集成电路的俯视图。
图12是包含实例MRAM阵列区域、电感器区域和变压器区域的集成电路的俯视图，其中每一集成磁性膜形成为以条形图案布置的一系列磁条。
图13是包含实例MRAM阵列区域、电感器区域和变压器区域的集成电路的俯视图，其中每一集成磁性膜形成为以方格图案布置的一系列磁条。
图14是包含实例MRAM阵列区域、电感器区域和变压器区域的集成电路的俯视图，其中每一集成磁性膜形成为以部分交错、方格图案布置的一系列磁条。
图15是包含实例MRAM阵列区域、电感器区域和变压器区域的集成电路的俯视图，其中每一集成磁性膜形成为以完全交错、方格图案布置的一系列磁条。
图16说明形成具有集成磁性膜增强电路元件的MRAM装置的示范性方法。
具体实施方式
在以下描述和针对此些实施例的相关附图中揭示所述实施例的方面。可在未偏离本发明的范畴的情况下设计替代实施例。另外，实施例中所使用和应用的众所周知的元件将不再详细描述或将省略，以免混淆相关细节。
本文使用词“示范性”来意指“用作实例、例子或说明”。不必将本文中描述为“示范性”的任何实施例解释为比其它实施例优选或有利。同样，术语“实施例”并不要求所有实施例包含所论述的特征、优点或操作模式。
本文所使用的术语仅为了描述特定实施例的目的，且并不希望限制本发明。在本文中使用时，单数形式“一”和“所述”既定也包括复数形式，除非上下文另外清楚地指示。应进一步理解，术语“包括”和/或“包含”在本文中使用时指定所陈述的特征、整数、块、步骤、操作、元件和/或组件的存在，但不排除一个或一个以上其它特征、整数、块、步骤、操作、元件、组件和/或其群组的存在或添加。
如背景中所论述，磁性膜(例如，铁磁性膜，例如CoFe、CoFeB、NiFe等)可有利地与例如电感器、变压器等的磁性电路元件集成。举例来说，由于变压器的EMF与磁通量密度B、匝数N和横截面a成正比，且磁通量密度B与磁导率成正比，所以磁导率可通过邻近变压器金属部分实施磁性材料(例如磁性膜)来集中磁场而增加。变压器的EMF也可增加相同或类似的量。因此，对于变压器的给定EMF，例如实施例所提供的集成磁性膜可减小变压器的大小和/或增加变压器效率。
然而，磁性膜常规地需要比更一般CMOS处理组件更难以实施的先进处理技术。所揭示实施例认识到磁性膜可在用使得能够共享联合制造工艺(例如，磁性材料沉积、磁性退火、磁性膜图案化等)的方式与其它磁性装置(例如，磁阻随机存取存储器(MRAM))集成的情况下更有效地形成。MRAM是利用磁性隧道结(MTJ)的一种类型的非易失性计算机存储器，所述磁性隧道结(MTJ)包括两个铁磁性膜或板，由薄的绝缘层分隔以形成磁性存储元件。将认识到，磁性材料可以是任何合适材料、材料的组合、或展现磁性性质的合金，例如包含CoFe、CoFeB、NiFe等的铁磁材料或铁磁薄膜。通过与磁性膜集成技术共享MRAM制造工艺，所揭示实施例能够更有效地提供集成磁场增强电路元件。
图3说明由两个磁性层310和330形成的给定MRAM阵列的MTJ存储元件300，每一磁性层可保持磁矩且由绝缘(隧道势垒)层320分隔。将两层中的一者(例如，由抗铁磁(AFM)层(未图示)钉扎的固定层310)设定为特定极性。另一层(例如，自由层330)的极性332经由施加外部磁场或通过穿过MTJ平面的垂直电流的自旋扭矩转移而自由改变。自由层330的磁矩极性332的改变将改变MTJ存储元件300的电阻。每一磁性板可保持磁矩，且通过测量当电流通过所述结时两板之间的电阻来完成存储元件的读取。磁性板彼此平行定位且由隧道势垒材料分隔，所述隧道势垒材料可为氧化镁、氧化铝等。
图4说明包含带有共享磁性层的实例MRAM阵列区域402、电感器区域404和变压器区域406的集成电路400。如上文参看图3更详细论述，MRAM阵列区域402可包含由第一磁性层412和第二磁性层414形成的一个或一个以上MTJ 410。第一磁性层412和第二磁性层414由隧道势垒绝缘层416分隔。MTJ 410通过通孔互连件420和底部金属(未图示)而耦合或连接到顶部金属418。电感器区域404和变压器区域406由通过通孔互连件462而彼此耦合或连接的金属460的沉积物或部分而形成。
如图所示，MTJ 410分层可经扩展(例如，经由合适掩模图案)以覆盖一个或一个以上磁性电路元件(例如电感器区域404和变压器区域406)，从而为每一者提供集成磁性膜450。在图4的设计中，磁性膜450包含：对应于MTJ 410的第一磁性层412的第一磁性层452、对应于MTJ 410的第二磁性层414的第二磁性层454、以及对应于MTJ 410的隧道势垒绝缘层416的绝缘层456。罩盖膜绝缘层458也可形成为磁性膜450的部分以提供与其它层的额外隔离。将了解，在其它设计中，可能需要将集成磁性膜450限制为单个磁性层，例如磁性层452。这也可通过合适图案化掩模来实现。如上文所论述，集成磁性膜450增加对应磁性电路元件的磁导率，其可允许减小其相应大小和/或提高其相应效率。
因此，图4的设计允许磁性膜沉积工艺在MTJ 410与集成磁性膜450之间共享。另外，用以设置各种磁性材料的磁矩的一个或一个以上磁性退火工艺也可在MTJ 410与集成磁性膜450之间共享。磁性膜450因此可在与单独形成MTJ 410相同或相当数目的处理步骤中形成。工艺效率因此通过降低制造复杂性(例如，处理步骤的数目、材料类型、工艺步骤与材料的共享等)而得到改善。
在一些设计中，MRAM处理可用以提供MTJ平面以外的其它磁性膜。
图5说明包含带有共享磁性层以及第二集成磁性层的实例MRAM阵列区域502、电感器区域504和变压器区域506的集成电路500。类似于图4的设计，MRAM阵列区域502可包含由第一磁性层512和第二磁性层514形成的一个或一个以上MTJ 510。第一磁性层512和第二磁性层514由隧道势垒绝缘层516分隔。MTJ 510通过通孔互连件520和底部金属(未图示)而耦合或连接到顶部金属518。电感器区域504和变压器区域506由通过通孔互连件(未图示)而彼此耦合或连接的金属560的沉积物或部分而形成。集成磁性膜550经由与MTJ 510的共享磁性膜处理而提供，且包含：对应于MTJ 510的第一磁性层512的第一磁性层552、对应于MTJ 510的第二磁性层514的第二磁性层554、以及对应于MTJ 510的隧道势垒绝缘层516的绝缘层556。罩盖膜绝缘层558也可形成为磁性膜550的部分以提供与其它层的额外隔离。
然而，图5的设计另外包含第二磁性膜570，其形成在电感器区域504和变压器区域506的下方。如图所示，第二磁性膜570可包含类似于罩盖膜绝缘层558的罩盖膜绝缘层。虽然“上部”磁性膜550由于其较近接近性而对于对应磁性电路元件的磁导率大体具有更显著的影响，但额外“下部”磁性膜570对对应磁性电路元件的磁导率提供超出上部磁性膜550单独所提供的进一步改善。与图4的设计相比，图5的设计还允许磁性膜沉积和退火工艺在MTJ 510与集成磁性膜550之间共享，而且利用预配置的MRAM处理能力来沉积和形成辅助磁性层，即磁性膜570。同样，通过共享制造工艺，可降低制造复杂性，例如处理步骤的数目、成本、材料类型等。
在一些设计中，磁性电路元件形成在MTJ元件上方，且下层电平集成磁性膜可形成为与MTJ共平面。
图6说明包含带有共享下部磁性层的实例MRAM阵列区域602、电感器区域604和变压器区域606的集成电路600。类似于图4的设计，MRAM阵列区域602可包含由第一磁性层612和第二磁性层614形成的一个或一个以上MTJ 610。第一磁性层612和第二磁性层614由隧道势垒绝缘层616分隔。MTJ 610通过通孔互连件620和底部金属(未图示)而耦合或连接到顶部金属618。电感器区域604和变压器区域606由通过通孔互连件662而彼此耦合或连接的金属660的沉积物或部分形成。集成磁性膜650经由与MTJ610的共享磁性膜处理而提供，且包含：对应于MTJ 610的第一磁性层612的第一磁性层652、对应于MTJ 610的第二磁性层614的第二磁性层654、以及对应于MTJ 610的隧道势垒绝缘层616的绝缘层656。罩盖膜绝缘层658也可形成为磁性膜650的部分以提供与其它层的额外隔离。
然而，在图6的设计中，集成磁性膜650形成为下伏于电感器区域604和变压器区域606下的下部层。类似于图4的设计，图6的设计允许磁性膜沉积工艺在MTJ 610与集成磁性膜650之间共享。另外，用以设置各种磁性材料的磁矩的一个或一个以上磁性退火工艺也可在MTJ 610与集成磁性膜650之间共享。磁性膜650因此可在与单独形成MTJ 610相同或相当数目的处理步骤中形成。工艺效率因此通过降低制造复杂性(例如，处理步骤的数目、成本、材料类型等)而得到改善。
在一些设计中，与MTJ共平面的下部层集成磁性膜可与上部层集成磁性膜组合。
图7说明包含带有共享下部磁性层以及第二上部磁性层的实例MRAM阵列区域702、电感器区域704和变压器区域706的集成电路700。图7的设计类似于图5的设计，不同之处在于共享磁性层与非共享磁性层的位置交换。因此，类似于图5的设计，MRAM阵列区域702可包含由第一磁性层712和第二磁性层714形成的一个或一个以上MTJ710。第一磁性层712和第二磁性层714由隧道势垒绝缘层716分隔。MTJ 710通过通孔互连件720和底部金属(未图示)而耦合或连接到顶部金属718。电感器区域704和变压器区域706由通过通孔互连件(未图示)而彼此耦合或连接的金属760的沉积物或部分形成。集成磁性膜750经由与MTJ 710的共享磁性膜处理而提供，且包含：对应于MTJ 710的第一磁性层712的第一磁性层752、对应于MTJ 710的第二磁性层714的第二磁性层754、以及对应于MTJ 710的隧道势垒绝缘层716的绝缘层756。罩盖膜绝缘层758也可形成为磁性膜750的部分以提供与其它层的额外隔离。另外，第二磁性膜770提供在电感器区域704和变压器区域706的上方。如图所示，第二磁性膜770可包含类似于罩盖膜绝缘层758的罩盖膜绝缘层。此外，当一起提供时，上部磁性膜770和下部磁性膜750为对应磁性电路元件提供超出任一膜单独所提供的增强磁导率改善。类似于图5的设计，图7的设计允许磁性膜沉积和退火工艺在MTJ 710与集成磁性膜750之间共享，而且利用预配置的MRAM处理能力来沉积和形成辅助层，即磁性膜770。同样，通过组合制造工艺，可降低制造复杂性，例如处理步骤的数目、成本、材料类型等。
在一些设计中，预配置的MRAM处理能力可用以制造用于一个或一个以上磁性元件的各种集成磁性膜且没有随附的MTJ平面膜。
图8说明包含带有单独下部集成磁性层的实例MRAM阵列区域802、电感器区域804和变压器区域806的集成电路800。类似于先前设计，MRAM阵列区域802可包含由第一磁性层812和第二磁性层814形成的一个或一个以上MTJ 810。第一磁性层812和第二磁性层814由隧道势垒绝缘层816分隔。MTJ 810通过通孔互连件820和底部金属(未图示)而耦合或连接到顶部金属818。电感器区域804和变压器区域806由通过通孔互连件(未图示)而彼此耦合或连接的金属860的沉积物或部分形成。下部层集成磁性膜880提供在电感器区域804和变压器区域806的下方。如图所示，集成磁性膜880可包含罩盖膜绝缘层。下部磁性膜880为对应磁性电路元件提供磁导率改善。图8的设计利用预配置的MRAM处理能力以沉积和形成辅助磁性层，即磁性膜880。同样，通过共享制造工艺，可降低制造复杂性，例如处理步骤的数目、材料类型等。
图9说明包含带有单独上部集成磁性层的实例MRAM阵列区域902、电感器区域904和变压器区域906的集成电路900。类似于先前设计，MRAM阵列区域902可包含由第一磁性层912和第二磁性层914形成的一个或一个以上MTJ 910。第一磁性层912和第二磁性层914由隧道势垒绝缘层916分隔。MTJ 910通过通孔互连件920和底部金属(未图示)而耦合或连接到顶部金属918。电感器区域904和变压器区域906由通过通孔互连件(未图示)而彼此耦合或连接的金属960的沉积物或部分形成。上部层集成磁性膜990提供在电感器区域904和变压器区域906的上方。如图所示，集成磁性膜990可包含罩盖膜绝缘层。上部磁性膜990为对应磁性电路元件提供磁导率改善。图9的设计利用预配置的MRAM处理能力以沉积和形成辅助磁性层，即磁性膜990。同样，通过共享制造工艺，可降低制造复杂性，例如处理步骤的数目、材料类型等。
图10说明包含带有上部和下部集成磁性层两者的实例MRAM阵列区域1002、电感器区域1004和变压器区域1006的集成电路1000。类似于先前设计，MRAM阵列区域1002可包含由第一磁性层1012和第二磁性层1014形成的一个或一个以上MTJ 1010。第一磁性层1012和第二磁性层1014由隧道势垒绝缘层1016分隔。MTJ 1010通过通孔互连件1020和底部金属(未图示)而耦合或连接到顶部金属1018。电感器区域1004和变压器区域1006由通过通孔互连件(未图示)而彼此耦合或连接的金属1060的沉积物或部分形成。上部层集成磁性膜1090提供在电感器区域1004和变压器区域1006的上方，且下部层集成磁性膜1080提供在电感器区域1004和变压器区域1006的下方。如图所示，每一集成磁性膜1080、1090可包含罩盖膜绝缘层。当一起提供时，上部磁性膜1090和下部磁性膜1080对对应磁性电路元件提供超出任一膜单独所提供的增强磁导率改善。图10的设计利用预配置的MRAM处理能力以沉积和形成多个辅助磁性层，即磁性膜1080、1090。此外，通过共享制造工艺，可降低制造复杂性，例如处理步骤的数目、材料类型等。
图11是包含实例MRAM阵列区域1102、电感器区域1104和变压器区域1106的集成电路1100的俯视图。如图所示，集成磁性膜层可形成为分别覆盖和/或下伏电感器区域1104和变压器区域1106的单个板1140、1160。
然而，在一些设计中，需要将每一磁性层或每一磁性膜形成为以预界定图案布置的一系列磁条。磁条可为形状各向异性的以增加固有磁矩。此外，相对小的磁条可通过减小电路环路的大小而减小涡电流损耗。
图12是包含实例MRAM阵列区域1202、电感器区域1204和变压器区域1206的集成电路1200的俯视图，其中每一集成磁性膜1240、1260形成为以条形图案布置的一系列磁条。在图12的设计中，图11的单板分裂为覆盖和/或下伏电感器区域1204和变压器区域1206的多个各向异性的条。将了解，展示图12中的特定数目的条仅用于说明目的且不应理解为限制。磁性材料条可增加电感和互感，以及减小涡电流损耗，从而导致增强的各向同性磁通量。举例来说，当结合变压器使用时，可提高变压器效率且可减少磁性膜的能量损耗。效果的量值部分取决于每一条的对应纵横比(例如，长度除以宽度L/W)，以及导致电路环路减小的条的大小和条之间的距离。
图13是包含实例MRAM阵列区域1302、电感器区域1304和变压器区域1306的集成电路1300的俯视图，其中每一集成磁性膜1340、1360形成为以方格图案布置的一系列磁条。在图13的设计中，图12的每一磁条分为两半，使得磁条的方格图案覆盖和/或下伏电感器区域1304和变压器区域1306。同样，将了解，展示特定数目的条和划分仅用于说明目的且不应理解为限制。与图12的条形图案相比，图13的方格图案由于具有甚至更小电路环路的较小条而提供甚至更小涡电流损耗的优点。
图14是包含实例MRAM阵列区域1402、电感器区域1404和变压器区域1406的集成电路1400的俯视图，其中每一集成磁性膜1440、1460形成为以部分交错、方格图案布置的一系列磁条。在图14的设计中，图13的方格图案在多列之间偏移，使得磁条的部分交错、方格图案覆盖和/或下伏电感器区域1404和变压器区域1406。同样，将了解，展示特定数目的条、划分和交错的列仅用于说明目的且不应理解为限制。与图13的方格图案相比，图14的部分交错、方格图案可通过重新分配磁场而进一步减少涡电流损耗，且因此涡电流环路可改变且减少。
图15是包含实例MRAM阵列区域1502、电感器区域1504和变压器区域1506的集成电路1500的俯视图，其中每一集成磁性膜1540、1560形成为以全部交错、方格图案布置的一系列磁条。在图15的设计中，图14的部分交错、方格图案在多行之间进一步偏移，使得磁条的全部交错、方格图案覆盖和/或下伏电感器区域1404和变压器区域1406。同样，将了解，展示特定数目的条、划分和交错的列/行仅用于说明目的且不应理解为限制。与图14的部分交错、方格图案相比，图15的全部交错、方格图案可进一步重新分配磁性层且减少涡电流环路。
虽然已分开描述图11-15的设计，但将了解，也可采用使用其中所呈现的技术中的两者或两者以上的组合的混合设计。
参看图1-15，现将描述形成具有集成磁性膜增强电路元件的MRAM装置的示范性方法。
图16说明形成具有集成磁性膜增强电路元件的MRAM装置的示范性方法。具体来说，图16说明一种形成图7中说明的集成电路的方法，因为图7的设计包含共享下部磁性层以及第二上部磁性层，所以已选择所述方法用于说明目的。然而，将了解图16中呈现的技术可容易地适用于其它设计。
参看图7和16，层间电介质(ILD)或金属层间电介质(IMD)可经沉积以提供用于所说明电路元件的隔离平台(框1602)。底部罩盖膜可沉积在ILD或IMD上作为添加金属扩散势垒(框1604)。第一磁性材料层、隧道势垒层和第二磁性材料层可经沉积以形成MTJ710的第一磁性层712、第二磁性层714和隧道势垒层716，以及集成磁性膜750的对应第一磁性层752、第二磁性层754和隧道势垒层756(框1606)。随后，可应用磁性退火以设置磁性材料的所要磁矩(例如，MTJ 710的自由、第一层712的所要磁矩)(框1608)。接着，磁性膜经图案化以形成MTJ 710和电感器或变压器磁性膜750(框1610)。接着沉积罩盖和氧化物膜，且执行CMP工艺(框1612)。接着执行通孔沟槽感光和蚀刻工艺(框1614)，接着是金属沟槽图案化工艺(框1616)。接着，执行金属沉积或电镀和CMP工艺以形成通孔互连件720和金属718、760(框1618)。一旦形成MTJ 710且完成互连，即沉积罩盖膜(框1620)。
在图7的设计后，第三磁性材料层可经沉积和图案化以形成上部集成磁性膜770(框1622)。如果需要，那么可应用后续、任选磁性退火(框1624)。接着，可沉积ILD或IMD膜，且可执行CMP工艺(框1626)。接着，图案化通孔/金属沟槽，沉积金属，且可执行CMP工艺(框1628)。最后，沉积盖罩膜(框1630)。
将了解，本文提供的集成电路可包含在以下各项中：移动电话、便携式计算机、手持型个人通信系统(PCS)单元、便携式数据单元(例如个人数据助理(PDA))、具有GPS功能的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(例如仪表读取设备)、或存储或检索数据或计算机指令的任何其它装置、或其任何组合。因此，本发明的实施例可合适地用于包含有效集成电路(其包含存储器和芯片上电路以用于测试和特征化)的任何装置中。
以上所揭示的装置和方法通常经设计且经配置到存储在计算机可读存储媒体上的GDSII和GERBER计算机文件中。这些文件又被提供到基于这些文件来制造装置的制造处置器。所得产品是半导体晶片，其接着被切割成半导体裸片且封装成半导体芯片。所述芯片接着用于上文所描述的装置中。
所属领域的技术人员将了解，所揭示实施例不限于所说明的示范性结构或方法，且用于执行本文描述的功能性的任何装置包含在所述实施例中。
虽然上述揭示内容展示了说明性实施例，但应注意可在不偏离如所附权利要求书所界定的本发明的范围的情况下在本文中进行各种改变及修改。无需以任何特定次序来执行根据本文中所描述的实施例的方法权利要求项的功能、步骤和/或动作。此外，虽然可以单数形式来描述或主张所揭示实施例的元件，但除非明确规定限于单数形式，否则涵盖复数形式。
Claims (27)
1.一种磁阻随机存取存储器集成电路，所述集成电路包括：
衬底；
磁性隧道结区域，其安置在所述衬底上，所述磁性隧道结区域包括由隧道势垒绝缘层分隔的第一磁性层和第二磁性层，其特征在于：
第一集成磁性材料，其安置在所述衬底上与所述磁性隧道结的所述第一和第二磁性层中的至少一者相同的平面中；及
包含多个金属部分的磁性电路元件区域，所述多个金属部分经由通孔互连件而彼此耦合或连接，所述第一集成磁性材料安置在邻近于所述多个金属部分之上或之下的所述衬底上。
2.根据权利要求1所述的集成电路，其中所述第一集成磁性材料为磁性膜，包括：第一磁性层，其对应于所述磁性隧道结的所述第一磁性层且与所述第一磁性层共面；第二磁性层，其对应于所述磁性隧道结的所述第二磁性层且与所述第二磁性层共面；以及绝缘层，其对应于所述磁性隧道结的所述隧道势垒绝缘层且与所述隧道势垒绝缘层共面。
3.根据权利要求2所述的集成电路，其中所述磁性膜进一步包括安置在所述磁性膜的所述第二磁性层上的罩盖绝缘层。
4.根据权利要求1所述的集成电路，其进一步包括第二集成磁性材料，所述第二集成磁性材料邻近所述多个互连的金属部分而安置在所述衬底上且与所述第一集成磁性材料隔离。
5.根据权利要求1所述的集成电路，其中所述第一集成磁性材料由多个磁性材料条形成。
6.根据权利要求5所述的集成电路，其中所述磁性材料条以条形、方格、部分交错或全部交错的图案布置。
7.根据权利要求1所述的集成电路，其中所述第一集成磁性材料和所述磁性隧道结的所述第一和第二磁性层中的至少一者具有来自共享磁性退火的共同磁矩。
8.根据权利要求1所述的集成电路，其中所述磁性电路元件为电感器或变压器。
9.根据权利要求1所述的集成电路，其集成在至少一个半导体裸片中。
10.根据权利要求1所述的集成电路，其进一步包括选自由以下各项组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机，所述集成电路集成到所述装置中。
11.一种形成磁阻随机存取存储器集成电路的方法，所述方法包括：
提供衬底；
沉积和图案化第一磁性层、隧道势垒绝缘层和第二磁性层以在所述衬底上形成磁性隧道结区域，其特征在于：
沉积和图案化多个金属部分以在所述衬底上形成磁性电路元件区域，所述多个金属部分经由通孔互连件而彼此耦合或连接；以及
邻近所述多个金属部分之上或之下而在所述衬底上沉积和图案化第一集成磁性材料，
其中所述第一集成磁性材料和所述磁性隧道结的所述第一和第二磁性层中的至少一者一起经沉积和图案化在所述衬底上且在相同平面中。
12.根据权利要求11所述的方法，其中沉积和图案化所述第一集成磁性材料包括通过沉积和图案化以下各项来形成磁性膜：第一磁性层，其对应于所述磁性隧道结的所述第一磁性层且与所述第一磁性层共面；第二磁性层，其对应于所述磁性隧道结的所述第二磁性层且与所述第二磁性层共面；以及绝缘层，其对应于所述磁性隧道结的所述隧道势垒绝缘层且与所述隧道势垒绝缘层共面。
13.根据权利要求12所述的方法，其中形成所述磁性膜进一步包括在所述磁性膜的所述第二磁性层上提供罩盖绝缘层。
14.根据权利要求11所述的方法，进一步包括邻近所述多个互连的金属部分且与所述第一集成磁性材料隔离而在所述衬底上沉积和图案化第二集成磁性材料。
15.根据权利要求11所述的方法，其中沉积和图案化所述第一集成磁性材料包括形成多个磁性材料条。
16.根据权利要求15所述的方法，其中沉积和图案化所述第一集成磁性材料进一步包括以条形、方格、部分交错或全部交错的图案布置所述磁性材料条。
17.根据权利要求11所述的方法，其进一步包括将共享磁性退火应用于所述第一集成磁性材料和所述磁性隧道结的所述第一和第二磁性层中的至少一者来提供共同磁矩。
18.根据权利要求11所述的方法，其中所述磁性电路元件为电感器或变压器。
19.一种磁阻随机存取存储器集成电路，所述集成电路包括：
衬底；
磁性隧道结区域，其安置在所述衬底上，所述磁性隧道结区域包括由隧道势垒绝缘层分隔的第一磁性层和第二磁性层，其特征在于：
第一磁性装置，其用于集中磁场，所述第一磁性装置安置在所述衬底上与所述磁性隧道结的所述第一和第二磁性层中的至少一者相同的平面中；及
包含多个金属部分的磁性电路元件区域，所述多个金属部分经由通孔互连件而彼此耦合或连接，第一集成磁性材料安置在邻近于所述多个金属部分之上或之下的所述衬底上。
20.根据权利要求19所述的集成电路，其进一步包括用于集中磁场的第二磁性装置，所述第二磁性装置邻近所述多个互连的金属部分而安置在所述衬底上且与所述第一磁性装置隔离。
21.根据权利要求19所述的集成电路，其中所述第一磁性装置划分为彼此隔离的多个条。
22.根据权利要求19所述的集成电路，其中所述第一磁性装置和所述磁性隧道结的所述第一和第二磁性层中的至少一者具有来自共享磁性退火的共同磁矩。
23.一种形成磁阻随机存取存储器集成电路的方法，所述方法包括：
用于提供衬底的步骤；
用于沉积和图案化第一磁性层、隧道势垒绝缘层和第二磁性层以在所述衬底上形成磁性隧道结区域的步骤，其特征在于：
用于沉积和图案化多个互连的金属部分以在所述衬底上形成磁性电路元件区域的步骤，所述多个金属部分经由通孔互连件而彼此耦合或连接；以及
用于邻近所述多个金属部分之上或之下而在所述衬底上沉积和图案化第一集成磁性材料的步骤，
其中所述第一集成磁性材料和所述磁性隧道结的所述第一和第二磁性层中的至少一者一起经沉积和图案化在所述衬底上且在相同平面中。
24.根据权利要求23所述的方法，其中所述用于沉积和图案化所述第一集成磁性材料的步骤包括通过沉积和图案化以下各项来形成磁性膜的步骤：第一磁性层，其对应于所述磁性隧道结的所述第一磁性层且与所述第一磁性层共面；第二磁性层，其对应于所述磁性隧道结的所述第二磁性层且与所述第二磁性层共面；以及绝缘层，其对应于所述磁性隧道结的所述隧道势垒绝缘层且与所述隧道势垒绝缘层共面。
25.根据权利要求23所述的方法，其进一步包括用于邻近所述多个互连的金属部分且与所述第一集成磁性材料隔离而在所述衬底上沉积和图案化第二集成磁性材料的步骤。
26.根据权利要求23所述的方法，其中所述用于沉积和图案化所述第一集成磁性材料的步骤包括用于形成多个磁性材料条的步骤。
27.根据权利要求23所述的方法，其进一步包括用于将共享磁性退火应用于所述第一集成磁性材料和所述磁性隧道结的所述第一和第二磁性层中的至少一者来提供共同磁矩的步骤。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/732,531 US8248840B2 (en) | 2010-03-26 | 2010-03-26 | Magnetoresistive random access memory (MRAM) with integrated magnetic film enhanced circuit elements |
| US12/732,531 | 2010-03-26 | ||
| PCT/US2011/029989 WO2012094036A1 (en) | 2010-03-26 | 2011-03-25 | Magnetoresistive random access memory (mram) with integrated magnetic film enhanced circuit elements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102822899A CN102822899A (zh) | 2012-12-12 |
| CN102822899B true CN102822899B (zh) | 2015-09-16 |
Family
ID=43919976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180016092.7A Active CN102822899B (zh) | 2010-03-26 | 2011-03-25 | 具有集成磁性膜增强电路元件的磁阻随机存取存储器(mram) |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8248840B2 (zh) |
| EP (1) | EP2553683B1 (zh) |
| JP (2) | JP5599935B2 (zh) |
| KR (1) | KR101501072B1 (zh) |
| CN (1) | CN102822899B (zh) |
| WO (1) | WO2012094036A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8470612B2 (en) | 2010-10-07 | 2013-06-25 | Infineon Technologies Ag | Integrated circuits with magnetic core inductors and methods of fabrications thereof |
| KR101919040B1 (ko) * | 2012-08-13 | 2018-11-15 | 삼성전자주식회사 | 반도체 기억 소자 |
| EP3178120A4 (en) * | 2014-08-05 | 2018-04-04 | Intel Corporation | Configurations and techniques to increase interfacial anisotropy of magnetic tunnel junctions |
| WO2019139010A1 (ja) * | 2018-01-09 | 2019-07-18 | 隆 竹原 | 携帯式ガス供給装置 |
| US11348718B2 (en) * | 2018-06-29 | 2022-05-31 | Intel Corporation | Substrate embedded magnetic core inductors and method of making |
| US10475877B1 (en) * | 2018-08-21 | 2019-11-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-terminal inductor for integrated circuit |
| US10903544B2 (en) | 2019-04-25 | 2021-01-26 | International Business Machines Corporation | Magnetic balun/transformer with post processing adjustments |
| US11282557B2 (en) * | 2020-06-22 | 2022-03-22 | Micron Technology, Inc. | Magnetic cache for a memory device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756128B2 (en) * | 2002-11-07 | 2004-06-29 | International Business Machines Corporation | Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier |
| US6916677B2 (en) * | 2002-04-05 | 2005-07-12 | Kabushiki Kaisha Toshiba | Magnetic storage apparatus having dummy magnetoresistive effect element and manufacturing method thereof |
| US7031183B2 (en) * | 2003-12-08 | 2006-04-18 | Freescale Semiconductor, Inc. | MRAM device integrated with other types of circuitry |
| US7480171B2 (en) * | 2004-04-01 | 2009-01-20 | Institute Of Physics Chinese Academy Of Science | MRAM based on vertical current writing and its control method |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3971697B2 (ja) * | 2002-01-16 | 2007-09-05 | Ｔｄｋ株式会社 | 高周波用磁性薄膜及び磁気素子 |
| JP2003243631A (ja) * | 2002-02-18 | 2003-08-29 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム |
| JP2004022599A (ja) * | 2002-06-12 | 2004-01-22 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法 |
| JP4147466B2 (ja) * | 2002-12-10 | 2008-09-10 | ソニー株式会社 | 磁気メモリ装置 |
| JP4013140B2 (ja) * | 2003-01-15 | 2007-11-28 | ソニー株式会社 | 磁気メモリ装置 |
| US7262069B2 (en) * | 2005-06-07 | 2007-08-28 | Freescale Semiconductor, Inc. | 3-D inductor and transformer devices in MRAM embedded integrated circuits |
| JP5068016B2 (ja) * | 2005-11-30 | 2012-11-07 | ルネサスエレクトロニクス株式会社 | 不揮発性記憶装置 |
| JP2008103603A (ja) * | 2006-10-20 | 2008-05-01 | Seiko Epson Corp | 電子基板および電子機器 |
| US7888756B2 (en) * | 2007-03-22 | 2011-02-15 | Everspin Technologies, Inc. | MRAM tunnel barrier structure and methods |
| JP5085487B2 (ja) * | 2008-05-07 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2010
- 2010-03-26 US US12/732,531 patent/US8248840B2/en not_active Expired - Fee Related
-
2011
- 2011-03-25 KR KR1020127027791A patent/KR101501072B1/ko not_active IP Right Cessation
- 2011-03-25 WO PCT/US2011/029989 patent/WO2012094036A1/en active Application Filing
- 2011-03-25 CN CN201180016092.7A patent/CN102822899B/zh active Active
- 2011-03-25 EP EP11713413.0A patent/EP2553683B1/en active Active
- 2011-03-25 JP JP2013501514A patent/JP5599935B2/ja not_active Expired - Fee Related
-
2014
- 2014-06-06 JP JP2014117307A patent/JP5823573B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6916677B2 (en) * | 2002-04-05 | 2005-07-12 | Kabushiki Kaisha Toshiba | Magnetic storage apparatus having dummy magnetoresistive effect element and manufacturing method thereof |
| US6756128B2 (en) * | 2002-11-07 | 2004-06-29 | International Business Machines Corporation | Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier |
| US7031183B2 (en) * | 2003-12-08 | 2006-04-18 | Freescale Semiconductor, Inc. | MRAM device integrated with other types of circuitry |
| US7480171B2 (en) * | 2004-04-01 | 2009-01-20 | Institute Of Physics Chinese Academy Of Science | MRAM based on vertical current writing and its control method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2553683B1 (en) | 2015-12-16 |
| JP5823573B2 (ja) | 2015-11-25 |
| KR101501072B1 (ko) | 2015-03-10 |
| EP2553683A1 (en) | 2013-02-06 |
| CN102822899A (zh) | 2012-12-12 |
| JP2014195115A (ja) | 2014-10-09 |
| JP5599935B2 (ja) | 2014-10-01 |
| WO2012094036A1 (en) | 2012-07-12 |
| US20110233695A1 (en) | 2011-09-29 |
| US8248840B2 (en) | 2012-08-21 |
| JP2013524489A (ja) | 2013-06-17 |
| KR20130018792A (ko) | 2013-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102822899B (zh) | 具有集成磁性膜增强电路元件的磁阻随机存取存储器(mram) | |
| CN104813470B (zh) | 电场增强型自旋转移扭矩存储器(sttm)器件 | |
| TW569442B (en) | Magnetic memory device having magnetic shield layer, and manufacturing method thereof | |
| TWI440057B (zh) | 積體電路元件及其形成方法 | |
| JP5937166B2 (ja) | ３次元インダクタ及び変圧器 | |
| CN102208429B (zh) | 半导体器件和半导体器件组件 | |
| US8772887B2 (en) | Magnetic device | |
| US9847476B2 (en) | Armature-clad MRAM device | |
| TW200306671A (en) | Layout for thermally selected cross point MRAM cell | |
| CN102468425B (zh) | 磁存储器件 | |
| CN110581213B (zh) | 半导体元件 | |
| CN102280136A (zh) | 磁存储器元件和磁存储器器件 | |
| CN104934529B (zh) | 可用于磁性器件的磁性结及其形成方法 | |
| KR101939005B1 (ko) | 자기 터널 접합 | |
| US20170294504A1 (en) | Laminated structures for power efficient on-chip magnetic inductors | |
| US20230225221A1 (en) | Semiconductor device | |
| US20100259349A1 (en) | Magnetic Film Enhanced Inductor | |
| US20220216395A1 (en) | Semiconductor device | |
| O'Sullivan et al. | Developments in integrated on-chip inductors with magnetic yokes | |
| JP2011171430A (ja) | 磁気記憶装置 | |
| CN112289822B (zh) | 具有磁性隧穿结的半导体元件 | |
| CN103247753A (zh) | Mram器件及其制作方法 | |
| Nizhnik et al. | The integration of the ferromagnetic inductors into the standard CMOS chip | |
| CN105514261A (zh) | 一种用于mram的磁性存储器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |