JP2008538857A - エッチングプロセスのための安定化したフォトレジスト構成 - Google Patents
エッチングプロセスのための安定化したフォトレジスト構成 Download PDFInfo
- Publication number
- JP2008538857A JP2008538857A JP2008500771A JP2008500771A JP2008538857A JP 2008538857 A JP2008538857 A JP 2008538857A JP 2008500771 A JP2008500771 A JP 2008500771A JP 2008500771 A JP2008500771 A JP 2008500771A JP 2008538857 A JP2008538857 A JP 2008538857A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- sidewall
- photoresist
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 229920002120 photoresistant polymer Polymers 0.000 title claims description 147
- 238000005530 etching Methods 0.000 title claims description 64
- 230000008569 process Effects 0.000 title description 19
- 239000000203 mixture Substances 0.000 title description 3
- 238000000151 deposition Methods 0.000 claims description 102
- 230000008021 deposition Effects 0.000 claims description 96
- 238000012545 processing Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 20
- 238000007493 shaping process Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000004215 Carbon black (E152) Substances 0.000 claims description 6
- 229930195733 hydrocarbon Natural products 0.000 claims description 6
- 150000002430 hydrocarbons Chemical class 0.000 claims description 6
- 229910052736 halogen Inorganic materials 0.000 claims description 5
- 150000002367 halogens Chemical class 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 claims description 3
- 239000002861 polymer material Substances 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims description 2
- 239000002194 amorphous carbon material Substances 0.000 claims 1
- 239000007789 gas Substances 0.000 description 62
- 238000010586 diagram Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 15
- 229920000642 polymer Polymers 0.000 description 6
- 235000008429 bread Nutrition 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 102100022717 Atypical chemokine receptor 1 Human genes 0.000 description 2
- 101000678879 Homo sapiens Atypical chemokine receptor 1 Proteins 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/949—Energy beam treating radiation resist on semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】第1のマスクが前記エッチレイヤ上に形成され、前記第1のマスクは、幅を有する複数のスペースを定義する。第1のマスクは縦方向にエッチングされ、エッチングされた第1のマスクは、前記第1のマスクの前記スペースの前記幅より大きい幅を有する複数のスペースを定義する。前記エッチングされた第1のマスク上に側壁レイヤが形成され、前記側壁レイヤは、前記エッチングされた第1のマスクによって定義される前記スペースの前記幅よりも小さい幅を有する複数のスペースを定義する。前記エッチレイヤ中に前記側壁レイヤを通して特徴がエッチングされ、前記特徴は前記エッチングされた第1のマスクによって定義される前記スペースの前記幅よりも小さい幅を有する。前記マスク及び前記側壁レイヤは取り除かれる。
【選択図】図1
Description
好ましい実施形態においては、正角な側壁を形成するためにガスモデュレーションが用いられる。好ましくは、側壁レイヤの堆積が、エッチングと剥離が行われるのと同じチャンバでその場処理で(in situ)行われ得、また剥離がマスクと側壁レイヤの両方を取り除かれ得るように、側壁はポリマー材料によって作られ、マスクはフォトレジストマスクである。
発明のプロセスの一例において、エッチレイヤ208は誘電体レイヤである。フォトレジストマスクが誘電体レイヤ208の上に形成される(ステップ104)。そして、基板204がプラズマ処理チャンバに置かれる。図6は、側壁レイヤの堆積、エッチング、及び剥離に用いられ得るプラズマ処理チャンバ600の概略図である。プラズマ処理チャンバ600は、閉じ込めリング602、上部電極604、下部電極608、ガス源610、および排気ポンプ620を備える。ガス源610は、堆積ガス源612及びプロファイル成形ガス源616を備える。ガス源610は、エッチングガス源のような、その他のガス源を備えていてもよい。プラズマ処理チャンバ600内には、基板204が下部電極608上に配置される。下部電極608は、基板204を保持する適切な基板チャッキングメカニズム(例えば静電、機械クランピングなど)を組み込む。リアクタトップ628は、下部電極608に直接に対向するよう配置される上部電極604を組み込む。上部電極604、下部電極608、および閉じ込めリング602は、閉じ込めプラズマ容積を定義する。ガスがガス源610によって閉じ込めプラズマ容積に供給され、排気ポンプ620によって閉じ込めリング602および排気口を通して閉じ込めプラズマ容積から排気される。第1RF源644は、電気的に上部電極604に接続される。第2RF源648は、電気的に下部電極608に接続される。チャンバ壁652は、閉じ込めリング602、上部電極604、および下部電極608をその中に取り囲む。第1RF源644及び第2RF源648の両方は、高周波(27から300)27MHz電源および低周波(2から14)MHz電源を備えうる。RF電源を電極に接続する異なる組み合わせが可能である。コントローラ635が、RF源644及び648、排気ポンプ620、及びガス源610に制御可能に接続される。
このプロセスの一例においては、パターンされたフォトレジストレイヤが形成させる(ステップ904)。エッチレイヤ1008、ARCレイヤ1010、及びパターンされたフォトレジストマスク1012を有する基板1004がエッチングチャンバに置かれる。
Claims (38)
- エッチレイヤに特徴を形成する方法であって、
前記エッチレイヤ上に、幅を有する複数のスペースを定義する第1のマスクを形成し、
縦方向に前記第1のマスクをエッチングし、エッチングされた第1のマスクは、幅を有する複数のスペースを定義しており、前記エッチングされた第1のマスクの前記スペースの前記幅は、前記第1のマスクの前記スペースの前記幅より大きく、
前記エッチングされた第1のマスク上に、前記エッチングされた第1のマスクによって定義される前記スペースの前記幅よりも小さい幅を有する複数のスペースを定義する側壁レイヤを形成し、
前記エッチレイヤ中に前記側壁レイヤを通して、前記エッチングされた第1のマスクによって定義される前記スペースの前記幅よりも小さい幅を有する特徴をエッチングし、
前記マスク及び前記側壁レイヤを取り除く
方法。 - 請求項1に記載の方法であって、前記エッチングされた第1のマスク上への側壁レイヤの形成は、
前記第1のマスクの側壁の上に堆積物を形成するための堆積プラズマを形成する第1ガスケミストリを有する堆積位相と、
前記第1のマスクの前記側壁の上の前記堆積物のプロファイルを成形するための第2ガスケミストリを有するプロファイル成形位相であって、第1ガスケミストリは第2ガスケミストリと異なる、プロファイル成形位相と、
を含む、少なくとも1サイクルである方法。 - 請求項2に記載の方法であって、前記エッチングされた第1のマスク上に側壁レイヤを形成することは、少なくとも2サイクル行われる方法。
- 請求項1〜3のいずれかに記載の方法であって、前記側壁レイヤを形成することは、実質的に垂直な側壁を形成することである方法。
- 請求項1〜4のいずれかに記載の方法であって、
前記エッチレイヤをプラズマプロセスチャンバに置くことをさらに含み、前記縦方向に前記第1のマスクをエッチングすること、前記側壁レイヤを形成すること、及び前記特徴をエッチングすることは、前記プラズマ処理チャンバ内で行われる方法。 - 請求項1〜5のいずれかに記載の方法であって、前記第1のマスクはフォトレジストマスクであり、前記側壁レイヤは、アモルファスカーボン材料及びポリマー材料の少なくとも一つによって形成される方法。
- 請求項6に記載の方法であって、更に、前記フォトレジストマスク及び前記側壁レイヤを単一の剥離工程によって剥離することを含む方法。
- 請求項7に記載の方法であって、前記フォトレジストマスク及び前記側壁レイヤを剥離することは、前記フォトレジストマスク及び前記側壁レイヤをアッシングすることを含む方法。
- 請求項8に記載の方法であって、前記フォトレジストマスク及び前記側壁レイヤのアッシングは、前記側壁の形成及びエッチングと同じプラズマ処理チャンバで行われる方法。
- 請求項1〜9のいずれかに記載の方法であって、
前記第1のマスクはビアマスクであり、前記特徴のエッチングは前記エッチレイヤ中にビアをエッチングし、更に、
前記エッチレイヤの上にトレンチマスクを形成すること、
トレンチマスクと前記ビアの側壁との上に側壁レイヤを形成すること、
前記トレンチマスクを通して前記エッチレイヤ中にトレンチをエッチングすること、及び
前記トレンチマスク及び側壁レイヤを取り除くこと
を含む方法。 - 請求項10に記載の方法であって、更に、前記トレンチマスクの上に側壁レイヤを形成する前に、前記トレンチマスクを縦方向にエッチングすることを含む方法。
- 請求項1〜11のいずれかに記載の方法であって、
前記第1のマスクはフォトレジストマスクであり、前記第1のマスクによって定義される複数のスペースは、山と谷とを形成するストリエーションを有する側壁を持つ複数のマスク特徴を形成し、前記第1のマスクを縦方向にエッチングすること及び前記エッチングされた第1のマスク上に側壁レイヤを形成することは、前記複数のマスク特徴の側壁のストリエーションを減少させるサイクルを含む方法。 - 請求項12に記載の方法であって、前記側壁のストリエーションを減少させることは、少なくとも3サイクル行われる方法。
- 請求項12〜13のいずれかに記載の方法であって、前記縦方向にエッチングすることは、前記マスク特徴の前記側壁のストリエーションによって形成される山を選択的にエッチバックする方法。
- 請求項12〜14のいずれかに記載の方法であって、前記側壁レイヤの形成は、ストリエーションによって形成される谷を埋める方法。
- 請求項1〜15のいずれかに記載の方法であって、前記第1のマスクを縦方向にエッチングすることは、
ハロゲンを含むガスを供給すること、及び
前記ハロゲンを含むガスからプラズマを形成すること
を含む方法。 - 請求項1〜16のいずれかに記載の方法であって、前記側壁レイヤを形成することは、前記マスク特徴の前記側壁上にハイドロカーボン及びハイドロフルオロカーボンの少なくとも1つを堆積することを含む方法。
- 請求項1〜16のいずれかに記載の方法であって、前記側壁レイヤを形成することは、
ハイドロカーボン及びハイドロフルオロカーボンの少なくとも1つを含む堆積ガスを供給すること、及び
前記堆積ガスからプラズマを形成すること
を含む方法。 - 請求項1〜15のいずれかに記載の方法であって、前記縦方向にエッチングすることは、
エッチングガスを供給すること、
前記エッチングガスからプラズマを形成すること、及び
前記エッチングガスを停止すること、
を含み、前記側壁レイヤを形成することは、
堆積ガスを供給すること、
前記堆積ガスからプラズマを形成すること、及び
前記堆積ガスを停止すること
を含む方法。 - 請求項1〜19のいずれかに記載の方法によって形成される半導体装置。
- 特徴をエッチレイヤに形成する方法であって、
前記エッチレイヤ中に複数のビアをエッチングすること、
トレンチフォトレジストマスクを形成すること、
前記トレンチマスク上及び前記複数のビアの側壁上に側壁レイヤを形成すること、
前期側壁レイヤを通して前記エッチレイヤにトレンチをエッチングすること
を含む方法。 - 請求項21に記載の方法であって、前記トレンチマスク上及び前記複数のビアの側壁上に側壁レイヤを形成することは、少なくとも2サイクルを含み、各サイクルは、
前記第1のマスクの側壁の上に堆積物を形成するための堆積プラズマを形成する第1ガスケミストリを有する堆積位相と、
前記第1のマスクの前記側壁の上の前記堆積物のプロファイルを成形するための第2ガスケミストリを有するプロファイル成形位相であって、第1ガスケミストリは第2ガスケミストリと異なる、プロファイル成形位相と
を含む方法。 - 請求項21または22に記載の方法であって、前記エッチレイヤをプラズマ処理チャンバに置くことをさらに含み、前記側壁レイヤを形成すること、エッチングすること、及び前記マスク及び側壁レイヤを取り除くことは、前記プラズマ処理チャンバ内で行われる方法。
- 請求項21〜23のいずれかに記載の方法であって、前記側壁レイヤはポリマー材料で形成される方法。
- 請求項21〜24のいずれかに記載の方法であって、前記トレンチマスク上及び前記複数のビアの側壁上に前記側壁レイヤを形成する前に、前記トレンチフォトレジストマスクを縦方向にエッチングすることをさらに含む方法。
- 特徴をエッチレイヤに形成する方法であって、
前記エッチレイヤ上に、パターンされたフォトレジストマスクを形成することであって、前記フォトレジストマスクは側壁を持つフォトレジスト特徴を有し、前記フォトレジスト特徴の前記側壁は山と谷とを形成するストリエーションを有する、形成すること、
前記フォトレジスト特徴の前記側壁の前記ストリエーションを減少させることであって、少なくとも1サイクルを含み、各サイクルが、
前記フォトレジスト特徴の前記側壁のストリエーションによって形成される山をエッチバックすること、及び
前記フォトレジスト特徴の前記側壁上に堆積すること、
を含む、減少させること、
前記フォトレジスト特徴を通して前記エッチレイヤ中に特徴をエッチングすること、及び
前記フォトレジストを取り除くこと
を含む方法。 - 請求項26に記載の方法であって、前記側壁のストリエーションを減少させることは、少なくとも3サイクルを含む方法。
- 請求項26〜27のいずれかに記載の方法であって、前記山をエッチバックすることは、前記フォトレジスト特徴の前記側壁のストリエーションによって形成される山を選択的にエッチングする方法。
- 請求項26〜28のいずれかに記載の方法であって、前記フォトレジスト特徴の前記側壁上への堆積は、前記フォトレジスト特徴の前記側壁の前記ストリエーションによって形成される谷を埋める方法。
- 請求項26〜29のいずれかに記載の方法であって、前記フォトレジスト特徴の前記側壁のストリエーションによって形成される山をエッチバックすることは、
ハロゲンを含むガスを供給すること、及び
前記ハロゲンを含むガスからプラズマを形成すること
を含む方法。 - 請求項26〜30のいずれかに記載の方法であって、前記フォトレジスト特徴の前記側壁上への堆積は、前記フォトレジスト特徴の前記側壁上にハイドロカーボン及びハイドロフルオロカーボンの少なくとも1つを堆積する処理を含む方法。
- 請求項26〜31のいずれかに記載の方法であって、前記フォトレジスト特徴の前記側壁上への堆積は、
ハイドロカーボン及びハイドロフルオロカーボンの少なくとも1つを含む堆積ガスを供給すること、及び
前記堆積ガスからプラズマを形成すること
を含む方法。 - 請求項26〜32のいずれかに記載の方法であって、更に、前記側壁レイヤを通して前記特徴をエッチングする前に、前記フォトレジスト特徴を拡大するために、前記フォトレジスト特徴を縦方向にエッチングすることを含む方法。
- 請求項26〜33のいずれかに記載の方法であって、更に、前記ストリエーションを減少させる前に、前記フォトレジスト特徴を拡大するために、前記フォトレジスト特徴を縦方向にエッチングすることを含む方法。
- 請求項26〜34のいずれかに記載の方法によって形成される半導体装置。
- 側壁を持つフォトレジスト特徴を有するパターンされたフォトレジストマスクの下に配置されたエッチレイヤに特徴を形成する方法であって、前記フォトレジスト特徴の前記側壁は山と谷を形成するストリエーションを有しており、前記方法は、
前記フォトレジスト特徴の前記側壁の前記ストリエーションを減少させることであって、少なくとも1サイクルを含み、各サイクルが、
ストリエーション山エッチバックガスを供給すること、
前記ストリエーション山エッチバックガスからプラズマを形成すること、
前記ストリエーション山エッチバックガスを停止すること、
フォトレジスト特徴側壁堆積ガスを供給すること、
前記フォトレジスト特徴側壁堆積ガスからプラズマを形成すること、及び
前記フォトレジスト特徴側壁堆積ガスを停止すること、
を含む、減少させること、
前記エッチレイヤをエッチングすること、及び
前記フォトレジストマスクを取り除くこと
を含む方法。 - 請求項36に記載の方法であって、前記側壁のストリエーションを減少させることは、少なくとも3サイクルを含む方法。
- 山と谷とを形成するストリエーションを有する側壁を持つフォトレジスト特徴を有するフォトレジストマスクの下のエッチングレイヤ中に特徴をエッチングする装置であって、
プラズマ処理チャンバであって、
プラズマ処理チャンバエンクロージャを形成するチャンバ壁、
前記プラズマ処理チャンバエンクロージャ内で基板を支持する基板支持部、
前記プラズマ処理チャンバエンクロージャ内の圧力を制御する圧力調整器、
プラズマを維持するために前記プラズマ処理チャンバエンクロージャに電力を供給する少なくとも1つの電極、
前記プラズマ処理チャンバエンクロージャにガスを供給するガス吸気口、および
前記プラズマ処理チャンバエンクロージャからガスを排気するガス排気口、
を備えるプラズマ処理チャンバと、
前記ガス吸気口と流体連通するガス源であって、
ストリエーション山エッチバックガス源、
フォトレジスト特徴側壁堆積ガス源、及び
エッチレイヤエッチガス源、
を備えるガス源と、
前記ガス源及び前記少なくとも1つの電極に制御可能に接続されたコントローラであって、
少なくとも1つのプロセッサ、及び
コンピュータで読み取り可能な媒体であって、
前記フォトレジスト特徴の前記ストリエーションを減少させるためのコンピュータで読み取り可能なコードであり、複数のサイクルを含み、各サイクルは、
ストリエーション山エッチバックガス源からストリエーション山エッチバックガスを供給するためのコンピュータで読み取り可能なコード、
前記ストリエーション山エッチバックガスからプラズマを形成するためのコンピュータで読み取り可能なコード、
前記ストリエーション山エッチバックガス源からの前記ストリエーション山エッチバックガスを停止するためのコンピュータで読み取り可能なコード、
フォトレジスト特徴側壁堆積ガス源からフォトレジスト特徴側壁堆積ガスを供給するためのコンピュータで読み取り可能なコード、
前記フォトレジスト特徴側壁堆積ガスからプラズマを形成するためのコンピュータで読み取り可能なコード、及び
前記フォトレジスト特徴側壁堆積ガス源からの前記フォトレジスト特徴側壁堆積ガスを停止するためのコンピュータで読み取り可能なコード、
を含む、サイクルであるコンピュータで読み取り可能なコード、
前記エッチレイヤをエッチングするためのコンピュータで読み取り可能なコード、及び
前記フォトレジストマスクを取り除くためのコンピュータで読み取り可能なコード、
を含むコンピュータで読み取り可能な媒体、
を備えるコントローラと
を備える装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/076,087 US7241683B2 (en) | 2005-03-08 | 2005-03-08 | Stabilized photoresist structure for etching process |
US11/076,087 | 2005-03-08 | ||
US11/223,363 US7491647B2 (en) | 2005-03-08 | 2005-09-09 | Etch with striation control |
US11/223,363 | 2005-09-09 | ||
PCT/US2006/007643 WO2006096528A2 (en) | 2005-03-08 | 2006-03-02 | Stabilized photoresist structure for etching process |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012108728A Division JP2012151510A (ja) | 2005-03-08 | 2012-05-10 | エッチングプロセスのための安定化したフォトレジスト構成 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008538857A true JP2008538857A (ja) | 2008-11-06 |
JP2008538857A5 JP2008538857A5 (ja) | 2011-12-01 |
JP5070196B2 JP5070196B2 (ja) | 2012-11-07 |
Family
ID=36782308
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008500771A Expired - Fee Related JP5070196B2 (ja) | 2005-03-08 | 2006-03-02 | エッチングプロセスのための安定化したフォトレジスト構成 |
JP2012108728A Withdrawn JP2012151510A (ja) | 2005-03-08 | 2012-05-10 | エッチングプロセスのための安定化したフォトレジスト構成 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012108728A Withdrawn JP2012151510A (ja) | 2005-03-08 | 2012-05-10 | エッチングプロセスのための安定化したフォトレジスト構成 |
Country Status (8)
Country | Link |
---|---|
US (2) | US7491647B2 (ja) |
EP (1) | EP1856717A2 (ja) |
JP (2) | JP5070196B2 (ja) |
KR (2) | KR101338841B1 (ja) |
IL (1) | IL185743A (ja) |
SG (1) | SG144148A1 (ja) |
TW (1) | TWI396938B (ja) |
WO (1) | WO2006096528A2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010206051A (ja) * | 2009-03-05 | 2010-09-16 | Tokyo Electron Ltd | 基板処理方法 |
JP2011199243A (ja) * | 2010-02-24 | 2011-10-06 | Tokyo Electron Ltd | エッチング処理方法 |
WO2013145509A1 (ja) * | 2012-03-27 | 2013-10-03 | シャープ株式会社 | ウエハ処理方法、ウエハ処理装置および半導体発光素子の製造方法 |
US9373521B2 (en) | 2010-02-24 | 2016-06-21 | Tokyo Electron Limited | Etching processing method |
JP2019029619A (ja) * | 2017-08-03 | 2019-02-21 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
JP2021057525A (ja) * | 2019-10-01 | 2021-04-08 | 東京エレクトロン株式会社 | 基板処理方法、及び、プラズマ処理装置 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7273815B2 (en) * | 2005-08-18 | 2007-09-25 | Lam Research Corporation | Etch features with reduced line edge roughness |
US7682516B2 (en) * | 2005-10-05 | 2010-03-23 | Lam Research Corporation | Vertical profile fixing |
US7264743B2 (en) | 2006-01-23 | 2007-09-04 | Lam Research Corporation | Fin structure formation |
US7491343B2 (en) | 2006-09-14 | 2009-02-17 | Lam Research Corporation | Line end shortening reduction during etch |
US7309646B1 (en) * | 2006-10-10 | 2007-12-18 | Lam Research Corporation | De-fluoridation process |
US7902073B2 (en) * | 2006-12-14 | 2011-03-08 | Lam Research Corporation | Glue layer for hydrofluorocarbon etch |
US8283255B2 (en) * | 2007-05-24 | 2012-10-09 | Lam Research Corporation | In-situ photoresist strip during plasma etching of active hard mask |
US7981812B2 (en) * | 2007-07-08 | 2011-07-19 | Applied Materials, Inc. | Methods for forming ultra thin structures on a substrate |
US20100330805A1 (en) * | 2007-11-02 | 2010-12-30 | Kenny Linh Doan | Methods for forming high aspect ratio features on a substrate |
US20090191711A1 (en) * | 2008-01-30 | 2009-07-30 | Ying Rui | Hardmask open process with enhanced cd space shrink and reduction |
KR101025741B1 (ko) * | 2008-09-02 | 2011-04-04 | 주식회사 하이닉스반도체 | 수직 채널 트랜지스터의 활성필라 제조방법 |
US8304262B2 (en) * | 2011-02-17 | 2012-11-06 | Lam Research Corporation | Wiggling control for pseudo-hardmask |
KR101867998B1 (ko) * | 2011-06-14 | 2018-06-15 | 삼성전자주식회사 | 패턴 형성 방법 |
US9779952B2 (en) | 2013-08-27 | 2017-10-03 | Tokyo Electron Limited | Method for laterally trimming a hardmask |
US9269587B2 (en) | 2013-09-06 | 2016-02-23 | Applied Materials, Inc. | Methods for etching materials using synchronized RF pulses |
GB201322931D0 (en) * | 2013-12-23 | 2014-02-12 | Spts Technologies Ltd | Method of etching |
US9659771B2 (en) * | 2015-06-11 | 2017-05-23 | Applied Materials, Inc. | Conformal strippable carbon film for line-edge-roughness reduction for advanced patterning |
US9922839B2 (en) * | 2015-06-23 | 2018-03-20 | Lam Research Corporation | Low roughness EUV lithography |
US9852924B1 (en) * | 2016-08-24 | 2017-12-26 | Lam Research Corporation | Line edge roughness improvement with sidewall sputtering |
US10727045B2 (en) * | 2017-09-29 | 2020-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for manufacturing a semiconductor device |
US10734238B2 (en) * | 2017-11-21 | 2020-08-04 | Lam Research Corporation | Atomic layer deposition and etch in a single plasma chamber for critical dimension control |
US11114306B2 (en) | 2018-09-17 | 2021-09-07 | Applied Materials, Inc. | Methods for depositing dielectric material |
JP7320554B2 (ja) * | 2021-04-27 | 2023-08-03 | 株式会社アルバック | エッチング方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0219852A (ja) * | 1988-07-07 | 1990-01-23 | Matsushita Electric Ind Co Ltd | レジスト処理方法 |
WO2004034445A2 (en) * | 2002-10-11 | 2004-04-22 | Lam Research Corporation | A method for plasma etching performance enhancement |
US20040126705A1 (en) * | 2002-12-30 | 2004-07-01 | Zhijian Lu | Pattern transfer in device fabrication |
WO2004093176A1 (en) * | 2003-04-09 | 2004-10-28 | Lam Research Corporation | Method for plasma etching using periodic modulation of gas chemistry |
JP2004363444A (ja) * | 2003-06-06 | 2004-12-24 | Toshiba Corp | 半導体装置の製造方法、及び基板処理装置 |
Family Cites Families (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5378170A (en) | 1976-12-22 | 1978-07-11 | Toshiba Corp | Continuous processor for gas plasma etching |
US4414059A (en) | 1982-12-09 | 1983-11-08 | International Business Machines Corporation | Far UV patterning of resist materials |
JPS6313334A (ja) | 1986-07-04 | 1988-01-20 | Hitachi Ltd | ドライエツチング方法 |
KR900007687B1 (ko) | 1986-10-17 | 1990-10-18 | 가부시기가이샤 히다찌세이사꾸쇼 | 플라즈마처리방법 및 장치 |
US5328810A (en) | 1990-05-07 | 1994-07-12 | Micron Technology, Inc. | Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process |
US5273609A (en) | 1990-09-12 | 1993-12-28 | Texas Instruments Incorporated | Method and apparatus for time-division plasma chopping in a multi-channel plasma processing equipment |
DE4241045C1 (de) | 1992-12-05 | 1994-05-26 | Bosch Gmbh Robert | Verfahren zum anisotropen Ätzen von Silicium |
US5296410A (en) | 1992-12-16 | 1994-03-22 | Samsung Electronics Co., Ltd. | Method for separating fine patterns of a semiconductor device |
JP3437863B2 (ja) | 1993-01-18 | 2003-08-18 | 株式会社半導体エネルギー研究所 | Mis型半導体装置の作製方法 |
JPH07226397A (ja) | 1994-02-10 | 1995-08-22 | Tokyo Electron Ltd | エッチング処理方法 |
DE4317623C2 (de) | 1993-05-27 | 2003-08-21 | Bosch Gmbh Robert | Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung |
US5562801A (en) | 1994-04-28 | 1996-10-08 | Cypress Semiconductor Corporation | Method of etching an oxide layer |
JPH0936089A (ja) | 1995-07-19 | 1997-02-07 | Toshiba Corp | アッシング方法及びその装置 |
EP0822582B1 (en) | 1996-08-01 | 2003-10-01 | Surface Technology Systems Plc | Method of etching substrates |
GB9616225D0 (en) | 1996-08-01 | 1996-09-11 | Surface Tech Sys Ltd | Method of surface treatment of semiconductor substrates |
DE19641288A1 (de) | 1996-10-07 | 1998-04-09 | Bosch Gmbh Robert | Verfahren zum anisotropen Plasmaätzen verschiedener Substrate |
US5882535A (en) | 1997-02-04 | 1999-03-16 | Micron Technology, Inc. | Method for forming a hole in a semiconductor device |
DE19706682C2 (de) | 1997-02-20 | 1999-01-14 | Bosch Gmbh Robert | Anisotropes fluorbasiertes Plasmaätzverfahren für Silizium |
US6153490A (en) | 1997-07-01 | 2000-11-28 | Texas Instruments Incorporated | Method for forming integrated circuit capacitor and memory |
DE19730644C1 (de) | 1997-07-17 | 1998-11-19 | Bosch Gmbh Robert | Verfahren zum Erkennen des Übergangs unterschiedlicher Materialien in Halbleiterstrukturen bei einer anisotropen Tiefenätzung |
US6187685B1 (en) | 1997-08-01 | 2001-02-13 | Surface Technology Systems Limited | Method and apparatus for etching a substrate |
DE19734278C1 (de) | 1997-08-07 | 1999-02-25 | Bosch Gmbh Robert | Vorrichtung zum anisotropen Ätzen von Substraten |
DE19736370C2 (de) | 1997-08-21 | 2001-12-06 | Bosch Gmbh Robert | Verfahren zum anisotropen Ätzen von Silizium |
US5942446A (en) | 1997-09-12 | 1999-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer |
US6074959A (en) | 1997-09-19 | 2000-06-13 | Applied Materials, Inc. | Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide |
US5849639A (en) | 1997-11-26 | 1998-12-15 | Lucent Technologies Inc. | Method for removing etching residues and contaminants |
KR100520148B1 (ko) | 1997-12-31 | 2006-05-12 | 주식회사 하이닉스반도체 | 신규한바이시클로알켄유도체와이를이용한포토레지스트중합체및이중합체를함유한포토레지스트조성물 |
US6387287B1 (en) | 1998-03-27 | 2002-05-14 | Applied Materials, Inc. | Process for etching oxide using a hexafluorobutadiene and manifesting a wide process window |
US6071822A (en) | 1998-06-08 | 2000-06-06 | Plasma-Therm, Inc. | Etching process for producing substantially undercut free silicon on insulator structures |
US6025255A (en) | 1998-06-25 | 2000-02-15 | Vanguard International Semiconductor Corporation | Two-step etching process for forming self-aligned contacts |
US6211092B1 (en) | 1998-07-09 | 2001-04-03 | Applied Materials, Inc. | Counterbore dielectric plasma etch process particularly useful for dual damascene |
US6406995B1 (en) | 1998-09-30 | 2002-06-18 | Intel Corporation | Pattern-sensitive deposition for damascene processing |
US6100200A (en) | 1998-12-21 | 2000-08-08 | Advanced Technology Materials, Inc. | Sputtering process for the conformal deposition of a metallization or insulating layer |
TWI224557B (en) * | 1999-04-26 | 2004-12-01 | United Microelectronics Corp | Etching process for low-k organic film |
US6316169B1 (en) | 1999-06-25 | 2001-11-13 | Lam Research Corporation | Methods for reducing profile variation in photoresist trimming |
US6235453B1 (en) | 1999-07-07 | 2001-05-22 | Advanced Micro Devices, Inc. | Low-k photoresist removal process |
KR100327346B1 (ko) | 1999-07-20 | 2002-03-06 | 윤종용 | 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법 |
US6368974B1 (en) | 1999-08-02 | 2002-04-09 | United Microelectronics Corp. | Shrinking equal effect critical dimension of mask by in situ polymer deposition and etching |
WO2001029879A2 (en) | 1999-10-20 | 2001-04-26 | Mattson Technology, Inc. | Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing |
US6326307B1 (en) | 1999-11-15 | 2001-12-04 | Appllied Materials, Inc. | Plasma pretreatment of photoresist in an oxide etch process |
US6569774B1 (en) | 2000-08-31 | 2003-05-27 | Micron Technology, Inc. | Method to eliminate striations and surface roughness caused by dry etch |
US6403491B1 (en) | 2000-11-01 | 2002-06-11 | Applied Materials, Inc. | Etch method using a dielectric etch chamber with expanded process window |
DE10059836A1 (de) | 2000-12-01 | 2002-06-13 | Infineon Technologies Ag | Verfahren zur Strukturierung dielektrischer Schichten |
DE10101734C2 (de) * | 2001-01-16 | 2003-04-24 | Osram Opto Semiconductors Gmbh | Verfahren zum Ausbilden einer Ätzmaske auf einem Substrat |
TW502300B (en) * | 2001-09-28 | 2002-09-11 | Macronix Int Co Ltd | Method of reducing pattern spacing or opening dimension |
US6656282B2 (en) | 2001-10-11 | 2003-12-02 | Moohan Co., Ltd. | Atomic layer deposition apparatus and process using remote plasma |
US6750150B2 (en) | 2001-10-18 | 2004-06-15 | Macronix International Co., Ltd. | Method for reducing dimensions between patterns on a photoresist |
KR100448714B1 (ko) | 2002-04-24 | 2004-09-13 | 삼성전자주식회사 | 다층 나노라미네이트 구조를 갖는 반도체 장치의 절연막및 그의 형성방법 |
US6713396B2 (en) * | 2002-04-29 | 2004-03-30 | Hewlett-Packard Development Company, L.P. | Method of fabricating high density sub-lithographic features on a substrate |
US6924191B2 (en) | 2002-06-20 | 2005-08-02 | Applied Materials, Inc. | Method for fabricating a gate structure of a field effect transistor |
US6833325B2 (en) | 2002-10-11 | 2004-12-21 | Lam Research Corporation | Method for plasma etching performance enhancement |
US6780708B1 (en) | 2003-03-05 | 2004-08-24 | Advanced Micro Devices, Inc. | Method of forming core and periphery gates including two critical masking steps to form a hard mask in a core region that includes a critical dimension less than achievable at a resolution limit of lithography |
US7294580B2 (en) * | 2003-04-09 | 2007-11-13 | Lam Research Corporation | Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition |
US7250371B2 (en) * | 2003-08-26 | 2007-07-31 | Lam Research Corporation | Reduction of feature critical dimensions |
JP4538209B2 (ja) | 2003-08-28 | 2010-09-08 | 株式会社日立ハイテクノロジーズ | 半導体装置の製造方法 |
US7298004B2 (en) | 2004-11-30 | 2007-11-20 | Infineon Technologies Ag | Charge-trapping memory cell and method for production |
US20060134917A1 (en) * | 2004-12-16 | 2006-06-22 | Lam Research Corporation | Reduction of etch mask feature critical dimensions |
-
2005
- 2005-09-09 US US11/223,363 patent/US7491647B2/en not_active Expired - Fee Related
-
2006
- 2006-03-02 SG SG200804363-0A patent/SG144148A1/en unknown
- 2006-03-02 EP EP06736891A patent/EP1856717A2/en not_active Withdrawn
- 2006-03-02 KR KR1020137001215A patent/KR101338841B1/ko not_active IP Right Cessation
- 2006-03-02 WO PCT/US2006/007643 patent/WO2006096528A2/en active Application Filing
- 2006-03-02 JP JP2008500771A patent/JP5070196B2/ja not_active Expired - Fee Related
- 2006-03-02 KR KR1020077022854A patent/KR101274382B1/ko not_active IP Right Cessation
- 2006-03-07 TW TW095107616A patent/TWI396938B/zh not_active IP Right Cessation
-
2007
- 2007-09-05 IL IL185743A patent/IL185743A/en not_active IP Right Cessation
-
2009
- 2009-01-06 US US12/349,142 patent/US20090121324A1/en not_active Abandoned
-
2012
- 2012-05-10 JP JP2012108728A patent/JP2012151510A/ja not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0219852A (ja) * | 1988-07-07 | 1990-01-23 | Matsushita Electric Ind Co Ltd | レジスト処理方法 |
WO2004034445A2 (en) * | 2002-10-11 | 2004-04-22 | Lam Research Corporation | A method for plasma etching performance enhancement |
US20040126705A1 (en) * | 2002-12-30 | 2004-07-01 | Zhijian Lu | Pattern transfer in device fabrication |
WO2004093176A1 (en) * | 2003-04-09 | 2004-10-28 | Lam Research Corporation | Method for plasma etching using periodic modulation of gas chemistry |
JP2004363444A (ja) * | 2003-06-06 | 2004-12-24 | Toshiba Corp | 半導体装置の製造方法、及び基板処理装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010206051A (ja) * | 2009-03-05 | 2010-09-16 | Tokyo Electron Ltd | 基板処理方法 |
CN102800552A (zh) * | 2009-03-05 | 2012-11-28 | 东京毅力科创株式会社 | 基板处理方法 |
US8449785B2 (en) | 2009-03-05 | 2013-05-28 | Tokyo Electron Limited | Substrate processing method |
KR101449081B1 (ko) | 2009-03-05 | 2014-10-08 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법 |
JP2011199243A (ja) * | 2010-02-24 | 2011-10-06 | Tokyo Electron Ltd | エッチング処理方法 |
US9373521B2 (en) | 2010-02-24 | 2016-06-21 | Tokyo Electron Limited | Etching processing method |
US9496150B2 (en) | 2010-02-24 | 2016-11-15 | Tokyo Electron Limited | Etching processing method |
WO2013145509A1 (ja) * | 2012-03-27 | 2013-10-03 | シャープ株式会社 | ウエハ処理方法、ウエハ処理装置および半導体発光素子の製造方法 |
JP2019029619A (ja) * | 2017-08-03 | 2019-02-21 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
JP2021057525A (ja) * | 2019-10-01 | 2021-04-08 | 東京エレクトロン株式会社 | 基板処理方法、及び、プラズマ処理装置 |
JP7323409B2 (ja) | 2019-10-01 | 2023-08-08 | 東京エレクトロン株式会社 | 基板処理方法、及び、プラズマ処理装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI396938B (zh) | 2013-05-21 |
KR20070116076A (ko) | 2007-12-06 |
EP1856717A2 (en) | 2007-11-21 |
KR101274382B1 (ko) | 2013-06-14 |
TW200702900A (en) | 2007-01-16 |
US20090121324A1 (en) | 2009-05-14 |
SG144148A1 (en) | 2008-07-29 |
US20060194439A1 (en) | 2006-08-31 |
IL185743A0 (en) | 2008-01-06 |
JP2012151510A (ja) | 2012-08-09 |
IL185743A (en) | 2010-12-30 |
JP5070196B2 (ja) | 2012-11-07 |
US7491647B2 (en) | 2009-02-17 |
WO2006096528A2 (en) | 2006-09-14 |
KR20130025942A (ko) | 2013-03-12 |
WO2006096528A3 (en) | 2006-12-07 |
KR101338841B1 (ko) | 2013-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5070196B2 (ja) | エッチングプロセスのための安定化したフォトレジスト構成 | |
KR101184956B1 (ko) | 다수의 마스킹 단계를 이용하여 임계 치수를 감소시키는 방법 | |
JP5081917B2 (ja) | フッ素除去プロセス | |
US7241683B2 (en) | Stabilized photoresist structure for etching process | |
JP4886513B2 (ja) | フィーチャ微小寸法の低減 | |
US8614149B2 (en) | Critical dimension reduction and roughness control | |
KR101711669B1 (ko) | 측벽 형성 공정 | |
TWI388008B (zh) | 遮罩修整 | |
US7785484B2 (en) | Mask trimming with ARL etch | |
US20060134917A1 (en) | Reduction of etch mask feature critical dimensions | |
US7682516B2 (en) | Vertical profile fixing | |
US20070181530A1 (en) | Reducing line edge roughness | |
US7090782B1 (en) | Etch with uniformity control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090302 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20111017 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120511 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |