JP2008532295A - 導電性の試験領域を有する多層プリント回路基板及び中間層のミスアライメントを測定する方法 - Google Patents

Abstract

中間層の推定されるミスアライメント又は中間層構造のミスアライメントのそれぞれを測定する少なくとも１つの中間層（２）の上に導電性の試験領域（７）を備える多層プリント回路基板（１）であって、上記導電性の試験領域は、列を成して並べられ、あらゆる大きさの非導電性の領域（８．ｉ）を内側に規定するリング構造（７．ｉ）で構成され、試験領域の辺りに導通用貫通穴（５）を有し、ミスアライメントが無い又は無視して良い場合、当該貫通穴（５）は、非導電性の領域の内側で構成され、さらに、ごくわずかなミスアライメントもない場合には、少なくとも１つの貫通穴（５）は、１つの導電性のリング構造（７．ｉ）の辺りに存在し、リング構造（７．ｉ）と導電的に接続している。リング構造の試験領域（７．ｉ）は、円周方向に分割されたセグメント（ａ、ｂ、ｃ、ｄ）で構成され、上記セグメント（ａ、ｂ、ｃ、ｄ）は、非伝導性の分離領域（９）で円周方向にお互いに分離されている。

Description

本発明は、中間層の推定されるミスアライメント（ｍｉｓａｌｉｇｎｍｅｎｔ）又は中間層構造のミスアライメントのそれぞれを測定する少なくとも１つの中間層の上に導電性の試験領域を備える多層プリント回路基板に関する。この多層プリント回路基板においては、上記導電性の試験領域は、列を成して並べられ、あらゆる大きさの非導電性の領域を内側に規定するリング構造で構成され、試験領域の辺りに導通用貫通穴を有し、ミスアライメントが無い又は無視して良い場合、当該貫通穴は、非導電性の領域の内側で構成され、さらには、ごくわずかなミスアライメントもない場合には、少なくとも１つの貫通穴は、１つの導電性のリング構造の辺りに存在し、リング構造と導電的に接続している。

さらに、本発明は、導電性の試験領域及び導通用貫通穴を用いて、多層プリント回路基板における中間層又は中間層構造の推定されるミスアライメントを測定する方法に関する。この方法においては、プリント回路基板の少なくとも１つの中間層は、列を成して並べられ、数多くのあらゆる大きさの非導電性の領域を内側に規定するリング構造で構成され、ミスアライメントが無い又は無視して良い場合、試験領域の辺りに構成された導通用貫通穴は、内面積の辺りに存在し、さらに、ミスアライメントがある場合には、導通用貫通穴は、導電性のリング構造の辺りに個々に存在し、上記導電性のリング構造と接続を形成し、上記貫通穴と上記リング構造との間に電圧が印加されると、ミスアライメントに依存して、上記中間層又は中間層構造のそれぞれのミスアライメントの結果から、短絡が特定の２組の貫通穴とリング構造で検出される。

多層プリント回路基板の製造中に、プリント回路基板の個々の層及び／又はこのような層構造を繰り返すことで位置ズレが生じることが知られており、これら位置ズレは、中間層オフセットと称し、プリント回路基板に用いられる構成部品の密度が高く成ればなるほど、プリント回路基板の層の構造の導電性の経路が狭くなればなるほど、より深刻になる。これら位置ズレは、主要因であるプリント回路基板の製造工程の間の材料の伸長及び収縮、プリント回路基板の製造中に及ぼしている様々な作用によるものである。他の原因として、積み重なる多層に押圧している間の中間層のソリによる。さらに、フォトエッジング技術を実施したときに起こる恐れがある、いわゆる画像転写誤差にもよる。とりわけ、製造工程の間に起こる膜変化が中間層オフセット又は中間層に構成された構造のオフセットをもたらす可能性がある。

特許文献１によれば、非破壊測定方法において、特別に構造化された試験領域を用いることによって、プリント回路基板に中間層のミスアライメントがないかを検査するための技術が提案されている。この場合には、リング状の試験領域が多層プリント回路基板の異なる中間層に構成されている。また、この試験領域は、異なる半径の幅を有している。その結果、この円の領域は、異なる大きさの円環及び異なる直径を有する非導電性の内部に存在する。中間層の上に配置された環状の試験領域は、互いに分離されている一方で、導電性材料の一片によりもう１つの中間層と相互接続されている。これらリング構造の辺りで、貫通穴が銅メッキで形成され、例えば導通用貫通穴で形成される。位置ズレ又はミスアライメントを測定するための試験で、試験針は、ニードルテスターを用いてこれら貫通穴の中にお互い平行に導入され、さらに針を用いて、導電性で相互接続されたリングと接触する。ミスアライメントに依存して、１つ又は複数の針がリング状の試験領域と接触することで、短絡している。また、いくつかの針おいて、このような短絡の大きさ、例えばミスアライメントの総量が、リング状の試験領域の列の方向による任意の方向に測定できることで見られる。この知られた技術において、不都合なことは、１列に並べられた試験領域における中間層又は中間層構造のオフセットが１方向にしか測定できないことである。仮に、オフセットをもう１方向を測定するなら、１列に並べられたリング状の試験領域がプリント回路基板の中間層に見られるそれぞれの方向に備えられる必要がある。

他方では、インターネットサイトｗｗｗ．ｐｅｒｆｅｃｔｅｓｔ．ｃｏｍから、プリント回路基板の中間層での位置ズレを測定するための技術が開示されています。これによれば、ｘ軸及びｙ軸において、細長い領域が階段状に増減する厚みのものが２組で構成されている。理想的には、その後形成される導通用貫通穴が、アース領域の１つと接触することなく、導電性領域（アース領域）の間の間隙に存在する。；しかしながら、他方の中間層と関連して一方の中間層のオフセットの場合には、個々１つ１つ又は全ての貫通穴は、アース領域と関連して接触している状態になる。ここで、２方向におけるオフセットを検出するために２方向に試験領域のグループが配置されている。さらに、アース領域を調整することで、オフセットの総量を測定することができる。オフセットの総量は、ニードルテスターにおける１列に並ぶ針のうち、隣接するそんなに長くない針の１つを接地して短絡を検出する針を測定することで得られる。
米国特許出願公開第６，２９７，４５８，Ｂ号明細書

多層プリント回路基板及びこのプリント回路基板の中間層におけるミスアライメントを測定する方法のそれぞれにおいて、本発明の目的は、ミスアライメントの総量に関してだけでなくミスアライメントの方向を測定する試験領域の特有な構造に基づいて可能にすることである。特に、上記目的のために、試験領域の構造は、比較的簡単で小型にする必要がある。

上記目的を達成するために、独立請求項による多層プリント回路基板において、本発明は、多層プリント回路基板及び中間層又は中間層構造のミスアライメントを測定することができる方法に関する。有効な実施形態及びさらに発展型は独立請求項の目的である。

本発明によれば、リング構造の試験領域は、非導電性の分離領域により円周方向に互いに分離された複数のセグメント（弓形）で構成されている。ここでは、個々の実施例によれば、リング構造は、必ずしも正確な円を必要ではなく、楕円形状又は角がなめらかになった四角形などである。しかしながら、結果として、可能で所望の角度の方向の全てにおいて、同一のミスアライメントの測定が求められる。このために、同じ大きさのセグメントが構成されれば、さらに、セグメントが、例えば個々の試験領域として環状のセグメントであれば、好都合である。本実施形態では、４つのセグメントで構成している各リング構造を開示している。測定結果の評価を単純化するために、セグメントをお互いに分割している非導電性の分割領域は同一の幅である。その結果、セグメントのお互いの距離は同じ長さである。特に、１列に並ぶ全てのリング構造のセグメントの間の分離領域は同一の幅を有している場合に好都合である。

中間層の位置ズレを測定するために、容易で、とりわけより好ましい実施例によれば、接触領域を構成されているプリント回路基板回路層からリング状の試験領域を構成されている中間層に向かって形成されている導通用貫通穴が備えられている。さらに、導通用貫通穴が、リング構造の試験領域を構成した中間層から貫通穴の間を接触領域である導電性の領域が密着しているもう１つのプリント回路基板層に向かって形成されている場合にも、より好ましい。このように、ミスアライメント又は貫通穴の切削工程に対して製造中の写真工程のミスアライメントによって得られるミスアライメントの総量の一部を単独で測定することができる。

本発明による技術を用いると、特有の試験構造を介してミスアライメントの総量を明確に得られるだけでなく、ミスアライメントの方向も、すでに述べたように、簡単な方法で測定することができる。この方向の測定も、用いられる環状のセグメントの数に依存して、任意の小さな角度で細分化することで可能となる。すでに述べたように、概して試験領域は図示されているように、より好ましくは、４つのセグメントが備えられている。しかしながら、例えば、リング構造の試験領域が、偶数でさらに細分化することが可能であるなら、６つ又は８つのセグメントを用いられてもよい。さらに、他方で、中間層又は中間層構造のそれぞれのミスアライメントの方向を正確に測定するためには、ただ３つの環状のセグメントを用いればよい。

記載されているように、本発明の測定技術を用いれば、簡単に、中間層（構造）の位置ズレのために多層プリント回路基板をチェックするだけでなく、さらにミスアライメントの測定もこのようなプリント回路基板の製造と同時に行うことができる。その結果、過度の位置ズレを持ったプリント回路基板の不良品を減少させることができる。

本発明は、好ましくは、典型的な実施形態として、より詳細に説明される。しかしながら、本発明の本実施形態は、図面に基づいて、制限されることはない。

図１において、多層プリント回路基板１の断面の一部が概略的な断面図で図示されている。図１の図例によれば、下部の中間層である中間層２の上に、パターン３の導電性の試験領域が備えられている。また、この目的のために、プリント回路基板の導電性の層の構造を従来のフォトエッジング技術が使われている。このようなパターン３の一例を、以下に示す図２を用いて詳細に説明する。図１における上部の中間層である中間層４から、穴５は、例えば、図示されていない合成樹脂層を貫通して、下部の中間層２の方に向かって存在している。これらの穴を、以下において貫通穴５と呼び、穴の内壁及びその上部が導電性材料、特に銅でコーティングされている。上部の中間層４の下面側に−例えば、従来から使われているフォトエッチング技術処理の手段によって−貫通穴５と接触する接触領域６が構成されている。これら接触領域６又はアース領域も、適切に「ランド」と呼ばれている。貫通穴５の銅メッキは、図１における５Ａで示される。従って、構成される貫通穴５は、普通に「導通用貫通穴」として示される。

図１における実施例において、貫通穴５は、上部の中間層４から下部の中間層２に向けて形成されている。貫通穴５のボーリング工程及び銅メッキ工程後に、接触領域６のパターンが上述のフォトエッチング技術処理の間に上部の中間層４に構成される。

図１を見ても分かるように、貫通穴５は、２つの中間層２及び４の間のミスアライメント又は位置ズレがあるために、下部の中間層２のパターン３の導電性の試験領域７と接触する。理想としては、貫通穴は、後述する図２および図４を用いて詳細に図示されているように、パターン３の非導電性領域と接触することである。

図２において、パターン３の試験領域は、試験領域のリング構造７．１，７．２，・・・，７．ｉの一列から成る。好ましくは、図２に示されるように、円形のリング構造が構成されている。これらリング構造７．ｉ、ｉ＝１、２、・・・、ｎ（例えば、ｎ＝４）のそれぞれは、一例として、ａ、ｂ、ｃ、ｄに分割する４つの円環のセグメントを含む。これらリング構造７．１は、例えば非導電性領域８．１、８．２、・・・、８．ｉ、・・・、８．ｎを内輪で囲んで明確に規定する。図２から明らかなように、このように１列に並ぶパターン３の試験領域の中の非導電性の円形の内面積８．ｉの半径Ｒ．ｉ、ｉ＝１、２、・・・、ｎは、列方向に、次第に大きくなる。図例では、ｎ＝４で、具体的には、Ｒ．４＞Ｒ．３＞Ｒ．２＞Ｒ．１で記載されている。ΔＲ＝Ｒ．２−Ｒ．１などの半径の差は、製造ばらつきに依存して、好ましい値になるように選択される。従って、このような１列の試験領域３は、例えば、図１における中間層２及び４である中間層の間の関係のミスアライメントを測定するために、測定範囲を自由に選択可能な目盛りを備えている。

さらに、非導電性の分離範囲９によってお互いに電気的に分割された環状のセグメントａ、ｂ、ｃ、ｄを有するリング構造７．１により、ミスアライメント又はソリの方向、例えば位置ズレを検出ことが可能となる。環状のセグメントａ、ｂ、ｃ、ｄ、・・・の数に依存して、セグメントのお互いが検出されることができるのに関連して中間層の方向における進路方向によって結果が得られる。

パターン３の特に構造化された試験領域又は接地領域も、適切に「基準」と呼ばれる。また、最初にすでに述べられているように、基本的に、このような基準を用いて中間層の間又は中間層の構造の位置ズレを検出する非破壊測定方法は知られている。しかしながら、現在の技術で、これらの基準又は試験領域７．ｉの相当な特有の構造が、中間層間のミスアライメントの総量又はその方向の両方の観点において検出できるように備えられている。その結果、例えば、後述する図５において、本発明の技術で、中間層の間のオフセットの総量の測定、及びオフセット総量における個々のオフセットを個別に測定することが可能である。

構成される形状に関して図４を参照してミスアライメントの検出の方法を詳細に述べる前に、概略平面図の図３を用いて、試験領域の列３の配置を説明する。便宜上、多層プリント回路基板１のさまざまな層に導電性領域が構成されているにしても、図３において導電性領域を実線で描いている。

詳細には、図３において、リング構造の試験領域７．ｉは中間層に構成されており、例えば、図１における中間層２に配置されている。この中間層２は、図２のように円環のセグメントａ、ｂ、ｃ、ｄを有している。また、この中間層２は、図３には図示されていない。図３には、導通用貫通穴５が個々のリング構造に見えるように成っている。この穴５は、もう１つの中間層（図１における中間層４）の結びついたリング状の接触領域６を有している。電気的な接続を構成するために、リング構造７．ｉの個々の環状のセグメントａ、ｂ、ｃ、ｄは、外層の接触領域１０．ａ、１０．ｂ、１０．ｃ、１０．ｄと結合させている。また、導通用貫通穴５’は、円環のセグメントａ、ｂ、ｃ、ｄのそれぞれと電気的に接触するように比較的簡単に構成されている。このような配置は、列又はパターン３のような列の各リング構造で構成されている。そこで、ほとんどの場合、リング構造の内径は、例えば、非導電性である内面積８．ｉの半径ｒ．ｉ（図２参照）又は一般に非導電性の領域８．ｉである内部の大きさが列方向において段階的に増加する。ここで、リング構造７．ｉは、正確な円環形状から逸脱する形状もある。例えば、楕円形状又は角がなめらかになった四角形などである。しかしながら、正確な円環形状は、全ての検出測定方向に存在し、ミスアライメントを検出するために必要とされる要件が均一でる観点から好ましい。

理想的には、中間層の間又は中間層の構造のそれぞれでミスアライメントが無い又はほとんど無い場合には、全ての導通用貫通穴５は、試験リング構造７．１の非導電性の領域８．ｉである中央部に到達する。中間層又は穴によるミスアライメントによる場合に、貫通穴５は、環状のセグメントａ、ｂ、ｃ、ｄのうち、同時に２つの隣接した環状のセグメントと接触する。短絡は導通用貫通穴５の間で起こる。具体的には、電圧を加えたときに、図１における上部の中間層４の接触領域６と対応するそれぞれのリング環状７．ｉの環状のセグメントａ、ｂ、ｃ、ｄとの間で起こる。内側の非導電性領域の半径Ｒ．ｉのサイズが増加するように、総量、例えばミスアライメントの大きさは、記述しているようにリング構造７．ｉで起こった短絡を検出することで測定される。環状のセグメントａ、ｂ、ｃ、ｄは電気的にお互いに分離されているので、ミスアライメントの方向も、短絡が存在する環状のセグメントのそれぞれを検知することで測定できる。これについては、さらに詳細に図４を用いて以下に説明される。

図４において、リング構造の試験領域７．ｉが概略上面図で図示されている。リング構造の試験領域７．ｉは円環構造であり、円環の４つのセグメントａ、ｂ、ｃ、ｄを有している。すでに述べたように、これら円環の４つのセグメントａ、ｂ、ｃ、ｄは、同一の幅を有する非導電性の分離領域９のそれぞれによって、互いに電気的に分離されている。また、これら分離領域９の幅は、図４において、Ａ．ｉで示される。非導電性である内面積８．ｉは、半径Ｒ．ｉを有し、図例において、個々の環状のセグメントａ、ｂ、ｃ及びｄは、同一半径から成る幅Ｄを有している。しかしながら、例えば、１つのリング構造の試験領域から隣接のリング構造の試験領域まで半径Ｒ．ｉが増加して、環状のセグメントの外半径が同一である場合には、幅Ｄ、むしろＤ．ｉは、連続的に減少する（Ｄ．ｉ＝Ｒ．外側−Ｒ．ｉ）。このように、この幅Ｄは、大変良く変わる可能性がある。

さらに、２つの円周の環、異なる中間層からリング構造７．ｉを含む中間層まで形成されているように図示されている２つの導通用貫通穴５、５ａによって、図例における貫通穴５は、２つの環状のセグメントｂ及びｃに同時に到達している。その結果、２つの環状セグメントｂ及びｃとで短絡している。しかしながら、貫通穴５は、環状のセグメントＣと行き当たっており、環状のセグメントｂとちょうど接触している。貫通穴５及び５’のそれぞれの直径は、それぞれＲで示されている。非導電性領域８．ｉの環状の中心と環状のセグメントｂ及びｃの中心の距離が、例えば図４において、Ｌ及びさらに正確にはＬ．ｉと表示されている。

すでに述べたように、理想的には、例えば、図１に示すように、中間層２と４との間に全くミスアライメントが無い場合には、実質的には、貫通穴５は、非導電性の領域８．ｉ、内径の真ん中に、正確に配置される。しかしながら、中間層２及び４は、互いに関連して補正されているなら、貫通穴５は、非導電性領域８．ｉ又は一般的に環状構造７．ｉの真ん中に到達しない。しかし、導電性の試験領域を、例えばリング構造７．ｉの環状のセグメントａ、ｂ、ｃ及びｄに向かってシフトさせる。その結果、オフセットＶが（Ｒ．ｉ−Ｒ）より大きいならば、貫通穴５は、少なくとも環状のセグメントａ、ｂ、ｃ、ｄの１つと行き当たる。貫通穴５の銅メッキによって、貫通穴５のそれぞれと環状のセグメントａ、ｂ、ｃ、ｄのそれぞれとの間の短絡が生じる。例えば、下記の表１に従って、オフセットＶの総量を導出することができる。

オフセットＶは、一番大きい半径を有する基準（リング構造）で生じる短絡に起因する。

さらに、特有の円環のセグメントａ、ｂ、ｃ及び／又はｄとともに導通用貫通穴５の短絡により、オフセットＶの角度方向を測定できる。そして、リング構造ごとに又は基準７．ｉのそれぞれにおける４つの円環のセグメントａ、ｂ、ｃ及びｄを有しているように図示された典型的な例において、下記の表２に従って、補正Ｖの角度方向を近似的に測定できる。

角度αのために下記に式が適用される：

と、

実際の例となる値は、
Ｒ＝９０μｍ
Ａ＝６５μｍ
Ｄ＝２００μｍ
Ｒ．１＝２２５μｍ（９ｍｉｌ）
Ｒ．２＝２５０μｍ（１０ｍｉｌ）
Ｒ．３＝２７５μｍ（１１ｍｉｌ）
Ｒ．４＝３００μｍ（１２ｍｉｌ）
これから、αは、おおよそ１０°となる。

前述によれば、角度αはそれぞれの最大角度と一致し、中間層のオフセットの方向のズレを測定された結果で決まる。任意の値と４つの環状のセグメントａ、ｂ、ｃ、ｄを有する基準となる構造により、例えば、穴５が２つの環状のセグメントｂ及びｃに行き当たる場合には、角度範囲の分解能は、約２０°（＝２×１０°）である。例えば、穴５が１つの環状のセグメントｃのみに行き当たる場合には、角度範囲の分解能は、約７０°（＝９０°−２×１０°）である。半径Ｒ．ｉ及び幅Ｄ．ｉを変化させ、長さＬ．ｉも変化させると、厳密に言えば、角度α．ｉも結果として変化する。Ａを一定にして、角度分解α．ｉは、基準列内で変化する。常に、角度分解α．ｉを一定にするために、値Ａ（−＞Ａ．ｉ）は、１つの基準列内で可変されなければならない。１つの変形例として、半径Ｒ．ｉの増加に伴って、値Ａ．ｉを小さくしていく。環状のセグメントの幅Ｄも、１つの基準列（Ｄ．１、Ｄ．２、・・・、Ｄ．ｉ）の範囲内で変化する。その結果、上述の表２は、それ相応に変化する。

各環状構造７．ｉを構成する環状のセグメントの数は、製造されたプリント回路基板、工程数及び用いられる貫通穴の直径に依存して無作為に選択される。環状のセグメントの数が大きくなれば、上述したように、角度の結果がより正確になる。また上記の表２による計算結果は、それ相応に変化する。一方で、環状構造７．ｉの数と同様に半径Ｒ．ｉの大きさも、中間層の補正Ｖの範囲に応じて測定範囲を決定する。原則として、列ごとのリング構造の数は、望ましい数量に選択される。さらに、必要とされる間隙及び実際に関連する実質的な測定範囲のために、比較的少ない数のリング構造に限定される。

個々の場合において、円環のセグメントａ、ｂ、ｃ、ｄの間の距離Ａ（又はＡ．ｉのそれぞれ）は、全てのリング構造７．ｉに同サイズのものが選択される。又は、距離Ａは、例えばリング構造のサイズが次第に大きくなる場合には、それぞれのリング構造７．ｉのサイズのものが選択される。同じように考えて、環状のセグメントａ、ｂ、ｃ、ｄの半径方向の幅Ｄも適用される。しかしながら、多くの場合に、同一サイズにするようにそれぞれのリング構造の全ての半径方向の幅Ｄと距離に選択することが望ましい。

図５において、多層プリント回路基板１の一部が図１と同じように略断面図を示す。再度、多層プリント基板において、貫通穴５は、図示された上方の中間層である中間層４から、下方の中間層２に向かって形成されている。しかしながら、図５において、図１と異なる点は、穴が形成され、銅メッキの処理が成された後に、上方の中間層４の上に１つの基準列３の環状構造７．ｉが構造化される。望ましくは、中間層２と４との間のオフセットの総量を測定するために、図１における下部の中間層２に基準の列３に穴５を加えて、図５における穴５が、接触領域１１として統一の連続する導電性の領域を備える中間層２の端まで形成される。図５における、上方の列又は上方のパターン３を形成するために上方の中間層４の写真構造化は、貫通穴５が形成されて銅メッキが行われてから生じる。上方の中間層４の上への写真処理の方法がボア５に関連してミスアライメントに依存して、再度、前述したのと同様に、上方の中間層４の上ではなくて、下方の中間層２の上のアース領域１１において個々の環状構造７．ｉのいくつかの扇状弓形が短絡されている。
これにより、上述と同じように、ミスアライメント量及び方向の観点から、穴（貫通穴５）に関連して、上方の中間層４の構造のミスアライメント、例えば写真処理の補正量を検出することが可能である。このように、オフセットの総量から切削工程に対して写真工程によるオフセットを単独で測定できる。

上述した測定技術に従って、プリント回路基板１の外層でそれぞれの中間層のオフセットを測定することができる。すなわち、上述で図３を用いてすでに説明されたような電気的なつながり、つまり内部に配置される導電性領域のそれぞれ、例えば環状のセグメントａ、ｂ、ｃ、ｄと、導通用貫通穴５と、接触領域６とのそれぞれがプリント回路基板１の外層につなげられている。さらに、それ自体が知られているように、生じた短絡はプリント回路基板の表面でニードルテスターを平行に処理することで検出され、中間層のオフセットＶの総量と方向のそれぞれを自動的に測定するためにコンピュータで測定される。

図１は、上方に図示される２つの中間層とともに、リング構造の試験領域の辺りでの多層プリント回路基板の一部を通る概略断面図を示す。 図２は、各セグメントに分割されている１列に並ぶリング構造の試験領域の概略平面図を示す。 図３は、導通用貫通穴に関連した分割されたリング構造のアライメントと外層の試験領域のセグメントの領域を結びつけている概略平面図を示す。 図４は、図２に関連する拡大図であり、円状に４つのセグメントを有するリング構造の試験領域及び概略的に図示される貫通穴を示す。 図５は、図１と類似の概略断面図における多層プリント回路基板の一部を示すが、下部の中間層は、密着するコモンアース領域が備えられ、上部の中間層は、環状のセグメントを有するリング構造の試験領域を備えている。

Claims (15)

1. 中間層の推定されるミスアライメント又は中間層構造のミスアライメントのそれぞれを測定する少なくとも１つの中間層（２）の上に導電性の試験領域（７）を備える多層プリント回路基板（１）であって、上記導電性の試験領域は、列に並べられ、あらゆる大きさの非導電性の領域（８．ｉ）を内側に形成されるリング構造（７．ｉ）で構成され、試験領域の辺りに導通用貫通穴（５）を有し、ミスアライメントが無い又は無視して良い場合には、当該貫通穴（５）は、非導電性の領域の内側で構成され、さらに、ごくわずかなミスアライメントもない場合には、少なくとも１つの貫通穴（５）は、１つの導電性のリング構造（７．ｉ）の辺りに存在し、リング構造（７．ｉ）と導電的に接続しており、リング構造の試験領域（７）は、円周方向に分割されたセグメント（ａ、ｂ、ｃ、ｄ）で構成され、上記セグメント（ａ、ｂ、ｃ、ｄ）は、非導電性の分離領域（９）で円周方向にお互いに分離されていることを特徴とする多層プリント回路基板。
2. それぞれのリング構造（７．ｉ）は、同じ大きさのセグメント（ａ、ｂ、ｃ、ｄ）を備えていることを特徴とする、請求項１に記載のプリント回路基板。
3. それぞれのリング構造の上記セグメント（ａ、ｂ、ｃ、ｄ）は、環状のセグメントであることを特徴とする、請求項１又は２に記載のプリント回路基板。
4. 一列（３）に並ぶ全ての上記リング構造（７．ｉ）の上記環状のセグメント（ａ、ｂ、ｃ、ｄ）は、半径方向に同一の幅（Ｄ）を有していることを特徴とする、請求項３に記載のプリント回路基板。
5. ４つのセグメント（ａ、ｂ、ｃ、ｄ）は、それぞれのリング構造（７．ｉ）に含まれていることを特徴とする、請求項１〜４のいずれか１つに記載のプリント回路基板。
6. それぞれのリング構造（７．ｉ）において、分離領域（９）は、同一の幅を有していることを特徴とする、請求項１〜５のいずれか１つに記載のプリント回路基板。
7. 一列（３）に並ぶ全ての前記リング構造（７．ｉ）の上記環状のセグメント（ａ、ｂ、ｃ、ｄ）の間の分離領域（９）は、同一の幅（Ａ）を有していることを特徴とする、請求項１〜６のいずれか１つに記載のプリント回路基板。
8. 導通用貫通穴（５）は、接触領域（６）を構成している１つのプリント回路基板層（４）からリング構造の試験領域（７．ｉ）を備えた中間層（２）に向かって延びていることを特徴とする、請求項１〜７のいずれか１つに記載のプリント回路基板。
9. 導通用貫通穴（５）は、リング構造の試験領域（７．ｉ）を備えた中間層（４）から上記貫通穴（５）の間を接触領域（１１）である共通で連続した導電性領域を有するもう１つのプリント基板層（２）に向かって延びていることを特徴とする、請求項１〜８のいずれか１つに記載のプリント回路基板。
10. 導電性の試験領域（７）及び導通用貫通穴を用いて、多層プリント回路基板（１）における中間層（２）又は中間層構造の推定されるミスアライメント測定する方法であって、プリント回路基板（１）の少なくとも１つの中間層（２）は、列を成して並べられ、あらゆる大きさの非導電性の領域（８．ｉ）を内側に形成されるリング構造（７．ｉ）で構成され、ミスアライメントが無い又は無視して良い場合、試験領域の辺りに配置された導通用貫通穴（５）は、内面積（８．ｉ）の辺りに存在し、さらに、ミスアライメントがある場合には、導通用貫通穴（５）は導電性のリング構造（７．ｉ）の辺りに個々に設置され、上記導電性のリング構造（７．ｉ）と接続を形成し、上記貫通穴（５）と上記リング構造（７．ｉ）との間に電圧が印加されると、ミスアライメントに依存して、上記中間層（２）又は中間層構造のそれぞれのミスアライメントの結果から、短絡が特定の２組の貫通穴とリング構造で検出され、リング構造の試験領域（７．ｉ）は、セグメントに構成され、リング構造における試験領域のセグメント（ａ、ｂ、ｃ、ｄ）のそれぞれは非導電性の分離領域（９）により互いに分離されて構成され、貫通穴（５）と導電的に接続するセグメント（ａ、ｂ、ｃ、ｄ）に依存して、上記ミスアライメントの大きさに加えて、上記ミスアライメントの角度方向も測定することができる方法。
11. 一列に並ぶ試験領域（７）は、円環のセグメント（ａ、ｂ、ｃ、ｄ）のグループで形成されていることを特徴とする、請求項１０に記載の方法。
12. ４つのセグメント（ａ、ｂ、ｃ、ｄ）は、それぞれのリング構造（７．ｉ）に含まれていることを特徴とする、請求項１０又は１１に記載の方法。
13. 導通用貫通穴は、別のプリント回路基板層から試験領域のセグメントを備えた中間層に向かって形成されていることを特徴とする、請求項１０〜１２のいずれか１つに記載の方法。
14. 導通用貫通穴（５）が上記プリント回路基板層（４）から形成されると同時に、試験領域のセグメント（ａ、ｂ、ｃ、ｄ）が当該プリント回路基板層に配置され、共通の連続した導電性領域（１１）が塗布されている上記中間層（２）に向かって、上記貫通穴（５）が形成されることを特徴とする、請求項１０〜１３のいずれか１つに記載の方法。
15. 上記試験領域のセグメント（ａ、ｂ、ｃ、ｄ）は、上記貫通穴（５）が構成された上で、写真平版処理により塗布されることを特徴とする、請求項１４に記載の方法。

Images