JP2008505834A - 転位密度の低いｉｉｉ族窒化物材料及び当該材料に関連する方法 - Google Patents

転位密度の低いｉｉｉ族窒化物材料及び当該材料に関連する方法 Download PDF

Info

Publication number
JP2008505834A
JP2008505834A JP2007520461A JP2007520461A JP2008505834A JP 2008505834 A JP2008505834 A JP 2008505834A JP 2007520461 A JP2007520461 A JP 2007520461A JP 2007520461 A JP2007520461 A JP 2007520461A JP 2008505834 A JP2008505834 A JP 2008505834A
Authority
JP
Japan
Prior art keywords
nitride material
material region
region
dislocation density
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007520461A
Other languages
English (en)
Other versions
JP5705399B2 (ja
JP2008505834A5 (ja
Inventor
エル． ピナー、エドウィン
クラーセン ロバーツ、ジョン
ラジャゴパル、プラディープ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitronex Corp
Original Assignee
Nitronex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34973093&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2008505834(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nitronex Corp filed Critical Nitronex Corp
Publication of JP2008505834A publication Critical patent/JP2008505834A/ja
Publication of JP2008505834A5 publication Critical patent/JP2008505834A5/ja
Application granted granted Critical
Publication of JP5705399B2 publication Critical patent/JP5705399B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

一つ以上のＩＩＩ族窒化物材料領域（例えば、窒化ガリウム物材料領域）を含む半導体構造、及びこのような構造に関連する方法が提供される。ＩＩＩ族窒化物材料領域は転位密度が低いので、特にらせん転位密度が低いので有利である。或る実施形態では、ＩＩＩ族窒化物材料領域のらせん転位をほぼ無くすことができる。ＩＩＩ族窒化物材料領域下での歪吸収層の形成、及び／又は処理条件によってらせん転位を低くすることができる。或る実施形態では、らせん転位が低いＩＩＩ族窒化物材料領域は窒化ガリウム物材料領域を含み、この窒化ガリウム物材料領域は素子の活性領域として機能する。活性領域（例えば、窒化ガリウム物材料領域）のらせん転位を低くすることにより、種々の効果の中でもとりわけ、電子輸送能が高くなり、非放射性再結合が少なくなり、そして組成／成長に関する均一性が高くなって特性（例えば、電気特性及び光学特性）が向上する。

Description

本発明は概してＩＩＩ族窒化物材料に関し、特に転位密度の低いＩＩＩ族窒化物（例えば、窒化ガリウム）材料構造、及び当該材料に関連する方法に関する。
ＩＩＩ族窒化物材料は窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、及びこれらの材料の該当する合金（例えば、ＡｌＧａＮ，ＩｎＧａＮ，ＡｌＩｎＧａＮ，及びＡｌＩｎＮ）を含む。詳細には、窒化ガリウム材料（ＧａＮ及びその合金）は注目すべき特性を持ち、例えば青色光を高効率で放出する機能、高周波数の信号を送信する機能、及び他の機能を持つ。従って、窒化ガリウム材料はトランジスタ、フィールドエミッタ、及び光電変換素子のような多くのマイクロエレクトロニクス用途において広範に研究されている。窒化ガリウム材料領域を含む半導体構造は多くの場合、他のＩＩＩ族窒化物材料（例えば、ＡｌＮ）から成る領域を含む。このような層は、例えば基板と、基板を覆う窒化ガリウム材料領域との間に位置するバッファ層または中間層として機能する。
ＩＩＩ族窒化物材料は、シリコン、炭化シリコン、及びサファイアを含む多くの普通の基板とは異なる結晶構造及び特性を有する。従って、ＩＩＩ族窒化物材料をこのような基板の上に形成すると、これらの差によって転位を含む欠陥が形成される。例えば、転位は基板及びＩＩＩ族窒化物材料の格子定数の差、基板及びＩＩＩ族窒化物材料の熱膨張係数の差、更には方位差及び欠陥を含む基板品質から生じ得る。
転位は、原子が直線状に並ぶという結晶の配列が乱れ、完全ではなくなっている状態である。転位のタイプには、刃状転位、らせん転位、及び混合転位（この転位は刃状転位成分及びらせん転位成分を有する）。転位が素子の活性領域の近傍のＩＩＩ族窒化物材料に含まれると素子性能が劣化する。例えば、転位は散乱中心として作用し、これが電子輸送に影響し、従って電気特性が劣化する。また、転位は非放射再結合中心として作用し、この再結合中心によって光電変換素子の性能が低下する。更に、転位によって組成が不均一になり、かつマクロ欠陥が形成され、これらの現象によっても素子性能が低下する。
或る従来の垂直成長プロセス（すなわち、下地層の結晶の面が垂直方向に成長する）によって、らせん転位密度が約１０１２／ｃｍ３超のＩＩＩ族窒化物材料領域が形成される。横方向成長プロセスによって欠陥密度の低い局所領域がＩＩＩ族窒化物材料領域の内部に形成され、当該領域の内部の他の領域は相対的に高い欠陥密度を有する。横方向成長プロセスは通常、垂直成長プロセスよりも複雑である。
本発明は転位（例えば、らせん転位）密度が低いＩＩＩ族窒化物材料を、これらの材料に関連する構造、素子、及び方法を含む形で提供する。
一の実施形態では、半導体構造が提供される。当該構造はＩＩＩ族窒化物材料領域を備え、この領域は、約１０８／ｃｍ２未満のらせん転位密度をＩＩＩ族窒化物材料領域全体に渡って有する。
別の実施形態では、半導体構造が提供される。当該構造はＩＩＩ族窒化物材料領域を備え、ＩＩＩ族窒化物材料領域は少なくとも約１００ミクロン×１００ミクロンの寸法、及
び約１０４／ｃｍ２未満のらせん転位密度を有する領域を含む。
別の実施形態では、半導体構造が提供される。当該構造は、上側表面を有する半導体領域と、そして上側表面の上に形成され、かつ半導体領域とは異なる組成を有するＩＩＩ族窒化物材料領域と、を備える。上側表面の１００ナノメートル以内のＩＩＩ族窒化物材料領域の断面領域は、約１０８／ｃｍ２未満のらせん転位密度を有する。
別の実施形態では、半導体構造が提供される。当該構造はＩＩＩ族窒化物材料領域を備え、ＩＩＩ族窒化物材料領域は約１０８／ｃｍ２未満のらせん転位密度、及び約１０８／ｃｍ２よりも高い刃状転位密度を有する。
別の実施形態では、半導体構造が提供される。当該構造はＩＩＩ族窒化物材料領域を備え、ＩＩＩ族窒化物材料領域は刃状転位密度及びらせん転位密度を有する。刃状転位密度はらせん転位密度の少なくとも１００倍の大きさである。
別の実施形態では、半導体構造が提供される。当該構造は基板と、１００オングストローム未満の膜厚を有し、かつ基板の上側表面のほぼ全体を覆う窒化シリコン系材料層と、を備える。当該構造は更に、窒化シリコン系材料層の上に形成され、かつ約１０８／ｃｍ２未満のらせん転位密度を有するＩＩＩ族窒化物材料領域を備える。
別の実施形態では、半導体構造を形成する方法が提供される。当該方法では、基板を設け、そして窒化ガリウム材料領域を基板の上に、約１０８／ｃｍ２未満のらせん転位密度をＩＩＩ族窒化物材料領域全体に渡って有するように形成する。
別の実施形態では、半導体構造を形成する方法が提供される。当該方法では、上側表面を有する半導体材料領域を設け、そしてＩＩＩ族窒化物材料領域を半導体材料領域の上に垂直に成長させる。ＩＩＩ族窒化物材料領域は半導体材料領域とは異なる組成を有する。半導体材料領域の上側表面の１００ナノメートル以内に位置するＩＩＩ族窒化物材料領域の断面領域のらせん転位密度は約１０８／ｃｍ２未満である。
本発明の他の態様、実施形態、及び特徴については、本発明に関する次の詳細な記述から、この記述を添付の図を参照しながら考察することにより明らかになる。添付の図は模式図であり、寸法通りには描いていない。これらの図では、種々の図に示されるそれぞれの同じ、またはほぼ同様の構成要素は、１つの参照番号または記号により表示される。説明を分かり易くするために、全ての構成要素に全ての図において記号を付すということを行っていない。更には、図示がこの技術分野の当業者であれば本発明を理解するためには必要ではない場合には、本発明の各実施形態の全ての構成要素を示している訳ではない。本明細書において参照することにより本発明の開示に含まれることになる全ての特許出願及び特許は、参照することによりこれらの特許文献の内容の全てが本発明の開示に含まれる。相容れない事態が生じる場合には、定義を含む本明細書が他の文献に優先する。
本発明は、一つ以上のＩＩＩ族窒化物材料領域（群）（例えば、窒化ガリウム材料領域）を含む半導体構造、及びこのような構造に関連する方法を提供する。ＩＩＩ族窒化物材料領域（群）は有利なことに転位密度が低く、特にらせん転位密度が低い。或る実施形態では、ＩＩＩ族窒化物材料領域（群）に含まれるらせん転位は、ほぼ無くすことができる。以下に更に記載するように、とりわけ種々の要素の中でも、歪吸収層をＩＩＩ族窒化物材料領域（群）の下に設けることにより、低いらせん転位密度を実現することができる。或る実施形態では、転位密度が低いＩＩＩ族窒化物材料領域（群）として、素子の活性領域として機能する窒化ガリウム材料領域を挙げることができる。活性素子領域（例えば、
窒化ガリウム材料領域）のらせん転位密度が低いと、種々の効果の中でもとりわけ、電子散乱が小さくなり、非放射性再結合が少なくなり、組成均一性が高くなり、そしてマクロ欠陥形成が低減するので特性（例えば、電気特性及び光学特性）が向上する。
図１は、本発明の一の実施形態による半導体構造１０を示している。半導体構造は、基板１４上に形成される歪吸収層１２を含む。一連のＩＩＩ族窒化物材料領域が歪吸収層上に形成される。この例示としての実施形態では、一連のＩＩＩ族窒化物材料領域は、中間層１５と、遷移層１６と、そして窒化ガリウム材料領域１８と、を含む。以下に更に議論するように、歪吸収層（構成要素の中でもとりわけ）は、これらの被覆ＩＩＩ族窒化物層の内の少なくとも一つの（そして或る場合においては全ての）ＩＩＩ族窒化物層、特に窒化ガリウム材料領域におけるらせん転位密度の発生を低減するように作用することができる。本発明の半導体構造は、素子の中でもとりわけ、トランジスタ（例えば、ＦＥＴ）、ショットキーダイオード、発光ダイオード、及びレーザダイオードを含む多数の半導体素子の基板構造を構成することができる。
或る層が別の層または基板の「ｏｎ（上に）」または「ｏｖｅｒ（上方に）」在ると表現される場合、当該或る層は別の層または基板の上に直接位置することができる、または中間層を挟んで位置することもできる。別の層または基板の上に直接位置する（ｄｉｒｅｃｔｌｙ ｏｎ）という表現は、中間層を全く挟むことがないことを意味する。ここで、或る層が別の層または基板の「ｏｎ（上に）」または「ｏｖｅｒ（上方に）」在ると表現される場合、当該或る層は別の層全体または基板全体を覆うことができる、または別の層または基板の一部分を覆うことができることも理解されたい。
本明細書において使用するように、「ＩＩＩ族窒化物材料」とは、いずれのＩＩＩ族元素窒化物化合物（Ｇｒｏｕｐ ＩＩＩ ｅｌｅｍｅｎｔ−ｎｉｔｒｉｄｅ ｃｏｍｐｏｕｎｄ）を指すこともでき、ＩＩＩ族元素窒化物化合物として、窒化ボロン（ＢＮ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、及び窒化タリウム（ＴｌＮ）だけでなく、ＩＩＩ族元素及びＶ族元素を含む全ての合金（例えば、ＡｌｘＧａ（１−ｘ）Ｎ，ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ，ＩｎｙＧａ（１−ｙ）Ｎ，ＡｌｙＩｎ（１−ｙ）Ｎ，ＧａＡｓａＰｂＮ（１−ａ−ｂ），ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）ＡｓａＰｂＮ（１−ａ−ｂ）など）を挙げることができる。通常、砒素及び／又はリンは、これらの元素が含まれる場合には、低濃度である（すなわち、５重量％未満）。ＩＩＩ族窒化物材料はｎ型ドープ材料またはｐ型ドープ材料とすることができる、或いは真性材料とすることができる。
本明細書において使用するように、「窒化ガリウム材料」という表現は、窒化ガリウム（ＧａＮ）及び窒化ガリウム合金のいずれかを指し、窒化ガリウム合金として、材料の中でもとりわけ、窒化アルミニウムガリウム（ＡｌｘＧａ（１−ｘ）Ｎ），窒化インジウムガリウム（ＩｎｙＧａ（１−ｙ）Ｎ），窒化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ），窒化ガリウム砒素リン（ＧａＡｓａＰｂＮ（１−ａ−ｂ））、窒化アルミニウムインジウムガリウム砒素リン（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）ＡｓａＰｂＮ（１−ａ−ｂ））を挙げることができる。通常、砒素及び／又はリンは、これらの元素が含まれる場合、低濃度である（すなわち、５重量％未満）。或る好適な実施形態では、窒化ガリウム材料は高濃度のガリウムを含み、かつアルミニウム及び／又はインジウムをほとんど含まない、または全く含まない。高濃度のガリウムを含む実施形態では、和（ｘ＋ｙ）は０．４未満、０．２未満、０．１未満、またはこれらの値よりも小さい値とすることができる。或る場合においては、窒化ガリウム材料層がＧａＮの組成を有する（すなわち、ｘ＋ｙ＝０）ことが好ましい。窒化ガリウム材料はｎ型ドープ材料またはｐ型ドープ材料とすることができる、或いは真性材料とすることができる。適切な窒化ガリウム材料は、本出願の譲受人が保有する米国特許第６，６４９，２８７号に記載されて
おり、この文献を参照することにより、この文献の内容が本発明の開示に含まれる。
本明細書において使用するように、「領域」という用語は、一つの層（例えば、層１５、層１６）を指すことができる、または一連の層（例えば、層１８ａ、１８ｂ、１８ｃを含む窒化ガリウム材料領域１８）を指すことができる。
歪吸収層上に形成されるＩＩＩ族窒化物材料領域（例えば、中間層１５、遷移層１６、窒化ガリウム材料領域１８）の内の少なくとも一つは、らせん転位密度が低い。或る実施形態では、歪吸収層上に形成されるＩＩＩ族窒化物材料領域の全てのらせん転位密度（以下に示すらせん転位密度値を含む）が低いことが好ましい。窒化ガリウム材料領域のらせん転位密度が低いことが特に好ましいが、これは、多くのデバイス適用形態において、以下に更に説明するように、活性素子領域が窒化ガリウム材料領域に形成されるからである。
しかしながら、或る実施形態では、これらのＩＩＩ族窒化物材料領域の内の一つ以上の領域のらせん転位密度を高くすることができることを理解されたい。
或る実施形態では、歪吸収層上のこれらのＩＩＩ族窒化物材料領域の内の一つの（または一つよりも多くの）領域のらせん転位密度は１０８らせん転位／ｃｍ２未満であり、そして或る場合においては、１０６／ｃｍ２未満である。本発明の技術範囲に含まれる非常に低いらせん転位密度を実現することも可能である。或る実施形態では、これらのＩＩＩ族窒化物材料領域の内の一つの（または一つよりも多くの）領域のらせん転位密度は、１０４／ｃｍ２未満と非常に低く、そして或る場合においては、１０２／ｃｍ２未満である。或る実施形態では、これらのＩＩＩ族窒化物材料領域の内の一つの（または一つよりも多くの）領域のらせん転位をほぼゼロにすることも可能である。
本明細書において使用するように、らせん転位密度の単位は「らせん転位／ｃｍ２」または「／ｃｍ２」と表記する。
或る好適な実施形態では、少なくとも窒化ガリウム材料領域のらせん転位密度値は上に記載したように低い。
特定のらせん転位密度は、種々の要素の中でもとりわけ、歪吸収層の膜厚、組成、及び結晶構造；ＩＩＩ族窒化物材料層（群）／領域（群）の組成、膜厚、及び結晶構造；更には基板の組成、膜厚、及び結晶構造のような要素を含む特定の構造によって部分的に変わる。
らせん転位密度は公知の方法を使用して測定することができる。例えば、異なる撮影条件で得られる材料構造の透過型電子顕微鏡（ＴＥＭ）画像の比較を行なう回折コントラスト法（例えば、ｇ−ベクトルの解析）を使用してらせん転位を選択的に観察し、そしてらせん転位密度を測定することができる。
ここに記載するらせん転位密度は代表的な領域に渡って測定されることを理解されたい。代表的な領域は、測定対象の実際の転位密度によって部分的に変わる。例えば、約１００平方ミクロン（例えば、１０ミクロン×１０ミクロン）の代表的な領域は、約１０８／ｃｍ２のらせん転位密度を測定するために適する。これよりも広い代表的な領域を、上記よりも少ないらせん転位密度に関して使用することができる。
有利なことに、或る実施形態では、上に特定したらせん転位密度範囲は、歪吸収層上のそれぞれのＩＩＩ族窒化物材料領域（群）の内の一つの（または一つよりも多い）領域全てに当てはまる。すなわち、ＩＩＩ族窒化物材料領域（群）の内の少なくとも一つの（または一つよりも多い）領域の全容積を通じて、上に特定されるらせん転位密度範囲を実現
することができる。
或る実施形態では、歪吸収層上に形成されるＩＩＩ族窒化物材料領域（例えば、中間層１５、遷移層１６、及び窒化ガリウム材料領域１８）の全てが上に特定したらせん転位密度を有することを理解されたい。
低いらせん転位密度はまた、ＩＩＩ族窒化物材料領域群の広い領域に渡って実現することができる。例えば、上に特定したらせん転位密度は、約１０４平方ミクロン超；または約１ｍｍ２超の面積を有する領域に観察することができる。或る場合においては、らせん転位密度の低いＩＩＩ族窒化物材料領域の面積は約１ｃｍ２以上とすることができる。
上述の面積は同様の長さ、及び幅を含む種々の寸法（すなわち、長さ、幅）を有することができる。例えば、上に特定したらせん転位密度は、約１００ミクロン×１００ミクロン超；または約１ｍｍ×１ｍｍ超の寸法を有する面積に観察することができる。或る場合においては、らせん転位密度の低いＩＩＩ族窒化物材料領域の面積は約１ｃｍ×１ｃｍ以上の寸法を有することができる。
広い領域に渡って、そして／または領域（群）全体を通じてらせん転位密度を一様に低くすることにより、該当するＩＩＩ族窒化物材料領域の内部で、低らせん転位密度領域を形成し、かつ高らせん転位密度（例えば、１０８／ｃｍ２超）領域も形成してしまう先行技術による所定の方法よりも優れた利点が得られる。
或る実施形態では、ＩＩＩ族窒化物材料領域は、領域及び／又は面積全体を通じてほぼ一定のらせん転位密度を有することができる。或る実施形態では、らせん転位密度は軸方向（図１のｚ軸）に沿ってほぼ一定であり、かつ半径方向（図１のｘ軸）に沿ってもほぼ一定である。
上に特定したらせん転位密度は、異なる材料組成により形成される下地の半導体領域（例えば、基板または半導体層）の近傍（例えば、１００ナノメートル以内、または５０ナノメートル以内）のＩＩＩ族窒化物材料領域の複数の領域の内部で実現する。当該領域は、例えば下地領域の上側表面の１００ナノメートル以内（または５０ナノメートル以内）のＩＩＩ族窒化物材料領域の断面領域（例えば、図１のＡ）である。この断面領域はＩＩＩ族窒化物材料領域を横断して延在し、かつＩＩＩ族窒化物材料領域の下側表面（または下地領域の上側表面）に平行となる。断面領域は上述の面積値の内のいずれかの面積値を有することができる。断面領域及びＩＩＩ族窒化物材料領域は図示のように、下地半導体領域の直上に設けることができる。
これらの実施形態では、歪吸収層１５（１００ナノメートル未満の膜厚を有する）はＩＩＩ族窒化物材料領域と下地半導体領域（例えば、基板１４）との間に形成することができる。
或る場合においては、上に特定したらせん転位密度は、ＩＩＩ族窒化物材料領域とは異なる材料組成を有する基板の上側表面の１００ナノメートル以内（または５０ナノメートル以内）に形成されるＩＩＩ族窒化物材料領域の或る領域の内部で実現することができる。これらの場合においては、基板はシリコン、炭化シリコン、サファイア（または、この条件を満たす以下に記載する他の基板材料）により形成することができる。ＩＩＩ族窒化物材料領域は中間層１５、遷移層１６、または窒化ガリウム材料層１８とすることができ、いずれの層とするかは基板によって変わる。
或る場合においては、上に特定したらせん転位密度は、ＩＩＩ族窒化物材料領域とは異
なる材料組成を有する半導体層（すなわち基板以外の層）の上側表面の１００ナノメートル（または５０ナノメートル）以内に形成されるＩＩＩ族窒化物材料領域の内部で実現することができる。例えば、半導体材料層はＩＩＩ族窒化物材料領域とは異なる組成を有する或るＩＩＩ族窒化物材料により形成することができる。
本発明の構造のらせん転位を減らす／無くすメカニズムは、刃状転位密度、または混合転位密度を低くするほどの効果を発揮することはできない。例えば、或る実施形態では、刃状転位密度及び／又は混合転位密度は、らせん転位密度を低くしたＩＩＩ族窒化物材料領域において約１０８／ｃｍ２超となり得る。或る場合においては、刃状転位密度及び／又は混合転位密度は、ＩＩＩ族窒化物材料領域におけるらせん転位密度の少なくとも１００倍、または少なくとも１０４倍である。らせん転位密度を非常に低くした実施形態では、刃状転位密度及び／又は混合転位密度は、ＩＩＩ族窒化物材料領域におけるらせん転位密度の少なくとも１０６倍、または少なくとも１０８倍となり得る。刃状転位密度及び／又は混合転位密度を低くしていない実施形態においても、これらの構造は、らせん転位密度を低くすることにより得られる上に特定した利点を有することを理解されたい。
しかしながら、本発明の或る実施形態では、上に記載した密度よりも低い刃状転位密度及び混合転位密度を実現することができることを理解されたい。また、上に引用した刃状転位密度はＩＩＩ族窒化物材料領域（群）全体に、かつ少なくとも、らせん転位密度を低くしたＩＩＩ族窒化物材料領域（群）の同じ部分に観察されることを理解されたい。
低いらせん転位密度は、歪吸収層を設けることにより少なくとも部分的に実現すると考えられる。しかしながら、歪吸収層を含まない本発明の或る実施形態では、ＩＩＩ族窒化物材料領域群のらせん転位密度を低くすることもできることを理解されたい。他の要素として、種々の要素の中でもとりわけ、中間層、遷移層、及びＩＩＩ族窒化物材料領域の組成、膜厚、及び結晶構造、基板の組成、膜厚、及び結晶構造、そして以下に更に記載するプロセス条件を挙げることができる。
詳細には、歪吸収層の組成、膜厚、及び結晶構造は、被覆ＩＩＩ族窒化物材料層（群）／領域におけるらせん転位の形成を低減するために利用することができる。歪吸収層はまた、窒化ガリウム材料領域上に形成される層のミスフィット転位の形成を低減するように作用することができ、これについては、本出願と同じ譲受人が保有する同時係属中の、米国特許出願番号が未だ付与されていない、２００４年６月２８日出願の「窒化ガリウム材料及び同材料に関する方法」と題する文献に記載されており、この文献を本明細書において参照することにより、この文献の内容が本発明の開示に含まれる。
歪吸収層１２によって、基板の結晶構造と歪吸収層１２上に形成される層／領域（例えば、図１の中間層１５；図２の遷移層１６；及び図３の窒化ガリウム材料領域）の結晶構造との間の格子不整合に起因して生じる歪みを吸収し易くなる。歪吸収層を設けない場合には、この歪は通常、ミスフィット転位が基板との界面の中間層（または、他の被覆層）に発生することにより吸収される。従って、応力を吸収する別のメカニズムを実現することにより、歪吸収層が基板との界面のミスフィット転位の発生を減らすように作用することができる。ミスフィット転位を減らすことによって被覆層（例えば、中間層１５、遷移層１６、及び窒化ガリウム材料領域１８）のらせん転位を減らすこともできる。
更に、歪吸収層は、基板の熱膨張率を中間層及び／又は窒化ガリウム材料領域の熱膨張率と較べたときの差に起因して生じる歪みを吸収するように作用することができる。このような差によって、ミスフィット転位が中間層／基板の界面に形成される、またはクラックが中間層及び／又は窒化ガリウム材料領域のいずれかに生じる。以下に更に記載するように、遷移層１６もこの熱による歪みを吸収するように作用する。
適切な歪吸収層については、本出願と同じ譲受人が保有する同時係属中の、米国特許出願番号が未だ付与されていない、２００４年６月２８日出願の「窒化ガリウム材料及び同材料に関する方法」と題する文献に記載されており、この文献を上において参照することにより、この文献の内容が本発明の開示に含まれる。或る好適な実施形態では、歪吸収層１２は窒化シリコン系材料により形成される。窒化シリコン系材料として、非化学量論組成の窒化シリコン系化合物を含むいずれかの窒化シリコン系化合物（例えば、材料の中でもとりわけ、ＳｉＮ及びＳｉ３Ｎ４のようなＳｉｘＮｙ，ＳｉＣＮ）を挙げることができる。或る実施形態では、ＳｉＮ歪吸収層が好ましい。以下に更に説明するように、窒化シリコン系材料の歪吸収層は、当該歪吸収層がシリコン基板の上に直接形成される場合に特に好ましい。
ここで、歪吸収層を本発明の他の実施形態による他のタイプの材料により形成することができることも理解されたい。しかしながら、窒化シリコン系材料に関連する利点の全てをこれらの実施形態において実現するという必要はない。
或る実施形態では、歪吸収層がアモルファス（すなわち、非結晶）構造を持つことが好ましい。アモルファス歪吸収層は、歪みを吸収することによりミスフィット転位の発生を減らすために特に効果的である。
しかしながら、本発明の或る実施形態では、歪吸収層は単結晶構造または多結晶構造を有することができることを理解されたい。しかしながら、これらの場合においては、アモルファス歪吸収層に関連する利点の全てを実現するという必要はない。
或る実施形態では、歪吸収層は、特に歪吸収層をアモルファス材料及び／又は窒化シリコン系材料により形成する場合には、非常に薄くすることが好ましい。非常に薄い歪吸収層（例えば、窒化シリコン系の歪吸収層）によって、基板からのエピタキシャル成長により中間層（群）を形成することが可能になり、同時に窒化シリコン系の歪吸収層はミスフィット転位の数を減らすためにも効果的な層となる（これにより、ＩＩＩ族窒化物材料領域（群）のらせん転位を減らすことができる）。或る場合においては（例えば、歪吸収層がアモルファスである場合）、歪吸収層が、基板と中間層１５との間の格子不整合及び熱膨張率差に関連する歪みを十分に吸収してミスフィット転位の発生を減らすために十分な大きさの膜厚を有することが望ましい。これらの場合においては、中間層が基板からのエピタキシャル成長により形成されるように歪吸収層を十分に薄くすることも望ましい。この構成は、高品質の単結晶ＩＩＩ族窒化物材料領域（例えば、窒化ガリウム材料領域）を形成するために有利となる。歪吸収層が非常に厚い場合、中間層を基板からのエピタキシャル成長により形成するということができない。
或る実施形態では、歪吸収層は約１００オングストローム未満の膜厚を有し、この膜厚により、これらの実施形態では、中間層を基板からのエピタキシャル成長により形成することが可能になる。或る実施形態では、エピタキシャル成長が可能になるように歪吸収層が約５０オングストローム未満の膜厚を有することが好ましい。
歪吸収層は約１０オングストローム未満の膜厚を有することができ、この膜厚はこれらの実施形態では、歪み（例えば、格子不整合及び熱膨張率差により生じる）を吸収するために十分な膜厚であり、かつこの膜厚によって、以下に更に説明するように、基板全体を覆う歪吸収層を容易に形成することができる。他の実施形態では、歪吸収層は歪みを十分に吸収するために約２０オングストローム超の膜厚を有することができる。
歪吸収層の適切な膜厚範囲は、上に説明した範囲により定義される範囲の全てを含む（
例えば、約１０オングストローム超かつ約１００オングストローム未満、約１０オングストローム超かつ約５０オングストローム未満、など）。また、歪吸収層の膜厚は約２０オングストローム〜約７０オングストロームの範囲とすることができる。
ここで、歪吸収層の適切な膜厚は多数の要素によって変わり、これらの要素として、種々の要素の中でもとりわけ、歪吸収層の組成及び結晶構造、中間層の組成、膜厚、及び結晶構造、更には基板の組成、膜厚、及び結晶構造を挙げることができることを理解されたい。適切な膜厚は、膜厚がミスフィット転位密度及び他の要素（例えば、基板からのエピタキシャル成長が可能な中間層の堆積を可能にする機能）に与える影響を測定することにより求めることができる。歪吸収層が上に記載した範囲を外れる膜厚を有することも可能である。
或る場合においては、歪吸収層の膜厚は層全体に渡って非常に均一である。例えば、これらの場合においては、歪吸収層は、歪吸収層全体に渡って、２５％未満、または１０％未満の膜厚の均一性変動を有する。
以下に更に説明するように、或る実施形態では、歪吸収層は、シリコン基板の上側表面領域を窒化することにより形成することができる。すなわち、基板の表面領域をシリコンから窒化シリコン系材料に改質して歪吸収層を形成することができる。本明細書において使用されるように、このような歪吸収層は「基板の上に形成される」、「基板を覆って形成される」、「基板の上に直接形成される」、そして「基板を覆う」のように表現されることを理解されたい。このような語句は、別の層を（例えば、別々の窒素ソース及びシリコンソースを使用して）基板の上側表面に堆積させることにより形成され、かつ基板の表面領域を改質することによっては形成されない歪吸収層を指すこともできる。
図示の実施形態では、歪吸収層は基板の上側表面のほぼ全体を覆う。この構成は中間層のミスフィット転位の数、従ってＩＩＩ族窒化物材料領域（群）のらせん転移の数を最小にするように作用するので好ましい。他の実施形態では、歪吸収層は基板の上側表面の主要部分（例えば、上側表面領域の５０％超または７５％超）を覆うことができる。
更に、図示の実施形態では、歪吸収層１２は基板と中間層との間の領域全体に渡って形成される。すなわち、歪吸収層は、基板と中間層とを全てのポイントで、歪吸収層が基板の上に直接位置し、かつ中間層が歪吸収層の上に直接位置する状態で分離するように作用する。この構成は中間層のミスフィット転位の数を最小にするように作用するので好ましい。他の実施形態では、歪吸収層は基板と中間層との間の領域の主要部分（例えば、領域の５０％超または７５％超）に渡って形成することができる。歪吸収層が基板と中間層との間の領域全体（または、領域の少なくとも主要部分）に渡って設けられるということがない場合、歪吸収層に関連して上に記載した利点は得られない。
歪吸収層が本発明において基板（及び、中間層と基板との間の領域）を覆う度合いを、不連続な窒化シリコン層がシリコン基板と被覆層との間に形成される（或る場合においては、偶発的に）構成の、先行技術による所定の方法における度合いとは明らかに異なるようにすることができる。
ここで、他の実施形態では、歪吸収層が、２つの異なる層の間のような他の位置に配置する（すなわち、基板の上に直接は形成されない）ことができることを理解されたい。これらの実施形態では、歪吸収層がミスフィット転位の形成を低減し、かつらせん転位が歪吸収層を覆う層（群）／領域（群）に進行する現象を減らすように作用する。歪吸収層は、歪吸収層が形成される下地となる層を、基板を覆う歪吸収層に関して上に説明した度合いと同様の度合いで覆うことができる。
上に述べたように、歪吸収層を設けることにより、中間層内部（例えば、歪吸収層と中間層との界面、または界面に非常に近い領域）のミスフィット転位密度が非常に低くなるので有利である。本発明の或る実施形態では、被覆層のミスフィット転位密度は１０１０／ｃｍ２未満であり、そして他の実施形態では、１０８／ｃｍ２未満である。被覆層のミスフィット転位密度を更に低くすることができ、例えば１０５／ｃｍ２未満とすることができる。或る場合においては、ミスフィット転位が含まれている状態を容易には検出することができず、これはミスフィット転位密度が１０２／ｃｍ２未満であることを意味する。特定のミスフィット転位密度は、種々の要素の中でもとりわけ、歪吸収層の膜厚、組成及び結晶構造、被覆層の組成、膜厚、及び結晶構造、更には基板の組成、膜厚、及び結晶構造を含む特定の構造によって部分的に変わる。
構造１０は窒化物系材料により形成される中間層１５を含むことが好ましい。適切な窒化物系材料として、これらには制限されないが、窒化アルミニウム系材料（窒化アルミニウム、窒化アルミニウム合金）、及び窒化ガリウム材料を挙げることができる。或る場合においては、中間層は一定の組成を有する。他の場合においては、以下に更に説明するように、中間層の組成に傾斜を付けることができる。適切な組成傾斜層については以下に更に説明され、そして本出願と同じ譲受人が保有する２０００年１２月１４日出願の「窒化ガリウム材料及び方法」と題する米国特許第６，６４９，２８７号に記載されており、この文献を本明細書において参照することにより、この文献の内容が本発明の開示に含まれる。
中間層は単結晶構造を有することが好ましい。上に述べたように、或る実施形態では、歪吸収層の膜厚を制御して、中間層を基板からのエピタキシャル成長により形成することができるようにする。中間層が単結晶構造を有すると有利である、というのは、中間層が単結晶構造を有することによって、らせん転位密度が低い単結晶の高品質窒化ガリウム材料領域の形成が容易になるからである。或る実施形態では、中間層は基板とは異なる結晶構造を有する。
ここで、単結晶中間層に関連する利点の全てが得られるという訳にはいかないが、中間層は単結晶構造としなくてもよく、アモルファスまたは多結晶とすることができることも理解されたい。
中間層はいずれかの適切な膜厚を有することができる。例えば、中間層は、他の膜厚も可能ではあるが、約１０ナノメートルと５ミクロンの間の膜厚とすることができる。
ここで、本発明の或る実施形態は中間層１５を含まなくてもよいことを理解されたい（例えば、図２に示すように）。
図示の実施形態では、遷移層１６が中間層の上に直接形成される。中間層が一定の組成を有する場合のような或る実施形態では、遷移層を組成傾斜材料（例えば、組成傾斜窒化物系材料）により形成することが好ましい。適切な組成傾斜層については、本出願と同じ譲受人が保有する米国特許第６，６４９，２８７号に記載されており、この文献を上において参照することにより、この文献の内容が本発明の開示に含まれる。
組成傾斜遷移層の組成は、層の少なくとも一部分に渡って変化する。組成傾斜遷移層は、遷移層上に形成される窒化ガリウム材料領域におけるクラック形成を、窒化ガリウム材料と基板（例えば、シリコン）との熱膨張率の差から生じる熱応力を小さくすることにより防止するために特に効果的である。組成傾斜遷移層は、ＩＩＩ族窒化物材料層（群）／領域（群）（例えば、窒化ガリウム材料領域）におけるらせん転移の発生を減らすようにも作用することができる。或る場合においては、組成傾斜遷移層は、混合転位密度及び刃
状転位密度を低くするようにも作用する。
一連の実施形態によれば、遷移層の組成に傾斜を付け、そして遷移層はＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ，ＡｌｘＧａ（１−ｘ）Ｎ，及びＩｎｙＧａ（１−ｙ）Ｎのような窒化ガリウム合金により形成される。これらの実施形態では、合金の元素（例えば、Ｇａ，Ａｌ，Ｉｎ）の内の少なくとも一つの元素の濃度を遷移層の膜厚の少なくとも一部分に渡って変える。遷移層１６がＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎの組成を有する場合、ｘ及び／又はｙを変えることができる。遷移層がＡｌｘＧａ（１−ｘ）Ｎの組成を有する場合、ｘを変えることができる。遷移層がＩｎｙＧａ（１−ｙ）Ｎの組成を有する場合、ｙを変えることができる。
或る好適な実施形態では、遷移層は、ガリウム濃度が裏面で低く、ガリウム濃度が前面で高くなるように、ガリウム濃度に傾斜を付けることが望ましい。このような遷移層は、窒化ガリウム材料領域１８内部の内部応力を緩和するために特に効果的であることが判明している。例えば、遷移層はＡｌｘＧａ（１−ｘ）Ｎの組成を有することができ、この場合、ｘが遷移層の裏面から前面に向かって小さくなる（例えば、ｘは遷移層の裏面での値１から遷移層の前面での値０にまで小さくなる）。
或る好適な実施形態では、構造１０は窒化アルミニウム中間層１５及び組成傾斜遷移層１６を含む。或る好適な実施形態では、組成傾斜遷移層はＡｌｘＧａ（１−ｘ）Ｎの組成を有し、この場合、ｘは、遷移層の裏面での値１から遷移層の前面での値０になるような傾斜で変化する。組成の傾斜は、例えば不連続に（例えば、階段状に）、または連続的に変わるようにすることができる。或る不連続傾斜では、ＡｌＮ，Ａｌ０．６Ｇａ０．４Ｎ，及びＡｌ０．３Ｇａ０．７Ｎの構成の組成が窒化ガリウム材料領域に向かう方向に階段状に変化する。
ここで、他の場合においては、遷移層１６は一定の組成を有することができ、遷移層の組成に傾斜を付けなくてもよいことを理解されたい。或る場合（例えば、基板がシリコン基板ではない場合）においては、遷移層は一定の組成を有することができる。適切な組成として、これらには制限されないが、窒化アルミニウム系材料（例えば、窒化アルミニウム、窒化アルミニウム合金）、及び窒化ガリウム材料を挙げることができる。組成が一定のこれらの実施形態では、遷移層は他の例示としての実施形態における中間層と同様の構成とすることができる。
歪吸収層、中間層、及び遷移層が通常、本発明の構造に基づいて形成される素子の活性領域の一部分（とすることができるが）である、という訳ではない。上に説明したように、これらの層は窒化ガリウム材料領域１８の堆積を容易にするために形成することができる。しかしながら、或る場合においては、中間層及び／又は遷移層は熱拡散層としての機能を含む他の機能を有することができ、熱拡散層によって素子の動作中に半導体構造の活性領域から熱を取り除き易くなる。例えば、熱拡散層として機能する遷移層については、２００１年２月２３日に出願され、本出願と同じ譲受人が保有する同時係属中の、「熱伝導領域を含む窒化ガリウム材料」と題する米国特許出願０９／７９２，４０９に記載されており、この文献を本明細書において参照することにより、この文献の内容が本発明の開示に含まれる。本発明の構造に基づいて形成される素子の活性領域は窒化ガリウム材料領域１８に形成することができる。窒化ガリウム材料領域１８は少なくとも一つの窒化ガリウム材料層を含む。或る場合においては、窒化ガリウム材料領域１８は窒化ガリウム材料層を一つだけ含む。他の場合においては、窒化ガリウム材料領域１８は一つよりも多くの窒化ガリウム材料層を含む。例えば、窒化ガリウム材料領域は、図５に示すように複数の層（例えば、１８ａ，１８ｂ，１８ｃ）を含むことができる。一つよりも多くの窒化ガリウム材料層を有する実施形態では、各層のらせん転位密度は上に述べたように低くするこ
とができる。
適切な窒化ガリウム材料層構造については、例えば２００３年１２月１７日に出願され、本出願と同じ譲受人が保有する同時係属中の、「電極決定層を含む窒化ガリウム材料素子、及び同素子の形成方法」と題する米国特許出願１０／７４０，３７６に記載されており、この文献を本明細書において参照することにより、この文献の内容が本発明の開示に含まれる。
好適には、窒化ガリウム材料領域１８は更に、上述したらせん転位密度が低い他に、クラックサイズが小さい。上に説明したように、遷移層（特に、組成に傾斜を付けた場合の）、及び／又は中間層によってクラックの形成を抑制することができる。クラックサイズが小さい窒化ガリウム材料については、上において参照することにより本発明の開示に含まれる対象となった米国特許第６，６４９，２８７号に記載されている。或る場合においては、窒化ガリウム材料領域は０．００５μｍ／μｍ２未満のクラックサイズを有する。或る場合においては、窒化ガリウム材料領域は０．００１μｍ／μｍ２未満の非常に小さいクラックサイズを有する。或る場合においては、窒化ガリウム材料領域を、０．０００１μｍ／μｍ２未満のクラックサイズにより定義されるほとんどクラックがない状態とすることが好ましい。
或る場合においては、窒化ガリウム材料領域１８は、単一結晶（すなわち、単結晶（ｍｏｎｏｃｒｙｓｔａｌｌｉｎｅ））構造を有する一つの層（または複数の層）を含む。或る場合においては、窒化ガリウム材料領域はウルツ鉱型（六方晶系）構造を有する一つ以上の層を含む。
窒化ガリウム材料領域１８の膜厚、及び異なる層の数は少なくとも部分的に、構造が使用される用途により決定される。最低限の条件として、窒化ガリウム材料領域の膜厚は、所望の構造または素子の形成が可能になるような十分な大きさの値である。窒化ガリウム材料領域は一般的に、必ずではないが、０．１ミクロン超の膜厚を有する。他の場合においては、窒化ガリウム材料領域１８は、０．５ミクロン超、２．０ミクロン超、または５．０ミクロン超の膜厚を有する。或る場合においては、窒化ガリウム材料領域は、１０．０ミクロン未満、または５．０ミクロン未満の膜厚を有する。窒化ガリウム材料領域は、処理時間を短くするために、そして他の処理上の理由によりこれらの値よりも小さい値の膜厚を有すると有利である。
或る実施形態では、ＩＩＩ族窒化物材料層（群）／領域（群）（例えば、窒化ガリウム材料領域群）は、少ない量の添加物質（ドーパント以外の）を含むことができる、または添加物質をほとんど含まないようにすることができる。例えば、窒化ガリウム材料は約０．０１ｐｐｍ未満のアルカリ金属元素を含むことができる、またはアルカリ金属元素をほとんど含まないようにすることができる。この構成は、アルカリ金属を不純物の除去を行なうためにＩＩＩ族窒化物材料製造に使用する先行技術による或るプロセスよりも優れた利点をもたらす。
図示のように、素子の層群／領域群（例えば、歪吸収層、中間層、遷移層、窒化ガリウム材料領域）は、最終の素子または構造ではほぼ平面状になるようにすることができる。以下に更に説明するように、ほぼ平面状の層群／領域群は垂直（例えば、横方向の成長を抑制する）成長プロセスにおいて成長させることができる。所定の横方向成長プロセスによって、平面状ではない層群／領域群を有する構造を形成することができる（例えば、米国特許第６，２６５，２８９号に示されるように）。平面状の層群／領域群（及び、以下に記載する基板）は或る実施形態においては、種々の利点の中でもとりわけ、例えばほぼ一定のらせん転位密度を有する窒化ガリウム材料領域を形成するために、かつ処理を簡単
にするために有利となり得るという利点をもたらす。しかしながら、本発明の或る実施形態では、横方向成長プロセスを以下に更に説明するように使用することができる（或る場合においては、垂直成長プロセスと組み合わせて）ことを理解されたい。
層群／領域群は、該当する下地層群／領域群（基板を含む）とほぼ平面状の界面を形成することができる。例えば、窒化ガリウム材料領域は遷移層１６とほぼ平面状の界面を形成することができ、そして歪吸収層１２または遷移層１６は基板とほぼ平面状の界面を形成することができる。この構成は、垂直成長プロセスの特徴を、横方向成長プロセスにより形成される構造（例えば、米国特許第６，２６５，２８９号に示される）と対比する形で示すこともできる。ほぼ平面状の界面を窒化ガリウム材料領域と下地層（例えば、遷移層１６）との間に形成することにより幾つかの利点がもたらされ、例えば種々の利点の中でもとりわけ、ほぼ一定のらせん転位密度を窒化ガリウム材料領域に持たせることができ、かつ処理を簡単にすることができるという利点が得られる。
ここで、本発明の構造は、ほぼ平面状の層群／領域群、及び／又は界面に制限されないことを理解されたい。或る実施形態では、構造は平面状ではない層群／領域群、及び／又は界面を含む。
或る実施形態では、層群／領域群は該当する下地層群／領域群（基板を含む）との間に連続界面を形成することができる。すなわち、構造の層群／領域群（例えば、歪吸収層、中間層、遷移層、窒化ガリウム材料領域）は、該当する下地層群／領域群を横切って連続的に延びることができる。例えば、窒化ガリウム材料領域は遷移層１６との間に連続界面を形成することができ、そして歪吸収層１２または遷移層１６は基板との間に連続界面を形成することができる。層群／領域群はまた、該当する下地層群／領域群の上側表面を連続的に覆うことができる。
上に記載したように、或る好適な実施形態では、基板１４はシリコン基板である。本明細書において使用するように、シリコン基板とは、シリコン表面を含む全ての基板を指す。適切なシリコン基板の例として、種々の基板の中でもとりわけ、全体がシリコンにより構成される基板（例えば、バルクシリコンウェハ）、シリコンオンインシュレータ（ＳＯＩ）基板、シリコンオンサファイア（ＳＯＳ）基板、及びＳＩＭＯＸ基板を挙げることができる。適切なシリコン基板として更に、シリコンウェハを、ダイヤモンド、ＡＩＮのような別の材料、または他の多結晶材料に接着させた構成の基板を挙げることができる。異なる結晶方位を有するシリコン基板を使用することができるが、単結晶シリコン基板が好ましい。或る場合においては、（１１１）シリコン基板が好ましい。他の場合においては、（１００）シリコン基板が好ましい。
ここで、サファイア基板、炭化シリコン基板、インジウムリン基板、シリコンゲルマニウム基板、砒化ガリウム基板、窒化ガリウム基板、窒化アルミニウム基板、及び他のＩＩＩ−Ｖ族化合物基板を含む他のタイプの基板を使用することもできることを理解されたい。しかしながら、シリコン基板を使用しない実施形態では、シリコン基板に関連する利点の全てを実現する、ということはできなくなる。或る実施形態では、シリコン、サファイア、炭化シリコン、インジウムリン、シリコンゲルマニウム、及び砒化ガリウムのような、窒化物材料系以外の基板を使用することが好ましい。
以下に更に説明するように、或る場合（例えば、図４）においては、基板（及び他の層）を除去して、らせん転位密度が低く、かつ支えのないＩＩＩ族窒化物材料領域を形成することができる。
基板１４はいずれかの適切な寸法を有することができる。適切な寸法として、これらに
は制限されないが、約２インチ（５０ｍｍ）、４インチ（１００ｍｍ）、６インチ（１５０ｍｍ）、及び８インチ（２００ｍｍ）を挙げることができる。有利なことに、歪吸収層を使用して種々の膜厚の高品質窒化ガリウム材料領域を基板（例えば、シリコン基板）の上に形成することができる。或る場合においては、基板を、約１２５ミクロン超（例えば、約１２５ミクロン〜約８００ミクロンの間、または約４００ミクロン〜８００ミクロンの間）のような非常に厚い厚さにすることが好ましい。非常に厚い基板は容易に入手し、処理することができ、かつ薄い基板において時々生じ得る曲げに強い。他の実施形態では、薄い基板（例えば、１２５ミクロン未満）を使用し、これらの実施形態は厚い基板に関連する利点をもたらすことができないが、処理が容易になり、そして／または処理工程の回数が少なくなるという利点を含む他の利点をもたらすことができる。或るプロセスでは、基板は最初、非常に厚く（例えば、約２００ミクロン〜８００ミクロンの間）、次に後続の処理工程の間に薄くなる（例えば、１５０ミクロン未満の厚さに）。
或る好適な実施形態では、基板は最終の素子または構造においてはほぼ平面状である。ほぼ平面状の基板は、種々のパターンが転写された、そして／またはトレンチが形成された基板（例えば、米国特許第６，２６５，２８９号に記載されているように）からはっきりと見分けることができる。ほぼ平面状の基板によって、ほぼ平面状の層群／領域群を当該基板の上に形成し易くなる。
図２は、本発明の別の実施形態による半導体構造２０を示している。半導体構造２０は、当該構造が中間層１５を含まないことを除いて、図１に示す構造と同様である。
図３は、本発明の別の実施形態による半導体構造２２を示している。半導体構造２２は、当該構造が中間層１５または遷移層１６を含まないことを除いて、図１に示す構造と同様である。
図４は、支えのない窒化ガリウム材料領域１８を含む構造４０を示している。支えのない窒化ガリウム材料領域は、窒化ガリウム材料領域下の基板及び層群（例えば、１２，１５，１６）を除去することにより形成することができる。例えば、基板及び層群はエッチングプロセスにより除去することができる。この実施形態では、窒化ガリウム材料領域は、らせん転位密度が低いことを含む上に記載した特徴のいずれかを有することができる。詳細には、支えのない窒化ガリウム材料領域がほぼ一定の低いらせん転位密度を有すると有利である。構造４０は更に処理することにより、例えば半導体素子を形成することができる。
図４は窒化ガリウム材料領域１８を示しているが、本明細書に記載する他のＩＩＩ族窒化物材料のいずれかに処理を施して支えのない構造にすることもできることを理解されたい。
図１〜４に示す半導体構造は種々の半導体素子の基礎を構成することができる。適切な素子として、これらには制限されないが、トランジスタ（例えば、ＦＥＴ）だけでなく、ＬＥＤ及びレーザダイオードを含む発光素子を挙げることができる。これらの素子は活性領域を有し、活性領域は通常、少なくとも部分的に窒化ガリウム材料領域内に形成される。また、これらの素子は種々の他の機能層群及び／又はパターン群（例えば、電極群）を含む。
例えば、図５は本発明の一の実施形態によるＦＥＴ素子３０を示している。素子３０はソース電極３４と、ドレイン電極３６と、そしてゲート電極３８と、を含み、これらの電極は窒化ガリウム材料領域１８（この窒化ガリウム材料領域は第１層１８ｂ及び第２層１８ａを含む）の上に形成される。素子は電極形成層４０も含み、この層は図示のように、窒化ガリウム材料領域の表面を保護し、そして被覆するパッシベーション層である。ビア
４２は電極形成層４０内に形成され、電極形成層内には、ゲート電極の一部分が形成される。歪吸収層１２は基板の上に直接形成され、そして中間層１５は歪吸収層の上に直接形成される。或る実施形態では、中間層の組成には傾斜が付けられる。或る実施形態では、中間層は一定の組成（例えば、窒化アルミニウムまたは窒化アルミニウム合金）を有することができ、そして組成傾斜遷移層が歪吸収層の上に形成される。図示のように、窒化ガリウム材料領域は複数の窒化ガリウム材料層（１８ａ，１８ｂ，１８ｃ）を含み、各層のらせん転位密度は低い。
或る実施形態では、層１８ｂの窒化ガリウム材料は、層１８ａの窒化ガリウム材料のアルミニウム濃度よりも高いアルミニウム濃度を有することが好ましい。例えば、層１８ｂの窒化ガリウム材料の（上に説明した窒化ガリウム材料のいずれかに関する）ｘの値は、層１８ａの窒化ガリウム材料のｘの値よりも大きい、０．０５〜１．０の間の値を有することができる、または層１８ａの窒化ガリウム材料のｘの値よりも大きい、０．０５〜０．５の間の値を有することができる。例えば、層１８ｂはＡｌ０．２６Ｇａ０．７４Ｎにより形成することができ、層１８ａはＧａＮにより形成することができる。アルミニウム濃度のこの差によって、非常に高い導電率を持つ領域（例えば、２次元電子ガス領域）を層１８ｂと層１８ａとの界面に形成することができる。図示の実施形態では、層１８ｃはＧａＮにより形成することができる。
ここで、本明細書において詳細には説明されない構造及び素子を含む他の構造及び素子は、本発明の技術範囲に含まれることを理解されたい。他の構造は、異なる要素の中でもとりわけ、他の層及び／又はパターンを含むことができる。
半導体構造１０は公知の半導体処理技術を使用して形成することができる。歪吸収層が窒化シリコン系材料（例えば、アモルファスＳｉＮ）である実施形態では、歪吸収層は、シリコン基板の上側表面を上に記載したように窒化することにより形成することができる。窒化プロセスでは、窒素をシリコン基板の上側表面と反応させて窒化シリコン系の層を形成する。上側表面は、シリコン基板を高温の窒素ガス雰囲気中に曝すことにより窒化することができる。例えば、アンモニアを、シリコン基板が搬入されている反応室に導入することができる。反応室の温度は約１０００℃〜１１００℃の範囲とすることができ、圧力は約２０ｔｏｒｒ〜約４０ｔｏｒｒの範囲とすることができる（或る場合においては、約３０ｔｏｒｒ）。窒素とシリコン基板との反応は、所望の膜厚を有する層が形成されるように選択される反応時間に渡って行なわれる。
ここで、他のプロセスを使用して窒化シリコン系の歪吸収層を形成することができ、他のプロセスとして、別々の窒素ソース及びシリコンソースを使用するプロセス（例えばＣＶＤプロセス）を挙げることができることを理解されたい。また、歪吸収層を別のタイプの材料（窒化シリコン系材料以外の材料）により形成する場合、この技術分野で公知の他の堆積プロセスが使用される。
或る実施形態では、歪吸収層は構造の中間層（及び、或る場合においては、中間層に続いて形成される層）にｉｎ−ｓｉｔｕで形成することができる。すなわち、歪吸収層は同じ堆積工程の間に中間層（及び、或る場合においては、中間層に続いて形成される層）として形成することができる。窒化シリコン系材料から成る歪吸収層を、窒素含有ガス（例えばアンモニア）を反応室に上述のように導入することにより成長させるプロセスでは、第２のソースガスを、窒素含有ガス導入後の或る選択された時間だけ遅れて反応室に導入することができる。第２のソースガスが窒素含有ガスと反応して中間層を形成することにより、歪吸収層の成長が終了する。例えば、中間層が窒化アルミニウムにより形成される場合、アルミニウム含有ガス（例えば、トリメチルアルミニウム）を反応室に、窒素含有ガス（例えばアンモニア）導入後の或る選択された時間だけ遅らせた時点で導入する。遅
延時間は、歪吸収層が所望の膜厚を有するようになるまで成長するように選択される。第２のソースガス（例えば、アルミニウム含有ガス）と窒素含有ガスとの間の反応は、中間層を形成するために十分な時間を費やして行なわれる。中間層が単結晶構造を有する場合、反応条件が適切に選択される。例えば、反応温度は７００℃よりも高く、約１０００℃〜約１１００℃の範囲とすることができる。或る場合においては、これよりも低い成長温度を使用することができ、この温度として約５００℃〜約６００℃の範囲を挙げることができる。
ここで、歪吸収層は中間層及びそれに続く層とは別のプロセスにより形成することができることも理解されたい。例えば、歪吸収層は基板の上に第１プロセスで形成することができる。次に、その後の時点で、中間層を歪吸収層の上に第２プロセスで形成することができる。
上に説明したプロセスでは、中間層は垂直成長プロセスで成長させる。すなわち、中間層は歪吸収層に対して垂直方向に（すなわち、図１のｙ軸に沿って）成長させる。ミスフィット転位密度が低い（これによりらせん転位密度を低くすることができる）歪吸収層を垂直に成長させる機能は、垂直成長プロセスよりも複雑な横方向成長プロセスよりも有利となり得る。
遷移層１６及び窒化ガリウム材料領域１８も、中間層及び歪吸収層と同じ堆積工程において成長させることができる。このようなプロセスでは、適切なソースガスが反応室に適切な時間に導入される。
一の好適な方法によれば、遷移層及び窒化ガリウム材料領域（及び、設ける場合の中間層）は有機金属化学気相成長（ＭＯＣＶＤ）プロセスを使用して成長させる。ここで、この技術分野で公知の他の適切な方法を使用して遷移層及び窒化ガリウム材料領域を堆積させることもでき、この方法として、分子線エピタキシー法（ＢＭＥ）、ハライド気相エピタキシー法（ＨＶＰＥ）などを挙げることができることを理解されたい。
一般的に、ＭＯＣＶＤプロセスでは、異なるソースガスを利用環境（例えば、プロセスシステム）に導入し、そしてガスの間の反応を促進する条件を設定して層を形成する。反応は所望厚さの層が形成されるまで行なわれる。層の組成は以下に更に説明するように、ガス組成、ガス濃度、及び反応条件（例えば、温度及び圧力）を含む幾つかの要素によって制御することができる。
遷移層及び窒化ガリウム材料領域をＭＯＣＶＤ成長させるための適切なソースガスの例として、アルミニウム含有ガスとしてのトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、インジウム含有ガスとしてのトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、ガリウム含有ガスとしてのトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、そして窒素含有ガスとしてのアンモニア（ＮＨ３）を挙げることができる。使用する特定のソースガスは、層の所望の組成によって変わる。例えば、アルミニウム含有ガス（例えば、ＴＭＡまたはＴＥＡ）、ガリウム含有ガス（ＴＭＧまたはＴＥＧ）、及び窒素含有ガスを使用してＡｌｘＧａ１−ｘＮ組成を有する膜を堆積させる。
ソースガスの流量、ソースガスの比、及びソースガスの絶対濃度を制御して所望の組成を有する遷移層及び窒化ガリウム材料領域を形成することができる。ＡｌｘＧａ１−ｘＮ層を成長させる場合、通常のＴＭＡ流量は約５マイクロモル／分〜約５０マイクロモル／分であり、当該流量は或る場合においては約２０マイクロモル／分が好ましく、通常のＴＭＧ流量は約５マイクロモル／分〜約２５０マイクロモル／分であり、当該流量は或る場
合においては約１１５マイクロモル／分が好ましく、そしてアンモニア流量は通常、約３ｓｌｐｍ〜約１０ｓｌｐｍである。反応温度は通常、約９００℃〜約１２００℃であり、そしてプロセス圧力は約１Ｔｏｒｒ〜約７６０Ｔｏｒｒである。ここで、プロセス条件、特に流量はプロセスシステム構成によって大きく変わることを理解されたい。通常、スループットが小さいシステムでは、スループットの大きいシステムよりも流量を小さくする必要がある。
組成傾斜を付けた遷移層を形成する場合、プロセスパラメータを適切に調整して組成傾斜を制御する必要がある。組成には、プロセス条件を変えて特定の組成が選択的に成長するようにすることにより傾斜を付けることができる。例えば、遷移層に取り込むガリウムを増やすことによりガリウム濃度を高くするために、ガリウム含有ガス（例えば、ＴＭＧまたはＴＥＧ）の流量及び／又は濃度を大きくすることができる。同様にして、遷移層に取り込むアルミニウムを増やすことによりアルミニウム濃度を高くするために、アルミニウム含有ガス（例えば、ＴＭＡまたはＴＥＡ）の流量及び／又は濃度を大きくすることができる。ソースガスの流量及び／又は濃度を大きくする（または小さくする）方法によって、組成に傾斜を付ける方法を制御することができる。他の実施形態では、温度及び／又は圧力を調整して特定の化合物を選択的に成長させる。ガリウムを選択的に遷移層に取り込むための成長温度及び圧力は、アルミニウムを選択的に遷移層に取り込むための成長温度及び圧力とは異なる。従って、組成には、温度及び圧力を適切に調整することにより傾斜を付けることができる。
しかしながら、一定の組成を有する遷移層または窒化ガリウム材料領域（或いは、中間層）を堆積させる場合、プロセスパラメータを一定に維持して一定の組成を有する層が形成されるようにする。窒化ガリウム材料領域が、それぞれ異なる組成を有する一つよりも多くの窒化ガリウム材料層を含む場合、プロセスパラメータを適切な時点で変更して、形成される層の組成を変更することができる。
ここで、基板上の層群／領域群（すなわち、歪吸収層、中間層、遷移層、及び窒化ガリウム材料領域）の全てを同じプロセスにより成長させることができることを理解されたい。或いは、それぞれの層群／領域群は別々に成長させることができる。
説明したプロセスでは、層群／領域群（すなわち、歪吸収層、中間層、遷移層、及び窒化ガリウム材料領域）を垂直成長プロセスにより成長させる。すなわち、これらの層群／領域群を下地の層群／領域群（基板を含む）に対して垂直方向に成長させる。らせん転位密度が低い窒化ガリウム材料領域を含む層群／領域群を垂直に成長させる機能は、垂直成長プロセスよりも複雑な横方向成長プロセスよりも有利となり得る。
しかしながら、本発明の他の実施形態（図示せず）では、窒化ガリウム材料領域１８の少なくとも一部分を、エピタキシャル横方向成長（ＬＥＯ）法を使用して成長させることが可能であり、このエピタキシャル横方向成長法では、下地の窒化ガリウム層を、マスク（非晶質の膜）に設けた細い線状の窓を通して成長させ、次にマスクの上を横方向に成長させて窒化ガリウム材料領域を形成するが、この方法は、例えば米国特許第６，０５１，８４９号に記載されている。
本発明の他の実施形態（図示せず）では、窒化ガリウム材料領域１８を、ＰＥＮＤＥＯ成長法を使用して成長させることが可能であり、このＰＥＮＤＥＯ成長法では、隣接するサイドウォールからの成長が融合するまで窒化ガリウム材料柱状構造のサイドウォールをトレンチ内に成長させて窒化ガリウム材料領域を形成するが、これについては、例えば米国特許第６，２６５，２８９号に記載されている。これらの実施形態では、例えば歪吸収層１２（及び、或る場合においては、層１５，１６）を横方向成長の前にサイドウォール
に堆積させることができ、これにより横方向成長によるＩＩＩ族窒化物材料層群／領域群（例えば、窒化ガリウム材料領域）におけるらせん転位密度を小さくすることができる。
本出願と同じ譲受人が保有する同時係属中の、２００３年１２月１７日出願の「電極形成層を含む窒化ガリウム材料素子、及び同素子を形成する方法」と題する文献であって、この文献を本明細書において参照することにより、この文献の内容が本発明の開示に含まれることになる米国特許出願番号１０／７４０，３７６は、図５の実施形態に示す他の層及びパターンを成長させるために使用される方法について更に記載している。
ここで、この技術分野の当業者には公知の他のプロセスを使用して本発明の構造及び素子を形成することができることも理解されたい。
次の実施例は本発明を例示するためのものであり、本発明を制限するものではない。

（実施例１）
この実施例は、本発明の一の実施形態による、らせん転位密度が低いＩＩＩ族窒化物材料層群／領域群を含む構造を形成する様子を示す。
１００ｍｍのシリコン基板を反応室に搬入した。アンモニアガスを反応室に窒素含有ガスとして導入した。温度を１０３０℃に維持し、かつ圧力を約３０ｔｏｒｒに維持した。アモルファス窒化シリコン（ＳｉＮ）から成る歪吸収層を形成した。
アンモニアを導入した後、約６秒経過した時点で、ＴＭＡを反応室にアルミニウム含有ガスとして導入した。温度及び圧力はそれぞれ１０３０℃及び約３０ｔｏｒｒに維持した。成長は約６０分間行なった。窒化アルミニウム（ＡｌＮ）を形成した。
約６０分経過した時点で、ＴＭＧを反応室に導入した。成長は約４０分間行なった。窒化アルミニウムガリウム層（Ａｌ０．６Ｇａ０．４Ｎ）を形成した。
約４０分経過した時点で、反応室に導入しているＴＭＧの濃度を高くし、そして反応室に導入しているＴＭＡの濃度を低くした。成長は約２０分間行なった。窒化アルミニウムガリウム層（Ａｌ０．３Ｇａ０．７Ｎ）を形成した。
約２０分経過した時点で、ＴＭＡの供給を止め、そしてＴＭＧのみを反応室に導入した。窒化ガリウム（ＧａＮ）層を形成した。成長は３０分間行なった。
ＴＭＡの供給を再開し、そしてＴＭＡ及びＴＭＧを反応室に導入して薄い窒化アルミニウムガリウム層を成長させた。
図６はＳＴＥＭ（ｓｃａｎｎｉｎｇ ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ：走査透過電子顕微鏡）画像のコピーであり、この画像は窒化シリコン歪吸収層が窒化アルミニウム層とシリコン基板との間に形成されている様子を示している。
ｇベクトルの解析を行ない、被覆ＩＩＩ族窒化物材料層群／領域群のらせん転位密度を従来のＴＥＭ法を使用して求めた。図７Ａ〜８Ｂは、同じ構造の垂直方向断面を撮影したＴＥＭ画像のコピーである。参照記号については、「＊」は画像の同じ空間位置を指している。
図７Ａは基板表面に直交するｇベクトル（ｇ＝（００００１））を含む画像である。図７Ｂは基板表面に平行なｇベクトル（ｇ＝（１−１００））を含む画像である。
図８Ａ及び８Ｂはそれぞれ、図７Ａ及び７Ｂのコピーであり、この場合、転位が窒化物材料領域に含まれ、そして遷移層（Ａｌ０．３Ｇａ０．７Ｎ）の第１部分が破線によって
目立つようにしてある。ここで、ＡｌＧａＮ遷移層の第２部分、及びＡｌＮ層は同様の転位密度を示すが、説明を分かり易くするために、破線で個々に示すということは行なっていないことに留意されたい。
図示のように、図７Ａ及び図８Ａに観察される転位の全てを図７Ｂ及び図８Ｂにも観察することができる。この１対１の対応が、これらの転位の全てが刃状転位または混合転位（刃状転位成分を含む）であることを示している。従って、らせん転位はＴＥＭ画像には全く観察されなかった。
また、図７Ａ及び図８Ａには観察されない多数の転位が図７Ｂ及び図８Ｂに観察される。これは、これらの転位が刃状転位または混合転位であることも示唆している。
この実施例によって、らせん転位密度が非常に低いＩＩＩ族窒化物材料層群／領域群を形成する方法を求めることができる。らせん転位はＴＥＭ画像からは全く検出することができなかった。
上述のようにして本発明の少なくとも一つの実施形態の幾つかの態様について説明してきたが、この技術分野の当業者であれば、種々の変更、変形、及び改良を容易に本発明に加え得ることが理解できるであろう。このような変更、変形、及び改良は本開示の一部分となるものであり、かつ本発明の技術思想及び技術範囲に含まれるものである。従って、これまでの記述及び図はほんの一例として提示される。
本発明の一の実施形態による、らせん転位密度の低いＩＩＩ族窒化物材料領域を含む構造を示す断面図。 本発明の別の実施形態による、らせん転位密度の低いＩＩＩ族窒化物材料領域を含む構造を示す断面図。 本発明の別の実施形態による、らせん転位密度の低いＩＩＩ族窒化物材料領域を含む構造を示す断面図。 本発明の別の実施形態による、らせん転位密度が低く、かつ支えのないＩＩＩ族窒化物材料領域を示す断面図。 本発明の一の実施形態による、らせん転位密度の低いＩＩＩ族窒化物材料領域を含むＦＥＴ素子を示す断面図。 実施例１に示される窒化アルミニウム層とシリコン基板との間に歪吸収窒化シリコン層が形成される様子を示すＳＴＥＭ（走査透過型電子顕微鏡）画像。 実施例１に示される構造の明視野断面ＴＥＭ画像。 実施例１に示される構造の明視野断面ＴＥＭ画像。 実施例１の破線によって強調された転位を含む、図７ＡのＴＥＭ画像。 実施例１の破線によって強調された転位を含む、７ＢのＴＥＭ画像。

Claims (77)

  1. らせん転位密度がＩＩＩ族窒化物材料領域全体に渡って約１０８／ｃｍ２未満のＩＩＩ族窒化物材料領域を備える半導体構造。
  2. ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物材料領域全体に渡ってほぼ一定のらせん転位密度を有する、請求項１記載の構造。
  3. 更に第２のＩＩＩ族窒化物材料領域を備える、請求項１記載の構造。
  4. 第２のＩＩＩ族窒化物材料領域は、第２のＩＩＩ族窒化物材料領域全体に渡って約１０８／ｃｍ２未満のらせん転位密度を有する、請求項１記載の構造。
  5. 第２のＩＩＩ族窒化物材料領域は、約１０８／ｃｍ２超のらせん転位密度を有する、請求項１記載の構造。
  6. 構造の各ＩＩＩ族窒化物材料領域は、それぞれの領域全体に渡って約１０８／ｃｍ２未満のらせん転位密度を有する、請求項１記載の構造。
  7. ＩＩＩ族窒化物材料領域は窒化ガリウム材料領域である、請求項１記載の構造。
  8. 窒化ガリウム材料領域は或るＩＩＩ族窒化物材料領域の上に形成される、請求項７記載の構造。
  9. ＩＩＩ族窒化物材料領域は支えのない領域である、請求項１記載の構造。
  10. 更に基板を備え、ＩＩＩ族窒化物材料領域は基板の上に形成される、請求項１記載の構造。
  11. 基板はほぼ平面状である、請求項１記載の構造。
  12. ＩＩＩ族窒化物材料領域はほぼ平面状である、請求項１記載の構造。
  13. ＩＩＩ族窒化物材料領域は垂直に成長する、請求項１記載の構造。
  14. ＩＩＩ族窒化物材料領域は下地領域を横切って連続的に延びる、請求項１記載の構造。
  15. らせん転位密度がＩＩＩ族窒化物材料領域全体に渡って約１０６／ｃｍ２未満である、請求項１記載の構造。
  16. らせん転位密度がＩＩＩ族窒化物材料領域全体に渡って約１０４／ｃｍ２未満である、請求項１記載の構造。
  17. らせん転位密度がＩＩＩ族窒化物材料領域全体に渡ってほぼゼロである、請求項１記載の構造。
  18. ＩＩＩ族窒化物材料領域の刃状転位密度が約１０８／ｃｍ２よりも高い、請求項１記載の構造。
  19. ＩＩＩ族窒化物材料領域は約１ｍｍ×１ｍｍよりも大きい面積を有する、請求項１記載の
    構造。
  20. 更に歪吸収層を備え、ＩＩＩ族窒化物材料領域が歪吸収層の上に形成される、請求項１記載の構造。
  21. 更に基板を備え、歪吸収層が基板の上側表面のほぼ全体を覆う、請求項２０記載の構造。
  22. 歪吸収層はアモルファス窒化シリコン系材料層を含む、請求項２０記載の構造。
  23. アモルファス窒化シリコン系材料層は１００オングストローム未満の膜厚を有する、請求項２２記載の構造。
  24. ＩＩＩ族窒化物材料領域はほとんどアルカリ元素を含まない、請求項１記載の構造。
  25. ＩＩＩ族窒化物材料領域を備え、ＩＩＩ族窒化物材料領域は少なくとも約１００ミクロン×１００ミクロンの寸法、及び約１０４／ｃｍ２未満のらせん転位密度を有する領域を含む、半導体構造。
  26. ＩＩＩ族窒化物材料領域は、ＩＩＩ族窒化物材料領域全体に渡ってほぼ一定のらせん転位密度を有する、請求項２５記載の構造。
  27. 更に第２のＩＩＩ族窒化物材料領域を備え、第２のＩＩＩ族窒化物材料領域は、少なくとも約１００ミクロン×１００ミクロンの寸法、及び約１０４／ｃｍ２未満のらせん転位密度を有する領域を含む、請求項２５記載の構造。
  28. 構造の各ＩＩＩ族窒化物材料領域は、少なくとも約１００ミクロン×１００ミクロンの寸法、及び約１０４／ｃｍ２未満のらせん転位密度を有する領域を含む、請求項２５記載の構造。
  29. ＩＩＩ族窒化物材料領域は窒化ガリウム材料領域である、請求項２５記載の構造。
  30. ＩＩＩ族窒化物材料領域は支えのない領域である、請求項２５記載の構造。
  31. 更に基板を備え、ＩＩＩ族窒化物材料領域は基板の上に形成される、請求項２５記載の構造。
  32. ＩＩＩ族窒化物材料領域は少なくとも約１ｍｍ×１ｍｍの寸法、及び約１０４／ｃｍ２未満のらせん転位密度を有する領域を含む、請求項２５記載の構造。
  33. ＩＩＩ族窒化物材料領域は少なくとも約１ｃｍ×１ｃｍの寸法、及び約１０４／ｃｍ２未満のらせん転位密度を有する領域を含む、請求項２５記載の構造。
  34. 更に歪吸収層を備え、ＩＩＩ族窒化物材料領域は歪吸収層の上に形成される、請求項２５記載の構造。
  35. 歪吸収層はアモルファス窒化シリコン系材料層を含む、請求項３４記載の構造。
  36. アモルファス窒化シリコン系材料層は１００オングストローム未満の膜厚を有する、請求項３５記載の構造。
  37. 上側表面を有する半導体領域と、そして
    上側表面の上に形成され、かつ半導体領域とは異なる組成を有するＩＩＩ族窒化物材料領域と、を備え、上側表面の１００ナノメートル以内のＩＩＩ族窒化物材料領域の断面領域は、約１０８／ｃｍ２未満のらせん転位密度を有する、半導体構造。
  38. 半導体領域は基板である、請求項３７記載の構造。
  39. 半導体材料領域は半導体層である、請求項３７記載の構造。
  40. 断面領域は少なくとも約１００ミクロン×１００ミクロンの寸法を有する、請求項３７記載の構造。
  41. 断面領域は約１ｍｍ２よりも大きい、請求項３７記載の構造。
  42. 更に、半導体領域の上側表面とＩＩＩ族窒化物材料領域との間に形成される歪吸収層を備える、請求項３７記載の構造。
  43. 歪吸収層はアモルファス窒化シリコン系材料層を含む、請求項４２記載の構造。
  44. アモルファス窒化シリコン系材料層は１００オングストローム未満の膜厚を有する、請求項４３記載の構造。
  45. 上側表面の１００ナノメートル以内のＩＩＩ族窒化物材料領域の断面領域は、約１０６／ｃｍ２未満のらせん転位密度を有する、請求項３７記載の構造。
  46. 上側表面の１００ナノメートル以内のＩＩＩ族窒化物材料領域の断面領域は、約１０４／ｃｍ２未満のらせん転位密度を有する、請求項３７記載の構造。
  47. 半導体領域の１００ナノメートル以内のＩＩＩ族窒化物材料領域の前記領域は、ほぼゼロのらせん転位密度を有する、請求項３３記載の構造。
  48. ＩＩＩ族窒化物材料領域を備え、ＩＩＩ族窒化物材料領域は約１０８／ｃｍ２未満のらせん転位密度、及び約１０８／ｃｍ２超の刃状転位密度を有する、半導体構造。
  49. らせん転位密度は約１０４／ｃｍ２未満である、請求項４８記載の構造。
  50. らせん転位密度はほぼゼロである、請求項４８記載の構造。
  51. ＩＩＩ族窒化物材料領域は窒化ガリウム材料領域である、請求項４８記載の構造。
  52. ＩＩＩ族窒化物材料領域は支えのない領域である、請求項４５記載の構造。
  53. 更に基板を備え、ＩＩＩ族窒化物材料領域は基板の上に形成される、請求項４５記載の構造。
  54. ＩＩＩ族窒化物材料領域を備え、ＩＩＩ族窒化物材料領域は刃状転位密度及びらせん転位密度を有し、刃状転位密度はらせん転位密度の少なくとも１００倍の大きさである、半導体構造。
  55. 刃状転位密度はらせん転位密度の少なくとも１０４倍の大きさである、請求項５４記載の
    構造。
  56. 刃状転位密度はらせん転位密度の少なくとも１０６倍の大きさである、請求項５４記載の構造。
  57. ＩＩＩ族窒化物材料領域は窒化ガリウム材料領域である、請求項５４記載の構造。
  58. ＩＩＩ族窒化物材料領域は支えのない領域である、請求項５４記載の構造。
  59. 更に基板を備え、ＩＩＩ族窒化物材料領域は基板の上に形成される、請求項５４記載の構造。
  60. 基板と、
    １００オングストローム未満の膜厚を有し、かつ基板の上側表面のほぼ全体を覆う窒化シリコン系材料層と、そして
    窒化シリコン系材料層の上に形成され、かつ約１０８／ｃｍ２未満のらせん転位密度を有するＩＩＩ族窒化物材料領域と、を備える半導体構造。
  61. 半導体構造を形成する方法であって、
    基板を設け、そして
    窒化ガリウム材料領域を基板の上に、約１０８／ｃｍ２未満のらせん転位密度をＩＩＩ族窒化物材料領域全体に渡って有するように形成する、方法。
  62. ＩＩＩ族窒化物材料領域を形成する工程では、ＩＩＩ族窒化物材料領域を垂直に成長させる、請求項６１記載の方法。
  63. 更に、第２のＩＩＩ族窒化物材料領域を前記ＩＩＩ族窒化物材料領域の上に形成し、第２のＩＩＩ族窒化物材料領域は、第２のＩＩＩ族窒化物材料領域全体に渡って約１０８／ｃｍ２未満のらせん転位密度を有する、請求項６１記載の方法。
  64. ＩＩＩ族窒化物材料領域は窒化ガリウム材料領域である、請求項６１記載の方法。
  65. 更に、基板を除去して支えのないＩＩＩ族窒化物材料領域を形成する、請求項６１記載の方法。
  66. らせん転位密度はＩＩＩ族窒化物材料領域全体に渡って約１０４／ｃｍ２未満である、請求項６１記載の方法。
  67. らせん転位密度はほぼゼロである、請求項６１記載の方法。
  68. ＩＩＩ族窒化物材料領域の刃状転位密度は約１０８／ｃｍ２よりも高い、請求項６１記載の方法。
  69. ＩＩＩ族窒化物材料領域は約１ｍｍ×１ｍｍよりも大きい寸法を有する領域を含む、請求項６１記載の方法。
  70. 更に、歪吸収層を基板の上に形成し、そしてＩＩＩ族窒化物材料領域を歪吸収層の上に形成する、請求項６１記載の方法。
  71. 歪吸収層は基板の上側表面のほぼ全体を覆う、請求項７０記載の方法。
  72. 歪吸収層はアモルファス窒化シリコン系材料層を含む、請求項７０記載の方法。
  73. アモルファス窒化シリコン系材料層は１００オングストローム未満の膜厚を有する、請求項７０記載の方法。
  74. 半導体構造を形成する方法であって、
    上側表面を有する半導体材料領域を設け、そして
    ＩＩＩ族窒化物材料領域を半導体材料領域の上に垂直に成長させ、ＩＩＩ族窒化物材料領域は半導体材料領域とは異なる組成を有し、半導体材料領域の上側表面の１００ナノメートル以内に位置するＩＩＩ族窒化物材料領域の断面領域のらせん転位密度は約１０８／ｃｍ２未満である、方法。
  75. 半導体材料領域は基板である、請求項７４記載の方法。
  76. 半導体材料領域は一つの層である、請求項７４記載の方法。
  77. 更に、歪吸収層を半導体領域の上側表面の上に形成し、そしてＩＩＩ族窒化物材料領域を歪吸収層の上に形成する、請求項７４記載の方法。
JP2007520461A 2004-07-07 2005-07-06 転位密度の低いｉｉｉ族窒化物材料及び当該材料に関連する方法 Expired - Fee Related JP5705399B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/886,506 US7687827B2 (en) 2004-07-07 2004-07-07 III-nitride materials including low dislocation densities and methods associated with the same
US10/886,506 2004-07-07
PCT/US2005/023934 WO2006014472A1 (en) 2004-07-07 2005-07-06 Iii-nitride materials including low dislocation densities and methods associated with the same

Publications (3)

Publication Number Publication Date
JP2008505834A true JP2008505834A (ja) 2008-02-28
JP2008505834A5 JP2008505834A5 (ja) 2008-08-14
JP5705399B2 JP5705399B2 (ja) 2015-04-22

Family

ID=34973093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007520461A Expired - Fee Related JP5705399B2 (ja) 2004-07-07 2005-07-06 転位密度の低いｉｉｉ族窒化物材料及び当該材料に関連する方法

Country Status (4)

Country Link
US (2) US7687827B2 (ja)
EP (1) EP1778897B1 (ja)
JP (1) JP5705399B2 (ja)
WO (1) WO2006014472A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012105179A1 (ja) * 2011-02-03 2012-08-09 次世代パワーデバイス技術研究組合 半導体基板、半導体装置、および半導体基板の製造方法
WO2013042504A1 (ja) * 2011-09-22 2013-03-28 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
US8803274B2 (en) 2009-07-15 2014-08-12 Sumitomo Electric Industries, Ltd. Nitride-based semiconductor light-emitting element
JP2015181180A (ja) * 2009-09-30 2015-10-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 層構造の製造方法
JP2016157876A (ja) * 2015-02-25 2016-09-01 株式会社タムラ製作所 窒化物半導体テンプレート及びその製造方法
KR20170102022A (ko) * 2015-01-21 2017-09-06 쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 (씨. 엔. 알. 에스) Iii 족 질화물계의 반도체 서포트의 제조
KR20170105598A (ko) * 2015-01-21 2017-09-19 쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 (씨. 엔. 알. 에스) Iii 족 질화물계 패시베이션된 반도체 구조의 제조 방법 및 그러한 구조
JP2022533787A (ja) * 2019-05-24 2022-07-25 プレッシー・セミコンダクターズ・リミテッド パッシベーション層を含む発光ダイオード前駆体

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
JP2008519441A (ja) * 2004-10-28 2008-06-05 ニトロネックス コーポレイション 窒化ガリウム材料を用いるモノリシックマイクロ波集積回路
FI20045482A0 (fi) * 2004-12-14 2004-12-14 Optogan Oy Matalamman dislokaatiotiheyden omaava puolijohdesubstraatti, ja menetelmä sen valmistamiseksi
JP5135686B2 (ja) * 2005-03-23 2013-02-06 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子
US7365374B2 (en) * 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
CN101326642A (zh) * 2005-10-04 2008-12-17 尼特罗奈克斯公司 用于宽带应用的氮化镓材料晶体管及方法
WO2007064689A1 (en) 2005-12-02 2007-06-07 Nitronex Corporation Gallium nitride material devices and associated methods
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
WO2008048303A2 (en) 2005-12-12 2008-04-24 Kyma Technologies, Inc. Group iii nitride articles and methods for making same
JP2007161536A (ja) * 2005-12-14 2007-06-28 Sumitomo Electric Ind Ltd ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶基板、半導体デバイスおよびその製造方法
US20080035143A1 (en) * 2006-08-14 2008-02-14 Sievers Robert E Human-powered dry powder inhaler and dry powder inhaler compositions
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
US7951693B2 (en) * 2006-12-22 2011-05-31 Philips Lumileds Lighting Company, Llc III-nitride light emitting devices grown on templates to reduce strain
JP5383974B2 (ja) * 2006-12-27 2014-01-08 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
KR101330251B1 (ko) * 2007-03-06 2013-11-15 서울바이오시스 주식회사 패터닝된 기판 상에 질화물 반도체층을 형성하는 방법 및그것을 갖는 발광 다이오드
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US7745848B1 (en) 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
US20090218589A1 (en) * 2008-03-01 2009-09-03 Goldeneye, Inc. Semiconductor die with reduced thermal boundary resistance
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
US8703623B2 (en) * 2009-06-01 2014-04-22 Massachusetts Institute Of Technology Fabrication technique for gallium nitride substrates
EP2498293B1 (en) * 2009-11-06 2018-08-01 NGK Insulators, Ltd. Epitaxial substrate for semiconductor element and method for producing epitaxial substrate for semiconductor element
US8648387B2 (en) * 2009-12-30 2014-02-11 Industrial Technology Research Institute Nitride semiconductor template and method of manufacturing the same
US8761218B2 (en) 2010-04-05 2014-06-24 The Regents Of The University Of California Aluminum gallium nitride barriers and separate confinement heterostructure (SCH) layers for semipolar plane III-nitride semiconductor-based light emitting diodes and laser diodes
GB2485418B (en) 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
US20130026480A1 (en) 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
WO2013038980A1 (ja) * 2011-09-15 2013-03-21 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP5903818B2 (ja) * 2011-09-26 2016-04-13 富士通株式会社 化合物半導体装置及びその製造方法
US9012921B2 (en) 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
US8853668B2 (en) 2011-09-29 2014-10-07 Kabushiki Kaisha Toshiba Light emitting regions for use with light emitting devices
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US9178114B2 (en) 2011-09-29 2015-11-03 Manutius Ip, Inc. P-type doping layers for use with light emitting devices
JP5705179B2 (ja) * 2012-08-15 2015-04-22 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
KR101590309B1 (ko) * 2013-07-22 2016-01-29 엔지케이 인슐레이터 엘티디 복합 기판, 그 제조 방법, 기능 소자 및 종결정 기판
KR20150103800A (ko) * 2014-03-04 2015-09-14 전북대학교산학협력단 고효율 이종접합 전계효과 트랜지스터 및 이의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134878A (ja) * 1995-11-10 1997-05-20 Matsushita Electron Corp 窒化ガリウム系化合物半導体の製造方法
JPH11265853A (ja) * 1998-01-16 1999-09-28 Mitsubishi Materials Corp 窒化物半導体層付き基板及びその製造方法
JP2002274996A (ja) * 2001-01-15 2002-09-25 Ngk Insulators Ltd エピタキシャル下地基板及びエピタキシャル基板
WO2003098710A1 (en) * 2002-05-15 2003-11-27 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and production method therefor
JP2004247711A (ja) * 2003-01-20 2004-09-02 Matsushita Electric Ind Co Ltd Ｉｉｉ族窒化物基板の製造方法
JP2005306709A (ja) * 2003-08-29 2005-11-04 Matsushita Electric Ind Co Ltd ＧａＮ結晶およびＧａＮ結晶基板の製造方法、それにより得られるＧａＮ結晶およびＧａＮ結晶基板、それらを用いた半導体装置

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768038A (en) * 1985-05-17 1988-08-30 Konishiroku Photo Industry Co., Ltd. Thermal printhead integrated circuit device
AU623863B2 (en) * 1987-08-24 1992-05-28 Canon Kabushiki Kaisha Method of forming crystals
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US5633192A (en) * 1991-03-18 1997-05-27 Boston University Method for epitaxially growing gallium nitride layers
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5592501A (en) 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5777350A (en) * 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
EP0749638B1 (en) * 1994-12-22 1999-06-16 Koninklijke Philips Electronics N.V. Semiconductor memory devices and methods of producing such
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
US5739554A (en) * 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
WO1996041906A1 (en) 1995-06-13 1996-12-27 Advanced Technology Materials, Inc. Bulk single crystal gallium nitride and method of making same
JP2795226B2 (ja) * 1995-07-27 1998-09-10 日本電気株式会社 半導体発光素子及びその製造方法
EP0852416B1 (en) * 1995-09-18 2002-07-10 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
JP3396356B2 (ja) * 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
JP3409958B2 (ja) * 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
KR19980079320A (ko) * 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
JP3491492B2 (ja) * 1997-04-09 2004-01-26 松下電器産業株式会社 窒化ガリウム結晶の製造方法
EP2234142A1 (en) * 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
US6069021A (en) * 1997-05-14 2000-05-30 Showa Denko K.K. Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6261931B1 (en) * 1997-06-20 2001-07-17 The Regents Of The University Of California High quality, semi-insulating gallium nitride and method and system for forming same
US6146457A (en) * 1997-07-03 2000-11-14 Cbl Technologies, Inc. Thermal mismatch compensation to produce free standing substrates by epitaxial deposition
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3517867B2 (ja) * 1997-10-10 2004-04-12 豊田合成株式会社 ＧａＮ系の半導体素子
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6180270B1 (en) * 1998-04-24 2001-01-30 The United States Of America As Represented By The Secretary Of The Army Low defect density gallium nitride epilayer and method of preparing the same
US6064078A (en) * 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
US6218207B1 (en) * 1998-05-29 2001-04-17 Mitsushita Electronics Corporation Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
SG94712A1 (en) * 1998-09-15 2003-03-18 Univ Singapore Method of fabricating group-iii nitride-based semiconductor device
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6329063B2 (en) * 1998-12-11 2001-12-11 Nova Crystals, Inc. Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US20010042503A1 (en) * 1999-02-10 2001-11-22 Lo Yu-Hwa Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
TW449937B (en) * 1999-02-26 2001-08-11 Matsushita Electronics Corp Semiconductor device and the manufacturing method thereof
EP1039555A1 (en) * 1999-03-05 2000-09-27 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
EP1209729A1 (en) 1999-07-07 2002-05-29 Matsushita Electric Industrial Co., Ltd. Multilayered body, method for fabricating multilayered body, and semiconductor device
TW474024B (en) 1999-08-16 2002-01-21 Cornell Res Foundation Inc Passivation of GaN based FETs
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6441393B2 (en) * 1999-11-17 2002-08-27 Lumileds Lighting U.S., Llc Semiconductor devices with selectively doped III-V nitride layers
US6291319B1 (en) * 1999-12-17 2001-09-18 Motorola, Inc. Method for fabricating a semiconductor structure having a stable crystalline interface with silicon
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6498111B1 (en) * 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
US6657232B2 (en) * 2000-04-17 2003-12-02 Virginia Commonwealth University Defect reduction in GaN and related materials
FR2810159B1 (fr) * 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
US6610144B2 (en) * 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
US6624452B2 (en) * 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
EP1307903A1 (en) * 2000-08-04 2003-05-07 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
JP2002076023A (ja) * 2000-09-01 2002-03-15 Nec Corp 半導体装置
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
US6583034B2 (en) * 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
US6461944B2 (en) * 2001-02-07 2002-10-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Methods for growth of relatively large step-free SiC crystal surfaces
US7233028B2 (en) * 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6956250B2 (en) * 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
RU2296189C2 (ru) * 2001-06-06 2007-03-27 АММОНО Сп.з о.о. Способ и устройство для получения объемного монокристаллического галлийсодержащего нитрида (варианты)
US6841409B2 (en) * 2002-01-17 2005-01-11 Matsushita Electric Industrial Co., Ltd. Group III-V compound semiconductor and group III-V compound semiconductor device using the same
WO2004038778A1 (en) * 2002-10-22 2004-05-06 Amberwave Systems Corporation Gate material for semiconductor device fabrication
US7524691B2 (en) 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
US20050006639A1 (en) * 2003-05-23 2005-01-13 Dupuis Russell D. Semiconductor electronic devices and methods
US7309534B2 (en) * 2003-05-29 2007-12-18 Matsushita Electric Industrial Co., Ltd. Group III nitride crystals usable as group III nitride substrate, method of manufacturing the same, and semiconductor device including the same
US7154163B2 (en) * 2004-05-05 2006-12-26 Supernova Optoelectronics Corp. Epitaxial structure of gallium nitride series semiconductor device utilizing two buffer layers
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134878A (ja) * 1995-11-10 1997-05-20 Matsushita Electron Corp 窒化ガリウム系化合物半導体の製造方法
JPH11265853A (ja) * 1998-01-16 1999-09-28 Mitsubishi Materials Corp 窒化物半導体層付き基板及びその製造方法
JP2002274996A (ja) * 2001-01-15 2002-09-25 Ngk Insulators Ltd エピタキシャル下地基板及びエピタキシャル基板
WO2003098710A1 (en) * 2002-05-15 2003-11-27 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and production method therefor
JP2004247711A (ja) * 2003-01-20 2004-09-02 Matsushita Electric Ind Co Ltd Ｉｉｉ族窒化物基板の製造方法
JP2005306709A (ja) * 2003-08-29 2005-11-04 Matsushita Electric Ind Co Ltd ＧａＮ結晶およびＧａＮ結晶基板の製造方法、それにより得られるＧａＮ結晶およびＧａＮ結晶基板、それらを用いた半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN7012001223; Ｓ．Ｋａｉｓｅｒ　ｅｔ．ａｌ: 'Ｓｔｒｕｃｔｕｒａｌ　ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　ＡｌＧａＮ／ＧａＮ　ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ　ｏｎ　Ｓｉ（１１１）　ｓｕｂｓｔｒａｔｅｓｓｕｉｔａｂｌｅ　ｆｏｒ　ｈｉｇｈ-ｅｌｅｃｔｒｏｎ' Ｊ．　Ｖａｃ．　Ｓｃｉ．　Ｔｅｃｈｎｏｌ．　Ｂ １８（２）, 200004, ｐ．７３３-７４０ *
JPN7012001224; Ｈ．　Ｈｅｉｎｋｅ　ｅｔ．ａｌ: 'Ｘ-ｒａｙ　ｄｉｆｆｒａｃｔｉｏｎ　ａｎａｌｙｓｉｓ　ｏｆ　ｔｈｅ　ｄｅｆｅｃｔ　ｓｔｒｕｃｔｕｒｅ　ｉｎ　ｅｐｉｔａｘｉａｌ　ＧａＮ' Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ Ｖｏｌ．７７，　Ｎｏ．１４, 200010, ｐ．２１４５-２１４７ *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803274B2 (en) 2009-07-15 2014-08-12 Sumitomo Electric Industries, Ltd. Nitride-based semiconductor light-emitting element
JP2015181180A (ja) * 2009-09-30 2015-10-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 層構造の製造方法
JP2012164717A (ja) * 2011-02-03 2012-08-30 Advanced Power Device Research Association 半導体基板、半導体装置、および半導体基板の製造方法
US9099383B2 (en) 2011-02-03 2015-08-04 Furukawa Electric Co., Ltd. Semiconductor substrate and semiconductor device, and manufacturing method of semiconductor substrate
WO2012105179A1 (ja) * 2011-02-03 2012-08-09 次世代パワーデバイス技術研究組合 半導体基板、半導体装置、および半導体基板の製造方法
WO2013042504A1 (ja) * 2011-09-22 2013-03-28 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
KR102585606B1 (ko) 2015-01-21 2023-10-06 쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 Iii 족 질화물계 패시베이션된 반도체 구조의 제조 방법 및 그러한 구조
KR20170102022A (ko) * 2015-01-21 2017-09-06 쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 (씨. 엔. 알. 에스) Iii 족 질화물계의 반도체 서포트의 제조
KR20170105598A (ko) * 2015-01-21 2017-09-19 쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 (씨. 엔. 알. 에스) Iii 족 질화물계 패시베이션된 반도체 구조의 제조 방법 및 그러한 구조
KR102585608B1 (ko) 2015-01-21 2023-10-06 쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 Iii 족 질화물계의 반도체 서포트의 제조
JP2016157876A (ja) * 2015-02-25 2016-09-01 株式会社タムラ製作所 窒化物半導体テンプレート及びその製造方法
JP2022533787A (ja) * 2019-05-24 2022-07-25 プレッシー・セミコンダクターズ・リミテッド パッシベーション層を含む発光ダイオード前駆体
JP7447151B2 (ja) 2019-05-24 2024-03-11 プレッシー・セミコンダクターズ・リミテッド パッシベーション層を含む発光ダイオード前駆体

Also Published As

Publication number Publication date
EP1778897B1 (en) 2013-12-18
JP5705399B2 (ja) 2015-04-22
US20100295056A1 (en) 2010-11-25
US7687827B2 (en) 2010-03-30
EP1778897A1 (en) 2007-05-02
US8368117B2 (en) 2013-02-05
US20060006500A1 (en) 2006-01-12
WO2006014472A1 (en) 2006-02-09

Similar Documents

Publication Publication Date Title
JP5705399B2 (ja) 転位密度の低いｉｉｉ族窒化物材料及び当該材料に関連する方法
US8748298B2 (en) Gallium nitride materials and methods associated with the same
EP1299900B1 (en) METHOD FOR ACHIEVING IMPROVED EPITAXY QUALITY (SURFACE TEXTURE AND DEFECT DENSITY) ON FREE-STANDING (ALUMINUM, INDIUM, GALLIUM) NITRIDE ((Al,In,Ga)N) SUBSTRATES FOR OPTO-ELECTRONIC AND ELECTRONIC DEVICES
JP5520056B2 (ja) 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
US6649493B2 (en) Method for fabricating a III nitride film, and underlayer for fabricating a III nitride film and a method for fabricating the same underlayer
US7271404B2 (en) Group III-V nitride-based semiconductor substrate and method of making same
JP2019505459A (ja) 増加した圧縮応力によってシリコン基板上で成長させたｉｉｉ族窒化物構造物
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
JP2008522447A (ja) シリコン基板からなるｉｉｉ族窒化物材料構造体
US20100096727A1 (en) Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
US9147734B2 (en) High quality GaN high-voltage HFETs on silicon
US20060175681A1 (en) Method to grow III-nitride materials using no buffer layer
US7462505B2 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
JP2010056555A (ja) 半導体構造物及びそれを製造する方法
EP0951077A2 (en) Method for growing nitride compound semiconductor
RU2750295C1 (ru) Способ изготовления гетероэпитаксиальных слоев III-N соединений на монокристаллическом кремнии со слоем 3C-SiC
KR101020498B1 (ko) 에피택셜 성장 방법
JP2009208989A (ja) 化合物半導体基板およびその製造方法
JP2005179089A (ja) エピタキシャル・ラテラル・オーバーグロース基板およびその製造方法、ならびにそのエピタキシャル・ラテラル・オーバーグロース基板を有する窒化物半導体素子

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110621

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120508

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120515

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120809

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131011

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131018

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140312

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140317

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140414

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140417

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140508

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140513

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141022

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150225

R150 Certificate of patent or registration of utility model

Ref document number: 5705399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees