JP2008311829A - 1線式データ通信方法及び通信装置 - Google Patents
1線式データ通信方法及び通信装置 Download PDFInfo
- Publication number
- JP2008311829A JP2008311829A JP2007156185A JP2007156185A JP2008311829A JP 2008311829 A JP2008311829 A JP 2008311829A JP 2007156185 A JP2007156185 A JP 2007156185A JP 2007156185 A JP2007156185 A JP 2007156185A JP 2008311829 A JP2008311829 A JP 2008311829A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock timing
- signal
- inverter
- data communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題の解決手段】1線式データ通信装置内部のICの受信部1は、1本の信号線を介して異なるパルス幅にそれぞれ対応する複数のデータを有するデータ信号が入力される入力端子2と、この入力端子2から入力されたデータ信号を反転するインバータ3と、各データのパルスの立ち上がりまたは立ち下がりをクロックタイミングとして抽出するクロックタイミング抽出部4と、前記インバータから出力されたデータ信号のデータのパルス幅に基づいて複数のデータのうちどのデータであるかを判別するデータ判別部5と、このデータ判別部5で判別したデータをクロックタイミング抽出部4から出力されたクロックタイミングを受けて取り込むメモリ部6を備える。
【選択図】図1
Description
V1=1/C×I1×t
=1/C×IREF×k1×t
=1/C×V0/R1×k1×t・・・・・(1)
一方、VREF=I2×R2
=IREF×k2×R2
=V0/R1×k2×R2・・・・・(2)
ここで、k1とk2は定数であり、V1とVREFをコンパレータ84で比較すると、上記(1),(2)式から理解できるように、V0/R1がキャンセルされるので、抵抗R1成分によるばらつきの影響を受けないものである。
2 入力端子
3,41 インバータ
4 クロックタイミング抽出部
5 データ判別部
6 メモリ部
7 基準電圧生成部
8 デコーダ回路部
Claims (2)
- 1本の信号線によって異なるパルス幅にそれぞれ対応する複数のデータを有するデータ信号を通信する通信方法において、
各データのパルスの立ち上がりまたは立ち下がりをクロックタイミングとして用いる
ことを特徴とする1線式データ通信方法。 - 1本の信号線を介して異なるパルス幅にそれぞれ対応する複数のデータを有するデータ信号が入力される入力端子と、この入力端子から入力されたデータ信号を反転するインバータと、各データのパルスの立ち上がりまたは立ち下がりをクロックタイミングとして抽出するクロックタイミング抽出部と、前記インバータから出力されたデータ信号のデータのパルス幅に基づいて複数のデータのうちどのデータであるかを判別するデータ判別部と、このデータ判別部で判別したデータをクロックタイミング抽出部から出力されたクロックタイミングを受けて取り込むメモリ部を備えた
ことを特徴とする1線式データ通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007156185A JP5400281B2 (ja) | 2007-06-13 | 2007-06-13 | 1線式データ通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007156185A JP5400281B2 (ja) | 2007-06-13 | 2007-06-13 | 1線式データ通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008311829A true JP2008311829A (ja) | 2008-12-25 |
JP5400281B2 JP5400281B2 (ja) | 2014-01-29 |
Family
ID=40239059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007156185A Expired - Fee Related JP5400281B2 (ja) | 2007-06-13 | 2007-06-13 | 1線式データ通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5400281B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9762229B2 (en) | 2014-04-16 | 2017-09-12 | Samsung Electronics Co., Ltd. | Data communicating method for use in a single-wire protocol communication and a single-wire protocol communication system using the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5277784A (en) * | 1975-12-24 | 1977-06-30 | Toshiba Corp | Pulse width identification circuit |
JPS56152346A (en) * | 1980-04-24 | 1981-11-25 | Hitachi Cable Ltd | Optical transmission and receiving device |
JPS61253958A (ja) * | 1985-05-02 | 1986-11-11 | Nippon Telegr & Teleph Corp <Ntt> | デイジタル通信方式 |
JPH10215183A (ja) * | 1996-10-21 | 1998-08-11 | Robert Bosch Gmbh | デジタル信号のデコーディング方法、バスシステム及び該バスシステム用の周辺装置並びに送信装置 |
JP2004032677A (ja) * | 2002-05-09 | 2004-01-29 | Kel Corp | デジタル信号の変調・復調方式 |
JP2006303731A (ja) * | 2005-04-18 | 2006-11-02 | Sharp Corp | 通信装置および電子機器 |
-
2007
- 2007-06-13 JP JP2007156185A patent/JP5400281B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5277784A (en) * | 1975-12-24 | 1977-06-30 | Toshiba Corp | Pulse width identification circuit |
JPS56152346A (en) * | 1980-04-24 | 1981-11-25 | Hitachi Cable Ltd | Optical transmission and receiving device |
JPS61253958A (ja) * | 1985-05-02 | 1986-11-11 | Nippon Telegr & Teleph Corp <Ntt> | デイジタル通信方式 |
JPH10215183A (ja) * | 1996-10-21 | 1998-08-11 | Robert Bosch Gmbh | デジタル信号のデコーディング方法、バスシステム及び該バスシステム用の周辺装置並びに送信装置 |
JP2004032677A (ja) * | 2002-05-09 | 2004-01-29 | Kel Corp | デジタル信号の変調・復調方式 |
JP2006303731A (ja) * | 2005-04-18 | 2006-11-02 | Sharp Corp | 通信装置および電子機器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9762229B2 (en) | 2014-04-16 | 2017-09-12 | Samsung Electronics Co., Ltd. | Data communicating method for use in a single-wire protocol communication and a single-wire protocol communication system using the same |
Also Published As
Publication number | Publication date |
---|---|
JP5400281B2 (ja) | 2014-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5084118B2 (ja) | 半導体装置のクロック発振器 | |
US20060188048A1 (en) | Clock Extracting Circuit | |
JP5376559B2 (ja) | 電源回路及び電源制御方法 | |
JP2006148858A (ja) | パワーオンリセット回路 | |
JP2004153689A (ja) | レベルシフタ | |
JP4174531B2 (ja) | レベル変換回路及びこれを有する半導体装置 | |
JP2011174917A (ja) | 温度センサ | |
CN110941305B (zh) | 恒流电路 | |
JP5400281B2 (ja) | 1線式データ通信装置 | |
US6781905B2 (en) | Serial data detection circuit performing same offset adjustment to signal receiver as performed to reference receiver | |
US8081016B2 (en) | Input buffer | |
JP2009282908A (ja) | レギュレータ | |
US7705634B2 (en) | Input circuit of semiconductor integrated circuit | |
JP2006135888A (ja) | データ通信装置、データ通信システム及びデータ通信方法 | |
US8872555B2 (en) | Power-on reset circuit | |
US5886550A (en) | Integrated circuit built-in type supply power delay circuit | |
JP2010034733A (ja) | スケルチ検出回路 | |
JP2009164875A (ja) | デューティ比調整回路 | |
US7176749B2 (en) | Avoiding excessive cross-terminal voltages of low voltage transistors due to undesirable supply-sequencing in environments with higher supply voltages | |
CN111342828A (zh) | 一种多电压域复位延迟电路 | |
KR100842673B1 (ko) | 클럭듀티사이클 검출기능을 구비한 입력데이타 처리회로 | |
JP2006050217A (ja) | 周波数補正回路 | |
JP2010054217A (ja) | 電圧低下検出回路 | |
JP2010278835A (ja) | レベルシフト回路 | |
JP2013058875A (ja) | ラッチ回路、トリミング回路、システム、判定プログラム、確認方法、及び判定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131025 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5400281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |