JP2004032677A - デジタル信号の変調・復調方式 - Google Patents
デジタル信号の変調・復調方式 Download PDFInfo
- Publication number
- JP2004032677A JP2004032677A JP2003040691A JP2003040691A JP2004032677A JP 2004032677 A JP2004032677 A JP 2004032677A JP 2003040691 A JP2003040691 A JP 2003040691A JP 2003040691 A JP2003040691 A JP 2003040691A JP 2004032677 A JP2004032677 A JP 2004032677A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- modulation
- level
- modulated
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
【解決手段】データの論理がHレベル及びLレベルの信号で表現されるデータ信号の伝送において、データ信号を変調信号に変調して送信するとともに受信して復調するための変調・復調方式であって、変調信号を、データ信号のHレベル及びLレベルに対応して、デューティー比がH:L=N:1及び1:N、若しくは、H:L=1:N及びN:1のパルス信号(但し、N>1)で構成する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、デジタル信号を伝送する場合に用いられるデジタル信号の変調・復調方式に関する。
【0002】
【従来の技術】
0,1(若しくはL,H)の2値を表現するデジタル信号を伝送する場合、このデジタル信号をパルス信号として送信する方法が知られているが、送信側及び受信側で伝送データの送受信の同期を取らないと正しいデータ伝送ができない。そのため、低速で伝送を行う場合には、信号伝送速度の十数倍から数十倍のクロックを使用して変調されたパルス信号を伝送することにより、調歩同期と呼ばれる方式を用いて元のデジタル信号を復調している。また、高速に伝送する場合は、クロックとデータを組み合わせて変調する方法が用いられる。この場合、送信側でクロック信号により元のデジタル信号を変調したパルス状の変調信号を送信し、受信側では変調信号からクロック情報を演算して求めることにより受信側で生成したクロック信号をこのクロック情報に同期させて、その同期したクロック信号により変調信号から元のデジタル信号を復調するといういわゆる自己同期方式が用いられている。このようなクロックとデータを組み合わせて変調する方法としては、周波数変調や位相変調等が知られている(例えば、特許文献1参照)。
【0003】
【特許文献1】
特開2001−168723号公報
【0004】
【発明が解決しようとする課題】
しかしながら、上述のように、クロックとデータを組み合わせて変調する方法の場合、送信側での変調はそれほど複雑ではないが、受信側での復調において、受信した変調信号からクロック情報を取り出すために、フィルタやPLL回路を用いる必要があり、遅延による応答速度の問題や回路構成が複雑となる問題のため、使用分野や使用者を限定するという課題があった。
【0005】
また、長距離の信号伝送や絶縁型データ伝送、若しくは、光ファイバーによるデータ伝送等で高速に信号を送る必要がある場合、信号の減衰や信号の大きさの関係で、信号を増幅する必要があるが、パルス状の信号の場合、直流(DC)成分を含むため、信号変化の増幅を大きくとることができない。そのため、交流(AC)結合を用いた非常に大きな増幅度の受信機による受信回路を採用する必要があるという課題もあった。
【0006】
本発明はこのような課題に鑑みなされたものであり、変調及び復調回路を簡単な構成とすることができるデジタル信号の変調・復調方式を提供することを目的とする。
【0007】
【課題を解決するための手段】
前記課題を解決するために、本発明に係るデジタル信号の変調・復調方式は、データの論理がHレベル及びLレベルの信号で表現されるデジタル信号(例えば、実施形態におけるデータ信号S1)の伝送において、このデジタル信号を変調信号に変調して送信するとともに受信して復調するための変調・復調方式であって、変調信号を、デジタル信号のHレベル及びLレベルに対応して、デューティ比(信号の1周期においてHレベルの信号が占める時間の割合であって、ここでは、変調信号におけるHレベルとLレベルの時間の比、すなわち、H:Lとして表す)がN:1及び1:N、若しくは、1:N及びN:1のパルス信号(但し、N>1)で構成する。すなわち、Hレベルデジタル信号をH:L=1:Nのデューティ比のパルス信号の繰り返し信号に変調し、Lレベルデジタル信号をH:L=N:1のデューティ比のパルス信号の繰り返し信号に変調する。もしくは、Hレベルデジタル信号をH:L=N:1のデューティ比のパルス信号の繰り返し信号に変調し、Lレベルデジタル信号をH:L=1:Nのデューティ比のパルス信号の繰り返し信号に変調する。
【0008】
このような構成によると、送信側での変調はクロックを用いて簡単な回路構成で変調することが可能であり、また、受信側でも、受信した変調信号に対してこの変調信号を所定の時間遅延させた信号をクロックとして用いることで簡単な回路構成で復調することができるため、本発明に係るデジタル信号の変調・復調方式を用いた送受信装置を安価で小さな構成とすることができる。
【0009】
なお、変調信号のデューティ比(H:L)が、デジタル信号のHレベル及びLレベルに対応して、3:1及び1:3、若しくは、1:3及び3:1のパルス信号で構成することが好ましい。すなわち、Hレベルデジタル信号をH:L=3:1のデューティ比のパルス信号の繰り返し信号に変調し、Lレベルデジタル信号をH:L=1:3のデューティ比のパル信号の繰り返し信号に変調することが好ましい。もしくは、Hレベルデジタル信号をH:L=1:3のデューティ比のパルス信号の繰り返し信号に変調し、Lレベルデジタル信号をH:L=3:1のデューティ比のパルス信号の繰り返し信号に変調することが好ましい。
【0010】
このような構成によると、変調及び復調をするための回路構成をさらに簡単にすることができる。
【0011】
【発明の実施の形態】
以下、本発明の好ましい実施形態について図面を参照して説明する。本発明に係るデジタル信号の変調・復調方式では、クロック信号を用いて、デジタル信号(以下、「データ信号」と呼ぶ)を、デューティ比(H:L)が1:N及びN:1のパルス信号である変調信号として変調する(但し、N>1とする)。ここで、Nはなるべく小さくすることにより、変調時の変調効率を向上させ、変調信号の伝送効率をを向上させることができる。また、デューティ比におけるNは回路構成上、クロック信号を用いて生成するため、整数の方が好ましい。
【0012】
このとき、N=2とすると、デューティ比(H:L)が2:1及び1:2のパルス信号は、3状態で表現されるため、クロック信号を3クロック(周期)用いて表される状態、つまり6状態を用いて変調しなければならない。一方、N=3とすると、デューティ比(H:L)が3:1及び1:3のパルス信号は4状態で表現されるため、クロック信号を2クロック(周期)用いて表される状態、つまり4状態を用いて変調することができるため、クロック信号を効率的に利用して変調することが可能である。よって、以降の説明では、変調信号を、そのデューティ比(H:L)が3:1及び1:3のパルス信号として構成する場合について説明する。なお、データ信号の論理のHレベルに対応する変調信号をデューティ比(H:L)が3:1のパルス信号とし、データ信号の論理のLレベルに対応する変調信号をデューティ比(H:L)が1:3のパルス信号として構成した場合について説明するが、それぞれ、1:3及び3:1のパルス信号として構成しても同様の目的を達成することができる。
【0013】
まず、図1及び図2を用いて、本発明に係るデジタル信号の変調・復調方式に用いる信号の関係について説明する。一般にデジタル回路は、クロック信号を用いてステップ毎に信号処理を行うものであり、データ信号の論理(0,1)は、このクロック信号に同期してHレベル若しくはLレベルの信号として表されている。そこで、図1及び図2に示すように、変調用クロック信号は、データ信号の周波数の偶数倍(2倍以上)の周波数を有するパルス信号が用いられ、この変調用クロック信号により、変調信号のデューティ比(H:L)が3:1及び1:3のパルス信号としてデータ信号が変調される。なお、上述のように、変調用クロック信号の2周期を用いて変調信号の1周期を生成しているため、変調信号の周期Tmは、次に示す条件式(1)を満足する関係となる。
【0014】
【数1】
Tm = 2・T (1)
【0015】
例えば、図1に示すように、Hレベルで時間Td(H)のデータ信号は、周期Tの変調用クロック信号を用いて、周期Tm(=2*T)で繰り返されるデューティ比H:L=3:1の変調信号に変調されて送出される。また、図2に示すように、Lレベルで時間Td(L)のデータ信号は、周期Tの変調用クロック信号を用いて、周期Tm(=2*T)で繰り返されるデューティ比H:L=1:3の変調信号に変調されて送出される。なお、H及びLレベルのデータ信号に対応する変調信号のデューティ比(H:L)は、逆の関係としても良い。
【0016】
ところで、以上のように構成されたパルス信号である変調信号を増幅する場合、この変調信号には、直流成分が含まれており、この直流成分(直流レベル)を中心にして得られた交流成分を増幅する交流増幅器が用いられる。このとき、変調信号は、この変調信号の振幅に対して50%の部分(「理想的な状態の直流レベル」と呼ぶ)を中心として上下に振動するパルスとして構成されているが、データ信号のHレベルが連続すると、図3に示すように、変調信号に含まれる直流成分(直流レベル)が変調信号の振幅に対して75%の大きさとなり、一方、データ信号のLレベルが連続すると、図4に示すように、直流成分(直流レベル)が変調信号の振幅に対して25%の大きさとなる。
【0017】
以上より、交流増幅器において増幅される変調信号の交流成分は、直流成分(直流レベル)の上側若しくは下側のいずれか一方の振幅の大きさが、理想的な状態の直流レベルを中心に振動する変調信号の振幅に比べて50%少なくなった信号となってしまう。このため、交流増幅器においては、理想的な状態の直流レベルにある変調信号を増幅する場合に比べて、2倍の増幅度を確保する必要がある。なお、この条件は、変調信号のデューティ比(H:L)をN=3(3:1若しくは1:3)とした場合であり、Nが4以上のときは、増幅度もそれに応じて大きく取る必要がある。よって、N=3とすることは増幅度を必要以上に大きくする必要が無いという点で最適な値であると言える。但し、このようなパルス信号の場合、信号の波形の品位が問題ではなく、HレベルとLレベルの2値の信号状態を得られれば良いため、飽和増幅器を用いることで変調信号の増幅は可能である。
【0018】
次に、上述のように変調されて送出された変調信号を元のデータ信号に復調することについて説明する。なおここでは、上述のようにHレベルのデータ信号が周期Tmで繰り返されるデューティ比H:L=3:1のパルス信号である変調信号に変調され、Lレベルのデータ信号が周期Tmで繰り返されるデューティ比H:L=1:3のパルス信号である変調信号に変調されて送出された場合の復調を例にして説明する。
【0019】
信号の復調においては、まず、上述のようにデューティ比H:L=3:1及び1:3のパルス信号に変調されて送られてきた変調信号において、この変調信号がLレベルからHレベルに変化する時点から所定の遅延時間Ty遅れた時点のレベルを判断する。そして、これがHレベルであれば、その周期Tmでの信号をHレベルの信号に置き換え、これがLレベルであればその周期Tmでの信号をLレベルの信号に置き換えることにより元のデータ信号を復調させる。
【0020】
例えば、図5に示すように、デューティ比H:L=3:1の変調信号、すなわち、Hレベルのデータ信号に対応する変調信号の場合には、LレベルからHレベルへの変化時点から所定の遅延時間Ty遅れた時点の信号はHレベルであるので、この周期Tmでの信号をHレベルの信号に置き換える。このため、デューティ比H:L=3:1の変調信号が続く間は、図示したようにHレベルが連続するデータ信号に復調され、所定の遅延時間Tyは生じるが、変調前のHレベルのデータ信号が作られる。同様に、図6に示すように、デューティ比H:L=1:3の変調信号、すなわち、Lレベルのデータ信号に対応する変調信号の場合には、LレベルからHレベルへの変化時点から所定の遅延時間Ty遅れた時点の信号はLレベルであるので、この周期Tmでの信号をLレベルの信号に置き換える。このため、デューティ比H:L=1:3の変調信号が続く間は、図示したようにLレベルが連続するデータ信号に復調され、所定の遅延時間Tyは生じるが変調前のLレベルのデータ信号が作られる。
【0021】
上記のように変調信号を復調してデータ信号を取り出すには、例えばDフィリップフロップが用いられる。変調信号をDフリップ・フロップのD入力に加え、変調信号を所定の遅延時間Tyだけ遅らせた信号をクロック入力に加えることで、このDフリップ・プロップのQ出力より復調したデータ信号を得ることができる。すなわち、Dフリップ・プロップは、クロック入力より入力された信号が立ち上がるときのD入力より入力された信号の状態をQ出力より出力し、そのQ出力の状態を保持するように構成されたフリップ・フロップであり、図5及び図6に示すように、所定の時間遅延した変調信号をクロック入力に入力することにより、元の信号(データ信号)を得ることができる。
【0022】
ここで、クロック入力とするための変調信号の遅延時間Tyであるが、次の条件を満たす必要がある。まず、図5から分かるように、デューティ比H:L=3:1の変調信号に対して遅延時間Tyが長すぎて、遅延時間Tyの時点での変調信号のレベルがLとなるのでは正しいデータ信号に復調することができないため、Ty<3/4・Tmという条件が必要である。また、図6から分かるように、デューティ比H:L=1:3の変調信号に対して遅延時間Tyが短すぎて、遅延時間Tyの時点での変調信号のレベルがHとなるのでは正しいデータ信号に復調することができないため、Ty>1/4・Tmという条件が必要である。すなわち、次の条件式(2)を満たす必要がある。
【0023】
【数2】
1/4・Tm < Ty < 3/4・Tm (2)
【0024】
なお、H及びLレベルのデータ信号を、デューティ比(H:L)が1:N及びN:1のパルス信号で構成された変調信号に変調する場合には、遅延時間Tyは次に示す条件式(3)を満たす必要がある。
【0025】
【数3】
{1/(N+1)}・Tm < Ty < {N/(N+1)}・Tm (3)
【0026】
このように、本発明に係るデジタル信号の変調・復調方式によれば、変調信号を復調する際に、この変調信号からデータ信号が変調されたときの変調用クロックの情報を抽出する必要がなく、簡単な構成で実現することができる。
【0027】
以上のように構成されたデジタル信号の変調・復調方式を実現するための変調回路、及び、復調回路の実施例について説明する。まず、図7及び図9を用いて変調回路について説明する。なお、図9に示した変調タイミングは、図7の回路上に示した同一の丸付き数字の部分の信号波形を示している。
【0028】
図7において、フリップ・フロップU101は、データ信号S1の遅延時間を変調用クロック信号S2と合わせることを目的とし、データ信号S1を変調用クロック信号S2で同期させた信号S3及びその逆論理S4を出力する。そして、ゲート素子U103とフリップ・プロップU104とが、信号S3がHレベルの期間、変調用クロック信号S2のクロック期間を交互に利用するトグルカウンタを構成しており、変調用クロック信号S2の1周期毎にHレベルとLレベルを繰り返す信号S5を出力する。また、ゲート素子U105とフリップ・フロップU106とが、信号S3がLレベルの期間、すなわち、信号S3の逆論理S4がHレベルの期間、変調用クロック信号S2のクロック期間を交互に利用するトグルカウンタを構成しており、変調用クロック信号S2の1周期毎にHレベルとLレベルを繰り返す信号S6を出力する。
【0029】
以降、データ信号S1が論理のHレベルの場合と、Lレベルの場合とに分けて説明を行う。フリップ・フロップU101にデータ信号S1のHレベルが入力されると、変調用クロック信号S2により取り込まれ、変調用クロック信号S2に同期した信号S3が出力される。図9の変調タイミング図では、時刻T1でデータ信号S1のHレベルが取り込まれ、変調用クロック信号S2に同期されて出力されている。
【0030】
フリップ・フロップU104は、上述したように、フリップ・フロップU101の出力S3がHレベルの期間、変調用クロック信号S2に同期してトグル状態となり、変調用クロック信号S2の1周期毎にHレベルとLレベルを繰り返す信号S5を出力する。このとき、データ信号S1の偶数倍の周波数が変調用クロック信号S2の周波数として使われているため、トグル状態は必ず元の状態で停止する。
【0031】
ゲート素子U118は、回路を構成する素子の遅延時間等の影響を緩和する目的で使用されており、変調用クロック信号S2から調整された変調用クロック信号S7を出力しているが、変調用クロック信号S2に対して、回路を構成する素子が十分に小さな遅延時間であるならば無くても同等の機能を達成可能である。
【0032】
ゲート素子U108,U109,U110,U107は、フリップ・プロップU104の出力信号S5と、ゲート素子U118で調整された変調用クロック信号S7によるセット・リセット・フリップ・フロップを構成している。このセット・リセット・フリップ・フロップは、信号の遅延時間が同等となるように、同一段数のゲート素子個数となるように構成しているが、ケート素子U110は、調整された変調用クロック信号S7に対してセット・リセット・フリップ・フロップが十分に小さな遅延時間なら無くても同等の機能を達成することができる。このセット・リセット・フリップ・フロップは、調整された変調用クロック信号S7の立ち上がりから、次の立ち上がり期間までHレベルの状態を保持した信号S8を出力してゲート素子U111に入力することにより、クロック信号S7のHレベル−Lレベル−Hレベルの3幅をHレベルの変調期間とした信号S9を出力する。つまり、信号S9は、データ信号S1がHレベルのときの変調信号(デューティ比がH:L=3:1のパルス信号)となっている。
【0033】
一方、フリップ・フロップU101にデータ信号S1のLレベルが入力されると、変調用クロック信号S2により取り込まれ、変調用クロック信号S2に同期したLレベルの信号S3が出力され、また、ゲート素子U105には、Lレベルの信号S3の逆論理であるHレベルの信号S4が出力される。図9の変調タイミング図では、T4でデータ信号S1のLレベルが取り込まれ、変調用クロック信号S2に同期されて出力されている。
【0034】
フリップ・フロップU106は、フリップ・プロップU101の出力S3がLレベルの期間、すなわち、信号S3の逆論理S4がHレベルの期間、変調用クロック信号S2に同期してトグル状態となり、変調用クロック信号S2の1周期毎にHレベルとLレベルを繰り返す信号S6を出力する。この時も、データ信号S1の偶数倍の周波数が変調用クロック信号S2の周波数として使われているため、トグル状態は必ず元の状態で停止する。
【0035】
ゲート素子U119及びフリップ・フロップU112は、回路を構成する素子の遅延時間等に影響されず調整された変調用クロック信号S7のHレベルの状態をスイッチするために、調整された変調用クロック信号S7の立ち下がりに同期させることを目的として入れられているが、調整された変調用クロック信号S7に対して十分小さな遅延時間であるならば、無くても同等の機能を達成することができる。
【0036】
ゲート素子U113は、ゲート素子U118から出力される調整された変調用クロック信号S7の最初のHレベルの期間にHレベルを出力し、次のHレベルの期間にLレベルを出力するという動作を交互に行う信号S10を出力する。つまり信号S10は、データ信号S1がLレベルのときの変調信号(デューティ比がH:L=1:3のパルス信号)となっている。
【0037】
フリップ・フロップU102は、変調信号S12を生成するために、ゲート素子U111,U113から出力される信号S9,S10の切り替え用の制御信号S11を生成している。このフリップ・フロップU102から出力される制御信号S11及びその逆論理を用いて、データ信号S1がHレベルのときは、ゲート素子U115で、ゲート素子U113から出力される変調信号S10を抑制し、データ信号S1がLレベルのときはゲート素子U114で、ゲート素子U111から出力される変調信号S9を抑制することにより、データ信号S1の論理によりどちらかの信号S9,S10を通す働きをし、ゲート素子U116から最終的に変調された変調信号S12を出力する。
【0038】
以上が、変調回路の回路構成及びその動作であり、図9の変調タイミング図のT1からT3に相当する部分が、データ信号S1がHレベルの期間この変調回路での遅延時間であり、T4からT6に相当する部分が、データ信号S1がLレベルの期間の遅延時間である。このT1からT3とT4からT6は、図9から明らかなように、同等時間となっており、この時間が都度変化することはないため、変調用クロック信号S2に同期してリアルタイムにデータ信号S1を変調信号S12に変調することができる
【0039】
次に、図8及び図10を用いて復調回路について説明する。なお、図10に示した復調タイミングは、図8の回路上に示した同一のローマ数字の部分の信号波形を示している。
【0040】
図8において、ゲート素子U201は遅延回路(DELAY LINE)をドライブするために使用されるが、論理レベルを合わせる必要はあるが、変調信号S13が十分ドライブ能力を有していれば無くても同等の機能は達成可能である。ゲート素子U202,U203は、信号波形の成形用として使用されるが、論理レベルを合わせる必要はあるが、信号が十分きれいなデジタル波形であれば無くても同等の機能を達成可能である。遅延回路(DELAY LINE)は、受動素子にて構成され、入力された信号を所定の遅延時間Tyだけ遅延させて出力する。ここでは、上述の条件式(2)を満たすように、データ信号の半分の周期(Ty=Tm/2)だけ遅延させている。このように遅延回路(DELAY LINE)は、受動素子にて構成されているため、PLLの様なロック時間は不要であり、また、入力信号に同期してリアルタイムに応答することが可能である。
【0041】
そして、ゲート素子U202の出力S14をフリップ・フロップU204のD入力に入力し、ゲート素子U203の出力S15(つまり、変調信号S13を遅延時間Tyだけ遅延させた信号)をクロック入力に入力することにより、図5及び図6を用いて説明したように、元のデータ信号が復調されてデータ信号S16として出力される。
【0042】
【発明の効果】
以上の説明から明らかなように、本発明にかかるデジタル信号の変調・復調方式によれば、変調回路及び復調回路は簡単な回路構成で実現することができる。特に、変調回路は、フリップ・フロップ回路とゲート素子のみで構成できIC化も容易であり、回路素子が安価で簡単な構成で実現可能である。また、復調回路は、変調信号を所定の時間(上述の実施例ではクロック信号の1周期)だけ遅延させた信号をクロック信号として用いることにより復調可能であり、簡単な構成で安価に実現可能であるとともに、装置を小型にすることを可能としている。
【図面の簡単な説明】
【図1】データ信号がHレベルのときのクロック信号と変調信号の関係図である。
【図2】データ信号がLレベルのときのクロック信号と変調信号の関係図である。
【図3】データ信号のHレベルが連続したときの変調信号の直流レベルを示す図である。
【図4】データ信号のLレベルが連続したときの変調信号の直流レベルを示す図である。
【図5】データ信号がHレベルのときの、変調信号と復調されたデータ信号の関係図である。
【図6】データ信号がLレベルのときの、変調信号と復調されたデータ信号の関係図である。
【図7】本発明の実施形態に係る変調回路の回路図である。
【図8】本発明の実施形態に係る復調回路の回路図である。
【図9】本発明の実施形態に係る変調タイミング図である。
【図10】本発明の実施形態に係る復調タイミング図である。
【符号の説明】
S1 データ信号(デジタル信号)
S12 変調信号
Claims (2)
- データの論理がHレベル及びLレベルの信号で表現されるデジタル信号の伝送において、前記デジタル信号を変調信号に変調して送信するとともに受信して復調するための変調・復調方式であって、
前記変調信号を、前記デジタル信号のHレベル及びLレベルに対応して、デューティー比がH:L=N:1及び1:N、若しくは、H:L=1:N及びN:1のパルス信号(但し、N>1)で構成することを特徴とするデジタル信号の変調・復調方式。 - 前記変調信号のデューティ比が、前記デジタル信号のHレベル及びLレベルに対応して、H:L=3:1及び1:3、若しくは、H:L=1:3及び3:1のパルス信号で構成することを特徴とする請求項1に記載のデジタル信号の変調・復調方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003040691A JP2004032677A (ja) | 2002-05-09 | 2003-02-19 | デジタル信号の変調・復調方式 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002134396 | 2002-05-09 | ||
JP2003040691A JP2004032677A (ja) | 2002-05-09 | 2003-02-19 | デジタル信号の変調・復調方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004032677A true JP2004032677A (ja) | 2004-01-29 |
Family
ID=31190189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003040691A Pending JP2004032677A (ja) | 2002-05-09 | 2003-02-19 | デジタル信号の変調・復調方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004032677A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303663A (ja) * | 2005-04-18 | 2006-11-02 | Nec Electronics Corp | 光結合型絶縁回路 |
JP2008311829A (ja) * | 2007-06-13 | 2008-12-25 | Seiko Npc Corp | 1線式データ通信方法及び通信装置 |
-
2003
- 2003-02-19 JP JP2003040691A patent/JP2004032677A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303663A (ja) * | 2005-04-18 | 2006-11-02 | Nec Electronics Corp | 光結合型絶縁回路 |
JP2008311829A (ja) * | 2007-06-13 | 2008-12-25 | Seiko Npc Corp | 1線式データ通信方法及び通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI410791B (zh) | 用以傳送及接收複數個資料位元的裝置與方法 | |
JP3467975B2 (ja) | 位相検出回路 | |
JP2009188489A (ja) | 複数チャンネルの信号を送受信する送信回路及び受信回路 | |
JPH05327788A (ja) | データ復調回路 | |
US8044744B2 (en) | Time modulation with cosine function | |
JP2004032677A (ja) | デジタル信号の変調・復調方式 | |
US20050030206A1 (en) | High-resolution timers and pulse width modulators | |
US4837721A (en) | Digital divider with integer and fractional division capability | |
JP3476448B2 (ja) | 信号同期回路 | |
EP1361718B1 (en) | Pulse transmission modulation and demodulation method | |
JP2021027577A (ja) | 信号伝達装置 | |
KR102490778B1 (ko) | 주입 동기 링 발진기 기반의 저전력 qfsk 복조 장치 및 방법 | |
JP2667671B2 (ja) | データ出力装置 | |
WO2021020392A1 (ja) | 信号伝達装置 | |
JPH06216726A (ja) | パルス検出装置 | |
JPH1168861A (ja) | 同時双方向送受信方法および同時双方向送受信回路 | |
JP2665257B2 (ja) | クロック乗せ換え回路 | |
JP3678351B2 (ja) | クロック抽出回路 | |
JPH11150479A (ja) | パルス幅信号変換回路 | |
JPH04158691A (ja) | フィールド判別回路 | |
JPH05226985A (ja) | 波形整形処理装置 | |
JPH0338115A (ja) | データ送信装置 | |
JPH0738336A (ja) | Pdm波の復調装置 | |
JPH1141298A (ja) | シリアル式データ通信回路 | |
JPH03274938A (ja) | タイミング抽出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050422 |
|
A977 | Report on retrieval |
Effective date: 20070126 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070403 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070420 |