JP2008270667A - 半導体発光素子 - Google Patents

Abstract

【課題】不所望部分の下方で発光することを抑制することができる半導体発光素子を提供する。
【解決手段】半導体発光素子１は、ｎ型基板１０の一方の主面上に、ｎ型クラッド層１２，光活性層１３およびｐ型クラッド層１４が順に形成された半導体層１１を有し、この半導体層１１の上にｐ型キャップ層２１〜２３が形成されている。これらの上に更に各々所定領域において第１絶縁層７１，第２絶縁層７２および金属層７３が順に形成されている。第２絶縁層７２の材料のエッチングレートは第１絶縁層７１の材料のエッチングレートより大きくされている。
【選択図】図３

Description

本発明は、光活性層を含む半導体層を備える半導体発光素子、および、このような半導体発光素子を製造する方法に関するものである。

半導体発光素子は、光活性層において光を発生して該光を出力する素子である。その中でも、光活性層を含む半導体層の上にリッジ部を備える半導体発光素子は、リッジ部の上面が電極に対して電気的に接続されていて、光活性層においてリッジ部の下方部分で選択的に発光部が生じる。また、半導体層の上に複数のリッジ部が溝部を挟んで並列配置される場合がある（特許文献１を参照）。このような並列配置された複数のリッジ部を備える半導体発光素子は、例えばレーザプリンタ等において用いられている。

光活性領域が導波路構造となって半導体層の中に埋め込まれている埋め込み構造のものと比較すると、リッジ型の半導体発光素子は、製造が容易であり、低コスト化が可能であり、また、発光幅が数μｍ程度であって出射光の水平方向の拡がり角が１０度程度と小さい。また、サブマウントに対してジャンクションダウンでバンプ接続される場合と比較すると、サブマウントに対してジャンクションアップで組み立てられてワイヤ接続される場合には、接続の際のストレスが回避され、出射光の偏光特性が安定している。
特開平１１−１３５８９３号公報

並列配置された複数のリッジ部を備えていてジャンクションアップ組立てされる半導体発光素子では、ワイヤ接続する為の電極パッド部が各リッジ部に対応して半導体層の上に設けられる。電極パッドは、通常は、半導体チップの周縁領域、すなわち、並列配置された複数のリッジ部に対して外側に設けられる。複数のリッジ部のうち電極パッド部から近い順に第１リッジ部および第２リッジ部と呼ぶことにすると、第２リッジ部に対応する電極パッド部と該第２リッジ部との間の電気配線は、両者間に存在する第１リッジ部や素子分離溝を跨いで設けられることになる。

ところが、製造途中において不所望の部分で絶縁層が剥れたり成膜不良が生じたりして、第２リッジ部に接続されるべき電気配線層に対して該不所望部分が電気的に接続されてしまう場合がある。この場合、光活性層において、第２リッジ部の下方部分だけでなく該不所望部分の下方でも同時に発光部が生じてしまう。そして、半導体発光素子から出力される光のビーム品質は悪くなる。

本発明は、上記問題点を解消する為になされたものであり、不所望部分の下方で発光することを抑制することができる半導体発光素子を提供することを目的とする。また、このような半導体発光素子を製造することができる方法を提供することを目的とする。

本発明にかかる半導体発光素子は、基板上に形成され光活性層を含む半導体層と、半導体層の上に設けられた電極パッド部と、半導体層の上に溝部を挟んで互いに並列して設けられ電極パッド部から近い順に第１リッジ部および第２リッジ部を含む複数のリッジ部と、を備える。また、本発明にかかる半導体発光素子は、(1) 複数のリッジ部それぞれの両側において各リッジ部の側壁面から溝部の底面まで形成された第１絶縁層と、(2) 第２リッジ部の電極パッド部側の溝部の底面から電極パッド部まで形成された第２絶縁層と、(3) 第２リッジ部の電極パッド部側と反対側の溝部の底面から電極パッド部まで形成された金属層と、が順に形成されていることを特徴とする。さらに、本発明に係る半導体発光素子は、第２絶縁層の材料のエッチングレートが第１絶縁層の材料のエッチングレートより大きく、金属層が第２リッジ部の上面に電気的に接続されていることを特徴とする。また、溝部の底面において基板まで達する素子分離溝が形成され、素子分離溝の内壁面および底面に第１絶縁層および第２絶縁層が形成されているのが好適である。

本発明に係る半導体発光素子製造方法は、基板上に形成され光活性層を含む半導体層と、半導体層の上に設けられた電極パッド部と、半導体層の上に電極パッド部から近い順に第１リッジ部および第２リッジ部を含み溝部を挟んで互いに並列して設けられた複数のリッジ部と、を備える半導体発光素子を製造する方法であって、(1) 複数のリッジ部それぞれの両側において各リッジ部の側壁面から溝部の底面まで第１絶縁層を形成する第１絶縁層形成工程と、(2) 第２リッジ部の電極パッド部側の溝部の底面から電極パッド部まで、第１絶縁層の材料のエッチングレートより大きい材料からなる第２絶縁層を形成する第２絶縁層形成工程と、(3) 第２リッジ部の電極パッド部側と反対側の溝部の底面から電極パッド部まで、第２リッジ部の上面に電気的に接続される金属層を形成する金属層形成工程と、を順に行うことを特徴とする。また、溝部の底面において基板まで達する素子分離溝を形成した後、第１絶縁層形成工程，第２絶縁層形成工程および金属層形成工程を順に行い、第１絶縁層形成工程では、素子分離溝の内壁面および底面にも第１絶縁層を形成し、第２絶縁層形成工程では、素子分離溝の内壁面および底面にも第２絶縁層を形成するのが好適である。

本発明は、電極パッド部から近い順に第１リッジ部および第２リッジ部としたときの該第２リッジ部に電気的に接続されるべき金属層、および、この金属層の下方における第１絶縁層および第２絶縁層の構成に関する。

第１絶縁層形成工程では、セルフアライメント方式によるレジストの露光および現像により、少なくとも各リッジ部の上面では第１絶縁層が除去され得るが、この際に、不所望の部分においても第１絶縁層が除去される可能性がある。しかし、その後の第２絶縁層形成工程では、セルフアライメント方式ではなく、所定パターンのマスクが用いられてレジストの露光および現像が行われて所定領域に第２絶縁層が形成され得るので、上記不所望部分は第２絶縁層により覆われる。

また、第２絶縁層は、第１絶縁層の材料よりエッチングレートが大きい材料からなる。このようにすることにより、レジスト層がマスクとして用いられて行われるドライエッチングの際に、所定部分の第２絶縁層が選択的に除去され、第１絶縁層が除去されることが回避され得る。したがって、第２絶縁層の上に形成された金属層は、溝部において半導体層に対して電気的に接続されることが回避される。

本発明によれば、不所望部分の下方で発光することを抑制することができる。

以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本実施形態に係る半導体発光素子１の斜視図である。図２は、本実施形態に係る半導体発光素子１の平面図である。なお、図１に示される半導体発光素子１は、サブマウント２の上にジャンクションアップで組み立てられており、電極パッド部４１，４２上において金属層７３_１〜７３_４がワイヤ３_１〜３_４と接続されている。金属層７３_１〜７３_４それぞれは、各々対応するリッジ部３１〜３４の延在方向に沿って連続する広い範囲でｐ型キャップ層に電気的に接続されている。

半導体発光素子１は、基板上に形成され光活性層を含む半導体層の上に、順に並列して設けられた４つのリッジ部３１〜３４と、リッジ部３１の側の半導体チップの周縁領域に設けられた電極パッド部４１と、リッジ部３４の側の半導体チップの周縁領域に設けられた電極パッド部４２と、を備える。金属層７３_１は、リッジ部３１において半導体層に電気的に接続されており、電極パッド部４１においてワイヤ３_１と電気的に接続されている。金属層７３_２は、リッジ部３２において半導体層に電気的に接続されており、電極パッド部４１においてワイヤ３_２と電気的に接続されている。金属層７３_３は、リッジ部３３において半導体層に電気的に接続されており、電極パッド部４２においてワイヤ３_３と電気的に接続されている。また、金属層７３_４は、リッジ部３４において半導体層に電気的に接続されており、電極パッド部４２においてワイヤ３_４と電気的に接続されている。

また、半導体発光素子１は、電極パッド部４１とリッジ部３１との間に設けられた溝部５１と、リッジ部３１とリッジ部３２との間に設けられた溝部５２と、リッジ部３２とリッジ部３３との間に設けられた溝部５３と、リッジ部３３とリッジ部３４との間に設けられた溝部５４と、リッジ部３４と電極パッド部４２との間に設けられた溝部５５と、を備える。さらに、半導体発光素子１は、溝部５１に設けられた素子分離層６１と、溝部５２に設けられた素子分離層６２と、溝部５３に設けられた素子分離層６３と、溝部５４に設けられた素子分離層６４と、溝部５５に設けられた素子分離層６５と、を備える。なお、電極パッド部４１，４２は、本実施形態では隣の溝部５１，５５と同じ高さとなっているが、溝部５１，５５に対して高くなっていてもよい。

この半導体発光素子１は、中央の素子分離層６３を中心にして対称的な構造を有している。そこで、以降では、中央の素子分離層６３と電極パッド部４１との間について断面構造および製造方法について主に説明する。

図３は、本実施形態に係る半導体発光素子１の断面図である。同図（ａ）は、図２におけるＡ-Ａ線に沿った断面を示す。同図（ｂ）は、図２におけるＢ-Ｂ線に沿った断面を示す。

図３（ａ），（ｂ）に示されるように、半導体発光素子１は、ｎ型基板１０の一方の主面上に、ｎ型クラッド層１２，光活性層１３およびｐ型クラッド層１４が順に形成された半導体層１１を有し、この半導体層１１の上にｐ型キャップ層２１，２２が形成されている。また、ｎ型基板１０の他方の主面上に金属層１５が形成されている。

キャップ層２１，２２それぞれは、基板１０の互いに対向する２端面を互いに結ぶ方向に延びるように設けられていて、上面が略平坦であって、高さが互いに略等しい。キャップ層２１，２２それぞれは、基板１０の互いに対向する２端面に垂直な方向に延びている。そのうち、キャップ層２１は、リッジ部３１を構成する要素となっている。キャップ層２２は、リッジ部３２を構成する要素となっている。リッジ部３１〜３４は、逆メサ形状であってもよいし、順メサ形状であってもよい。

電極パッド部４１とリッジ部３１との間に溝部５１が設けられている。また、リッジ部３１とリッジ部３２との間に溝部５２が設けられている。溝部５１〜５５それぞれは、底面が略平坦であって、深さが互いに略等しい。また、溝部５１〜５５の底面において、基板１０まで達する素子分離溝６１〜６５が形成されている。これら素子分離溝６１〜６５は、各リッジ部の延在方向と平行に延びている。

例えば、ｎ型基板１０の組成はＧａＡｓである。ｎ型クラッド層１２は、組成がＡｌＧａＡｓであり、厚みが１.０μｍである。光活性層１３は、組成がＡｌＧａＡｓであり、厚みが０.１μｍである。ｐ型クラッド層１４は、組成ＡｌＧａＡｓであり、厚みが１.０μｍである。ｐ型キャップ層２１，２２は、組成がＧａＡｓであり、厚みが１.０μｍである。リッジ部３１〜３４それぞれの上面の幅は１０μｍであり、下部の幅が８μｍである。また、溝部５１〜５５それぞれの底面の幅は２０μｍである。

このようなリッジ部３１〜３４および電極パッド部４１，４２を備える半導体発光素子１の構成において、これらの上に更に第１絶縁層７１，第２絶縁層７２および金属層７３が順に形成されている。ただし、リッジ部３１においてｐ型キャップ層２１に電気的に接続される金属層７３_１の部分の断面（図２中のＢ-Ｂ線に沿った断面）と、リッジ部３２においてｐ型キャップ層２２に電気的に接続される金属層７３_２の部分の断面（図２中のＡ-Ａ線に沿った断面）とでは、構成が相違している。

図３（ａ）に示されるように、図２中のＡ-Ａ線に沿った断面では、第１絶縁層７１は、４つのリッジ部３１〜３４それぞれの両側において各リッジ部の側壁面から溝部の底面まで形成されている。また、第１絶縁層７１は、電極パッド部４１，４２の上面に形成されていてもよいし、溝部５１〜５５それぞれの底面の全体に形成されていてもよいし、また、素子分離溝６１〜６５それぞれの内壁面および底面にも形成されていてもよい。第１絶縁層７１は、リッジ部３１〜３４それぞれの上面には形成されていない。

第２絶縁層７２は、リッジ部３２の電極パッド部４１側の溝部５２の底面から電極パッド部４１まで形成されており、また、リッジ部３３の電極パッド部４２側の溝部５４の底面から電極パッド部４２まで形成されている。また、第２絶縁層７２は、素子分離溝６１〜６５それぞれの内壁面および底面にも形成されている。第２絶縁層７２は、リッジ部３２，３３それぞれの上面および両側の側壁面、ならびに、この側壁面から続く溝部の底面の一部には、形成されていない。

金属層７３_２は、リッジ部３２の電極パッド部４１側と反対側の溝部５３の底面から電極パッド部４１まで形成されており、また、リッジ部３３の電極パッド部４２側と反対側の溝部５３の底面から電極パッド部４２まで形成されている。金属層７３_２は、素子分離溝６１，６２，６４，６５それぞれの内壁面および底面にも形成されているが、素子分離溝６３の内壁面および底面には形成されていない。

金属層７３_２は、リッジ部３２のｐ型キャップ層２２の上面に電気的に接続されている。しかし、金属層７３_２は、リッジ部３１のｐ型キャップ層２１には電気的に接続されておらず、また、電極パッド部４１の半導体層にも電気的に接続されていない。

第２絶縁層７２の材料のエッチングレートは、第１絶縁層７１の材料のエッチングレートより大きい。例えば、第１絶縁層７１はアモルファスＳｉであり、第２絶縁層７２はＳｉＮまたはＳｉＯ_２である。或いは、第１絶縁層７１はＳｉＯ_２であり、第２絶縁層７２はＳｉＮである。

図３（ｂ）に示されるように、図２中のＢ-Ｂ線に沿った断面では、第１絶縁層７１それぞれは、図３（ａ）に示されたものと同様の範囲に形成されている。第２絶縁層７２は、溝部５１の底面から電極パッド部４１まで形成され、溝部５２の底面から溝部５４の底面まで形成され、また、溝部５５の底面から電極パッド部４２まで形成されている。また、第２絶縁層７２は、素子分離溝６１〜６５それぞれの内壁面および底面にも形成されている。第２絶縁層７２は、リッジ部３１，３４それぞれの上面および両側の側壁面、ならびに、この側壁面から続く溝部の底面の一部には、形成されていない。

金属層７３_１は、溝部５２の底面から電極パッド部４１まで形成されている。金属層７３_１は、素子分離溝６１の内壁面および底面にも形成されている。金属層７３_１は、リッジ部３１のｐ型キャップ層２１の上面に電気的に接続されている。しかし、金属層７３_１は、リッジ部３２のｐ型キャップ層２２には電気的に接続されておらず、また、電極パッド部４１の半導体層にも電気的に接続されていない。

金属層７３は、複数層の金属膜からなるのが好ましい。特に、金属層７３は複数層の金属膜であって、そのうちの最下層がＴｉ膜であるのが好ましい。金属層７３は、Ｔｉ／Ａｌ／Ａｕ、Ｔｉ／ＡｕまたはＣｒ／Ａｕの複数層の金属膜からなるのが好適である。最下層がＴｉ膜であれば、第１絶縁層７１または第２絶縁層７２と金属層７３との間の付着性がよい。例えば、第１絶縁層７１の厚みは１０００Åであり、第２絶縁層７２の厚みは１０００Åであり、また、金属層７３の厚みは３５００Åである。

この半導体発光素子１では、金属層７３_１〜７３_４がｐ型電極となり、金属層１５がｎ型電極となる。金属層７３_１と金属層１５との間に電圧が印加されると、金属層７３_１がｐ型キャップ層２１に電気的に接続されているリッジ部３１の下方部分にある光活性層１３の領域において発光部が生じる。同様に、金属層７３_２と金属層１５との間に電圧が印加されると、リッジ部３２の下方部分にある光活性層１３の領域において発光部が生じる。金属層７３_３と金属層１５との間に電圧が印加されると、リッジ部３３の下方部分にある光活性層１３の領域において発光部が生じる。また、金属層７３_４と金属層１５との間に電圧が印加されると、リッジ部３４の下方部分にある光活性層１３の領域において発光部が生じる。

これら各々の発光部では、電圧印加によって、電子と正孔との再結合により光が発生する。また、この半導体発光素子１では、リッジ部３１〜３４それぞれが延びる方向に垂直な２端面によりファブリペロ共振器が構成されていて、この共振器によりレーザ発振が生じる。また、共通の金属層１５に対して金属層７３_１〜７３_４それぞれには独立に電圧を印加され得るので、リッジ部３１〜３４それぞれの下方部分にある光活性層１３の領域において独立に発光部が生じ得る。

また、半導体発光素子１では、図３（ａ）に示される断面構造において、リッジ部３１の上面と側壁面との間の角部付近等において、製造途中に第１絶縁層７１が剥れたり成膜不良が生じたりしても、さらに第２絶縁層７２が形成されているので、金属層７３_２が不所望部分のｐ型キャップ層に電気的に接続されることが回避される。したがって、金属層７３_２と金属層１５との間に電圧が印加されたときに、不所望部分の下方部分にある光活性層１３の領域において、意図しない発光部が生じることが回避される。これにより、半導体発光素子１から出力される光のビーム品質は良好なものとなる。

次に、本実施形態に係る半導体発光素子１を製造する方法の一例について説明する。図４〜図７は、本実施形態に係る半導体発光素子製造方法を説明する工程図である。また、以下では、図２中のＡ-Ａ線に沿った断面の構造（すなわち、図３（ａ）に示される構造）を製造する方法について主に説明する。図２中のＢ-Ｂ線に沿った断面の構造（すなわち、図３（ｂ）に示される構造）を製造する際には、各層を形成する範囲を異ならせればよい。また、中央の素子分離層６３と電極パッド部４１との間と、素子分離層６３と電極パッド部４２との間とでは、製造方法は同様である。

初めに、ｎ型基板１０の一方の主面上に、エピタキシャル成長により、ｎ型クラッド層１２，光活性層１３およびｐ型クラッド層１４が順に形成されて半導体層１１が形成され、さらに、半導体層１１の上にｐ型キャップ層２０が形成される（図４（ａ））。これらの層はｎ型基板１０の一方の主面上において全面に形成される。

そして、このｐ型キャップ層２０上にレジストが全面に塗布され、所定パターンのマスクを用いた露光および現像により、ｐ型キャップ層２０上の所定領域にレジスト層８１が形成される（図４（ｂ））。このレジスト層８１がマスクとして用いられてエッチングが行われ（図４（ｃ））、その後、レジスト層８１が除去される（図４（ｄ））。これにより、各リッジ部を構成するｐ型キャップ層、および、隣り合う２つのリッジ部の間の溝部が形成される。なお、各電極パッド部を構成するｐ型キャップ層、および、リッジ部と電極パッド部との間の溝部が形成されてもよい。

このとき、各リッジ部を構成するｐ型キャップ層は、逆メサ形状であってもよいし、順メサ形状であってもよい。また、エッチング後に、各溝部において、キャップ層２０の一部が残っていてもよいし、キャップ層２０の全てが除去されてｐ型クラッド層１４の上面が露出していてもよいし、また、ｐ型クラッド層１４の一部が除去されていてもよい。

続いて、レジストが全面に塗布され、所定パターンのマスクを用いた露光および現像により、所定領域にレジスト層８２が形成される（図４（ｅ））。そして、このレジスト層８２がマスクとして用いられてエッチングが行われ（図４（ｆ））、その後、レジスト層８２が除去される（図５（ａ））。これにより、溝部５１〜５５の底面において、基板１０まで達する素子分離溝６１〜６５が形成される。

素子分離溝の形成の後に、全面にＣＶＤ法により第１絶縁層７１が形成され（図５（ｂ））、更に、レジストが全面に塗布され、所定パターンのマスクを用いた露光および現像により、所定領域にレジスト層８３が形成される（図５（ｃ））。このとき、レジスト層８３は、各リッジ部の上面および両側壁面、ならびに、この側壁面に続く溝部の底面に残る。この残ったレジスト層８３がマスクとして用いられてドライエッチングが行われる。これにより、第１絶縁層７１は、各リッジ部の上面および両側壁面、ならびに、この側壁面に続く溝部の底面に形成されている（図５（ｄ））。その後、レジスト層８３が除去される（図５（ｅ））。

続いて、全面にレジスト８４が塗布される（図５（ｆ））。このとき、レジスト層８４の厚みは、各リッジ部の上面では比較的薄く、各電極パッド部の上面および各溝部の底面では比較的厚い。したがって、マスクを用いることなく、セルフアライメント方式による露光および現像により、各リッジ部の上面のレジスト８４が選択的に除去される。一方、各リッジ部の両側の側壁面，各電極パッド部の上面および側壁面，ならびに、各溝部の底面（各素子分離溝の内壁面および底面を含む）では、レジスト８４が残る（図６（ａ））。なお、このセルフアライメント方式が採用されることにより、幅が狭いリッジ部であっても製造が容易である。

この残ったレジスト８４がマスクとして用いられてドライエッチングが行われる。これにより、第１絶縁層７１は、各リッジ部の上面において除去される。一方、第１絶縁層７１は、各リッジ部の両側の側壁面、および、この側壁面に続く溝部の底面に残っている（図６（ｂ））。その後、レジスト８４が除去される（図６（ｃ））。ここまでの工程（第１絶縁層形成工程）で、第１絶縁層７１が所定領域に形成される。

このようにして所定領域に第１絶縁層７１が形成された後、ＣＶＤ法により第２絶縁層７２が全面に形成され（図６（ｄ））、更にレジストが全面に塗布され、所定パターンのマスクを用いた露光および現像により、レジスト層８５が形成される（図６（ｅ））。このとき、レジスト層８５は、各電極パッド部の上面、リッジ部３１，３４の上面および両側壁面、ならびに、各溝部の底面（素子分離溝の内壁面および底面を含む）に形成されている。レジスト層８５は、リッジ部３２，３３の上面および両側壁面、ならびに、この側壁面に続く溝部の底面の一部領域には、形成されていない。

この残ったレジスト層８５がマスクとして用いられてドライエッチングが行われる。これにより、第２絶縁層７２は、リッジ部３２，３３の上面および両側壁面、ならびに、この側壁面に続く溝部の底面の一部領域において除去される。残った第２絶縁層７２は、各電極パッド部の上面、リッジ部３１，３４の上面および両側壁面、ならびに、各溝部の底面（素子分離溝の内壁面および底面を含む）に形成されている（図６（ｆ））。その後、レジスト層８５が除去される（図７（ａ））。ここまでの工程（第２絶縁層形成工程）で、第２絶縁層７２が所定領域に形成される。

このようにして所定領域に第２絶縁層７２が形成された後、レジストが全面に塗布され、所定パターンのマスクを用いた露光および現像により、レジスト層８６が形成される（図７（ｂ））。このとき、レジスト層８６は、各電極パッド部のチップ端側の領域、中央の素子分離層６３の内壁面および底面、ならびに、溝部５３の底面のうち素子分離層６３の近傍領域に形成されている。この上に蒸着により金属層７３が形成される（図７（ｃ））。そして、リフトオフにより、レジスト層８６およびその上の金属層７３の部分が除去される（図７（ｄ））。これにより、金属層７３は、各電極パッド部から素子分離層６３の近傍領域にかけて残る。ここまでの工程（金属層形成工程）で、金属層７３が所定領域に形成される。

そして、ｎ型基板１０の他方の主面に金属層１５が形成されて、図１〜図３に示された構成を有する半導体発光素子１が製造される（図７（ｅ））。

以上のようにして製造される半導体発光素子１は、リッジ構造を有していて、セルフアライメント方式による露光および現像を経て製造されることで、発光幅を数μｍ程度とすることができる。

ところで、以上に説明した本実施形態に係る半導体発光素子製造方法では、各リッジ部の上面と側壁面との間の角部付近、および、各素子分離溝の内壁面と溝の底面との間の角部付近においては、製造途中に第１絶縁層７１が剥れたり成膜不良が生じたりする場合がある。特に、セルフアライメント方式による露光および現像により各リッジ部の上面のレジスト８４を選択的に除去して（図６（ａ））、その後に各リッジ部の上面の第１絶縁層７１を選択的に除去する際（図６（ｂ））に、各リッジ部の側壁面上部、および、各素子分離溝の角部付近においては、レジスト８４および第１絶縁層７１が除去されてｐ型キャップ層が露出する場合がある。仮に、このままの状態で直ちに金属層７３_２が形成される場合には、リッジ部３２を構成するｐ型キャップ層２２に対してのみ電気的に接続されるべき金属層７３_２は、他のリッジ部の側壁面上部、および、各素子分離溝の角部付近においても、ｐ型キャップ層に対して電気的に接続されることになる。

そこで、このような問題に対処すべく、本実施形態では更に第２絶縁層７２が設けられる。この第２絶縁層７２の形成の際には、セルフアライメント方式ではなく、所定パターンのマスクが用いられてレジストの露光および現像が行われるので、各リッジ部の側壁面上部、および、各素子分離溝の内壁面上部において、第２絶縁層７２の剥れが生じない。したがって、この第２絶縁層７２の上に形成された金属層７３_２は、リッジ部３２を構成するｐ型キャップ層２２に対してのみ電気的に接続され、他の不所望部分でｐ型キャップ層に対して電気的に接続されることは無く、不所望部分の下方での発光が回避される。

また、以上に説明した本実施形態に係る半導体発光素子製造方法において、第２絶縁層７２の形成の際（図６（ｄ）〜図６（ｆ））に、仮に、第１絶縁層７１および第２絶縁層７２それぞれの材料のエッチングレートが同程度である場合には、レジスト層８５がマスクとして用いられて行われるドライエッチングの際（図６（ｆ））に、所定部分の第２絶縁層７２が除去されるだけでなく、その下にある第１絶縁層７１も除去されてしまう。そして、仮に、このままの状態で更に金属層が形成される場合には、その金属層は溝部において半導体層に対して電気的に接続されることになる。

そこで、このような問題に対処すべく、本実施形態では、第２絶縁層７２は、第１絶縁層７１の材料よりエッチングレートが大きい材料からなる。このようにすることにより、レジスト層８５がマスクとして用いられて行われるドライエッチングの際（図６（ｆ））に、第１絶縁層７１が除去されることが回避され得る。したがって、第２絶縁層７２の上に形成された金属層７３は、各溝部において半導体層に対して電気的に接続されることは無い。

本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、半導体発光素子における金属層７３のパターンは、図８に平面図が示されるようなものであってもよい。図２に示された金属層７３のパターンと比較すると、図８に示される半導体発光素子では、金属層７３_１〜７３_４それぞれは、各々対応するリッジ部３１〜３４の延在方向に沿って２分割された各範囲でｐ型キャップ層に電気的に接続されている。金属層７３_２は、リッジ部３２上から、リッジ部３１上の２分割された金属層７３_１の間を通って、電極パッド部４１上まで形成されており、また、金属層７３_３は、リッジ部３３上から、リッジ部３４上の２分割された金属層７３_４の間を通って、電極パッド部４２上まで形成されている。この場合にも、金属層７３_２が形成された部分の断面構造は図３（ａ）に示されるとおりであり、また、金属層７３_１が形成された部分の断面構造は図３（ｂ）に示されるとおりである。

本実施形態に係る半導体発光素子１の斜視図である。 本実施形態に係る半導体発光素子１の平面図である。 本実施形態に係る半導体発光素子１の断面図である。 本実施形態に係る半導体発光素子製造方法を説明する第１の工程図である。 本実施形態に係る半導体発光素子製造方法を説明する第２の工程図である。 本実施形態に係る半導体発光素子製造方法を説明する第３の工程図である。 本実施形態に係る半導体発光素子製造方法を説明する第４の工程図である。 変形例の半導体発光素子の平面図である。

符号の説明

１…半導体発光素子、２…サブマウント、３…ワイヤ、１０…ｎ型基板、１１…半導体層、１２…ｎ型クラッド層、１３…光活性層、１４…ｐ型クラッド層、１５…金属層、２０〜２６…ｐ型キャップ層、３１〜３４…リッジ部、４１，４２…電極パッド部、５１〜５５…溝部、６１〜６５…素子分離溝、７１…第１絶縁層、７２…第２絶縁層、７３…金属層。

Claims (4)

1. 基板上に形成され光活性層を含む半導体層と、前記半導体層の上に設けられた電極パッド部と、前記半導体層の上に溝部を挟んで互いに並列して設けられ前記電極パッド部から近い順に第１リッジ部および第２リッジ部を含む複数のリッジ部と、を備え、
   前記複数のリッジ部それぞれの両側において各リッジ部の側壁面から前記溝部の底面まで形成された第１絶縁層と、
   前記第２リッジ部の前記電極パッド部側の前記溝部の底面から前記電極パッド部まで形成された第２絶縁層と、
   前記第２リッジ部の前記電極パッド部側と反対側の前記溝部の底面から前記電極パッド部まで形成された金属層と、
   が順に形成され、
   前記第２絶縁層の材料のエッチングレートが前記第１絶縁層の材料のエッチングレートより大きく、
   前記金属層が前記第２リッジ部の上面に電気的に接続されている、
   ことを特徴とする半導体発光素子。
2. 前記溝部の底面において前記基板まで達する素子分離溝が形成され、
   前記素子分離溝の内壁面および底面に第１絶縁層および第２絶縁層が形成されている、
   ことを特徴とする請求項１に記載の半導体発光素子。
3. 基板上に形成され光活性層を含む半導体層と、前記半導体層の上に設けられた電極パッド部と、前記半導体層の上に前記電極パッド部から近い順に第１リッジ部および第２リッジ部を含み溝部を挟んで互いに並列して設けられた複数のリッジ部と、を備える半導体発光素子を製造する方法であって、
   前記複数のリッジ部それぞれの両側において各リッジ部の側壁面から前記溝部の底面まで第１絶縁層を形成する第１絶縁層形成工程と、
   前記第２リッジ部の前記電極パッド部側の前記溝部の底面から前記電極パッド部まで、前記第１絶縁層の材料のエッチングレートより大きい材料からなる第２絶縁層を形成する第２絶縁層形成工程と、
   前記第２リッジ部の前記電極パッド部側と反対側の前記溝部の底面から前記電極パッド部まで、前記第２リッジ部の上面に電気的に接続される金属層を形成する金属層形成工程と、
   を順に行うことを特徴とする半導体発光素子製造方法。
4. 前記溝部の底面において前記基板まで達する素子分離溝を形成した後、前記第１絶縁層形成工程，前記第２絶縁層形成工程および前記金属層形成工程を順に行い、
   前記第１絶縁層形成工程では、前記素子分離溝の内壁面および底面にも前記第１絶縁層を形成し、
   前記第２絶縁層形成工程では、前記素子分離溝の内壁面および底面にも前記第２絶縁層を形成する、
   ことを特徴とする請求項３に記載の半導体発光素子製造方法。
   

Images