JP2008270487A - 半導体ウエハおよび半導体チップの製造方法 - Google Patents

Abstract

【課題】 半導体ウエハに関し、ウエハの反り量を低減することができる半導体ウエハを提供する。
【解決手段】 半導体ウエハ１０の一部分は、複数の四角形形状の区画に分割されている。複数の区画は半導体ウエハ内に格子状に配置されており、各々の区画内に共通の厚みを有する複数の半導体チップ１２が形成されている。半導体ウエハ１０の表面では、隣接する一方の区画の表面が他方の区画の表面よりも凹であり、半導体ウエハ１０の裏面では、前記一方の区画の裏面が前記他方の区画の裏面よりも凸である。表面での凹凸の高さと裏面での凹凸の高さは等しい。半導体ウエハ１０の反り量は各区画のウエハの厚みと凹凸面の高さの和の３乗に反比例するため、反り量の低減効果が大きい。
【選択図】 図１

Description

本発明は、反りや割れの発生を抑制することができる半導体ウエハに関する。またその半導体ウエハを用いて、半導体チップを製造する方法に関する。

半導体装置の小型化、薄型化が進められている。例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）などの縦型半導体装置では、低損失化のために、半導体ウエハを薄く削って半導体チップを薄型化する必要がある。
半導体ウエハを薄く加工すると半導体ウエハが反りやすくなり、半導体ウエハの製造時や搬送時に半導体ウエハが割れやすくなる。そのために、半導体ウエハを薄く加工しても半導体ウエハに生じる反り量を小さく抑制することができる半導体ウエハの開発が必要とされている。

図８に、従来の半導体ウエハ１００の一部分の斜視図を示す。半導体ウエハ１００には複数の半導体チップ１２が形成されている。各々の半導体チップ１２は、図８に示すように、規則的に配置されている。図９に、半導体ウエハ１００を支点１４で支えた状態で半導体ウエハ１００を反らせたときの断面図を示す。ウエハの反り量Ｃ１（たわみ量）とウエハの厚みＡとの間には、図９に示す（１）式が成立する。即ち、ウエハの反り量Ｃ１は、ウエハの厚みＡの３乗に反比例する。例えば、８インチ（２００ｍｍφ）のシリコンウエハの厚みが３００μｍであるときの反り量が約０．８ｍｍであれば、ウエハ厚みを２００μｍにまで薄板化すると、反り量は約２．６ｍｍに増大する。反り量は、３倍以上にも増大する。大きく反ったウエハを加工することは難しい。ウエハを薄く加工しても反り量を小さく抑制することができる技術が必要とされている。

製造時に半導体ウエハが反ったり割れたりすることを抑制するため、縦型半導体装置の表面構造をウエハ表面に形成した後にウエハ表面に支持基板を接合し、この状態でウエハを薄く加工した後に縦型半導体装置の裏面構造をウエハ裏面に形成する方法が提案されている。この方法によると、支持基板で支持した状態でウエハを薄板化するために、ウエハを薄板化しても反りの発達を抑制することができる。この技術が特許文献１に開示されている。

特開２００２−２９９１９６号公報

支持基板によってウエハを補強する場合、支持基板とウエハを接着する接着剤の耐熱性の制約があるために、ウエハを薄くした後に実施する熱処理温度が制約されてしまう。例えば、薄板後に熱処理して不純物の拡散層を形成することはできない。支持基板で補強した状態で熱処理しても、接着剤が接着能力を失ってしまうために、実際的には支持基板で補強しない状態で熱処理することになってしまうからである。

本発明では、接着剤を用いないで半導体ウエハの薄型化と反りの抑制を両立させることができる技術を提供する。本発明では、半導体ウエハの形状ないし構造を改良することによって、薄型化と反りの抑制を両立させる。本発明の半導体ウエハを利用すると、薄板化された半導体チップを歩留まりよく製造することが可能となる。

本発明の半導体ウエハは、半導体ウエハ内に複数個の半導体チップが形成されているとともにダイシング前の半導体ウエハに関する。ここでいう半導体チップはダイシング前のものをいい、ダイシングすれば通常でいう半導体チップとなるものをいう。本発明の半導体ウエハには共通の厚みを有する複数の半導体チップが形成されている。
本発明の半導体ウエハでは、１枚の半導体ウエハが複数の区画に分割されており、半導体ウエハの表面では、隣接する一方の区画の表面が他方の区画の表面よりも凹であり、半導体ウエハの裏面では、前記一方の区画の裏面が前記他方の区画の裏面よりも凸であり、表面での凹凸の高さと裏面での凹凸の高さが等しいことを特徴とする。

ウエハが上記の形状である場合、ウエハの反り量は、各区画のウエハの厚さに凹凸の高さを加えた値の３乗に反比例する。ウエハの反り量とウエハの厚みの関係を記述する式において、従来の半導体ウエハに比べて分母の値が増大するために、ウエハ反り量は減少する。各々の区画内では従来の半導体ウエハと同じ厚さを保ちつつ、ウエハの反り量を低減することができる。従来の半導体ウエハに比べ、各区画のウエハの厚さを薄くしたときのウエハの反り量の増加量が小さくなるため、ウエハの薄型化と反り量の抑制を両立することができる。

本発明の半導体ウエハでは、区画の各々が四角形形状であり、複数の区画が、半導体ウエハ内に格子状または千鳥格子状に配置されていることが好ましい。
複数の区画が格子状または千鳥格子状に配置されていると、その後のダイシング作業が容易化される。

前記区画の各々に複数個の半導体チップが形成されていてもよいが、前記区画の各々に１個の半導体チップが形成されていることが好ましい。即ち、各々が区画が最小の単位にまで分割されていることが好ましい。
区画が最小の単位にまで分割されていると、応力の蓄積範囲が細かく分割されるために大きな応力に発達しない。ウエハの薄型化と反り量の抑制を高いレベルで両立することができる。

本発明はさらに、半導体チップを製造する方法をも提供する。本発明の半導体チップの製造方法は、共通の厚みを有する複数の半導体チップを製造する方法であり、半導体ウエハの表面を複数の区画に分割し、隣接する一方の区画の表面をエッチングして隣接する他方の区画の表面よりも凹とする表面側エッチング工程と、他方の区画の裏面をエッチングして前記一方の区画の裏面よりも凹とする裏面側エッチング工程と、各々の区画内に、半導体チップを構成する半導体構造を製造する工程と、区画を分割している分割線に沿って半導体ウエハをダイシングする工程を備えている。上記の製造方法において、表面側エッチング工程で形成する表面での凹凸の高さと前記裏面側エッチング工程で形成する裏面での凹凸の高さを等しくする。

ウエハの表面および裏面に形成する凹凸面は、マスクを用いたフォトリソグラフィーとエッチングによって形成する。ウエハの表面では、隣接する区画毎に凹凸面を形成する。ウエハの裏面では、表面が凸の区画に対して凹面を形成し、表面が凹の区画に対して凸面を形成する。区画間の凹凸の高さは、ウエハの表面と裏面で同じである。
ウエハの表面に凹凸面を形成した後に、ウエハの表面の各々の区画内に表面側の半導体構造を製造する。表面側の半導体構造は、ウエハの裏面に凹凸面を形成する前に製造してもよいし、ウエハの裏面に凹凸面を形成した後に製造してもよい。ウエハの裏面に凹凸面を形成した後に、ウエハの裏面の各々の区画内に裏面側の半導体構造を製造する。表面側の半導体構造を製造する際に、表面側の電極まで製造することがある。表面側の半導体構造という場合、表面側の電極までを含んでいることがある。同様に、裏面側の半導体構造を製造する際に、裏面側の電極まで製造することがある。裏面側の半導体構造という場合、裏面側の電極までを含んでいることがある。

上記の方法で作製された半導体ウエハは、ウエハの表裏両面に形成されている凹凸によってウエハの反りや割れが抑制されている。凹凸の境界には大きな段差が存在するために、ＣＶＤ（化学気相成長）やＰＶＤ（物理気相成長）といった成膜工程において十分な厚みの膜が形成されないが、凹凸の境界はダイシング領域であるため十分な厚みの膜を確保する必要がなく、問題は生じない。
半導体構造を形成した後、ウエハのダイシングを行い、半導体チップに切断する。この半導体ウエハを用いると、従来の技術ではウエハの反りが大きくなりすぎるために製造することが困難であったほど薄板化された半導体チップを、歩留まりよく製造することができる。

本発明の半導体ウエハおよび半導体チップの製造方法は、縦型半導体装置の製造に適している。縦型半導体装置では、半導体チップの厚みが性能に直結し、しばしば薄型化する必要があるからである。

本発明によると、各々の区画内の半導体ウエハの厚みを必要なだけ薄くしても、ウエハの全体を一様に薄くした場合に比して、ウエハの反り量を低減することができる。ウエハの薄型化と反り量の抑制を両立することができる。半導体チップを歩留まりよく製造することが可能となる。

下記に説明する実施例の好ましい特徴を列記する。
（第１特徴） 隣接する区画間の凹凸の高さを、所望する半導体チップの厚さの半分にする。

（第１実施例）
図１に、本発明の第１実施例である半導体ウエハ１０の一部分の斜視図を示す。半導体ウエハ１０は、複数の区画に分割されている。分割されている複数の区画の各々は長方形形状であり、複数の区画は半導体ウエハ１０内に格子状に配置されている。区画の各々には１個の半導体チップ１２が形成されている。ウエハの表面における凹凸の高さとウエハの裏面における凹凸の高さは等しい。半導体ウエハ１０では、ウエハ上のいずれの点を通過するｘ方向の断面およびｙ方向の断面の形状も凹凸状となる。

図２に、半導体ウエハ１０において、隣接する二つの区画間を拡大した断面図および半導体ウエハ１０のウエハの反り量を求める式を示す。半導体ウエハ１０の各区画のウエハの厚さはＡμｍであり、隣接する区画間の凹凸の高さはＢμｍである。ここでＢ＜Ａである。この場合、半導体ウエハ１０の反り量Ｃ２とウエハの厚みの関係は（２）式で示される。半導体ウエハ１０の反り量Ｃ２は、各区画のウエハの厚みと凹凸の高さを加えた値の３乗に反比例する。従って従来の半導体ウエハ１００のウエハの反り量Ｃ１との比は、（３）式で示される。（３）式は分母＞分子となり、従来の半導体ウエハに比べてウエハの反り量が低減する。従来の半導体ウエハ１００と同じ厚さを保ちつつ、ウエハの反り量を低減することができる。
例えば各区画のウエハの厚さを２００μｍ、凹凸の高さを１００μｍとすると、従来の半導体ウエハに比べて、ウエハの反り量を約１／３まで低減することができる。
この半導体ウエハから製造する半導体チップの種類は特に制約されないが、後で説明する第３実施例に示すように、縦型の半導体チップを製造する場合に特に有効である。

（第２実施例）
図３に、本発明の第２実施例である半導体ウエハ２０の一部分の斜視図を示す。半導体ウエハ２０は、分割されている複数の区画の各々が長方形形状をしている。複数の区画は半導体ウエハ２０内に千鳥格子状に配置されている。各々の区画には１個の半導体チップ１２が形成されている。

半導体ウエハ２０において、ａ−ａ断面およびｃ−ｃ断面における断面形状は凹凸状であるのに対し、ｂ−ｂ断面における断面形状は凹凸状にはならない。このように一部の断面では凹凸状となっていなくても、大部分の断面が凹凸状となっていれば、ウエハの厚さを変えることなくウエハの反り量を低減することができる。
第２実施例の半導体ウエハ２０においても、第１実施例の半導体ウエハ１０と同様に、ウエハの厚みとウエハの反り量の関係を示す式は各区間のウエハの厚みと凹凸の高さを加えた値の３乗に反比例する。従来の半導体ウエハに比べてウエハの反り量が低減される。

（第３実施例）
次に、本発明の半導体チップを製造する方法について説明する。本実施例では半導体ウエハ上に縦型半導体のチップを製造する。
図４に、半導体ウエハの表面形状を作製する過程を示す。まず図４の（１）に示すように、シリコンを主材料とするｎ⁻型のウエハ基板１６を用意する。ウエハ基板１６の主材料には、ＳｉＣやＧａＮを用いてもよい。ウエハ基板１６は十分厚いものを用意する（例：７００μｍ）。次に、ウエハ基板１６の表面にレジスト膜１８を作製し（２）、マスクパターンを用いたフォトリソグラフィーによりウエハ基板１６の表面においてパターニングが施されたレジストパターン１９を形成する（３）。
次に、レジストパターン１９が形成されているウエハ基板１６の表面からエッチングを行った後、レジストパターン１９の除去を行い、ウエハ基板１６の表面に凹凸面を形成する（４）。凹凸面の高さは所望するチップ厚の半分程度が好ましい（例：１００μｍ）。エッチングはＲＩＥによるドライエッチング又はアルカリ系の溶液を用いたウエットエッチングの手法を用いる。
ウエハ表面に凹凸面を作製した後、半導体装置の表面構造を作製する。まず、凹凸面が形成されているウエハ表面からｐ⁻型の不純物を注入し（５）、ウエハの表面にｐ⁻型ボディ領域２２を形成する。

図５に、縦型半導体装置の表面構造を形成する過程を示す。ｐ⁻型ボディ領域２２が形成されている半導体ウエハ表面の各々の区画内に、ｎ型の不純物を注入してｎ型エミッタ領域２４を形成する。さらにｎ型エミッタ領域２４の間にｐ型の不純物を注入してｐ型コンタクト領域２６を形成する（１）。
次に、各々の区画内のｎ型エミッタ領域２４内にエッチングによりトレンチ２８を形成する。トレンチ２８はトレンチの底部がｎ⁻型領域に至るまで形成する（２）。
トレンチ２８を形成した後に、トレンチ２８の型に沿ってゲート絶縁膜３２を形成する。ゲート絶縁膜３２は熱酸化や結晶成長などの方法により形成することができる。次に、ゲート絶縁膜３２が形成されているトレンチ内にゲート電極３６を形成する。ゲート電極３６を形成した後に、トレンチ２８の上部に層間絶縁膜３４を形成し、トレンチ２８の上部の開口部を絶縁膜で覆う（３）。表面電極を除く縦型半導体装置の表面構造が完成する。
この工程は、表面が凸となっている区間と、凹となっている区間でわけておこなうことが好ましい。ウエハ表面の位置関係を揃えて加工することができるからである。

図６に、ウエハ裏面の凹凸形状および縦型半導体装置の裏面構造を形成する過程を示す。ウエハ基板１６の表面には縦型半導体装置の表面構造が形成されているが、図６では図示を省略する。ウエハ基板１６の表面に凹凸面を形成し、縦型半導体装置の表面構造を形成した後、ウエハ基板の裏面を機械研磨により薄板化処理する。ウエハの表面に形成されている凹面に対する厚さが、所望する最終的なチップの厚さ（例：２００μｍ）に至るまで、薄板化処理を行う（２）。（２）中のＡはチップの厚さ、Ｂはウエハの表面に形成されている凹凸面の高さを示す。次に、ウエハの裏面に凹凸面を形成する。裏面の凹凸面の形成は、ウエハの表面に凹凸面を形成したのと同様の手順（フォトリソグラフィー→エッチング→レジスト除去）により行う（３）。このとき、ウエハの表面に形成されている凸面に対して裏面に凹面を形成し、ウエハの表面に形成されている凹面に対して裏面に凸面を形成する（４）。裏面に凹凸面を形成した後に、ウエハの裏面からｎ型の不純物を注入し、ｎ型バッファ層３８を形成する。さらにｐ型の不純物を注入し、ｐ型コレクタ領域４２を形成する。ウエハの裏面にコレクタ電極４６を形成し（５）、ウエハの表面にエミッタ電極を形成する。ウエハの各々の区画内に縦型半導体装置の構造が完成する。この場合も、裏面が凸となっている区画と裏面が凹となっている区画とをわけて処理することが好ましい。不純物注入装置と裏面の位置関係を揃えるのに有利だからである。

（第４実施例）
次に、本発明の半導体チップを製造する他の方法について説明する。本実施例では半導体ウエハ上に縦型半導体のチップを製造する。縦型半導体の表面構造を製造する方法は第３実施例の製造方法で示した手順と同様であるため、説明を省略する。
図７に、ウエハ裏面の凹凸形状および縦型半導体装置の裏面構造を形成する過程を示す。ウエハ基板１６の表面には縦型半導体装置の表面構造が形成されているが、図７では図示を省略する。ウエハ基板１６の表面に凹凸面を形成し、縦型半導体装置の表面構造を形成した後、ウエハ基板の裏面を機械研磨により薄板化処理する。ウエハの表面に形成されている凹面に対する厚さが、所望する最終的なチップの厚さ（例：２００μｍ）に至るまで、薄板化処理を行う（２）。（２）中のＡはチップの厚さ、Ｂはウエハの表面に形成されている凹凸面の高さを示す。次に、ウエハの裏面からステンシルマスク４４（注入深さを選択的にコントロールできるマスク）を介してｐ型不純物を注入し（３）、ウエハの裏面にｐ型コレクタ領域４２を形成する（４）。このとき、ｐ型不純物の注入深さが、ウエハの表面に形成されている凸面に対して深く注入され、ウエハの表面に形成されている凹面に対して浅く注入されるようマスクを調整する。深く注入されたｐ型不純物と浅く注入されたｐ型不純物の深さの差は、所望するチップ厚の半分程度が好ましい（例：１００μｍ）。
ウエハ裏面にｐ型コレクタ領域４２を形成した後、フォトリソグラフィーによりレジストパターンを形成し、エッチングにより裏面に凹凸面を形成する（５）。このとき、ｐ型コレクタ領域４２が深く形成されている範囲に対して凹面を形成し、ｐ型コレクタ領域４２が浅く形成されている範囲に対して凸面を形成する。エッチングする深さは、裏面に形成する凹凸面の高さが、深く注入されたｐ型不純物と浅く注入されたｐ型不純物の深さの差と同じになるよう調整する。
ｐ型コレクタ領域４２のエッチング後、ウエハの裏面にコレクタ電極４６を形成し（６）、ウエハの表面にエミッタ電極を形成する。本方法では、裏面製造工程において、ｐ型不純物の注入をエッチングの前に行うため、裏面が凸となっている区画と裏面が凹となっている区画とをわけて処理する必要がない。製造工程を簡単にすることができる。

半導体装置が形成されている半導体ウエハに対してダイシング処理を行い、チップ化する。凹凸面の境界に沿ってダイシングを行うことにより、同じ厚みを有する複数の半導体チップを作製することができる。

本発明の半導体チップの製造方法を使用すると、製造過程で支持基板を用いて補強する必要がない。即ち、接着剤を用いないで半導体ウエハの薄型化と反りの抑制を両立させることができる。また、従来の製造方法ではウエハ製造後に支持基板が外されるため、薄型化されているウエハを半導体加工設備で処理しようとすると大きな反りが発生し、搬送時などに割れや破損が生じやすいという問題も生じるが、本発明の半導体チップの製造方法を使用することにより上記の問題をも解決することができる。

本発明の半導体ウエハでは、区画間の凹凸の高さが小さいと、ウエハの反り量と各区画内のウエハの厚さの関係を示す式において、分母の値の増加が小さくなるため、反り量を効果的に低減することができない。また、区画間の凹凸の高さが大きいと、区画間の接合部分の断面積が小さくなるため、区画間の接合が弱く割れやすいウエハとなってしまう。したがって、本発明の半導体ウエハは、区画間の凹凸の高さを、所望する半導体チップの厚さの半分にすることが好ましい。例えば、各区画の半導体ウエハの厚さを２００μｍとする場合には、隣接する区画間の凹凸の高さを１００μｍとする。半導体ウエハの薄型化と反り量の低減を、効率よく実現することができる。

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

第１実施例の半導体ウエハの一部分の斜視図を示す。 第１実施例の半導体ウエハの隣接する半導体チップ間の断面図を示す。（２）式は第１実施例の半導体ウエハの反り量を求める式を示す。（３）式は従来の半導体ウエハと第１実施例の半導体ウエハの反り量の比を求める式を示す。 第２実施例の半導体ウエハの一部分の斜視図を示す。 （１）〜（５）は第３実施例の半導体チップの製造方法における製造過程を示す。 （１）〜（３）は第３実施例の半導体チップの製造方法における製造過程を示す。 （１）〜（５）は第３実施例の半導体チップの製造方法における製造過程を示す。 （１）〜（６）は第４実施例の半導体チップの製造方法における製造過程を示す。 従来技術の半導体ウエハの一部分の斜視図を示す。 従来技術の半導体ウエハのウエハ断面図を示す。（１）式は従来技術の半導体ウエハの反り量を求める式を示す。

符号の説明

１０、２０、１００：半導体ウエハ
１２：半導体チップ
１４：支点
１６：ウエハ基板
１８：レジスト膜
１９：レジストパターン
２２：ｐ⁻型ボディ領域
２４：ｎ型エミッタ領域
２６：ｐ型コンタクト領域
２８：トレンチ
３２：ゲート絶縁膜
３４：層間絶縁膜
３６：ゲート電極
３８：ｎ型バッファ領域
４２：ｐ型コレクタ領域
４４：ステンシルマスク
４６：コレクタ電極

Claims (4)

1. 共通の厚みを有する複数の半導体チップが形成されている半導体ウエハであり、
   １枚の半導体ウエハが複数の区画に分割されており、
   半導体ウエハの表面では、隣接する一方の区画の表面が他方の区画の表面よりも凹であり、
   半導体ウエハの裏面では、前記一方の区画の裏面が前記他方の区画の裏面よりも凸であり、
   表面での凹凸の高さと裏面での凹凸の高さが等しいことを特徴とする半導体ウエハ。
2. 前記区画の各々は四角形形状であり、
   前記複数の区画が、半導体ウエハ内に格子状または千鳥格子状に配置されていることを特徴とする請求項１の半導体ウエハ。
3. 前記区画の各々に１個の半導体チップが形成されていることを特徴とする請求項１または２の半導体ウエハ。
4. 共通の厚みを有する複数の半導体チップを製造する方法であり、
   半導体ウエハの表面を複数の区画に分割し、隣接する一方の区画の表面をエッチングして隣接する他方の区画の表面よりも凹とする表面側エッチング工程と、
   前記他方の区画の裏面をエッチングして前記一方の区画の裏面よりも凹とする裏面側エッチング工程と、
   前記各々の区画内に、半導体チップを構成する半導体構造を製造する工程と、
   前記区画を分割している分割線に沿って半導体ウエハをダイシングする工程と、
   を備えており、
   前記表面側エッチング工程で形成する表面での凹凸の高さと前記裏面側エッチング工程で形成する裏面での凹凸の高さを等しくすることを特徴とする半導体ウエハの製造方法。

Images