JP2008258410A - SiCGe結晶薄膜の製造方法 - Google Patents

SiCGe結晶薄膜の製造方法 Download PDF

Info

Publication number
JP2008258410A
JP2008258410A JP2007099218A JP2007099218A JP2008258410A JP 2008258410 A JP2008258410 A JP 2008258410A JP 2007099218 A JP2007099218 A JP 2007099218A JP 2007099218 A JP2007099218 A JP 2007099218A JP 2008258410 A JP2008258410 A JP 2008258410A
Authority
JP
Japan
Prior art keywords
sicge
thin film
film
crystal
sige
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007099218A
Other languages
English (en)
Other versions
JP5400276B2 (ja
Inventor
Akinori Seki
章憲 関
Yukari Tani
由加里 谷
Noriyoshi Shibata
柴田  典義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Fine Ceramics Center
Toyota Motor Corp
Original Assignee
Japan Fine Ceramics Center
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Fine Ceramics Center, Toyota Motor Corp filed Critical Japan Fine Ceramics Center
Priority to JP2007099218A priority Critical patent/JP5400276B2/ja
Publication of JP2008258410A publication Critical patent/JP2008258410A/ja
Application granted granted Critical
Publication of JP5400276B2 publication Critical patent/JP5400276B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】複雑な処理を必要とせずに高濃度のGeを含有するSiCGe結晶を成長する方法を提供する。
【解決手段】基板上のSiGe結晶薄膜を炭化することによりSiCGe結晶薄膜を製造する。
【選択図】図1

Description

本発明は、SiCGe結晶薄膜の製造方法に関する。
SiCの元素の一部がGeに置き換わったSiCGeはベース材料であるSiCに格子整合するが、バンドギャップを初めとする種々の物性はGe濃度で制御できるため、半導体デバイス用材料として種々の用途が期待されている。このようなGe濃度による物性の制御性を活用するには、比較的高濃度でGeを含有するSiCGe結晶材料を簡便に製造できる製造方法が必要になる。これまで、SiCGe結晶の成長については、下記のようにCVD法およびMBE法による方法が提案されている。
CVD法による方法として、非特許文献1には、SiCをCVD成長させる際にGe原料を同時に供給してSiCGeを成長させることが提案されている。これは方法として単純であるが、得られるSiCGeのGe濃度が成長温度に強く依存し、成長温度が高いほど低濃度になるという問題がある。例えば、基板温度720℃の場合、Ge濃度は0.4at%で飽和することが記載されている。一方、非特許文献2には、CVDにおいて270℃の成長温度により最大1.9at%のGe濃度を有する微結晶SiC膜が得られたと報告されている。しかし、成長温度が上昇するとともに結晶化が進むため、成長温度720℃では結晶が得られるが、成長温度270℃で得られるのはアモルファス膜である。また成長速度の観点でも、低温成長は実用上不利である。
MBE法による方法として、非特許文献3、4には、基板表面にGeを低温で数モノレイヤー付着させた後に、やはり数モノレイヤー程度のSiでGeをキャップした後に炭化し、その後温度を上げて結晶性を回復させるという方法が提案されている。しかしこの方法は、複雑で長時間を要し、1回のプロセスで得られるSiCGeの膜厚は数モノレイヤー程度と非常に薄い。しかも、このような複雑な処理を経て得られるGe濃度は2.5at%に過ぎない(非特許文献3)。
表面科学第21巻第6号(2000)30頁〜36頁 Technical Digest of the International PVSEC-14, Bankok, Thailand, 2004, P-104, p.367-368 Physical Review, B67, 125316 (2003) Material Science Forum, vols. 483-485 (2005) pp.173-176
本発明は、複雑な処理を必要とせずに高濃度のGeを含有するSiCGe結晶を成長する方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、基板上のSiGe結晶薄膜を炭化することによりSiCGe結晶薄膜を製造する方法が提供される。
本発明の方法によれば、SiGe結晶薄膜を炭化することにより、従来得られなかった高濃度のGeを含有しSiCに格子整合する結晶構造を備えたSiCGe結晶薄膜が成長できる。
SiCは種々の結晶多形があるが、六方晶と立方晶に大別され、六方晶では[0001]方向、立方晶では[111]方向に沿って、Siのみから成る結晶面とCのみから成る結晶面とが交互に配列した特有の構造を有する。バンドギャップは結晶多形により2.4〜3.3eV程度である。
一方、SiGeはSiと同様にダイヤモンド構造の結晶であり、各格子点をSiが占めるかGeが占めるかに規則性は無く、これら2種の原子が全くランダムに配置されている。バンドギャップは1.1〜0.66eVである。SiとGeは相互に全率固溶であり、どのような組成比も可能であり、組成比によりバンドギャップも若干異なる。
本発明の方法により製造するSiCGe結晶は、SiCの原子の一部をGeで置き換えた構造を有し、かつ、SiC特有のSi面/C面/Si面/C面という交互配列構造を有する。
本発明者は、多種多様な実験を繰返した結果、ダイヤモンド構造を有するSiGe結晶が炭化の進行に伴いSiCに格子整合する六方晶または立方晶のSiCGe結晶に成長し、しかもこのSiCGe結晶は従来の限界を超えた高濃度のGeを含有するという予想外の事実を新規に見出して、本発明を完成させた。
本発明の方法は、SiGe結晶薄膜を炭化するという簡便な処理のみにより実施可能であり、実用性が極めて高い。
本発明の方法に用いる基板の材質は、特に限定する必要はなく、Si、SiC(3C、4H、6Hなど)、Al、GaN、SiO、AlNなどを用いて良い。
SiCGeの成長母体となるSiGe結晶薄膜のGe濃度(at%)は、0<Ge<1、望ましくは0<Ge<0.5、更に望ましくは0<Ge<0.25である。
SiGe結晶薄膜の厚さは、1モノレイヤー〜10μm、望ましくは1モノレイヤー〜5μm、更に望ましくは1モノレイヤー〜1μmである。
SiGe結晶薄膜の成膜法は、特に限定する必要はなく、通常用いられる薄膜成長方法(MBE、CVD、レーザアブレーション、スパッタリング、ゾルゲル法など)の他、SOIウェハの作製に用いるようなSmart-cut、ELTRAN、接合法などであっても良い。
SiGe結晶薄膜を炭化する炭化媒体は、特に限定する必要はなく、CH4、C2H2、C3H8などの炭化水素ガス、または固体Cの分解や反応によって発生する炭素含有ガスを用いることができる。
炭化温度は、500℃程度〜1400℃程度が適当である。炭化が進行してSiCGe結晶の成長が起きるためには炭化温度を500℃程度以上とする必要がある。ただし余り高温になるとSiの融点(1412℃)を超えて液状化するという不都合な現象が起きるので、1400℃程度以下とする。特にSiGeの融点を超えるとSiGe膜が融解再結晶プロセスを経るため膜の品質が保てなくなる。Siは高融点であるがGeの添加により融点が低下する。望ましい炭化温度は、900℃程度〜1340℃程度である。
炭化時間は、成長させるSiCGe結晶薄膜の所望厚さ、炭化温度および炭化媒体(ガス)の種類に応じて決めることができる。
炭化初期のSiCGe結晶薄膜が極薄い段階では、成長膜厚は反応律速となると考えられるので時間に比例すると考えられる。SiCGe結晶薄膜が厚くなると炭化媒体(ガス)が膜中を拡散して反応界面に到着するのに要する時間に依存する拡散律速になると考えられるので、成長膜厚は炭化時間の平方根に比例すると考えられる。
〔SiGe膜の炭化〕
本発明によりSiCGe結晶薄膜を成長させた。図1を参照しつつ手順を説明する。
1)まず、Siウェハ上に、CVD法によりSiGe薄膜(Ge濃度=19at%)を約0.2μmの厚さに成長させて、SiCGe成長用の基板を用意した。すなわち、図1(1)に模式的に示すように、基板10の上にSiGe膜12が成長した状態である。
2)用意した基板を267Paに減圧した真空チャンバー内に装入し加熱を開始した。
3)基板温度が500℃になった時点で、チャンバー内にH500sccmとC3.3sccmを供給して炭化を開始した。図1(2)に模式的に示すように、SiGe膜12の表面から炭化が開始し、初期炭化膜14’が生成開始する。初期炭化膜14’はSiCGe結晶の前駆体である。
4)基板温度が1000℃に到達した後、その温度に1時間保持して炭化を進行させた。これにより、図1(3)に模式的に示すように、前駆体14’はSiCGe膜14に成長する。図示した状態はSiGe膜12の一部がまだ炭化されずに残っている状態である。炭化が更に進行した状態では、図1(4)に示すように、SiGe膜12全厚がSiCGe膜14に変換し、SiGe膜12は残留していない。
5)加熱を停止し、室温まで降温した後に、チャンバーから基板を取り出した。
〔得られた膜の評価〕
基板上に成長している膜を評価するために下記の各測定を行なった。
<FTIR>
結合状態を評価するためにFTIR(フーリエ変換赤外分光法)を行なった。図2に測定結果を示す。Si−C結合による796cm−1付近の強い吸収ピークが確認された。
<XRD>
結晶状態を評価するためにXRD(X線回折法)を行なった。36°付近の回折ピークが認められた。これは立方晶SiCの(111)面または六方晶SiCの(0001)面からの回折ピークに相当する。
<XPS>
XPS(X線光電子分光法)により、成長薄膜の表面から深さ方向の元素濃度プロファイルを求めた。図3に測定結果を示す。Ge濃度5at%、厚さ20nmのSiCGe膜と、厚さ40nmの遷移層が認められる。すなわち図1(3)の状態であり、表面に成長したSiCGe膜14の下に、成長母体であるSiGe膜12が残留している状態である。
本発明によれば、複雑な処理を必要とせずに、SiGe膜を炭化することにより、高濃度のGeを含有するSiCGe結晶を成長する方法が提供される。
本発明によりSiGe膜の炭化によりSiCGe膜が成長する推移を段階的に示す模式断面図である。 本発明により成長させたSiCGe膜の結合状態を評価するためにFTIR(フーリエ変換赤外分光法)の測定結果を示すグラフである。 本発明により成長させたSiCGe膜について、XPS(X線光電子分光法)により求めた成長薄膜の表面から深さ方向の元素濃度プロファイルを示すグラフである。
符号の説明
10 基板
12 SiGe膜
14 SiCGe膜

Claims (1)

  1. 基板上のSiGe結晶薄膜を炭化することによりSiCGe結晶薄膜を製造する方法。
JP2007099218A 2007-04-05 2007-04-05 SiCGe結晶薄膜の製造方法 Active JP5400276B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007099218A JP5400276B2 (ja) 2007-04-05 2007-04-05 SiCGe結晶薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007099218A JP5400276B2 (ja) 2007-04-05 2007-04-05 SiCGe結晶薄膜の製造方法

Publications (2)

Publication Number Publication Date
JP2008258410A true JP2008258410A (ja) 2008-10-23
JP5400276B2 JP5400276B2 (ja) 2014-01-29

Family

ID=39981684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007099218A Active JP5400276B2 (ja) 2007-04-05 2007-04-05 SiCGe結晶薄膜の製造方法

Country Status (1)

Country Link
JP (1) JP5400276B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011086929A1 (ja) * 2010-01-15 2011-07-21 住友化学株式会社 半導体基板、電子デバイス及び半導体基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091261A (ja) * 1998-09-14 2000-03-31 Matsushita Electric Ind Co Ltd 半導体結晶の製造方法
JP2007095800A (ja) * 2005-09-27 2007-04-12 Toshiba Ceramics Co Ltd 半導体基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091261A (ja) * 1998-09-14 2000-03-31 Matsushita Electric Ind Co Ltd 半導体結晶の製造方法
JP2007095800A (ja) * 2005-09-27 2007-04-12 Toshiba Ceramics Co Ltd 半導体基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011086929A1 (ja) * 2010-01-15 2011-07-21 住友化学株式会社 半導体基板、電子デバイス及び半導体基板の製造方法
CN102714144A (zh) * 2010-01-15 2012-10-03 住友化学株式会社 半导体基板、电子器件及半导体基板的制造方法
US20120280275A1 (en) * 2010-01-15 2012-11-08 Sumitomo Chemical Company, Limited Semiconductor wafer, electronic device, and method for producing semiconductor wafer

Also Published As

Publication number Publication date
JP5400276B2 (ja) 2014-01-29

Similar Documents

Publication Publication Date Title
JP4946264B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
KR101766500B1 (ko) 탄화탄탈 피복 탄소재료 및 그 제조방법
JP5316612B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
JP2011121847A5 (ja)
JP6123408B2 (ja) 単結晶4H−SiC基板及びその製造方法
JP2007273524A (ja) 複層構造炭化シリコン基板の製造方法
JP2011233932A5 (ja)
JP2021180225A (ja) 半導体基板の製造方法、soiウェーハの製造方法及びsoiウェーハ
WO2015002595A1 (en) A method to grow a semi-insulating sic layer.
JP6592961B2 (ja) 炭化ケイ素基板および炭化ケイ素基板の製造方法
US10686041B2 (en) Solid phase epitaxy of 3C-SiC on Si(001)
JP5400276B2 (ja) SiCGe結晶薄膜の製造方法
WO2013125669A1 (ja) グラフェンおよびその製造方法
US9732439B2 (en) Method of forming a laminate of epitaxially grown cubic silicon carbide layers, and method of forming a substrate-attached laminate of epitaxially grown cubic silicon carbide layers
JP5573725B2 (ja) 立方晶炭化珪素半導体基板の製造方法
JP4756418B2 (ja) 単結晶窒化ガリウム基板の製造方法
JP2010225733A (ja) 半導体基板の製造方法
WO2015097852A1 (ja) 単結晶SiCエピタキシャル膜の形成方法
JP2010225734A (ja) 半導体基板の製造方法
JP2012041203A (ja) 立方晶炭化ケイ素膜付き基板及びその製造方法
JP2018070435A (ja) 半導体基板の製造方法
KR20240069717A (ko) 헤테로 에피택셜 웨이퍼의 제조방법
JP2007095800A (ja) 半導体基板の製造方法
Moon et al. Chemical-vapor-deposition growth and characterization of epitaxial 3C–SiC films on SOI substrates with thin silicon top layers
JP2007273525A (ja) 立方晶系単結晶炭化シリコン基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130509

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131025

R151 Written notification of patent or utility model registration

Ref document number: 5400276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250