JP2008252659A

JP2008252659A - 画像処理システム

Info

Publication number: JP2008252659A
Application number: JP2007093036A
Authority: JP
Inventors: Shinichi Kawaguchi; 真一川口
Original assignee: Kyocera Mita Corp
Current assignee: Kyocera Document Solutions Inc
Priority date: 2007-03-30
Filing date: 2007-03-30
Publication date: 2008-10-16

Abstract

【課題】画像処理対象となる画像データの生成、出力、または格納等の処理時間に較べて、極めて短い処理時間で画像処理を行う画像処理システムであって、同時に入力された複数の画像データを効率的に画像処理することができる画像処理システムを提供する。
【解決手段】画像データを格納するメモリ５３と、入力された画像データを所定のブロック単位で拡縮処理する画像処理部５と、前記画像処理部５に拡縮処理を要求する複数のデバイスコントローラ２０、３０、４０とを画像伝送バス９２で接続して構成される画像処理システムで、前記画像処理部５に、複数のデバイスコントローラ２０、３０、４０からの画像処理要求が重複するときに、前記ブロック単位でタイムシェアリングして拡縮処理するか、要求順に拡縮処理するかを切り替えるモード切替部５０を備える。
【選択図】図１

Description

本発明は、画像データを格納するメモリと、入力された画像データを所定のブロック単位で拡縮処理する画像処理部と、前記画像処理部に拡縮処理を要求する複数のデバイスコントローラとを画像伝送バスで接続して構成される画像処理システムに関する。

近年、多くのオフィス等には、複写機、ファクシミリ、プリンタ、イメージスキャナ等の各種機能が統合された複合機が設置され、夫々の機器を単体で設置することに較べて、スペースの有効利用や省エネルギー化が図られている。

複合機は入力画像に対して拡大や縮小等の画像処理を施す画像処理部を備え、当該画像処理部は、例えばスキャナ機能を実行するデバイス等、画像データの入力側となるデバイスよりＤＭＡ転送で入力された画像データを画像処理し、例えばプリンタ機能を実行するデバイス等、出力側となるデバイスへＤＭＡ転送で出力するように構成されている。

特許文献１には、入力される画像データの主走査方向の画素数がバッファの容量を超えている入力画像データを処理でき、また、主走査方向、副走査方向の双方に対する拡大縮小処理を一度に行うことができる画像処理装置が提案されている。当該画像処理装置は複合機の画像処理部に用いることができる。

特開２００４−２８９６６７号公報

画像処理部の処理速度は、入力側デバイスや出力側デバイスの処理速度に較べて極めて高速である。しかし、複合機において、入力側デバイスや出力側デバイスと画像処理部との間で行われるＤＭＡ転送は、ジョブ単位またはページ単位で行われるため、複合機が備えた単一の画像処理部では、一の入力側デバイスのページ単位の画像データの画像処理中に、他の入力側デバイスの画像データを画像処理することはできない。即ち、画像処理が必要な複数のジョブを同時に実行する際の、画像処理部の使用効率は低くジョブの処理効率も低かった。

本発明の目的は、上述の問題に鑑み、画像処理対象となる画像データの生成、出力、または格納等の処理時間に較べて、極めて短い処理時間で画像処理を行う画像処理システムであって、同時に入力された複数の画像データを効率的に画像処理することができる画像処理システムを提供する点にある。

上述の目的を達成するため、本発明による画像処理システムの第一の特徴構成は、特許請求の範囲の書類の請求項１に記載した通り、画像データを格納するメモリと、入力された画像データを所定のブロック単位で拡縮処理する画像処理部と、前記画像処理部に拡縮処理を要求する複数のデバイスコントローラとを画像伝送バスで接続して構成される画像処理システムであって、前記画像処理部に、複数のデバイスコントローラからの画像処理要求が重複するときに、前記ブロック単位でタイムシェアリングして拡縮処理するか、要求順に拡縮処理するかを切り替えるモード切替部を備えている点にある。

例えば、複合機などにおいて、ネットワークを介して等、遠隔から入力されたプリントジョブに基づく画像処理要求と、操作部を介しての直接入力された複写ジョブに基づく画像処理要求とでは、出力物をオペレータが取得するまでの時間などを考慮すると、一般的には後者のジョブに基づく画像処理を優先すべきである。即ち、画像処理部で複数の画像データを画像処理する際の優先度を設定できることが望ましい。

上述の構成によれば、処理対象となる画像データをタイムシェアと要求順の何れで画像処理するべきかを、モード切替部によりブロック単位で切り替えることができ、少なくともブロック単位で画像データの画像処理に優先度を設定することができる。

同第二の特徴構成は、同請求項２に記載した通り、上述の第一の特徴構成に加えて、前記画像処理部に備えたＤＭＡコントローラに、前記デバイスコントローラとの間でＤＭＡ制御データを設定するレジスタを前記デバイスコントローラ毎に備え、前記モード切替部は前記レジスタに設定されたＤＭＡ制御データに基づいてモードを切り替える点にある。

上述の構成によれば、モード切替部は、ＤＭＡ制御データに基づいてモード切替を行うので、当該モード切替を高速に実行することができる。

同第三の特徴構成は、同請求項３に記載した通り、上述の第一または第二の特徴構成に加えて、前記モード切替部は、前記ブロック単位で拡大処理したデータの出力完了時期に他のデバイスコントローラに対する入力処理に切り替え、または、前記ブロック単位で縮小処理するデータの入力完了時期に他のデバイスコントローラに対する入力処理に切り替える点にある。

複合機などの画像形成装置では、画像データの生成処理や出力処理などは所定のブロック単位で実行される。そこで、画像処理部の入力側と出力側に設定された所定のブロック単位が同一であり、当該画像処理部で画像を拡大処理するとき、入力側から入力される画像データ一ブロックで、少なくとも一ブロックより多くの画像データが出力側に出力される。逆に、画像を縮小処理するとき、出力側から画像データ一ブロックを出力するには、少なくとも一ブロックより多くの画像データを入力側から入力する必要がある。

つまり、時間的な余裕度から、画像を拡大処理する際には入力側、画像を縮小処理する際には出力側で、画像処理をタイムシェアリングすることが可能であり、またタイムシェアリングすることで画像処理部の処理効率を向上させることができる。画像を拡大処理する際の出力側、及び画像を縮小処理する際の入力側では、少なくとも要求順に画像処理することが望ましい。

上述の構成によれば、デバイスコントローラの処理条件に応じた画像処理を行うことができ、処理効率を向上させることができる。

以上説明した通り、本発明によれば、画像処理対象となる画像データの生成、出力、または格納等の処理時間に較べて、極めて短い処理時間で画像処理を行う画像処理システムであって、同時に入力された複数の画像データを効率的に画像処理することができる画像処理システムを提供することができるようになった。

以下に、本発明に係る画像処理システムの実施形態を説明する。画像処理システムは、図１及び図２に示すように、液晶画面でなる表示部やハードウェアキー等が配置された操作部１と、原稿載置部２１にセットされた一連の原稿を順次読込んで電子データでなる画像データを生成するスキャナ部２と、不図示の公衆回線と接続され外部のファクシミリとの間で画像データ等を送受信するＦＡＸ部３と、スキャナ部２で生成され、またはＦＡＸ部３で受信された画像データを格納するハードディスクなどで構成されたボックス部４と、処理対象となる画像データを格納する画像メモリと、画像メモリから入力された画像データに所定の画像処理を施すＡＳＩＣ等で構成される画像処理部５と、画像データに基づいて形成したトナー像を給紙カセット６から搬送した用紙上に転写して定着、出力するプリント部７と、各部を統括制御するシステムコントローラ８とを備えた複合機Ａに搭載される。

操作部１は操作制御部１０に、スキャナ部２はスキャナコントローラ２０に、ＦＡＸ部３はＦＡＸコントローラ３０に、ボックス部４はボックスコントローラ４０に、画像メモリ５３はメモリコントローラ５４に、プリント部７はプリントコントローラ７０によって夫々制御され、システム制御部８、操作制御部１０、各コントローラ２０、３０、４０、５４、７０は夫々ＣＰＵとＣＰＵで実行される制御プログラムを格納するＲＯＭと作業領域となるＲＡＭ等を備える。

操作制御部１０と各コントローラ２０、３０、４０、５４、７０及び画像処理部５は、制御データバス９０を介してシステム制御部８と接続され、当該制御データバス９０を介してシステム制御部８から各部に送られる制御コマンドにより各部の動作が制御される。

さらに、各コントローラ２０、３０、５０、５４、４０、７０及び画像処理部５は画像伝送バス９２で接続されている。各コントローラ２０、３０、５０、５４、４０、７０及び画像処理部５夫々にＤＭＡコントローラ（以下、「ＤＭＡＣ」と記載する。）２２、３２、４２、７２、５０、５６が設けられ、ＤＭＡ制御信号ライン９１を介して画像伝送バス９２の占有権が制御され、画像データがＤＭＡ転送されるように構成されている。尚、各コントローラ２０、３０、５０、４０、７０及び画像処理部５には、画像データのＤＭＡ転送に際して転送データを一時蓄積するためのバッファ２１、３１、４１、７１、５１が設けられている。また、画像処理部５のＤＭＡＣコントローラ５０とシステム制御部８とは、ＤＭＡ制御データ用ローカルライン９３により接続されている。

図１に示す画像処理部５は、画像データを伸縮処理、階調変換処理、カラー変換処理等を行なう複数のＡＳＩＣで構成され、夫々がＤＭＡＣコントローラ、バッファメモリ及び専用の画像処理回路を備えているが、以下では、伸縮処理を行なう画像処理部５について説明する。画像伝送バス９２で遣り取りされる画像データは主走査方向及び副走査方向に配列された複数の画素データでなるビットマップデータで構成され、各画像処理部５は、副走査方向に沿った数ライン分の画素ブロックを処理単位（以下、「バンド」と記載する。）として処理するように構成されている。

画像データに対して拡縮処理を行わないとき、画像データを出力する側のコントローラ（以下、「出力側コントローラ」と記載する。）であるスキャナコントローラ２０とＦＡＸコントローラ３０とボックスコントローラ４０の何れかから出力される画像データは、夫々のＤＭＡＣと、画像データが入力される側のコントローラ（以下、「入力側コントローラ」と記載する。）であるボックスコントローラ４０とプリンタコントローラ７０の何れかのＤＭＡＣとによって制御される画像伝送バス９２を介して一バンド毎に出力側コントローラのＤＭＡＣから入力側コントローラのＤＭＡＣにＤＭＡ転送される。

画像データに対して拡縮処理を行うとき、出力側コントローラから出力する画像データは出力側コントローラのＤＭＡＣとメモリ５３のＤＭＡＣ５６に制御されてＤＭＡ転送でメモリ５３に格納され、ＤＭＡＣ５６と画像処理部のＤＭＡＣ５０に制御されてメモリ５３から画像処理部５にＤＭＡ転送で入力されて画像処理された後、ＤＭＡ転送でメモリ５３に出力され、ＤＭＡＣ５０と入力側コントローラのＤＭＡＣに制御されてメモリ５３から入力側コントローラにＤＭＡ転送で入力される。

画像処理部５に拡縮処理の対象として入力される画像データは、画像伝送バス９１を介して、バンド単位に関わらず、またはバンド単位よりも小さな単位でメモリ５３からＤＭＡ転送され、画像処理部５の拡縮処理部５２で拡縮処理が施された後、バンド単位に関わらず、またはバンド単位よりも小さな単位でメモリ５３へＤＭＡ転送される。画像データのＤＭＡ転送に要する時間や、画像処理部５で行う画像データの拡縮処理に要する時間は、各コントローラ２０、３０、４０、７０で画像データに対して行う処理に要する時間に較べて非常に短時間である。

画像処理部５で画像データを拡縮処理する際には、画像処理部５のＤＭＡＣ５０と、出力側コントローラ２０、３０、４０のＤＭＡＣ２２、３２、４２と、メモリ５３のメモリコントローラ５４が備えるＤＭＡＣ５６と、入力側コントローラ４０、７０が備えるＤＭＡＣ４２、７２とがＤＭＡ制御データバス９１及び画像伝送バス９２を介してＤＭＡ制御情報を送受信する。

当該ＤＭＡ制御情報に基づき、画像伝送バス９２を介して、出力側コントローラ２０、３０、４０のＤＭＡＣ２２，３２、４２と、メモリ５３のＤＭＡＣ５６とは、処理対象の画像データを一バンド毎に出力側コントローラ２０、３０、４０からメモリ５３にＤＭＡ転送し、画像制御部５のＤＭＡＣ５０とメモリ５３メモリ５３とは、処理対象の画像データをバンド単位にこだわることなくまたはバンド単位よりも小さな単位で画像処理部５にＤＭＡ転送すると共に、処理後の画像データをバンド単位にこだわることなくまたはバンド単位よりも小さな単位でメモリ５３にＤＭＡ転送し、メモリ５３のＤＭＡＣ５６と、入力側コントローラ４０、７０のＤＭＡＣ４２、７２とは、当該画像データを一バンド毎にメモリ５３から入力側コントローラ４０、７０にＤＭＡ転送する。

メモリ５３のメモリコントローラ５４は、拡縮処理部５２の、処理対象となる画像データと、拡縮処理後の画像データの夫々に対して対応する領域を記憶領域５７に確保し、夫々の画像データを格納する。当該領域情報はメモリコントローラ５４の管理部５５が管理する。

画像処理部５のＤＭＡＣ５０は、出力側コントローラ２０、３０、４０毎にＤＭＡ制御データを設定する入力レジスタと出力レジスタとを備え、出力側コントローラ２０、３０、４０は、ＤＭＡＣ５０の備える夫々に対応するポート５０１、５０２、５０３を介して、夫々の入力レジスタまたは出力レジスタにＤＭＡ制御データを設定する。

出力側コントローラ２０、３０、４０が画像処理部５に画像データの拡縮処理を要求するとき、出力側コントローラ２０、３０、４０のＤＭＡＣ２２、３２、４２は、画像処理部５のＤＭＡＣ５０と、メモリ５３のメモリコントローラ５４が備えるＤＭＡＣ５６と、入力側コントローラ４０、７０のＤＭＡＣ４２、７２との間で送受信したＤＭＡ制御情報に基づくＤＭＡ制御データを夫々に対応する入力レジスタまたは出力レジスタに設定する。つまり、出力側コントローラ２０、３０、４０は本発明におけるデバイスコンローラにあたり、メモリ５３と、画像処理部５と、出力側コントローラ２０、３０、４０と、画像伝送バス９２にとにより本発明における画像処理システムが構成される。

図３に示すように、出力用コントローラ２０、３０、４０の夫々に対応してＤＭＡＣ５０に備えられた各入力レジスタは、出力側コントローラ２０、３０、４０が出力する画像データに対する、拡縮処理部５２に要求する拡縮処理倍率と、メモリ５３の記憶領域５７における対応領域の先頭アドレスと、出力側コントローラ２０、３０、４０夫々の画像処理単位となるバンドサイズとからなるＤＭＡ制御データを設定可能に構成され、出力用コントローラ２０、３０、４０の夫々に対応してＤＭＡＣ５０に備えられた各出力レジスタは、入力側コントローラ４０、７０に入力される画像データに対する、拡縮処理部５２によって施された拡縮処理倍率と、メモリ５３の記憶領域５７における対応領域の先頭アドレスと、入力側コントローラ４０、７０夫々の画像処理単位となるバンドサイズとからなるＤＭＡ制御データを設定可能に構成される。

複合機Ａに拡縮処理を伴うジョブが入力されると、システム制御部８は、制御データバス９０を介して、出力側コントローラ２０、３０、４０の対応するコントローラに各部の動作開始を指示する。

前記対応するコントローラの備えるＤＭＡＣは、画像処理部５のＤＭＡＣ５０と、入力側コントローラ４０、７０の対応するコントローラのＤＭＡＣと、メモリ５３のＤＭＡＣ５６との間で、ＤＭＡ制御信号ライン９１及び画像伝送バス９２を介してＤＭＡ制御情報を送受信し、画像処理部５のＤＭＡＣ５０の対応するポートを介してＤＭＡ制御データを入力レジスタまたは出力レジスタに設定する。入力レジスタまたは出力レジスタに設定されたＤＭＡ制御データに基づき、対応する各ＤＭＡＣは、画像伝送バス９２を介して画像データをＤＭＡ転送する。

また、ＤＭＡＣ５０は、ＤＭＡ転送により画像処理部５から出力または画像処理部５に入力した画像データのデータサイズが一バンド分になる度に、ＤＭＡ制御信号ライン９１とＤＭＡ制御データ用ローカルライン９３に割込み信号を出力するように構成される。

ところで、システム制御部８は、画像データの拡大処理を要求する出力側コントローラ２０、３０、４０に対応する出力レジスタと、画像データの縮小処理を要求する出力側コントローラ２０、３０、４０に対応する入力レジスタに、拡縮処理のタイムシェアを許可するタイムシェア許可情報をＤＭＡ制御データとして設定するように構成されている。

例えば、スキャナ部２により読み取られた画像データを拡大してボックス格納するジョブが入力されると、制御データバス９０を介してスキャナコントローラ２０から出力された当該ジョブ入力情報に基づいて、システム制御部８は、スキャナコントローラ２０に対応するポート５０１の出力レジスタにＤＭＡ制御データ用ローカルライン９３を介してタイムシェア許可情報のＤＭＡ制御データを設定する。ＦＡＸ部３で縮小プリントが指定された画像データを受信すると、制御データバス９０を介してＦＡＸコントローラ３０から出力された当該ジョブ入力情報に基づいて、ＦＡＸコントローラ３０に対応するポート５０２の入力レジスタにＤＭＡ制御データ用ローカルライン９３を介してタイムシェア許可情報のＤＭＡ制御データを設定する。

画像処理部５のＤＭＡＣ５０は、入力レジスタまたは出力レジスタに設定されたＤＭＡ制御データにタイムシェア許可情報が設定されていると、画像処理部５をタイムシェアモードで動作させ、タイムシェア許可情報のＤＭＡ制御データが設定された入力レジスタまたは出力レジスタに対応する画像データをタイムシェアリングして拡縮処理させ、タイムシェア許可情報がなければ、画像処理部５を要求順モードで動作させ、画像データを要求順に拡縮処理させる。

タイムシェアモードで動作する画像処理部５で、入力レジスタにタイムシェア許可情報が設定された出力側コントローラに対応する画像データがメモリ５３からＤＭＡ転送され、入力されたデータサイズが一バンド分になると、ＤＭＡＣ５０はＤＭＡ制御信号ライン９１とＤＭＡ制御データ用ローカルライン９３に割込み信号を出力し、当該割込み信号に基づいてＤＭＡＣ５０とＤＭＡＣ５６とは、当該画像データを拡縮処理して出力する際のデータサイズに関わらず、当該コントローラに対応する画像データの入力及び出力のＤＭＡ転送を中断し、他の出力側コントローラの画像データのＤＭＡ転送入力を開始し、拡縮処理部５２はＤＭＡ転送で入力された他の出力側コントローラの画像データを拡縮処理する。

出力レジスタにタイムシェア許可情報が設定された出力側コントローラに対応する拡縮処理後の画像データをＤＭＡ転送で出力したデータサイズが一バンド分になると、ＤＭＡＣ５０はＤＭＡＣ制御信号バス９１とＤＭＡ制御データ用ローカルライン９３に割込み信号を出力し、当該割込み信号に基づいてＤＭＡＣ５０とＤＭＡＣ５６とは、ＤＭＡ転送で入力した当該画像データの拡縮処理前のデータサイズに関わらず、当該コントローラの画像データの入力及び出力のＤＭＡ転送を中断し、他の出力側コントローラの画像データの入力及び出力のＤＭＡ転送を開始し、拡縮処理部５２はＤＭＡ転送で入力された他の出力側コントローラの画像データを拡縮処理する。

但し、画像処理部５に拡縮処理を要求する出力側コントローラが一つしかないときには、タイムシェアモードであっても、ＤＭＡＣ５０とＤＭＡＣ５６とは、当該出力側コントローラに対応する画像データの入力及び出力のＤＭＡ転送を中断することなく、拡縮処理部５２は当該画像データの拡縮処理を連続して行う。

即ち、画像処理部５のＤＭＡＣ５０は、入力側コントローラ２０、３０、４０からの画像処理要求が重複するときに、画像データをバンド単位でタイムシェアリングして拡縮処理するか、要求順に拡縮処理するかを切り替えるモード切替部として動作する。

また、画像処理部５のＤＭＡＣ５０は、入力レジスタまたは出力レジスタに設定されたタイムシェア許可情報でなるＤＭＡ制御データに基づいてタイムシェアモードと要求順モードとを切り替えて画像処理部５を動作させる。

更に、画像処理部５のＤＭＡＣ５０は、バンド単位で拡大処理したデータの出力完了時期に他の出力側コントローラに対する入力処理に切り替え、または、バンド単位で縮小処理するデータの入力完了時期に他の出力側コントローラに対する入力処理に切り替える。

以下に、拡大処理を要求する出力側コントローラ側に関するものをＡ系、縮小処理を要求する出力側コントローラ側に関するものをＢ系として、拡縮処理部５２で拡縮処理するＡ系とＢ系の画像データに対する、画像処理部５での入力または出力の切替動作を、図４を用いて説明する。図４の上半分の図では、Ａ系出力側コントローラの画像データの拡大処理動作を説明し、下半分の図では、Ｂ出力側コントローラの画像データの縮小処理動作を説明する。

図４の上半分と下半分の図の、夫々の上半分の図では、画像処理部５に入力される画像データと画像処理部５から出力される画像データの関係を説明し、枠部は画像データを示し、内部が点で塗りつぶされた破線枠部には画像データは存在しない。

図４の上半分と下半分の図の、夫々の下半分の図では、画像処理部５で入出力される画像データの拡縮処理部５２による処理時間やＡ系とＢ系の処理の切替タイミングを説明し、三角は対応する出力側コントローラとシステム制御部８によるＤＭＡ制御データの設定タイミングを示し、折れ矢印線は、ＤＭＡＣ５０の割込み信号の出力タイミングを示す。また、点線を挟んで、上部は奇数番目の一バンド分の画像データの処理時間を示し、下部は偶数番目の一バンド分の画像データの処理時間を示す。太実線は、拡縮処理部５２による画像データの実処理時間を示す。図４では、画像処理部５にＡ系入力第一バンドが入力されてから、画像処理部５からＢ系出力第二バンドが出力されるまでを説明するが、画像処理部５からＢ系出力第二バンドが出力された後も、拡縮処理を行うべきＡ系及びＢ系の画像データがなくなるまで同様の動作が繰り返される。

［Ａ系第一入力バンドとＡ系第一出力バンド］Ａ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ａ系出力側コントローラから出力されてメモリ５３に格納された一バンド分のデータサイズでなる一番目の画像データ（以下、「第一バンド」と記載する。）の画像処理部５への出力にあたって、ＤＭＡＣ５０に備えられたＡ系出力側コントローラに対応するポートを介して対応する入力レジスタ（以下、「Ａ系入力レジスタ」と記載する。）にＡ系入力第一バンドのＤＭＡ制御データを、対応する出力レジスタ（以下、「Ａ系出力レジスタ」と記載する。）にＡ系出力第一バンドのＤＭＡ制御データを設定する。

当該ＤＭＡ制御データに基づき、ＤＭＡＣ５０とＤＭＡＣ５６とはメモリ５３からＡ系入力第一バンドをＤＭＡ転送で画像処理部５に入力し、拡縮処理部５２で拡大処理された画像データを、ＤＭＡ転送でメモリ５３に出力する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５からＡ系出力第一バンドとなる画像データ「Ａｏ１＿１」を出力すると、ＤＭＡＣ５０は割込み信号を出力し、ＤＭＡＣ５０とＤＭＡＣ５６とはＡ系画像データのＤＭＡ転送を中断する。当該中断までに画像処理部５にはＡ系入力第一バンドのうち、画像データ「Ａｉ１＿１」が入力され、メモリ５３には画像データ「Ａｉ１＿２」が残されている。

［Ｂ系第一入力バンドとＢ系第一出力バンド］Ａ系画像データのＤＭＡ転送が中断されると、ＤＭＡＣ５０から出力された割込み信号を受け、Ｂ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ｂ系出力側コントローラから出力されてメモリ５３に格納されたＢ系入力第一バンドの画像処理部５への出力にあたって、ＤＭＡＣ５０に備えられたＢ系出力用コントローラに対応するポートを介して対応する入力レジスタ（以下、「Ｂ系入力レジスタ」と記載する。）にＢ系入力第一バンドのＤＭＡ制御データを、対応する出力レジスタ（以下、「Ｂ系出力レジスタ」と記載する。）にＢ系出力第一バンドのＤＭＡ制御データを設定する。

当該ＤＭＡ制御データに基づき、ＤＭＡＣ５０とＤＭＡＣ５６とはメモリ５３からＢ系入力第一バンドをＤＭＡ転送で画像処理部５に入力し、拡縮処理部５２で拡大処理された画像データを、ＤＭＡ転送でメモリ５３に出力する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５にＢ系入力第一バンドである画像データ「Ｂｉ１」を入力すると、ＤＭＡＣ５０は割込み信号を出力し、ＤＭＡＣ５０とＤＭＡＣ５６とはＢ系画像データのＤＭＡ転送を中断する。当該中断までに画像処理部５からはＢ系出力第一バンドとなる画像データのうち、画像データ「Ｂｏ１」が出力されている。

［Ａ系第一入力バンドとＡ系第二入力バンドとＡ系第二出力バンド］Ｂ系画像データのＤＭＡ転送が中断されると、ＤＭＡＣ５０から出力された割込み信号を受け、Ａ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ａ系出力レジスタにＡ系出力第二バンドのＤＭＡ制御データを設定する。

Ａ系入力レジスタとＡ系出力レジスタに設定されたＤＭＡ制御データに基づき、ＤＭＡＣ５０とＤＭＡＣ５６とはＤＭＡ転送を中断していたＡ系入力第一バンドをメモリ５３からＤＭＡ転送で画像処理部５に入力し、拡縮処理部５２で拡大処理された画像データを、ＤＭＡ転送でメモリ５３に出力する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５にＡ系入力第一バンドの残りの画像データ「Ａｉ１＿２」を入力すると、ＤＭＡＣ５０は割込み信号を出力し、Ａ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ａ系入力レジスタにＡ系入力第二バンドのＤＭＡ制御データを設定する。

Ａ系入力レジスタとＡ系出力レジスタに設定されたＤＭＡ制御データに基づき、ＤＭＡＣ５０とＤＭＡＣ５６とは、Ａ系入力第一バンドに引き続いてＡ系入力第二バンドをメモリ５３からＤＭＡ転送で画像処理部５に入力し、拡縮処理部５２で拡大処理された画像データを、ＤＭＡ転送でメモリ５３に出力する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５からＡ系出力第二バンドとなる画像データ（「Ａｏ１＿２」＋「Ａｏ２＿１」）を出力すると、ＤＭＡＣ５０は割込み信号を出力し、ＤＭＡＣ５０とＤＭＡＣ５６とは、Ａ系画像データのＤＭＡ転送を中断する。Ａ系出力第一バンドのＤＭＡ転送再開から当該中断までに、画像処理部５にはＡ系入力第二バンドのうち、画像データ「Ａｉ２＿１」が入力され、メモリ５３には画像データ（「Ａｉ２＿２」＋「Ａｉ２＿３」）が残されている。

［Ｂ系第二入力バンドとＢ系第一出力バンド］Ａ系画像データのＤＭＡ転送が中断されると、ＤＭＡＣ５０から出力された割込み信号を受け、Ｂ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ｂ系入力レジスタにＢ系入力第二バンドのＤＭＡ制御データを設定する。

Ｂ系入力レジスタとＢ系出力レジスタに設定されたＤＭＡ制御データに基づき、ＤＭＡＣ５０とＤＭＡＣ５６とはメモリ５３からＢ系入力第二バンドをＤＭＡ転送で画像処理部５に入力し、拡縮処理部５２で拡大処理された画像データを、ＤＭＡ転送でメモリ５３に出力する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５にＢ系入力第二バンドである画像データ「Ｂｉ２」を入力すると、ＤＭＡＣ５０は割込み信号を出力し、ＤＭＡＣ５０とＤＭＡＣ５６とはＢ系画像データのＤＭＡ転送を中断する。Ｂ系入力第二バンドのＤＭＡ転送開始から当該中断までに、画像処理部５からはＢ系出力第一バンドとなる画像データのうち、新たに画像データ「Ｂｏ２」が出力されている。

［Ａ系第二入力バンドとＡ系第三出力バンド］Ｂ系画像データのＤＭＡ転送が中断されると、ＤＭＡＣ５０から出力された割込み信号を受け、Ａ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ａ系出力レジスタにＡ系出力第三バンドのＤＭＡ制御データを設定する。

Ａ系入力レジスタとＡ系出力レジスタに設定されたＤＭＡ制御データに基づき、ＤＭＡＣ５０とＤＭＡＣ５６とはＤＭＡ転送を中断していたＡ系入力第二バンドをメモリ５３からＤＭＡ転送で画像処理部５に入力し、拡縮処理部５２で拡大処理された画像データを、ＤＭＡ転送でメモリ５３に出力する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５からＡ系出力第三バンドとなる画像データ（「Ａｏ２＿２」）を出力すると、ＤＭＡＣ５０は割込み信号を出力し、ＤＭＡＣ５０とＤＭＡＣ５６とは、Ａ系画像データのＤＭＡ転送を中断する。Ａ系入力第二バンドのＤＭＡ転送再開から当該中断までに、画像処理部５にはＡ系入力第二バンドのうち、画像データ「Ａｉ２＿２」が入力され、メモリ５３には画像データ「Ａｉ２＿３」が残されている。

［Ｂ系第三入力バンドとＢ系第一出力バンドとＢ系第二出力バンド］Ａ系画像データのＤＭＡ転送が中断されると、ＤＭＡＣ５０から出力された割込み信号を受け、Ｂ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ｂ系入力レジスタにＢ系入力第三バンドのＤＭＡ制御データを設定する。

Ｂ系入力レジスタとＢ系出力レジスタに設定されたＤＭＡ制御データに基づき、ＤＭＡＣ５０とＤＭＡＣ５６とはメモリ５３からＢ系入力第三バンドをＤＭＡ転送で画像処理部５に入力し、拡縮処理部５２で拡大処理された画像データを、ＤＭＡ転送でメモリ５３に出力する。

Ｂ系入力レジスタにＢ系入力第三バンドのＤＭＡ制御データを設定してＢ系画像データのＤＭＡ転送を再開した後、ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５から画像データ「Ｂｏ３＿１」を出力すると、Ｂ系出力レジスタにＢ系出力第一バンドのＤＭＡ制御データを設定した後、画像処理部５からはＢ系出力第一バンドとなる画像データ（「Ｂｏ１」＋「Ｂｏ２」＋「Ｂｏ３＿１」）を出力したことになり、ＤＭＡＣ５０は割込み信号を出力し、当該出力側コントローラのＤＭＡＣとシステム制御部８とは、Ｂ系出力レジスタにＢ系出力第二バンドのＤＭＡ制御データを設定する。ここで、Ｂ系入力第三バンドのＤＭＡ制御データを設定してＢ系画像データのＤＭＡ転送を再開してからこのときまでで画像処理部５にはＢ系入力第三バンドのうち、画像データ「Ｂｉ３＿１」が入力されている。

Ｂ系入力レジスタに設定されたＢ系入力第三バンドのＤＭＡ制御データとＢ系出力レジスタに設定されたＢ系出力第二バンドのＤＭＡ制御データとに基づき、ＤＭＡＣ５０とＤＭＡＣ５６とは、引き続いてＢ系入力第三バンドを画像処理部５に入力し、画像処理部５２で拡大処理された画像データを、ＤＭＡ転送でメモリ５３に出力する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５に画像データ「Ｂｉ３＿２」を入力し、全てのＢ系入力第二バンドを入力すると、ＤＭＡＣ５０は割込み信号を出力し、ＤＭＡＣ５０とＤＭＡＣ５６とは、Ｂ系画像データのＤＭＡ転送を中断する。Ｂ系出力レジスタにＢ系出力第二バンドのＤＭＡ制御データを設定してから当該中断までに画像処理部５からはＢ系出力第三バンドとなる画像データ「Ｂｏ３＿２」が出力されている。

［Ａ系第二入力バンドとＡ系第三入力バンドとＡ系第四出力バンド］Ｂ系画像データのＤＭＡ転送が中断されると、ＤＭＡＣ５０から出力された割込み信号を受け、Ａ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ａ系出力レジスタにＡ系出力第四バンドのＤＭＡ制御データを設定する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５にＡ系入力第二バンドの残りの画像データ「Ａｉ２＿３」を入力すると、Ａ系出力レジスタにＡ系入力第二バンドのＤＭＡ制御データを設定してから画像処理部５にＡ系入力第二バンドとなる画像データ（「Ａｉ２＿１」＋「Ａｉ２＿２」＋「Ａｉ２＿３」）が入力されたことになり、ＤＭＡＣ５０は割込み信号を出力し、Ａ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ａ系入力レジスタにＡ系入力第三バンドのＤＭＡ制御データを設定する。ここで、Ａ系入力第二バンドのＤＭＡ転送再開からこのときまでに画像処理部５からＡ系出力第四バンドのうち、画像データ「Ａｏ２＿３」が出力されている。

Ａ系入力レジスタとＡ系出力レジスタに設定されたＤＭＡ制御データに基づき、ＤＭＡＣ５０とＤＭＡＣ５６とは、Ａ系入力第二バンドに引き続いてＡ系入力第三バンドをメモリ５３からＤＭＡ転送で画像処理部５に入力し、画像処理部５２で拡大処理された画像データを、ＤＭＡ転送でメモリ５３に出力する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５からＡ系出力第四バンドとなる画像データ（「Ａｏ２＿３」＋「Ａｏ３＿１」）を出力すると、ＤＭＡＣ５０は割込み信号を出力し、ＤＭＡＣ５０とＤＭＡＣ５６とは、Ａ系画像データのＤＭＡ転送を中断する。Ａ系入力レジスタにＡ系入力第三バンドのＤＭＡ制御データを設定してから当該中断までに画像処理部５にはＡ系入力第三バンドのうち、画像データ「Ａｉ３＿１」が入力され、メモリ５３には画像データ「Ａｉ３＿２」が残されている。

［Ｂ系第四入力バンドとＢ系第二出力バンド］Ａ系画像データのＤＭＡ転送が中断されると、ＤＭＡＣ５０から出力された割込み信号を受け、Ｂ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ｂ系入力レジスタにＢ系入力第四バンドのＤＭＡ制御データを設定する。

Ｂ系入力レジスタとＢ系出力レジスタに設定されたＤＭＡ制御データに基づき、ＤＭＡＣ５０とＤＭＡＣ５６とはメモリ５３からＢ系入力第四バンドをＤＭＡ転送で画像処理部５に入力し、拡縮処理部５２で拡大処理された画像データを、ＤＭＡ転送でメモリ５３に出力する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５にＢ系入力第四バンドである画像データ「Ｂｉ４」を入力すると、ＤＭＡＣ５０は割込み信号を出力し、ＤＭＡＣ５０とＤＭＡＣ５６とはＢ系画像データのＤＭＡ転送を中断する。Ｂ系第四入力バンドのＤＭＡ転送開始から当該中断までに、画像処理部５からはＢ系出力第二バンドとなる画像データのうち、新たに画像データ「Ｂｏ４」が出力されている。

［Ａ系第三入力バンドとＡ系第四入力バンドとＡ系第五出力バンド］Ｂ系画像データのＤＭＡ転送が中断されると、ＤＭＡＣ５０から出力された割込み信号を受け、Ａ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ａ系出力レジスタにＡ系出力第五バンドのＤＭＡ制御データを設定する。

Ａ系入力レジスタとＡ系出力レジスタに設定されたＤＭＡ制御データに基づき、ＤＭＡＣ５０とＤＭＡＣ５６とはＤＭＡ転送を中断していたＡ系入力第三バンドをメモリ５３からＤＭＡ転送で画像処理部５に入力し、拡縮処理部５２で拡大処理された画像データを、ＤＭＡ転送でメモリ５３に出力する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５にＡ系入力第三バンドの残りの画像データ「Ａｉ３＿２」を入力すると、Ａ系出力レジスタにＡ系入力第三バンドのＤＭＡ制御データを設定してから画像処理部５にＡ系入力第三バンドとなる画像データ（「Ａｉ２＿３」＋「Ａｉ３＿１」＋「Ａｉ３＿２」）が入力されたことになり、ＤＭＡＣ５０は割込み信号を出力し、Ａ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ａ系入力レジスタにＡ系入力第四バンドのＤＭＡ制御データを設定する。ここで、Ａ系入力第三バンドのＤＭＡ転送再開からこのときまでに画像処理部５からＡ系出力第五バンドのうち、画像データ「Ａｏ３＿２」が出力されている。

Ａ系入力レジスタとＡ系出力レジスタに設定されたＤＭＡ制御データに基づき、ＤＭＡＣ５０とＤＭＡＣ５６とは、Ａ系入力第三バンドに引き続いてＡ系入力第四バンドをメモリ５３からＤＭＡ転送で画像処理部５に入力し、画像処理部５２で拡大処理された画像データを、ＤＭＡ転送でメモリ５３に出力する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５からＡ系出力第五バンドとなる画像データ（「Ａｏ３＿２」＋「Ａｏ４＿１」）を出力すると、ＤＭＡＣ５０は割込み信号を出力し、ＤＭＡＣ５０とＤＭＡＣ５６とは、Ａ系画像データのＤＭＡ転送を中断する。Ａ系入力レジスタにＡ系入力第四バンドのＤＭＡ制御データを設定してから当該中断までに画像処理部５にはＡ系入力第四バンドのうち、画像データ「Ａｉ４＿１」が入力され、メモリ５３には画像データ（「Ａｉ４＿２」等が残されている。

［Ｂ系第五入力バンドとＢ系第二出力バンド］Ａ系画像データの入出力が中断されると、ＤＭＡＣ５０から出力された割込み信号を受け、Ｂ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ｂ系入力レジスタにＢ系入力第五バンドのＤＭＡ制御データを設定する。

Ｂ系入力レジスタとＢ系出力レジスタに設定されたＤＭＡ制御データに基づき、ＤＭＡＣ５０とＤＭＡＣ５６とはメモリ５３からＢ系入力第五バンドをＤＭＡ転送で画像処理部５に入力し、拡縮処理部５２で拡大処理された画像データを、ＤＭＡ転送でメモリ５３に出力する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５にＢ系入力第五バンドである画像データ「Ｂｉ５」を入力すると、ＤＭＡＣ５０は割込み信号を出力し、ＤＭＡＣ５０とＤＭＡＣ５６とはＢ系画像データのＤＭＡ転送を中断する。また、ＤＭＡＣ５０とＤＭＡＣ５６とは、Ｂ系画像データのＤＭＡ転送を再開してから、画像処理部５からＢ系出力第二バンドとしての画像データ「Ｂｏ５」を出力しており、Ｂ系出力レジスタにＢ系出力第二バンドのＤＭＡ制御データを設定してからこのときまでに、画像処理部５からＢ系第二バンドとなる画像データ（「Ｂｏ３＿２」＋「Ｂｏ４」＋「Ｂｏ５」）が出力されたこととなり、ＤＭＡＣ５０は割込み信号を出力する。

以下に、別実施形態について説明する。

上述の実施形態では、タイムシェアモードで動作する画像処理部５で、ＤＭＡＣ５０とＤＭＡＣ５６とは、ＤＭＡＣ５０が出力する割込み信号に基づいて、図４に示すように、拡縮処理部５２で拡大処理されたＡ系画像データを画像処理部５から一バンド分出力すると、Ａ系画像データの入力を中断してＢ系画像データを画像処理部５に入力し、拡縮処理部５２で縮小処理するＢ系画像データを画像処理部５に一バンド分入力すると、Ｂ系画像データの入力を中断してＡ系画像データを画像処理部５に入力する構成としたが、Ａ系とＢ系の切替タイミングはこれに限定するものではなく、ＤＭＡＣ５０とＤＭＡＣ５６とは、ＤＭＡＣ５０が出力する割込み信号を予め設定した所定の回数受けたときに、Ａ系とＢ系を切替えるように構成することもできる。

例えば、タイムシェアモードで動作する画像処理部５で、ＤＭＡＣ５０とＤＭＡＣ５６とは、図５に示すように、拡縮処理部５２で拡大処理されたＡ系画像データを画像処理部５から一バンド分出力すると、Ａ系画像データの入力を中断してＢ系画像データを画像処理部５に入力し、拡縮処理部５２で縮小処理するＢ系画像データを画像処理部５に二バンド分入力したときに、Ｂ系画像データの入力を中断してＡ系画像データを画像処理部５に入力するように構成することもでき、このように構成することで、Ａ系出力画像データの一バンド分の画像データが生成される時間は長くなるが、Ｂ系出力画像データの一バンド分の画像データが生成される時間が短くなり、Ａ系出力画像データに対応する入力側コントローラによる画像処理速度が遅く、Ｂ系出力画像データに対応する入力側コントローラによる画像処理速度が速いときにはこのように構成することが望ましい。尚、図４と図５とに記載する図や説明、記号は同一である。

以下に、ＤＭＡＣ５０とＤＭＡＣ５６とが、拡縮処理部５２で拡大処理されたＡ系画像データを画像処理部５から一バンド分出力すると、Ａ系画像データの入力を中断してＢ系画像データを画像処理部５に入力し、拡縮処理部５２で縮小処理するＢ系画像データを画像処理部５に二バンド分入力したときに、Ｂ系画像データの入力を中断してＡ系画像データを画像処理部５に入力するように構成された複合機Ａにおける、画像処理部５の拡縮処理部５２による画像データの拡縮処理動作を、図５を用いて説明する。図５では、画像処理部５にＡ系入力第一バンドが入力されてから、画像処理部５からＢ系出力第二バンドが出力されるまでを説明するが、画像処理部５からＢ系出力第二バンドが出力された後も、拡縮処理を行うべきＡ系及びＢ系の画像データがなくなるまで同様の動作が繰り返される。

［Ａ系第一入力バンドとＡ系第一出力バンド］Ａ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ａ系入力第一バンドの画像処理部５への出力にあたって、Ａ系入力レジスタにＡ系入力第一バンドのＤＭＡ制御データを、Ａ系出力レジスタにＡ系出力第一バンドのＤＭＡ制御データを設定する。

［Ｂ系第一入力バンドとＢ系第二入力バンドとＢ系第一出力バンド］Ａ系画像データのＤＭＡ転送が中断されると、ＤＭＡＣ５０から出力された割込み信号を受け、Ｂ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ｂ系入力第一バンドの画像処理部５への出力にあたって、Ｂ系入力レジスタにＢ系入力第一バンドのＤＭＡ制御データを、Ｂ系出力レジスタにＢ系出力第一バンドのＤＭＡ制御データを設定する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５にＢ系入力第一バンドである画像データ「Ｂｉ１」を入力すると、ＤＭＡＣ５０は割込み信号を出力し、Ｂ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ｂ系入力レジスタにＢ系入力第二バンドのＤＭＡ制御データを設定し、Ｂ系入力レジスタとＢ系出力レジスタに設定されたＤＭＡ制御データに基づいて、ＤＭＡＣ５０とＤＭＡＣ５６とはメモリ５３からＢ系入力第二バンドをＤＭＡ転送で画像処理部５に入力し、拡縮処理部５２で拡大処理された画像データを、ＤＭＡ転送でメモリ５３に出力する。

Ｂ系入力レジスタにＢ系入力第二バンドのＤＭＡ制御データが設定されてから、ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５にＢ系入力第二バンドである画像データ「Ｂｉ２」を入力すると、ＤＭＡＣ５０は割込み信号を出力し、ＤＭＡＣ５０とＤＭＡＣ５６とはＢ系画像データのＤＭＡ転送を中断する。当該中断までに画像処理部５からはＢ系出力第一バンドとなる画像データのうち、画像データ（「Ｂｏ１」＋「Ｂｏ２」）が出力されている。

Ａ系画像データのＤＭＡ転送を再開してから、ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５からＡ系出力第二バンドとなる画像データ（「Ａｏ１＿２」＋「Ａｏ２＿１」）を出力すると、ＤＭＡＣ５０は割込み信号を出力し、ＤＭＡＣ５０とＤＭＡＣ５６とは、Ａ系画像データのＤＭＡ転送を中断する。Ａ系出力第一バンドのＤＭＡ転送再開から当該中断までに、画像処理部５にはＡ系入力第二バンドのうち、画像データ「Ａｉ２＿１」が入力され、メモリ５３には画像データ（「Ａｉ２＿２」＋「Ａｉ２＿３」）が残されている。

［Ｂ系第三入力バンドとＢ系第四入力バンドとＢ系第一出力バンドとＢ系第二出力バンド］Ａ系画像データのＤＭＡ転送が中断されると、ＤＭＡＣ５０から出力された割込み信号を受け、Ｂ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ｂ系入力レジスタにＢ系入力第三バンドのＤＭＡ制御データを設定する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５から画像データ「Ｂｏ３＿１」を出力すると、Ｂ系出力レジスタにＢ計出力第一バンドのＤＭＡ制御データを設定してから、画像処理部５からはＢ系出力第一バンドとなる画像データ（「Ｂｏ１」＋「Ｂｏ２」＋「Ｂｏ３＿１」）を出力したことになり、ＤＭＡＣ５０は割込み信号を出力し、当該出力側コントローラのＤＭＡＣとシステム制御部８とは、Ｂ系出力レジスタにＢ系出力第二バンドのＤＭＡ制御データを設定する。ここで、Ｂ系入力第三バンドのＤＭＡ制御データを設定してＢ系画像データのＤＭＡ転送を再開してからこのときまでで画像処理部５にはＢ系入力第三バンドのうち、画像データ「Ｂｉ３＿１」が入力されている。

Ｂ系入力レジスタとＢ系出力レジスタに設定されたＤＭＡ制御データに基づき、ＤＭＡＣ５０とＤＭＡＣ５６とはメモリ５３から引き続きＢ系入力第三バンドをＤＭＡ転送で画像処理部５に入力し、拡縮処理部５２で拡大処理された画像データを、ＤＭＡ転送でメモリ５３に出力する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部にＢ系入力第三バンドの残りの画像データ「Ｂｉ３＿２」を入力すると、ＤＭＡＣ５０は割込み信号を出力し、Ｂ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ｂ系入力レジスタにＢ系入力第四バンドのＤＭＡ制御データを設定する。ここで、Ｂ系出力レジスタにＢ系出力第二バンドのＤＭＡ制御データを設定してからこのときまでに画像処理部５からＢ系出力第二バンドのうち、画像データ「Ｂｏ３＿２」が出力されている。

Ｂ系入力レジスタにＢ系入力第四バンドのＤＭＡ制御データが設定されてから、ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５にＢ系入力第四バンドである画像データ「Ｂｉ４」を入力すると、ＤＭＡＣ５０は割込み信号を出力し、ＤＭＡＣ５０とＤＭＡＣ５６とはＢ系画像データのＤＭＡ転送を中断する。当該中断までに画像処理部５からはＢ系出力第二バンドとなる画像データのうち、画像データ（「Ｂｏ３＿２」＋「Ｂｏ４」）が出力されている。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５からＡ系出力第三バンドとなる画像データ（「Ａｏ２＿２」）を出力すると、ＤＭＡＣ５０は割込み信号を出力し、ＤＭＡＣ５０とＤＭＡＣ５６とは、Ａ系画像データのＤＭＡ転送を中断する。Ａ系入力第二バンドのＤＭＡ転送再開から当該中断までに、画像処理部５にはＡ系入力第二バンドのうち、画像データ（「Ａｉ２＿２」）が入力され、メモリ５３には不図示の画像データ「Ａｉ２＿３」が残されている。

［Ｂ系第五入力バンドとＢ系第六入力バンドとＢ系第二出力バンド］Ａ系画像データのＤＭＡ転送が中断されると、ＤＭＡＣ５０から出力された割込み信号を受け、Ｂ系出力側コントローラのＤＭＡＣとシステム制御部８とは、Ｂ系入力レジスタにＢ系入力第五バンドのＤＭＡ制御データを設定する。

ＤＭＡＣ５０とＤＭＡＣ５６とが画像処理部５にＢ系入力第五バンドである画像データ「Ｂｉ５」を入力すると、ＤＭＡＣ５０は割込み信号を出力し、Ｂ系出力用コントローラのＤＭＡＣとシステム制御部８とは、Ｂ系入力レジスタにＢ系入力第六バンドのＤＭＡ制御データを設定する。また、ＤＭＡＣ５０とＤＭＡＣ５６とは、Ｂ系画像データのＤＭＡ転送を再開してから、画像処理部５からＢ系出力第二バンドとしての画像データ「Ｂｏ５」を出力しており、Ｂ系出力レジスタにＢ系出力第二バンドのＤＭＡ制御データを設定してからこのときまでに、画像処理部５からＢ系第二バンドとなる画像データ（「Ｂｏ３＿２」＋「Ｂｏ４」＋「Ｂｏ５」）が出力されたこととなり、ＤＭＡＣ５０は割込み信号を出力し、Ｂ系出力用コントローラのＤＭＡＣとシステム制御部８とは、Ｂ系出力レジスタにＢ系出力第三バンドのＤＭＡ制御データを設定する。

Ｂ系入力レジスタに設定されたＢ系入力第六バンドのＤＭＡ制御データとＢ系出力レジスタに設定されたＢ系出力第三バンドのＤＭＡ制御データとに基づき、ＤＭＡＣ５０とＤＭＡＣ５６とは、引き続いてＢ系入力第六バンドを画像処理部５に入力し、画像処理部５２で拡大処理された画像データを、ＤＭＡ転送でメモリ５３に出力する。

上述の実施形態では、複合機Ａが本発明の画像処理システムを搭載するものとして説明したが、画像データの入力系統が少なくとも２系統あり、一方の画像データに対して拡大処理を行い、もう一方の画像データに対して縮小処理を行う画像処理システムであれば、本発明を適用することができる。

上述した実施形態は何れも本発明の一実施例に過ぎず、当該記載により本発明の範囲が限定されるものではなく、各部の具体的構成は本発明による作用効果を奏する範囲において適宜変更することができることはいうまでもない。

複合機における画像処理システムの機能ブロック図複合機の外観図入力及び出力レジスタの説明図画像処理部で画像処理する画像データの入出力切替の説明図画像処理部で画像処理する画像データの入出力切替の説明図

符号の説明

Ａ：複合機
１：操作部
２：スキャナ部
３：ボックス部
４：ＦＡＸ部
５：画像処理部
６：給紙トレイ
７：画像形成部
８：システム制御部
１０：操作制御部
２０：スキャナコントローラ
３０：ボックスコントローラ
４０：ＦＡＸコントローラ
５０：ＤＭＡコントローラ（画像処理部）
５３：メモリ
５４：メモリコントローラ
９０：制御データバス
９１：ＤＭＡ制御信号ライン
９２：画像伝送バス
９３：ＤＭＡ制御データ用ローカルライン

Claims

画像データを格納するメモリと、入力された画像データを所定のブロック単位で拡縮処理する画像処理部と、前記画像処理部に拡縮処理を要求する複数のデバイスコントローラとを画像伝送バスで接続して構成される画像処理システムであって、
前記画像処理部に、複数のデバイスコントローラからの画像処理要求が重複するときに、前記ブロック単位でタイムシェアリングして拡縮処理するか、要求順に拡縮処理するかを切り替えるモード切替部を備えている画像処理システム。
前記画像処理部に備えたＤＭＡコントローラに、前記デバイスコントローラとの間でＤＭＡ制御データを設定するレジスタを前記デバイスコントローラ毎に備え、前記モード切替部は前記レジスタに設定されたＤＭＡ制御データに基づいてモードを切り替える請求項１記載の画像処理システム。
前記モード切替部は、前記ブロック単位で拡大処理したデータの出力完了時期に他のデバイスコントローラに対する入力処理に切り替え、または、前記ブロック単位で縮小処理するデータの入力完了時期に他のデバイスコントローラに対する入力処理に切り替える請求項１または２記載の画像処理システム。