JP2008232628A - 半導体装置の押さえ機構および半導体装置の検査方法 - Google Patents

半導体装置の押さえ機構および半導体装置の検査方法 Download PDF

Info

Publication number
JP2008232628A
JP2008232628A JP2007068027A JP2007068027A JP2008232628A JP 2008232628 A JP2008232628 A JP 2008232628A JP 2007068027 A JP2007068027 A JP 2007068027A JP 2007068027 A JP2007068027 A JP 2007068027A JP 2008232628 A JP2008232628 A JP 2008232628A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
wiring
insulating member
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007068027A
Other languages
English (en)
Other versions
JP2008232628A5 (ja
JP4888172B2 (ja
Inventor
Kunihiro Sato
邦宏 佐藤
Hiroyuki Yumoto
浩之 湯本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007068027A priority Critical patent/JP4888172B2/ja
Publication of JP2008232628A publication Critical patent/JP2008232628A/ja
Publication of JP2008232628A5 publication Critical patent/JP2008232628A5/ja
Application granted granted Critical
Publication of JP4888172B2 publication Critical patent/JP4888172B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】この発明は、半導体装置を実装状態に近い電磁界シールド状態に置くことができる半導体装置の押さえ機構および半導体装置の検査方法を提供することを目的とする。
【解決手段】配線25と、接地配線26とを備えるテスト用基板20と、押さえ部14を備える押さえ治具12を準備する。押さえ部14は導電性材料で形成されており、凹部15および絶縁性部材16を備える。接地配線26を接地電位として、押さえ治具12が、押さえ部14を接地配線26に接触させつつ、絶縁性部材16を介して半導体装置10をテスト用基板20に押付ける。
【選択図】図1

Description

この発明は、半導体装置の押さえ機構および半導体装置の検査方法に関する。
従来、例えば、下記の特許文献に開示されているように、種々の半導体装置の検査方法が知られている。これらの検査方法では、半導体装置をテスト用の基板に接続する際、半導体装置をテスト用基板に半田などで実装するのではなく、半導体装置のピンをテスト用基板側のソケットに差し込むなどの手法を用いている。これにより、半導体装置とテスト用基板との電気的接続を確保するとともに、テスト用基板に対して半導体装置を脱着可能としている。
特開平7−260878号公報 特開平10−142291号公報
半導体装置をテスト用基板に対して脱着可能として検査を行う場合、半導体装置の状態が実装状態と相違する。しかしながら、高い検査精度を保つなどの観点からは、実装時により近い状態で半導体装置の検査を行うことが好ましい。
この発明は、上記のような課題を解決するためになされたもので、半導体装置を実装状態に近づけつつ、半導体装置を基板に接続することができる半導体装置の押さえ機構および半導体装置の検査方法を提供することを目的とする。
第1の発明は、上記の目的を達成するため、半導体装置の押さえ機構であって、
その表面に、半導体装置を載せる領域と、該半導体装置を載せる領域に設けられる第1配線と、該半導体装置を載せる領域に隣接して設けられる接地用の第2配線とを備える基板と、
導電性材料からなる部位を備える押さえ治具であって、該導電性材料からなる部位に凹部が備えられ、該凹部の中に絶縁性部材を備える押さえ治具と、
を備えることを特徴とする。
また、第2の発明は、上記の目的を達成するため、半導体装置の検査方法であって、
その表面に、半導体装置を載せる領域と、該半導体装置を載せる領域に設けられる第1配線を備える基板を準備する工程と、
前記基板の前記半導体装置を載せる領域に、前記第1配線と接続するように半導体装置を載せる工程と、
前記基板に載せられた前記半導体装置を導電性部材が覆い、該導電性部材と該半導体装置との間に絶縁性部材が介在し、該導電性部材が該絶縁性部材を介して該半導体装置を前記基板に押付けている状態であって、かつ、該導電性部材が接地電位とされた状態で、前記第1配線を介して前記半導体装置を検査する検査工程と、
を含むことを特徴とする。
第1の発明によれば、半導体装置を第1配線と接続するように基板に載せて、押さえ治具の導電性材料からなる部位を該第2配線に接触させつつ、絶縁性部材を介して半導体装置を基板に押付けることができる。これにより、押さえ治具の押し付けにより半導体装置と基板との電気的接続を取るとともに、半導体装置の環境を実使用状態の電磁界シールド状態に近づけることができる。
第2の発明によれば、半導体装置を基板に押付けてそれらを脱着可能な状態としつつ、半導体装置の環境を実使用状態(すなわち、基板実装状態および電磁界シールド状態)に近づけて検査を行うことができる。
実施の形態1.
[実施の形態1の構成および動作]
図1は、本発明の実施の形態1の半導体装置の押さえ機構、およびこれを用いた検査方法を説明するための図である。図1は、半導体装置、テスト用基板、押さえ治具についての断面図である。符号10は半導体装置、符号20はテスト用基板を指している。半導体装置10は、高周波用半導体装置である。テスト用基板20は、半導体装置10を配置する側の面が絶縁層22となっている。絶縁層22の下層には、導体層24が設けられている。なお、テスト用基板20は、必要に応じ、導体層24の下層にさらに絶縁層、導体層などが積層されてなる多層配線基板とすることができる。
絶縁層22の半導体装置10が配置される領域には、配線25が形成されている。図示しないが、配線25は、導体層24とは異なる導体層を介して、テスト用基板20の外表面に露出している。テスト時においては、テスト用基板20に搭載された半導体装置に対し、当該露出している部分を端子として配線25を介して高周波信号を送受信できる。なお、図1では配線25を簡略化して示しているが、実際には、半導体装置10の入出力信号パッドに合わせるなどして、適宜複数本の配線を設けることができる。
符号26は、テスト用基板20に設けられる接地配線を示している。接地配線26は、テスト用基板20表面の半導体装置10を載せる領域を囲うように設けられている。接地配線26は、導体層24と接続している。テスト時には、導体層24を接地電位とすることで、接地配線26が接地電位とされる。
符号12は、半導体装置10をテスト用基板20に押付ける押さえ治具を指している。押さえ治具12は、電気伝導性を有する材料により形成された押さえ部14を備えている。なお、図1では、押さえ治具12の押さえ部14以外の構造については、図示を省略している。
押さえ部14は、凹部15を備えている。具体的には、凹部15は、押さえ部14の底部14aおよび側壁14bとから形成されている。凹部15の内部には、絶縁材料により形成された絶縁性部材16が備えられている。絶縁性部材16の材料としては、例えば、ゴム材等の、弾力性のある材料(弾性材料)を用いることができる。側壁14bは、絶縁性部材16の周囲を囲みつつ、絶縁性部材16よりも凹部15の開口方向(図1の紙面下方)に出張っている。
図2は、実施の形態1の試験中における動作を説明するための図である。図2に示すように、試験中には、絶縁性部材16が半導体装置10に接触し、当該半導体装置10をテスト用基板20に接触させる。これにより、半導体装置10が配線25と接続する。
また、押さえ部14が絶縁性部材16を介して半導体装置10を押付けた際に、凹部15のふちは半導体装置10の周囲を囲いながら接地配線26と接触する。このような状態で、導体層24を接地電位とし、配線25を介して半導体装置10を検査する。
なお、上述したように、図1では、押さえ治具12の押さえ部14以外の構造については省略している。押さえ治具12の押さえ部14以外の部位については、例えば、押さえ部14から図1の紙面上方へと絶縁性部材からなる連結部を設けることができる。そして、この連結部を、図示しない動力機構に連結することができる。そして、連結部および押さえ部14(すなわち押さえ治具12)を紙面上下方向に移動可能とする。このように、本実施形態に係る押さえ機構を、適宜、公知の技術を用いて動作させることとすればよい。
図3は、図2をその紙面上方から見た図である。図3のA−A線に沿う断面図が、図2に相当している。図3に示すように、押さえ部14をテスト用基板20に接触させた際には、押さえ部14の凹部15により半導体装置10が覆われることになる。なお、図3では、図示を簡略化するため、テスト用基板20の表面の配線を省略している。
[実施の形態1の効果]
以下、図1乃至3の図とともに図4および図5を用いて、本実施形態の効果について説明する。以下の説明では、先ず、実装時の電磁界シールド状態(図4)について述べる。続いて、比較例として半導体装置の検査手法の一例(図5)を述べ、その後、本実施形態の効果を説明する。
図4は、半導体装置、特に高周波用半導体装置の実使用での実装状態を示す図である。以下の説明では、特に、実装状態における電磁界シールドの概念について説明する。図4において、符号100は高周波用半導体装置、符号112は電磁界シールド用囲み(金属材)、符号120は実装基板を示す。符号122は実装基板120の絶縁層、符号124は実装基板の同体層をそれぞれ示す。
実使用時における実装状態では、半導体装置100は実装基板120に半田で接続されている。このため、半導体装置100と実装基板120は、機械的接触と比較してより良い電気的導通状態にある。また、電磁界シールド用囲み112(金属材)が、半導体装置100を囲むように覆い、実装基板120のシールド用配線126に半田で接続されている。電磁界シールド用囲み112と半導体装置100との間には、製造公差等に起因して、隙間114が生じる。
半導体装置100は、実装基板120の図示しない回路パターンを通じて入力された高周波信号により機能する。この時に、半導体装置100および実装基板120の機能に関係の無い不要な信号が外部から入り込むと、半導体装置100の機能すなわち特性が影響を受ける。電磁界シールド用囲み112(金属材)は、そのような、半導体装置100などの機能に関係の無い外部からの不要な信号を遮断するために装着されている。
半導体装置の検査時においては、半導体装置をテスト用基板に実装せずに行うことが望ましい。このため、例えば、以下のような手法を用いることも考えられる。図5は、上記の半導体装置100の検査方法の一例を示す図であって、本実施形態との比較例を示す図である。以下、図5を用いて、高周波用半導体装置の押さえ方の動作および作用について説明する。
図5において、符号100は高周波用半導体装置、符号140は電気導電性を有する導体材料により形成された押さえ部、符号130はテスト用基板を示す。テスト用基板130は、絶縁層132と導体層134を備える。図5で例示する検査方法においては、押さえ部140が半導体装置100を紙面下方に押すことで、半導体装置100をテスト用基板130に接触させることができる。押さえ部140は、その上部を通じて接地されているか、もしくは接地されずに浮遊導体の状態となっている。なお、この時、半導体装置100とテスト用基板130は機械的接触をしており、半田で接続される場合と比較して、悪い電気的導通状態にある。
また、図5において、押さえ部140を絶縁性材料で形成することも考えられる。押さえ部140による機械的な押付けの効果は、絶縁性材料においても同様に発揮されるからである。但し、このような態様においては、押さえ部140が導電性材料で形成される場合とは電気的な影響が異なる。
押さえ部140によりテスト用基板130に接触した半導体装置100は、テスト用基板130を通じて入力された高周波信号により動作する。図5の比較例によれば、このような状態で、半導体装置100の試験を行うことができる。
図4と図5を比較すると、図4に示した実使用の実装状態では、半導体装置100と電磁界シールド用囲112(金属材)とが接触することは無く、それらの間には隙間114が存在する。これに対し、図5の試験方法を用いた場合、押さえ治具140が半導体装置100に直に接触する状態となる。このため、押さえ治具140が導体材料で形成されている場合には、導体材料が隙間を介さずに直接半導体装置に接触する状態となる。押さえ治具140が絶縁性材料で形成されている場合には、電磁界シールド用囲112に相当する導体材料が備えられていないという状態となる。
また、図4に示すように、実使用の実装状態では、半導体装置100が電磁界シールド用囲112によって覆われている。一方、図5の手法では、押さえ治具140とテスト用基板130との間に隙間があり、この隙間から半導体装置100が外部に露出している。
また、図4で示した実使用の実装状態では、電磁界シールド用囲112(金属材)が実装基板120上(デバイス近く)で接地されている。これに対して、図5で示した試験方法では、押さえ部140が導体材料により形成される場合は、その上部を通じて接地されているか、もしくは接地されずに浮遊導体の状態となっている。図5の押さえ部140が絶縁性材料により形成される場合には、そのような接地の手法がとられないことになる。このように、実使用の実装状態と従来の試験方法における試験状態とでは、半導体装置に対する電磁界シールドの状態が異なってしまう。
半導体装置の試験、特に、高周波用半導体装置の試験を行う場合、半導体装置の環境(具体的には、電磁界シールド状態など)を実装状態に近づけることができないと、試験結果に影響を及ぼすおそれがある。従って、実装時により近い状態で半導体装置の試験を行うことが理想的であり、実使用の実装状態に近い電磁界シールド状態で半導体装置のテストを実施することが好ましい。
そこで実施の形態1では、図2を用いて述べたように、試験中には、絶縁性部材16を半導体装置10に接触させることにより、半導体装置10をテスト用基板20に押付けている。このようにすることで、半導体装置10と配線25との良好な接触を確保しつつ、導電性材料からなる押さえ部14と半導体装置10との間に絶縁性部材16が介在させ、図4に示した実装状態における隙間114を擬似的に作り出すことができる。
また、実施の形態1では、押さえ部14の凹部15の周縁がテスト用基板20に接触する。このため、半導体装置10の側端面側も導電性材料で覆うことができる。さらに、試験中には導体層24が接地電位とされるので、これに伴い接地配線26が接地電位となる。その結果、凹部15の周縁が接地配線26と接触しているので、押さえ部14も接地電位となる。これにより、半導体装置10の直近に接地導体を配置することができ、実装状態に近い電磁界シールド状態を作り出すことができる。
また、実施形態1では、絶縁性部材16の材料として、弾性材料であるゴム材を用いている。このようにすれば、半導体装置10の厚さが押さえ部14と絶縁性部材16との差(凹部15の深さから絶縁性部材16の厚みを差し引いた寸法)よりも厚くても、半導体装置10が絶縁性部材16に沈み込むことでその差分に対応可能となる。
以上説明したように、実施の形態1によれば、押さえ治具12の導体の部分(押さえ部14)を直に接触させることなく、半導体装置10をテスト用基板20に押さえることができる。そして、押さえ部14で半導体装置10を覆いつつ、接地配線26を接地電位とすることで押さえ部14を接地電位とすることができる。その結果、実使用の実装状態(図4)に近い電磁界シールド効果を得ることができる。
また、本実施形態によれば、押さえ治具12が、導電性材料からなる押さえ部14に凹部15を設け、凹部15内に絶縁性部材16を取り付けることで、一部品として形成されている。これにより、簡易な構成で、実装時に近い電磁界シールド状態を実現することができる。
尚、上述した実施の形態1では、テスト用基板20が前記第1の発明における「テスト用基板」に、配線25が前記第1の発明における「第1配線」に、配線26が前記第1の発明における「第2配線」に、それぞれ相当している。また、押さえ治具12が、前記第1の発明における「押さえ治具」に、押さえ部14が、前記第1の発明の「導電性材料からなる部位」に、凹部15が前記第1の発明における「凹部」に、それぞれ相当している。
また、上述した実施形態1では、図1において説明した段階が、前記第2の発明における、「テスト用基板を準備する工程」および「半導体装置を載せる工程」に、図2において説明した段階が、前記第2の発明における「検査工程」にそれぞれ相当している。
なお、上述した実施形態における凹部15は、その開口が四角形の輪郭を有し、側壁と底部からなる四角形状の窪みとされている。しかしながら、本発明はこの形状に何ら限定されるものではない。凹部の開口の輪郭は、四角形以外の種々の形状を取り得る。また、凹部は、側壁と底部とが明確に区分されることが必ずしも求められるものではない。つまり、導電性材料からなる部位に種々の形状の窪みを設けて、この窪みを本発明にかかる凹部として機能させることができる。明確に底部と側壁が区分されない窪みとして、例えば、凹部の底が丸みを帯びた形状(半球状)としてもよい。また、三角錐のように、奥に向かって先細りとなる窪みとしてもよい。これらの窪みの中に絶縁性部材を設けて、押さえ治具を形成することができる。
[実施の形態1の変形例]
実施形態1では、絶縁性部材16の材料に、例えばゴム材等の、弾力性のある弾性材料を用いている。しかしながら、本発明はこれに限られるものではない。必要に応じ、他の種々の絶縁材料を用いて、絶縁性部材16を形成することができる。また、絶縁性部材16の全てを弾性材料で形成することが常に求められるわけではない。例えば、半導体装置10との接触部位を部分的に弾性材料で形成してもよい。つまり、絶縁性部材16が半導体装置10の押付け方向に対して弾性変形可能とされるように、当該絶縁性部材16に弾性層を含ませることとすればよい。
また、絶縁性部材16の表面には、セロハン材等のシートを設けることが好ましい。このようにすれば、絶縁性部材16と接触した半導体装置10が離れやすくなり、検査を円滑に進めることが出来る。また、テスト用基板20の配線のレイアウトも、適宜変更を加えることができる。つまり、半導体装置10と配線25との接続(半導体装置10の検査用の接続)および押さえ部14と接地配線26との接続(電磁界シールド状態用の接続)が実現されればよく、各配線のレイアウトは適宜変形することができる。例えば、接地配線26が半導体装置10の周囲を囲うように設けられることが、常に求められるということではない。
実施の形態2.
[実施の形態2の構成および動作]
図6は、実施の形態2の構成並びに動作を説明するための図である。符号212は、半導体装置10をテスト用基板220に押付ける押さえ治具を指している。この押さえ治具212は、実施の形態1の押さえ治具12と同様に、導電性材料により形成された押さえ部214を備えている。押さえ部214には、実施の形態1と同様に、凹部215が設けられている。凹部215は、底部214aと、側壁214bとから構成されている。
押さえ部214は、凹部215の中に絶縁性部材216を備えている。絶縁性部材216の材料は、実施の形態1の絶縁性部材16と同様に、例えばゴム材等の弾性材料を用いることができる。
押さえ治具212は、押さえ部214の凹部215の周縁(側壁214b)に、先鋭形状の接地用プローブ218を備えている。接地用プローブ218は、凹部215の周縁にそって、凹部215の開口を囲むように複数設けられる。
符号220は、実施の形態2におけるテスト用基板を指している。テスト用基板220は、実施の形態1のテスト用基板20と同様に、絶縁層222、導体層224を備えている。テスト用基板220は、半導体装置10を配置する領域の周囲に、接地配線226を備えている。接地配線226は、テスト用基板220の内部を通じて接地されている。
検査の際には、実施の形態1と同様に、絶縁性部材216を介して半導体装置10をテスト用基板220に押付ける。このとき、この接地用プローブ218をテスト用基板220の上の接地配線226に当てる。接地用プローブ218が先鋭形状であるため、接地用プローブ218が接地配線226と接触した際に、接地配線226と押さえ部214との間で良好な電気的接続が確保される。このように、凹部215の周縁に先鋭形状の部位を配置することで、押さえ部214の導体の接地を半導体装置10の近くで得ることができ、実使用の実装状態に近い電磁界シールド効果をより確実に得ることができる。
なお、実施の形態2についても、実施の形態1と同様の種々の変形が可能である。
実施の形態3.
[実施の形態3の構成および動作]
図7は、本発明の実施の形態3の構成並びに動作を説明するための図である。テスト用基板上に押さえ部を接触させる場合、加工精度のばらつきなどに起因してテスト用基板と押さえ部の間にすき間が生じる場合がある。このような場合、電磁界シールドの効果が低減してしまう。
そこで実施の形態3では、押さえ部314を、絶縁性部材の取りつけ部としての底部314aと、この底部314aを囲むように取り付けられる板ばね318とを含む構成としている。底部314aと板ばね318とにより凹部315が形成され、この凹部315内に絶縁性部材316が収納されている。板ばね318は、底部314aの四辺にそれぞれ設けられている。そして、底部314aの四辺に設けられたそれぞれの板ばね318は、底部314aの四隅の位置で切り分けられている(換言すれば、四隅の位置にスリットが設けられている)。このため、図8を紙面下方に向かってみたとき、四辺のそれぞれの板ばねを、凹部315の外側に開くことができる。
このような構成によれば、押さえ部314をテスト用基板320側に押し込んだ際に、図8のように、絶縁性部材316が半導体装置10を押付けつつ板ばね318が撓む。これにより、押さえ部314とテスト用基板320との間にすき間が生ずるのを防止することが出来る。その結果、電磁界シールドの効果が低下する事態が生ずるのを、防止することができる。
また、本実施形態にかかる板ばね構造によれば、半導体装置10の厚さが押さえ部314と絶縁性部材316との差(凹部315の深さから絶縁性部材316の厚みを差し引いた寸法)より薄くても、板ばね318がテスト用基板320側に沈み込むので、絶縁性部材316によって半導体装置10を確実に押さえ込むことができる。
さらに、絶縁性部材316に、例えば、ゴム材等の弾力性のある部材を用いることができる。これによれば、板ばね318との相乗効果により、厚さがかなり異なる複数の高周波用半導体装置のそれぞれを、絶縁性部材316によって押さえ込むことができる。その結果、汎用性が高い押さえ機構を得ることができる。
なお、実施の形態3に関しても、実施の形態1と同様の変形を加えることができる。また、実施の形態2の思想を組み合わせて用いても良い。また、板ばね318を、次に述べるような板ばね部材に変更してもよい。先ず、弾性のある導電性の板状の部材を複数回折り返して、一方向に伸縮可能なばね部材とする。この部材を、底部314aに、伸縮可能な方向が図8の紙面下方を向くように取り付ける。これにより、押さえ部をテスト用基板側に押し込んだ際に、絶縁性部材316が半導体装置10を押付けつつ板ばね部材が撓むこととなる。このような板ばね部材を用いて、実施の形態3の思想を実現してもよい。
実施の形態4.
[実施の形態4の構成および動作]
図9および10は、本発明の実施の形態4の構成ならびに動作を説明するための図である。図9および10では、実施形態4を、実施形態3の思想と組み合わせて用いている。実施形態3で説明した構成については同一の符号を付し、その説明を省略する。
実施の形態4は、テスト用基板420を備える。テスト用基板420は、多層配線構造のテスト用基板である。テスト用基板420の表面には、絶縁層422が設けられている。絶縁層422には、接地配線426と、非接地配線430とがそれぞれ形成されている。接地配線426は、更に下層の導体層424に接続している。
非接地配線430の一部は、半導体装置10の搭載領域に露出している。半導体装置10がテスト用基板420に載せられた際、非接地配線430が当該半導体装置10と接続する。また、図9に示すように、非接地配線430は、絶縁層422の内部を通じて紙面左方へと向かって延びている。
そして、非接地配線430は、テスト用基板420表面の押さえ治具312との接触領域(実施形態4では、接地配線426の位置)の外側まで伸びている。非接地配線430は、当該接触領域の外側において、テスト用基板420の表面に露出している。半導体装置10の検査時には、この非接地配線430を通じて、半導体装置10の高周波特性を測定する。
図10は、図9を紙面上方から見た図である。便宜上、押さえ治具312とテスト用基板420の一部を透視して、非接地配線430を示している。図9は、図10におけるB−B線に沿う断面図に相当している。図9で述べたように、非接地配線430は、半導体装置10の直下と押さえ治具312の外側の領域とにおいてのみ、テスト用基板420表面に露出する。このため、実際には、非接地配線430のうち、半導体装置10の直下と押さえ治具312の外側の領域とを結ぶ部位は、テスト用基板420の表面には露出しない。なお、図9および10では配線を簡略化して示しているが、実際には複数の配線が半導体装置10と接続することになる。
テスト用基板がその表面に接地配線と信号伝送用などの非接地配線とを備える場合に、非接地配線と押さえ部214との接触を防ぐ為に、押さえ部14の側壁14aの一部に切り込み加工を行なうという手法が考えられる。しかしながら、このような場合、切り込み加工を行った部分の電磁界シール効果が低減してしまう。
そこで実施の形態4では、図9のように、非接地配線430をテスト用基板420の層内に配置している。これにより、電磁界シールドとしての押さえ部312と、非接地配線430の接触を防ぐことができる。よって、電気的に接地である押さえ部312と非接地配線430の接触を防ぎつつ、テスト用基板の同一表面に接地配線と非接地配線を設けることができる。
上記説明した実施形態4では、テスト用基板420とともに、押さえ治具312を実施形態3の思想にかかる構成としている。しかしながら、本発明はこれに限られるものではない。テスト用基板420を実施形態1、2の押さえ治具と組み合わせて用いて、半導体装置の押さえ機構を実現してもよい。
なお、実施の形態4に関しても、実施の形態1と同様の変形を加えることができる。また、実施の形態2、3の思想を、実施の形態4と組み合わせて用いても良い。
なお、上記の説明では、導電性材料からなる部位に凹部を備え、当該凹部に絶縁性部材を備える押さえ治具と、この押さえ治具と共に半導体装置を押えるテスト用基板とを用いた実施形態を説明した。しかしながら、例えば、押さえ治具と絶縁性部材とを個別の部材として、本発明の手法を応用しても良い。また、押さえ部14と半導体装置10との間に絶縁性部材16が介在し、押さえ部14が絶縁性部材16を介して半導体装置10をテスト用基板20に押付けている状態で押さえ部14を接地電位とすることができれば、必ずしもテスト用基板に接地配線を設けなくともよい。
本発明の実施の形態1の構成を説明するための図である。 実施の形態1の動作を説明するための図である。 実施の形態1の構成の平面図である。 半導体装置の実装時の状態を説明するための図である。 半導体装置の検査方法の一例を示す図である。 実施の形態2の構成を説明するための図である。 実施の形態3の構成を説明するための図である。 実施の形態4の構成を説明するための図である。 実施の形態4の構成を説明するための図である。 実施の形態4の構成を説明するための図である。
符号の説明
半導体装置 10
テスト用基板 20、130、220、320、420
実装基板 120
導体層 24、124、134、224、324、424
配線 25、125、135、1
接地配線 26、126、226、326、426
非接地配線 430
押さえ治具 12、212、312
押さえ部 14、214、314
凹部 15、215、315
絶縁性部材 16、216、316
接地用プローブ 218
板ばね 318
電磁界シールド 112

Claims (11)

  1. その表面に、半導体装置を載せる領域と、該半導体装置を載せる領域に設けられる第1配線と、該半導体装置を載せる領域に隣接して設けられる接地用の第2配線とを備える基板と、
    導電性材料からなる部位を備える押さえ治具であって、該導電性材料からなる部位に凹部が備えられ、該凹部の中に絶縁性部材を備える押さえ治具と、
    を備えることを特徴とする半導体装置の押さえ機構。
  2. 前記押さえ治具の前記凹部の周縁の部位に、該凹部の開口方向と略平行な方向に向かって尖る先鋭部を備えることを特徴とする請求項1記載の半導体装置の押さえ機構。
  3. 前記押さえ治具が備える前記凹部は底部と側壁とを有してなり、該側壁がばね部材とされていることを特徴とする請求項1または2記載の半導体装置の押さえ機構。
  4. 前記第1配線が、前記半導体装置を載せる領域から前記基板の内部を通って延び、該基板の表面の前記押さえ治具との接触位置の外側の領域に露出していることを特徴とする請求項1乃至3のいずれか1項記載の半導体装置の押さえ機構。
  5. 前記絶縁性部材が弾性層を備え、前記凹部の開口方向に弾性変形可能とされることを特徴とする請求項1乃至4のいずれか1項記載の半導体装置の押さえ機構。
  6. その表面に、半導体装置を載せる領域と、該半導体装置を載せる領域に設けられる第1配線を備える基板を準備する工程と、
    前記基板の前記半導体装置を載せる領域に、前記第1配線と接続するように半導体装置を載せる工程と、
    前記基板に載せられた前記半導体装置を導電性部材が覆い、該導電性部材と該半導体装置との間に絶縁性部材が介在し、該導電性部材が該絶縁性部材を介して該半導体装置を前記基板に押付けている状態であって、かつ、該導電性部材が接地電位とされた状態で、前記第1配線を介して前記半導体装置を検査する検査工程と、
    を含むことを特徴とする半導体装置の検査方法。
  7. 前記基板は、前記半導体装置を載せる領域に隣接して設けられる第2配線をさらにその表面に備え、
    前記検査工程は、
    前記導電性部材としての導電性材料からなる部位を備える押さえ治具であって、該導電性材料からなる部位が凹部を備え、該凹部の中に前記絶縁性部材を備える押さえ治具を準備する工程と、
    前記押さえ治具が、前記導電性材料からなる部位を該第2配線に接触させつつ、前記凹部の中の前記絶縁性部材を介して半導体装置を前記基板に押付けている状態で、前記第2配線を接地して前記半導体装置に対して検査を行う工程と、
    を含むことを特徴とする請求項6記載の半導体装置の検査方法。
  8. 前記押さえ治具の前記凹部の周縁の部位に先鋭部が備えられ、該先鋭部が前記第2配線に接触することを特徴とする請求項7記載の半導体装置の検査方法。
  9. 前記押さえ治具が備える前記凹部は底部と側壁とを有してなり、該側壁がばね部材とされていることを特徴とする請求項7または8記載の半導体装置の検査方法。
  10. 前記第1配線が、前記半導体装置を載せる領域から前記基板の内部を通って延び、該基板表面の前記押さえ治具との接触位置の外側の領域に露出していることを特徴とする請求項6乃至9のいずれか1項記載の半導体装置の検査方法。
  11. 前記絶縁性部材が弾性層を備え、前記凹部の開口方向に弾性変形可能とされることを特徴とする請求項6乃至10のいずれか1項記載の半導体装置試験装置。
JP2007068027A 2007-03-16 2007-03-16 半導体装置の押さえ機構および半導体装置の検査方法 Expired - Fee Related JP4888172B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007068027A JP4888172B2 (ja) 2007-03-16 2007-03-16 半導体装置の押さえ機構および半導体装置の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007068027A JP4888172B2 (ja) 2007-03-16 2007-03-16 半導体装置の押さえ機構および半導体装置の検査方法

Publications (3)

Publication Number Publication Date
JP2008232628A true JP2008232628A (ja) 2008-10-02
JP2008232628A5 JP2008232628A5 (ja) 2010-03-25
JP4888172B2 JP4888172B2 (ja) 2012-02-29

Family

ID=39905625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007068027A Expired - Fee Related JP4888172B2 (ja) 2007-03-16 2007-03-16 半導体装置の押さえ機構および半導体装置の検査方法

Country Status (1)

Country Link
JP (1) JP4888172B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012242196A (ja) * 2011-05-18 2012-12-10 Mitsubishi Electric Corp 高周波特性測定装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448696A (ja) * 1990-06-14 1992-02-18 Fujitsu Ltd 高周波プリント回路
JPH07260878A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd テストステーション
JPH1013066A (ja) * 1996-06-25 1998-01-16 Nec Shizuoka Ltd 電子部品の放熱構造
JPH11237434A (ja) * 1998-02-19 1999-08-31 Fujitsu Ltd 半導体素子試験用キャリア及び半導体素子試験方法及び半導体素子試験用装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448696A (ja) * 1990-06-14 1992-02-18 Fujitsu Ltd 高周波プリント回路
JPH07260878A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd テストステーション
JPH1013066A (ja) * 1996-06-25 1998-01-16 Nec Shizuoka Ltd 電子部品の放熱構造
JPH11237434A (ja) * 1998-02-19 1999-08-31 Fujitsu Ltd 半導体素子試験用キャリア及び半導体素子試験方法及び半導体素子試験用装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012242196A (ja) * 2011-05-18 2012-12-10 Mitsubishi Electric Corp 高周波特性測定装置

Also Published As

Publication number Publication date
JP4888172B2 (ja) 2012-02-29

Similar Documents

Publication Publication Date Title
US20190244912A1 (en) Semiconductor device and method of inspecting the same
JP6525831B2 (ja) コンタクトユニット及び検査治具
JP2007017234A (ja) 検査装置用ソケット
KR101186915B1 (ko) 검사용 접촉 구조체
JP5079806B2 (ja) 検査用構造体
JP2008134170A (ja) 電気的接続装置
KR20200091765A (ko) 반도체 디바이스용 소켓
US10101362B2 (en) Probe module with high stability
JP4888172B2 (ja) 半導体装置の押さえ機構および半導体装置の検査方法
JP5655599B2 (ja) 検査装置および検査方法
JP6199010B2 (ja) プローブカード
JP2011112552A (ja) 半導体パッケージのソケット装置、及び半導体パッケージのテスト装置
US20170146568A1 (en) Electronic test equipment
KR100714569B1 (ko) 반도체 집적회로 시험장치
JPH05218149A (ja) プローブ装置
JP2016186484A (ja) コンタクトユニット及び検査治具
JP2814869B2 (ja) 回路基板検査方法および回路基板
JP2008226880A (ja) 回路基板およびこれを用いた電気的接続装置
WO2023047962A1 (ja) コンタクトユニット及び検査治具
JP2011163850A (ja) プローブカード、電子装置の電気特性測定装置、電子装置の電気特性測定方法
JP2008014733A (ja) 半導体装置の検査装置
KR200486147Y1 (ko) 웨이퍼를 테스트하는 프로브카드 및 그것의 인쇄회로기판
KR102297284B1 (ko) 회로 기판 및 회로 기판을 이용한 전자 부품의 배치 상태 검사 방법
KR102044185B1 (ko) 회로기판 또는 프로그램 검사 시스템
JP2018511806A (ja) ファラデーケージを用いた集積回路(ic)テストソケット

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees