JP2008230613A - 半導体集積回路用トレー - Google Patents

半導体集積回路用トレー Download PDF

Info

Publication number
JP2008230613A
JP2008230613A JP2007067926A JP2007067926A JP2008230613A JP 2008230613 A JP2008230613 A JP 2008230613A JP 2007067926 A JP2007067926 A JP 2007067926A JP 2007067926 A JP2007067926 A JP 2007067926A JP 2008230613 A JP2008230613 A JP 2008230613A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
tray
pocket
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007067926A
Other languages
English (en)
Other versions
JP4607138B2 (ja
Inventor
Seiji Azuma
聖治 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHINON DENKI SANGYO KK
Original Assignee
SHINON DENKI SANGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHINON DENKI SANGYO KK filed Critical SHINON DENKI SANGYO KK
Priority to JP2007067926A priority Critical patent/JP4607138B2/ja
Publication of JP2008230613A publication Critical patent/JP2008230613A/ja
Application granted granted Critical
Publication of JP4607138B2 publication Critical patent/JP4607138B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】
トレーの収納用ポケットに収納しようとする半導体集積回路に水平方向の回転ずれが生じている場合や、既に収納用ポケットに収納している半導体集積回路に水平方向の回転ずれが生じた場合でも、この回転ずれを許容範囲内に補正できる半導体集積回路用トレーを提供できるようにした。
【解決手段】
トレー1における仕切り枠2の各ポケット3内に面した少なくとも一つの枠面に、同仕切り枠2に設けている呼込みガイド7の支持段部4上面に対する傾斜角度よりも小なる傾斜角度を備える補正ガイド8を、仕切り枠2の中央部乃至中央部近傍に、かつ仕切り枠2の基部から上方に向けて形成する。
【選択図】 図2

Description

本発明は、IC等の半導体集積回路を収納するためのトレーに関し、より詳しくは、端子を底面に多数備えるボールグリッドアレイ型の半導体集積回路を収納するのに好適なトレーに関する。
従来、ボールグリッドアレイ型の半導体集積回路は、例えば、特許文献1に開示される構成のトレーに収納して、保管や運搬をしている。
このトレーは、トレー上面の縦横方向に配設した仕切り枠で矩形に区画してなる複数のポケットに、各1個ずつ半導体集積回路を収納するようになっている。
また、上方から収納される半導体集積回路をポケットに収容し易くするため、仕切り枠は、基部が広がるテーパー状の断面形状になっているとともに、半導体集積回路を収納している途中でこの半導体集積回路が仕切り枠の枠面に引っ掛かって斜めに収納されないようにするため、ポケットの内底面周辺と半導体集積回路の底面周辺間には所定の隙間が開けられている。
このため、ポケットに収納される半導体集積回路に、同半導体集積回路の上下面に対して水平方向への回転ずれが生じている場合、前述する断面テーパー状になっている仕切り枠の斜面(呼込みガイド)では半導体集積回の回転ずれを補正できず、半導体集積回路は回転ずれを生じたままポケットに収納されていた。
また、回転ずれが生じていない状態でポケットに収納された半導体集積回路においても、ポケットの内底面周辺と半導体集積回路の底面周辺間に所定の隙間が開いていることからポケットの内底面に対し水平方向に自由回転できる状態にあるため、収納した半導体集積回路に回転ずれが生じる恐れがあった。
特開平11−145315号公報(第1〜7頁、図1〜7)
本発明は、トレーの収納用ポケットに収納しようとする半導体集積回路に水平方向の回転ずれが生じている場合や、既に収納用ポケットに収納している半導体集積回路に水平方向の回転ずれが生じた場合でも、この回転ずれを許容範囲内に補正できる半導体集積回路用トレーを提供できるようにした。
上述した課題を解決するために、本発明に係る半導体集積回路用トレーは、上面に、基部が広がるテーパー状の断面形状を有する縦横の仕切り枠で矩形に区画された半導体集積回路の収納ポケットを多数備え、同ポケットは、内底面に凹部を有するとともに、同凹部と前記仕切り枠の基部との間に前記半導体集積回路の底面周縁を支持する支持段部を有し、また、ポケットの下方における下面に、前記ポケットと略相似なる矩形の下向き枠を備えてなる底面に端子を多数設けた半導体集積回路を収納するためのトレーであって、前記仕切り枠の各ポケット内に面した少なくとも一つの枠面に、同仕切り枠における枠面の上り傾斜角度よりも小なる上り傾斜角度を備える補正用斜面を、仕切り枠の基部から上方に向け形成したものとしてある。
また前記補正用斜面を、前記仕切り枠の中央部乃至中央部近傍または両端部乃至両端部近傍に形成したものとしてある。
また前記補正用斜面の上端部を、同補正用斜面を形成する仕切り枠の上端部よりも低くしたものとしてある。
また前記補正用斜面を、前記ポケット内に面した全ての枠面に形成したものとしてある。
また前記下向き枠における下端縁の内側寸法が、前記ポケットにおける内底面の内側寸法よりも小なるものとしてある。
さらに、前記トレーにおいて、同じ形状の仕切り枠乃至ポケットを備えるトレーを、同トレーの上下面を対向させて多段重ねられるように構成したものとしてある。
本発明の半導体集積回路用トレーによれば、同半導体集積回路の上下面に対して水平方向への回転ずれが生じた状態で半導体集積回路をトレーのポケットに収納した場合も、ポケット周囲における仕切り枠の中央部乃至中央部近傍に形成している補正用斜面に、水平方向への回転ずれが生じた状態の半導体集積回路の底面周辺における辺の一方端が接触し、そして、ポケットを形成する仕切り枠によって水平方向への大なる移動が規制された半導体集積回路は、同半導体集積回路が有する自重によって補正用斜面を下り同半導体集積回路の底面がポケット内底に到達する間に、補正用斜面と接触する半導体集積回路の底面周辺部における辺の一方端が、同補正用斜面によって一水平方向に回されながら補正用斜面を下り、同ポケット内の適正な収納位置に近づくように収納することができる。
また、ポケット内の適正位置に収納されている半導体集積回路が同ポケットの内底面に対し水平方向に自由回転した場合、半導体集積回路の底面周辺部における辺の一方端が、ポケット周囲における仕切り枠の中央部乃至中央部近傍に形成している補正用斜面に、ポケットの内底面に対し水平方向に自由回転しながら乗り上げることによって半導体集積回路における底面の一部乃至全部がポケット底面より浮き上がり、次に、同半導体集積回路が有する自重によって補正用斜面を下り、かつ補正用斜面を下る際、ポケットを形成する仕切り枠によって水平方向への大なる移動が規制された半導体集積回路は、補正用斜面に乗り上げた時の回転方向と反対方の向に回されながら補正用斜面を下り、前記補正用斜面に乗り上げる前の収納位置に戻るので、ポケット内に収納している半導体集積回路を常にポケット内の適正な収納位置に近づけて収納しておくことができる。
したがって、自動化により、トレーのポケットから機械によって半導体集積回路が取り出される場合も、取り出した後で半導体集積回路の回転ずれを補正することもなく、スムースに次工程に供給することができる。
以下、本発明の半導体集積回路用トレーを添付図面に基づいて説明する。
図1に示すように、トレー1は、ボールグリッドアレイ型の半導体集積回路9を収納するものとしてあり、またトレー1は、上下に複数積み重ねて使用できるようにしてあって、トレー1を複数積み重ねて使用した場合、トレー1の上面は収納容器として機能し、下面は収納容器の蓋として機能するようにしている。
そして、トレー1を複数積み重ねて使用する場合は、トレー1の枠辺1aにおける上下両面に一対で形成している突部(図示は省略)により、トレー1を複数積み重ねた際、上段側トレー1の枠辺1aにおける下面に有する突部と下段側トレー1の枠辺1aにおける上面に有する突部とが係合するようにして、安定よく積み重ねることができるようにしている。
また、トレー1の左右に持ち手1bを設けているとともに、枠辺1aの前縁にトレー1の方向性を見分けるための切欠き1cを形成している。
さらに、トレー1は軽量化から本体部分の肉抜きをしていて、半導体集積回路9を収納するための各ポケット3は、枠辺1aに接続する各支持手1dや各ポケット3間に配設している各支持手1dよって支持されている。また、本実施例に示す本体部分の肉抜き形態は一例である。
図1中の符号1eは、トレー1の軽量化により生じた開口である。
そして、半導体集積回路9を収納する各ポケット3は、トレー1上面に、基部が広がるテーパー状の断面形状を有する仕切り枠2を縦横方向に配設することによりトレー1上面を矩形に区画し、この区画内すなわち縦横の仕切り枠2で区画された内部をポケット3にしている。
図2、図3に示す仕切り枠2は、同仕切り枠2の上端をポケット3のコーナ部分において中央部分よりも高い位置にしていて、図9に示す仕切り枠2は、前記図2、図3の仕切り枠2とは反対に、ポケット3の中央部分においてコーナ部分よりも高い位置にしているが、所望により、前記仕切り枠2の上端位置を、図2、図3においてはコーナ部分と、また図9においては中央部分と同じ高さで形成する場合もある。
前記ポケット3は、収納する半導体集積回路9の形状により、図4に示すように、平面視において正方形に形成したり、また図8に示すように、平面視において長方形に形成したりする場合もある。
そして、ポケット3内の中央(図4、図8参照)には、半導体集積回路9の底面よりも若干小なる略相似形の陥凹部5を設けてあり、陥凹部5の上縁から内底6までの深さは、半導体集積回路9の底面に有する端子9aの底面からの突出長さよりも深くなっている。
また、陥凹部5の上縁と仕切り枠2の基部との間には、半導体集積回路9の底面周縁を支持するための支持段部4を形成している。
そして、ポケット3の上部開口は半導体集積回路9の底面寸法よりも大なる開口寸法となっているとともに、ポケット3の上部開口、すなわちポケット3を形成する仕切り枠2の内側は、仕切り枠2の内上縁から支持段部4に向かって下り斜面の呼込みガイド7を形成していて、この呼込みガイド7によりポケット3の上方より収納される半導体集積回路9を、ポケット3内に誘導しやすいようにしている。
また、本実施例に示す呼込みガイド7は、上方部分の斜面よりも下方部分の斜面の方の傾斜角度を大にするものを示していて、この呼込みガイド7の上方部分の斜面における傾斜角度の具体的数値は、支持段部4の上面に対し約70度の上り傾斜で、呼込みガイド7の下方部分の斜面における傾斜角度の具体的数値は、支持段部4の上面に対し約80度にしている。
さらに仕切り枠2の内側には、前述した呼込みガイド7に隣接する補正ガイド8を設けていて、ポケット3の上方より収納される半導体集積回路9に、半導体集積回路9の上下面に対して水平方向への回転ずれが生じた状態で収納されようとしている半導体集積回路9を、この補正ガイド8により水平方向への回転ずれを補正している。また、補正ガイド8の斜面における傾斜角度の具体的数値は、支持段部4の上面に対し約45度の上り傾斜にしている。
この仕切り枠2の内側に設ける補正ガイド8は、半導体集積回路9の形状により適宜に設け、図5、図6,図7の各図中に示しているコーナ部分がカットされている半導体集積回路9の補正には、補正ガイド8を、仕切り枠2の中央部近傍(図4参照)に設けていて、また図10、図11の各図中に示しているコーナ部分をカットしていない半導体集積回路9の補正には、補正ガイド8を、仕切り枠2の両端部近傍(図8参照)に設けている。
そして、補正ガイド8による半導体集積回路9の補正動作を、図5、図6、図7により説明する。本説明は、補正ガイド8を仕切り枠2の中央部近傍(図4参照)に設けたポケット3に、コーナ部分がカットされた半導体集積回路9を入れる場合の補正ガイド8による補正動作であるが、補正ガイド8を仕切り枠2の両端部近傍(図8参照)に設けたポケット3に、コーナ部分をカットしていない半導体集積回路9を入れる場合の補正ガイド8による補正動作も、図5、図6、図7による補正動作の説明と同じように行われる。
また図5、図6、図7に示すポケット3は、図4に示すポケット3である。
図5中(a)のように、トレー1におけるポケット3の上方より、半導体集積回路9の上下面に対して水平方向への回転ずれを生じた半導体集積回路9がポケット3に収納されようとしている場合は、図5中(b)、図6に示すように、上方より進入する半導体集積回路9は、ポケット3の周囲における仕切り枠2内面に形成した補正ガイド8の斜面に、半導体集積回路9の底面周辺における辺の端部9bが接触し、同端部9bが補正ガイド8の斜面に接触した状態で同補正ガイド8の斜面をポケット3内の支持段部4上面まで下る間に、補正ガイド8のポケット3内方に向かって下る斜面により、半導体集積回路9の端部9bがポケット3内方に向かって案内されて、図5中(c)、図7に示すように、半導体集積回路9の端部9bが支持段部4上面に下り終えると、半導体集積回路9の水平方向への回転ずれが、少なくとも回転ずれの許容範囲内に補正され収容される。
また、実施例における図中の符号2aは、トレー1の下面に形成する下向き枠で、同下向き枠2aにより、ポケット3の下方におけるトレー1下面にトレー1上面のポケット3と略相似なる矩形の収容部を形成していて、符号4aは下向き枠2a内の天井部、符号7aは呼込みガイドである。
そして、このトレー1下面に形成するトレー1上面のポケット3と略相似なる矩形の収容部は、半導体集積回路9の底面に有する端子9aを上向きにして行われる実装前検査の際、多段に積み重ねている下段のトレー1上面のポケット3に収納する半導体集積回路9が、積み重ねているトレー1を上下逆さにすることにより、それまで蓋となっていた上段のトレー1下面の下向き枠2aにより区画された前記収納部に、下段のトレー1上面のポケット3に収納する半導体集積回路9が底面に有する端子9aを上向きに収納されるようにするためのものであり、また半導体集積回路9が上向きに収納される際、呼込みガイド7aにより、半導体集積回路9を下向き枠2a内に呼び込み易くするようにしている。
また、実施例に示す図では、前述するトレー1上面の仕切り枠2に形成する補正ガイド8はないが、同じ形態の補正ガイドを下向き枠2aの収納部内に面した枠面に形成する場合もある。
なお、本稿においては本発明のトレーがボールグリッドアレータイプの半導体集積回路を収納するのに好適であることを述べたが、半導体集積回路の構成には種々のものがあり、ピングリッドアレイタイプなど他の態様の半導体集積回路にも適用することができる。
本発明に係る半導体集積回路用トレーの一例を示す平面図。 図1中に示すA−A部分の拡大断面図。 図1中に示すB−B部分の拡大断面図。 図1の半導体集積回路用トレーにおけるポケットの拡大平面図。 半導体集積回路のポケットへの挿入過程を示す図。 補正動作を示す平面図。 補正動作を示す平面図。 他形状のポケットを示す拡大平面図。 図8中に示すC−C部分の拡大断面図。 補正動作を示す平面図。 補正動作を示す平面図。
符号の説明
1 トレー
1a 枠辺
1b 持ち手
1c 切欠き
1d 支持手
1e 開口
2 仕切り枠
2a 下向き枠
3 ポケット
4 支持段部
4a 天井部
5 陥凹部
6 内底
7 呼込みガイド
7a 呼込みガイド
8 補正ガイド
9 半導体集積回路
9a 端子
9b 端部

Claims (7)

  1. 上面に、基部が広がるテーパー状の断面形状を有する縦横の仕切り枠で矩形に区画された半導体集積回路の収納ポケットを多数備え、同ポケットは、内底面に凹部を有するとともに、同凹部と前記仕切り枠の基部との間に前記半導体集積回路の底面周縁を支持する支持段部を有し、また、ポケットの下方における下面に、前記ポケットと略相似なる矩形の下向き枠を備えてなる底面に端子を多数設けた半導体集積回路を収納するためのトレーであって、前記仕切り枠の各ポケット内に面した少なくとも一つの枠面に、同仕切り枠における枠面の上り傾斜角度よりも小なる上り傾斜角度を備える補正用斜面を、仕切り枠の基部から上方に向け形成してなる半導体集積回路用トレー。
  2. 前記補正用斜面を、前記仕切り枠の中央部乃至中央部近傍に形成してなる請求項1に記載の半導体集積回路用トレー。
  3. 前記補正用斜面を、前記仕切り枠の両端部乃至両端部近傍に形成してなる請求項1に記載の半導体集積回路用トレー。
  4. 前記補正用斜面の上端部を、同補正用斜面を形成する仕切り枠の上端部よりも低くしてなる請求項1に記載の半導体集積回路用トレー。
  5. 前記補正用斜面を、前記ポケット内に面した全ての枠面に形成してなる請求項1に記載の半導体集積回路用トレー。
  6. 前記下向き枠における下端縁の内側寸法が、前記ポケットにおける内底面の内側寸法よりも小なる請求項1に記載の半導体集積回路用トレー。
  7. 前記トレーにおいて、同じ形状の仕切り枠乃至ポケットを備えるトレーを、同トレーの上下面を対向させて多段重ねられるように構成してなる請求項1に記載の半導体集積回路用トレー。
JP2007067926A 2007-03-16 2007-03-16 半導体集積回路用トレー Active JP4607138B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007067926A JP4607138B2 (ja) 2007-03-16 2007-03-16 半導体集積回路用トレー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007067926A JP4607138B2 (ja) 2007-03-16 2007-03-16 半導体集積回路用トレー

Publications (2)

Publication Number Publication Date
JP2008230613A true JP2008230613A (ja) 2008-10-02
JP4607138B2 JP4607138B2 (ja) 2011-01-05

Family

ID=39903892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007067926A Active JP4607138B2 (ja) 2007-03-16 2007-03-16 半導体集積回路用トレー

Country Status (1)

Country Link
JP (1) JP4607138B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022264480A1 (ja) * 2021-06-14 2022-12-22 日東電工株式会社 配線回路基板用容器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0323999U (ja) * 1989-07-19 1991-03-12
JPH0997973A (ja) * 1995-09-29 1997-04-08 Matsushita Electric Ind Co Ltd キャリア及び電子部品製造方法ならびに電子部品実装方法
JP2001044306A (ja) * 1999-08-02 2001-02-16 Denki Kagaku Kogyo Kk 半導体集積回路装置格納用トレイ
JP2005335817A (ja) * 1997-01-07 2005-12-08 Entegris Inc 自己整列ポケットを備えた集積回路トレイ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0323999U (ja) * 1989-07-19 1991-03-12
JPH0997973A (ja) * 1995-09-29 1997-04-08 Matsushita Electric Ind Co Ltd キャリア及び電子部品製造方法ならびに電子部品実装方法
JP2005335817A (ja) * 1997-01-07 2005-12-08 Entegris Inc 自己整列ポケットを備えた集積回路トレイ
JP2001044306A (ja) * 1999-08-02 2001-02-16 Denki Kagaku Kogyo Kk 半導体集積回路装置格納用トレイ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022264480A1 (ja) * 2021-06-14 2022-12-22 日東電工株式会社 配線回路基板用容器

Also Published As

Publication number Publication date
JP4607138B2 (ja) 2011-01-05

Similar Documents

Publication Publication Date Title
JP5051797B2 (ja) 半導体集積回路用トレー
US7059476B2 (en) Tray for electronic parts
US7163104B2 (en) Tray for semiconductor device and semiconductor device
KR20090113268A (ko) 집적 회로 칩들을 위한 지지대 포킷 트레이 격납용기 시스템
JP2009049169A (ja) 半導体チップ収容トレイ
JP4607138B2 (ja) 半導体集積回路用トレー
KR101699603B1 (ko) 반도체 칩 트레이
JP2001278238A (ja) 電子部品収納用トレイ
JP4417397B2 (ja) 半導体集積回路用トレー
JP7180911B2 (ja) 半導体集積回路用トレー
JPH1111572A (ja) 半導体集積回路装置収納用トレイ
CN106169438B (zh) 半导体芯片托盘
JP2007145358A (ja) 部品収納用トレー
JP4420219B2 (ja) 電子部品の梱包箱及び電子部品の収納・取り出し装置
JPH0539104Y2 (ja)
JP4591679B2 (ja) 半導体チップ収容トレイ、半導体チップの収容方法、及び半導体チップ搬送体
KR200157451Y1 (ko) 반도체 칩 저장용 트레이
JP2007161264A (ja) 電子部品収容用トレー
JP4506532B2 (ja) チップの収納構造
KR101770461B1 (ko) 반도체 칩 트레이
KR100389828B1 (ko) 표면실장용 반도체 소자의 취급 및 포장에 사용되는 트레이
KR100596184B1 (ko) 기판용 트레이
JP2018020828A (ja) 収納用トレイ
JP2022190600A (ja) 配線回路基板用容器
JP2001097350A (ja) 半導体チップトレイ形状

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101006

R150 Certificate of patent or registration of utility model

Ref document number: 4607138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250