JP2008227484A - キャパシタ内蔵型印刷回路基板 - Google Patents

Abstract

【課題】低いインダクタンスと高いキャパシタンスを有するキャパシタ内蔵印刷回路基板。
【解決手段】積層ポリマーキャパシタ層２１と、複数のポリマーシートのうち少なくとも一つのシートにより分離され、相互交代に配置されてペアを成す少なくとも一つの第１内部電極２４及び第２内部電極２７と、それらに連結される複数個の第１引出電極２５ａ及び第２引出電極２８ａと、積層ポリマーキャパシタ層の一面または両面に積層され、層間回路を構成する複数の導電パターン及び導電性ビアが形成された少なくとも一つの絶縁層と、第１引出電極に連結されるよう積層ポリマーキャパシタ層を貫通して形成された複数の第１キャパシタ用ビア２６と、第２引出電極に連結されるよう積層ポリマーキャパシタ層を貫通して形成された複数の第２キャパシタ用ビア２９とを含み、複数個の第１及び第２引出電極は相互交代に配置され相互向い合うよう配置。
【選択図】図２

Description

本発明はキャパシタ内蔵印刷回路基板に関するもので、より詳しくは、内蔵されたキャパシタ層の電極構造を調節してインダクタンスを低め、積層数及び電極の面積を調節して単位面積当たりの高い容量の具現が容易なキャパシタ内蔵型印刷回路基板に関する。

キャパシタは電荷の形態でエネルギーを貯蔵する素子で、直流電源の場合、電荷が蓄積はされるものの電流は流れず、交流の場合、電荷が充放電されながらキャパシタの容量と時間に応じて電圧の変化に比例して電流が流れるようにするという特性を有している。

キャパシタのこのような特性を利用してデジタル回路、アナログ回路、高周波回路などの電気、電子回路でカップリング及びデカップリング、フィルター、インピーダンスマッチング、チャージポンプ及び復調など様々な目的に使用される必須の受動素子として、一般的にチップ、ディスクなどの様々な形態で製造され印刷回路基板の表面に実装されて使用されてきた。

しかし、電子機器の小型化、複雑化により、印刷回路基板に受動素子が実装される面積が小さくなり、かつ電子機器の高速化により周波数が高くなるにつれ、受動素子とIＣとの間に導体及びソルダーなどの様々な要因によって発生する寄生インピーダンスが種々の問題を引き起こすことにより、このような問題点を解決するためにキャパシタを印刷回路基板の内部に内蔵するための試みが活発に進んでいる。

現在まで殆どの印刷回路基板（ＰＣＢ）の表面には一般の個別チップ抵抗（Ｄｉｓｃｒｅｔｅ Ｃｈｉｐ Ｒｅｓｉｓｔｏｒ）または一般の個別チップキャパシタ（Ｄｉｓｃｒｅｔｅ Ｃｈｉｐ Ｃａｐａｃｉｔｏｒ）を実装しているが、最近、抵抗またはキャパシタなどの受動素子を内蔵した印刷回路基板が開発されている。

このような、受動素子内蔵型印刷回路基板の技術は新しい材料（物質）と工程を用いて基板の外部または内層に抵抗またはキャパシタなどの受動素子を挿入して既存のチップ抵抗及びチップキャパシタの役割を代替する技術を言う。言い換えると、受動素子内蔵型印刷回路基板は基板自体の内層或いは外部に受動素子、例えば、キャパシタが内蔵されている形態であって、基板自体の大きさにかかわらず受動素子のキャパシタが印刷回路基板の一部分に統合されていれば、これを'内蔵型キャパシタ'と言い、このような基板をキャパシタ内蔵型印刷回路基板（Ｅｍｂｅｄｅｄ Ｃａｐａｃｉｔｏｒ ＰＣＢ）と言う。このようなキャパシタ内蔵型印刷回路基板の最も重要な特徴はキャパシタが印刷回路基板の一部分として備えられているため基板の表面に実装する必要がないということである。

様々な機能を有すると同時に小型化された無線端末機を製作するためには、さらに高いＲＦ周波数帯域の使用が求められ、これに連動してキャパシタなどの受動素子の自己共鳴周波数（ＳＲＦ：Ｓｅｌｆ Ｒｅｓｏｎａｎｃｅ Ｆｒｅｑｕｅｎｃｙ）が漸次高いことが求められ、また電源の安定化に使用されるデカップリングキャパシタの場合には高周波でインピーダンスを減らすことが求められている。

図１は、従来のキャパシタ内蔵型印刷回路基板の断面図である。
図１を参照すると、誘電体層１１を介して内部電極１４，１７が形成されキャパシタを構成する。上記内部電極１４，１７はそれぞれビアホール１６，１９を通してそれぞれ（＋）または（−）電極に連結される。このような構造のキャパシタ内蔵型印刷回路基板ではＰＣＢ内に内蔵されたキャパシタの陽極及び陰極を通して流れる電流の方向を相互反対にして、流れる電流により発生する寄生インダクタンスを相殺させて全体的な寄生インダクタンスを減らすことが出来る。

しかし、従来のキャパシタが内蔵された印刷回路基板の場合、インダクタンスを低めるには有用であるものの容量値が小さすぎて実際に使用するには足りない部分がある。

上記のような問題点を解決するため、本発明は既存のキャパシタ内蔵型印刷回路基板に比べて単位面積当たり高い容量を具現しつつ積層キャパシタの電極構造を変えることにより、表面実装される積層構造キャパシタ（ＭＬＣＣ）が有する高いインダクタンスを低くすることを目的としている。

本発明は、複数のポリマーシートが積層された積層ポリマーキャパシタ層と、上記複数のポリマーシートのうち少なくとも一つのシートにより分離され、相互交代に配置されてペアを成す少なくとも一つの第１内部電極及び第２内部電極と、上記第１内部電極及び第２内部電極にそれぞれ連結される複数個の第１引出電極及び第２引出電極と、上記積層ポリマーキャパシタ層の一面または両面に積層され、層間回路を構成する複数の導電パターン及び導電性ビアが形成された少なくとも一つの絶縁層と、上記第１引出電極に連結されるよう上記積層ポリマーキャパシタ層を貫通して形成された複数の第１キャパシタ用ビアと、上記第２引出電極に連結されるよう上記積層ポリマーキャパシタ層を貫通して形成された複数の第２キャパシタ用ビアとを含み、上記複数個の第１及び第２引出電極は相互交代に配置され相互向い合うよう配置されたことを特徴とするキャパシタ内蔵型印刷回路基板を提供する。

上記の場合、一つのポリマーシートを介して複数の第１及び第２内部電極が形成されることができ、上記複数の第１及び第２内部電極は、相互異なる面積を有することが出来る。

上記第１及び第２内部電極は長方形で形成されることができ、この場合、上記第１及び第２引出電極は、上記第１及び第２内部電極それぞれの対向する２つの長側面に形成されることが出来る。好ましくは、同一の長側面の方向に形成された第１及び第２引出電極は相互同一の間隔を有することが出来る。

また、本発明は、複数のポリマーシートが積層された積層ポリマーキャパシタ層と、上記複数のポリマーシートのうち少なくとも一つのシートにより分離され、相互交代に配置されてペアを成す少なくとも一つの第１内部電極及び第２内部電極と、上記第１内部電極及び第２内部電極にそれぞれ連結される複数個の第１引出電極及び第２引出電極と、上記積層ポリマーキャパシタ層の一面または両面に積層され、層間回路を構成する複数の導電パターン及び導電性ビアが形成された少なくとも一つの絶縁層と、上記第１引出電極に連結されるよう上記積層ポリマーキャパシタ層を貫通して形成された複数の第１キャパシタ用ビアと、上記第２引出電極に連結されるよう上記積層ポリマーキャパシタ層を貫通して形成された複数の第２キャパシタ用ビアとを含み、上記第１及び第２内部電極は円形で形成され、上記複数個の第１及び第２引出電極は相互交代に配置されたことを特徴とするキャパシタ内蔵型印刷回路基板を提供する。

上記複数個の第１及び第２引出電極において、隣接した第１引出電極と第２引出電極は同一の間隔を有するよう形成されることが出来る。この場合、上記複数個の第１及び第２引出電極それぞれは偶数または奇数で形成されることが出来る。

この場合、一つのポリマーシートを介して複数の第１及び第２内部電極が形成され、上記複数の第１及び第２内部電極は、相互異なる面積を有することが出来る。

本発明によると、内部電極面積及びポリマーシートの積層数によって容量値の設定が可能で、低いインダクタンスと高いキャパシタンスを有するキャパシタ内蔵型印刷回路基板を得ることが出来る。

以下、図面を参照に本発明を詳しく説明する。
図２は、本発明の好ましい実施形態によるキャパシタ内蔵型印刷回路基板の断面図である。

図２を参照すると、本実施形態による印刷回路基板は、内部電極が形成された積層ポリマーキャパシタ層２１、及び絶縁層２２，２３を含む。

上記積層ポリマーキャパシタ層２１は、複数個のポリマーシートが積層されて形成される。上記複数個のポリマーシートのうち少なくとも一つのポリマーシートの一面には導電性の第１内部電極２４がパターニングされ、上記第１内部電極とペアを成す第２内部電極２７がパターニングされたポリマーシートが積層されて上記積層ポリマーキャパシタ層２１を成す。

上記第１内部電極２４は第１引出電極２５ａを通して第１キャパシタ用ビア２６に連結され、上記第２内部電極２７は第２引出電極２８ａを通して第２キャパシタ用ビア２９に連結されている。図面では第１及び第２キャパシタ用ビアが一つずつ図示されているが、上記積層ポリマーキャパシタの電極には複数個の引出電極が形成され、上記引出電極ごとにキャパシタ用ビアが連結されることが出来る。

上記第１及び第２キャパシタ用ビアにより外部の電極と連結される上記積層ポリマーキャパシタ層２１に形成された第１内部電極２４及び第２内部電極２７は相互異なる極性を有する。従って、上記第１内部電極及び第２内部電極により形成されるキャパシタは平板型キャパシタを折った形態と同じである。

一般的にキャパシタンスはキャパシタの面積と厚さによって異なるよう具現され、下記の数学式１のように計算される。

ここで、ε_ｒは誘電体の誘電定数（ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ）、ε_０は８．８５５×１0^−８ 値を有する定数、Ａは誘電体の表面積、そしてＤは誘電体の厚さを表す。即ち、高容量のキャパシタを具現するためには誘電体の誘電定数が高くなければならず、誘電体の厚さが薄いほど、そして表面積が広いほど高い容量を有するキャパシタが得られる。積層されるポリマーキャパシタ層の数が多いと、誘電体の表面積が広くなる効果をもたらすためキャパシタンスが増加し、ポリマーキャパシタ層の数が少ないとキャパシタンス値が低いキャパシタになる。従って、本実施例ではポリマーキャパシタ層の積層数を調節することにより印刷回路基板に内蔵されるキャパシタの容量を調節することが出来るため高容量のキャパシタを具現することが出来る。

上記積層ポリマーキャパシタ層２１の上層及び下層には絶縁層２２，２３が形成されている。

上記絶縁層２２，２３は、ＦＲ−４などの補強基材の両面に銅箔を積層し、レーザードリリングまたは機械的ドリリングにより所定の位置にビアホール２２ｂ，２３ｂを形成し、上記ビアホールの内部をメッキなどの方法により充填する。上記補強基材の両面にドライフィルムを被せ露光及び現像工程を経た後、上記銅箔をエッチングして回路パターン２２ａ，２３ａを形成してパターニングされた上記絶縁層２２，２３を得ることが出来る。

上記回路パターン２２ａ，２３ａを形成する方法としては、エッチング及びメッキを適切に混合した様々な方法が使用できる。また、上記絶縁層としては補強基材がＦＲ−４の他に印刷回路基板の用度による適切な材質の基板が使用出来る。

上記のような多層ポリマーキャパシタ層２１内に様々な値を有するキャパシタを具現することができるため非常に高い設計自由度を有することが出来る。

即ち、キャパシタのキャパシタンス値は数学式１のようにキャパシタの内部電極の面積に比例する。本実施例による多層ポリマーキャパシタ層は平板型キャパシタを折った形態であるため積層されるポリマーキャパシタ層の数を増やすと、結果的に平板型キャパシタの内部電極の面積を増加させることと同様の効果を有するためキャパシタンス値も増加することになる。

従って、高いキャパシタンス値が求められる部分では多数の内部電極層を構成して高容量のキャパシタを具現することができ、低いキャパシタンス値が求められる部分では少ない層数の内部電極を構成して低容量のキャパシタを具現することが出来る。

また、多層ポリマーキャパシタ層に形成される内部電極の面積を調節することによりキャパシタンス値を調節することが出来る。即ち、高容量のキャパシタが求められる部分では内部電極の面積を広く設計し、低容量のキャパシタが求められる部分には内部電極の面積を狭く設計することにより、制限された厚さ及び面積を有する多層ポリマーキャパシタ内で所望の容量のキャパシタを自由に設計できる。

図３の（ａ）乃至（ｃ）は本発明の一実施形態によるキャパシタ内蔵型印刷回路基板において、ポリマーシート上に形成される第１内部電極、第２内部電極及び上記第１及び第２内部電極が形成されたポリマーシートが積層された平面図である。

図３の（ａ）を参照すると、ポリマーシート３１ａ上に複数個の第１内部電極３４が形成される。例えば、これらの第１内部電極３４は互いに電気的に絶縁して配される。本実施例では同一の面積を有する６つの第１内部電極３４を形成したが、上記第１内部電極の数及び面積は所望のキャパシタンス値に応じて多様に具現できる。

上記第１内部電極３４は所定の面積を有するよう形成され上記第１内部電極３４から複数個の第１引出電極３５ａ乃至３５ｄが引出されて形成される。

上記第１引出電極３５ａ乃至３５ｄは、上記第１内部電極の一側面及びこれに対向する他側面にそれぞれ形成される。上記第１引出電極３５ａ乃至３５ｄは、上記第１内部電極３４を第１キャパシタ用ビア（未図示）と連結する役割をする。

本実施例では、上記第１内部電極３４の一側面に２つの引出電極３５ａ，３５ｂを形成し、上記一側面に対向する他側面に２つの引出電極３５ｃ，３５ｄが形成されている。上記引出電極は、上記第１内部電極３４のそれぞれの側面に形成されることが出来る。

図３の（ｂ）を参照すると、ポリマーシート３１ｂ上に複数個の第２内部電極３７が形成される。例えば、これらの第２内部電極３７は互いに電気的に絶縁して配される。本実施例では同一の面積を有する６つの第２内部電極３７を形成したが、上記第１内部電極の数及び面積は所望のキャパシタンス値に応じて多様に具現できる。

上記第２内部電極３７は、一つのポリマーシートを介して上記第１内部電極３４とペアを成し、それぞれの内部電極の面積によりキャパシタンスが定められるため上記第２内部電極は上記第１内部電極と対応する大きさに形成されることが好ましい。

上記第２内部電極３７は所定の面積を有するよう形成され上記第２内部電極３７から複数個の第２引出電極３８ａ乃至３８ｄが引出されて形成される。

上記第２引出電極３８ａ乃至３８ｄは、上記第１内部電極の一側面及びこれに対向する他側面にそれぞれ形成される。上記第２引出電極３８ａ乃至３８ｄは、上記第２内部電極３７を第２キャパシタ用ビア（未図示）と連結する役割をする。

本実施例では、上記第２内部電極３７の一側面に２つの引出電極３８ａ，３８ｂが形成され、上記一側面に対向する他側面に２つの引出電極３８ｃ，３８ｄが形成されている。上記引出電極は、上記第２内部電極３７のそれぞれの側面に形成されることが出来る。

図３の（ｃ）は、上記図３の（ａ）及び（ｂ）のポリマーシート３１ａ，３１ｂを積層した平面図である。

図３の（ｃ）を参照すると、第１内部電極３４及び第２内部電極３７は一つのポリマーシートを介して相互ペアを成し、それぞれ同一の面積を有するよう形成される。上記ポリマーシートを介して形成された第１内部電極３４と第２内部電極３７との間でキャパシタンスが発生することになる。

上記第１内部電極３４から引出された第１引出電極３５ａ乃至３５ｄと、上記第２内部電極３７から引出された第２引出電極３８ａ乃至３８ｄは、所定の間隔（Ｂ）離隔されて相互重畳されないよう交代に形成される。

本実施例では、上記第１引出電極３５ａ乃至３５ｄに（−）を、第２引出電極３８ａ乃至３８ｄに（＋）を連結した。このように第１引出電極３５ａ乃至３５ｄと第２引出電極３８ａ乃至３８ｄが交代に配置されることにより、（＋）、（−）電極が交代に配列される構造になる。

キャパシタの構造において電流が流れる方向は（＋）電極から（−）電極に流れるため、本実施例では、それぞれの第２引出電極３８ａ乃至３８ｄからそれぞれの第１引出電極３５ａ乃至３５ｄの方向へ電流の方向があらわれ、内部電極３４，３７の中央部では電流によって誘発される磁束が相殺されるため磁束が殆ど発生しない。これについては図４によりさらに詳しく説明する。

図４は、積層ポリマーキャパシタ層を成す、積層された内部電極内における電流経路（矢印方向）を表した平面図である。

相互異なる極性を有する第１内部電極４４及び第２内部電極４７がポリマーシート４１ａを介して相互対向して配置される。このようなペアを成す２つの内部電極は、積層ポリマーキャパシタ層内で繰り返して積層されている。

上記第１内部電極４４及び第２内部電極４７に連結される第１引出電極４５ａ乃至４５ｄ及び第２引出電極４８ａ乃至４８ｄのうち同一の方向に形成された 引出電極は相互同一の間隔ｂで形成されている。

図４を参照すると、ポリマーシート４１ａ上に形成された第１内部電極４４は複数個の第１引出電極４５ａ乃至４５ｄ及び導電性ビアホール（未図示）を通して（−）電極に電気的に連結される。また、積層された他のポリマーシート上に形成された第２内部電極４７は、複数個の第２引出電極４８ａ乃至４８ｄ及び導電性ビアホール（未図示）を通して（＋）電極に電気的に連結される。

内部電極に流れる電流は最も短い経路を通して流れる傾向により、電流は（＋）引出電極から最も隣接した（−）引出電極に向かって流れる。即ち、それぞれの第２引出電極４８ａ，４８ｂ，４８ｃ，４８ｄからそれぞれの第１引出電極４５ａ，４５ｂ，４５ｃ，４５ｄに電流の経路が形成される。但し、本図面において電流の方向として表した矢印は電流が主に流れる方向を表したもので、正確には全ての（＋）端子から全ての（−）端子に電流が流れる。

従って、第１及び第２内部電極の内部領域I_１，I_２，I_３では相互逆方向に流れる電流により磁束が相互効果的に相殺される。これによって、積層ポリマーキャパシタ層の内部でも相互逆方向の電流による相互インダクタンスの除去または相殺が容易に発生し、これによってキャパシタのＥＳＬはさらに低減する。積層ポリマーキャパシタの内部での磁束相殺の側面（即ち、ＥＳＬの側面）では、内部電極の幅ｄが長さｃに比べて小さいほど有利であると言える。

このように内部電極を流れる電流の磁束が効果的に相殺されるためには、（＋）引出電極と（−）引出電極が相互対向するよう形成され、同一の方向では（＋）引出電極と（−）引出電極が交代に同一の間隔を維持しながら配置されることが必要である。

図５の（ａ）乃至（ｃ）は本発明の他の実施形態によるキャパシタ内蔵型印刷回路基板において第１内部電極が形成されたポリマーシート、第２内部電極が形成されたポリマーシート、上記第１及び第２内部電極が形成されたポリマーシートが積層された平面図である。

図５の（ａ）を参照すると、ポリマーシート５１ａ上に複数個の第１内部電極５４が形成される。本実施例では同一の面積を有する６つの第１内部電極５４を形成したが、上記第１内部電極の数及び面積は所望のキャパシタンス値に応じて多様に具現できる。

上記第１内部電極５４は所定の面積を有するよう形成され上記第１内部電極５４から複数個の第１引出電極５５ａ乃至５５ｆが引出されて形成される。

本実施例では、第１内部電極５４の形態を円形にし、上記第１引出電極５５ａ乃至５５ｆは、上記第１内部電極５４の円周に沿って一定の間隔で形成される。上記第１引出電極５５ａ乃至５５ｆは、上記第１内部電極５４を第１キャパシタ用ビア（未図示）と連結する役割をする。

図５の（ｂ）を参照すると、ポリマーシート５１ｂ上に複数個の第２内部電極５７が形成される。本実施例では同一の面積を有する６つの第２内部電極５７を形成したが、上記第１内部電極の数及び面積は所望のキャパシタンス値に応じて多様に具現できる。

上記第２内部電極５７は、ポリマーシートを介して、上記第１内部電極５４とペアを成し、それぞれの内部電極の面積によりキャパシタンスが定められるため上記第２内部電極は上記第１内部電極と対応する大きさに形成されることが好ましい。

上記第２内部電極５７は所定の面積を有するよう形成され上記第２内部電極５７から複数個の第２引出電極５８ａ乃至５８ｆが引出されて形成される。

本実施例では上記第２内部電極５７を円形にし、上記第２引出電極５８ａ乃至５８ｆは、上記第２内部電極の周囲に一定の間隔で形成される。上記第２引出電極５８ａ乃至５８ｆは、上記第２内部電極５７を第２キャパシタ用ビア（未図示）と連結する役割をする。

図５の（ｃ）は、上記図５の（ａ）及び（ｂ）のポリマーシート５１ａ，５１ｂを積層した平面図である。

図５の（ｃ）を参照すると、第１内部電極５４及び第２内部電極５７はポリマーシートを介して相互ペアを成し、それぞれ同一の面積を有するよう形成される。上記ポリマーシートを介して形成された第１内部電極５４と第２内部電極５７との間でキャパシタンスが発生することになる。

上記第１内部電極５４から引出された第１引出電極５５ａ乃至５５ｆと、上記第２内部電極５７から引出された第２引出電極５８ａ乃至５８ｆは、一定の間隔離隔されて相互重畳されないよう交代に形成される。

本実施例では、第１内部電極５４及び第２内部電極５７を円形に形成し、上記それぞれの内部電極の周囲に形成された第１引出電極５５ａ乃至５５ｆ及び第２引出電極５８ａ乃至５８ｆが交代に配置されるよう積層した。また、上記第１引出電極５５ａ乃至５５ｆに（−）を、第２引出電極５８ａ乃至５８ｆに（＋）を連結した。このように第１引出電極５５ａ乃至５５ｆと第２引出電極５８ａ乃至５８ｆが交代に配置されることにより、（＋）、（−）電極が交代に配列される構造になる。

キャパシタの構造において電流が流れる方向は（＋）電極から近い（−）電極に流れるため、本実施例では、それぞれの第２引出電極５８ａ乃至５８ｆからそれぞれの第１引出電極５５ａ乃至５５ｆの方向に電流の方向があらわれ、内部電極５４，５７の中央部では電流により誘発される磁束が相殺されるため磁束が殆ど発生しない。

本実施例では内部電極が円形で形成され、上記円の周囲に（＋）と（−）が配列されて発生する誘導係数が相互相殺されて非常に小さいインダクタンス値を有するキャパシタを製造することが出来る。

本実施例では、偶数個の引出電極を形成して第１引出電極は第１引出電極と対向し、第２引出電極は第２引出電極と対向するよう配置されたが、奇数個の 引出電極を形成する場合には第１引出電極と第２引出電極が対向するよう配置されることが出来る。

図６の（ａ）乃至（ｆ）は、本発明の一実施例によるキャパシタ内蔵型印刷回路基板の製造工程のフロー図である。

図６の（ａ）は、一面に電極パターン６４，６７が形成された複数個のポリマーシートが積層されてポリマーキャパシタ層を形成する段階である。

図６の（ｂ）において、ＦＲ−４などの補強基材及びその両面に積層された銅箔からなるＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）基板にレーザードリリングまたは機械的ドリリングにより所定の位置にビアホール６３ｂを形成し、ビアホール６３ｂの内部をメッキなどの方法で充填する。その後上記ＣＣＬ基板の両面にドライフィルムを被せて露光及び現像工程を経た後、上記銅箔をエッチングして回路パターン６３ａを形成してパターニングされたＣＣＬ基板６３を用意する。

図６の（ｃ）において、多層ポリマーキャパシタ層６１とパターニングされたＣＣＬ基板６３を積層する。

図６の（ｄ）において、多層ポリマーキャパシタ層６１に層間の連結のためのビアホール６６，６９を形成し、ビアホールの内部をメッキまたは充填材により充填する。上記ビアホールは内部電極６４，６７に連結される複数個の引出電極が貫通するよう形成される。そして、多層ポリマーキャパシタ層６１の上部にメッキなどの方法により銅箔を形成し、ドライフィルムを被せて露光及び現像した後、銅箔をエッチングして回路パターン６１ａを形成する。上記回路パターン６１ａの形成にはエッチングの他にもエッチング及びメッキを適切に混合した様々な方法が使用できる。

図６の（ｅ）において、多層ポリマーキャパシタ層６１上に絶縁層及び銅箔６２ｃで構成されたさらに他の断面基板６２を積層する。

図６の（ｆ）において、断面基板６２にビアホール６２ｂを加工し、ドライフィルムを被せて露光及び現像した後に銅箔をエッチングして回路パターン６２ａを形成する。図６の（ｆ）に図示された通り、本実施例によるキャパシタ内蔵型印刷回路基板は印刷回路基板の内部に多層の高誘電率の誘電体ポリマーシート６１が挿入された構造を有する。

このように、本発明は上述の実施形態及び添付の図面により限定されない。即ち、内部電極の形態、面積、積層数、及び引出電極の数などは多様に具現できる。添付の請求範囲により権利範囲を限定し、請求範囲に記載された本発明の技術的思想を外れない範囲内で様々な形態の置換、変形及び変更が可能ということは当技術分野の通常の知識を有している者に自明である。

従来の技術によるキャパシタ内蔵型印刷回路基板の断面図である。 本発明の好ましい実施形態によるキャパシタ内蔵型印刷回路基板の断面図である。 の（ａ）乃至（ｃ）は、本発明の一実施形態による第１内部電極が形成されたポリマーシート、第２内部電極が形成されたポリマーシート及び積層されたポリマーシート層の平面図である。 図３の（ｃ）において内部電極に流れる電流経路を表した平面図である。 （ａ）乃至（ｃ）は、本発明の他の実施形態による第１内部電極が形成されたポリマーシート、第２内部電極が形成されたポリマーシート及び積層されたポリマーシート層の平面図である。 （ａ）乃至（ｆ）は、本発明の一実施形態によるキャパシタ内蔵型印刷回路基板の製造工程のフロー図である。

符号の説明

２１ 積層ポリマーキャパシタ層
２４ 第１内部電極
２５ａ 第１引出電極
２６ 第１キャパシタ用ビア
２７ 第２内部電極
２８ａ 第２引出電極
２９ 第２キャパシタ用ビア

Claims (9)

1. 複数のポリマーシートが積層された積層ポリマーキャパシタ層と、
   前記複数のポリマーシートのうち少なくとも一つのシートにより分離され、相互交代に配置されてペアを成す少なくとも一つの第１内部電極及び第２内部電極と、
   前記第１内部電極及び第２内部電極にそれぞれ連結される複数個の第１引出電極及び第２引出電極と、
   前記積層ポリマーキャパシタ層の一面または両面に積層され、層間回路を構成する複数の導電パターン及び導電性ビアが形成された少なくとも一つの絶縁層と、
   前記第１引出電極に連結されるよう前記積層ポリマーキャパシタ層を貫通して形成された複数の第１キャパシタ用ビアと、
   前記第２引出電極に連結されるよう前記積層ポリマーキャパシタ層を貫通して形成された複数の第２キャパシタ用ビアとを含み、
   前記複数個の第１及び第２引出電極は相互交代に配置され相互対向するよう配置されたことを特徴とするキャパシタ内蔵型印刷回路基板。
2. 少なくとも一つのポリマーシートを介して複数の第１及び第２内部電極が形成され、
   前記複数の第１及び第２内部電極は、相互異なる面積を有することを特徴とする請求項１に記載のキャパシタ内蔵型印刷回路基板。
3. 前記第１及び第２内部電極は、長方形で形成されたことを特徴とする請求項１に記載のキャパシタ内蔵型印刷回路基板。
4. 前記第１及び第２引出電極は、
   前記第１及び第２内部電極それぞれの対向する２つの長側面に形成されたことを特徴とする請求項３に記載のキャパシタ内蔵型印刷回路基板。
5. 同一長側面方向に形成された第１及び第２引出電極は相互同一の間隔を有することを特徴とする請求項４に記載のキャパシタ内蔵型印刷回路基板。
6. 複数のポリマーシートが積層された積層ポリマーキャパシタ層と、
   前記複数のポリマーシートのうち少なくとも一つのシートにより分離され、相互交代に配置されてペアを成す少なくとも一つの第１内部電極及び第２内部電極と、
   前記第１内部電極及び第２内部電極にそれぞれ連結される複数個の第１引出電極及び第２引出電極と、
   前記積層ポリマーキャパシタ層の一面または両面に積層され、層間回路を構成する複数の導電パターン及び導電性ビアが形成された少なくとも一つの絶縁層と、
   前記第１引出電極に連結されるよう前記積層ポリマーキャパシタ層を貫通して形成された複数の第１キャパシタ用ビアと、
   前記第２引出電極に連結されるよう前記積層ポリマーキャパシタ層を貫通して形成された複数の第２キャパシタ用ビアとを含み、
   前記第１及び第２内部電極は円形で形成され、
   前記複数個の第１及び第２引出電極は相互交代に配置されたことを特徴とするキャパシタ内蔵型印刷回路基板。
7. 前記隣接した第１引出電極と第２引出電極は同一の間隔を有するよう形成されたことを特徴とする請求項６に記載のキャパシタ内蔵型印刷回路基板。
8. 前記複数個の第１及び第２引出電極は、それぞれ偶数で形成されたことを特徴とする請求項７に記載のキャパシタ内蔵型印刷回路基板。
9. 少なくとも一つのポリマーシートを介して複数の第１及び第２内部電極が形成され、
   前記複数の第１及び第２内部電極は、相互異なる面積を有することを特徴とする請求項６に記載のキャパシタ内蔵型印刷回路基板。

Images