JP2007059670A - 積層コンデンサ - Google Patents
積層コンデンサ Download PDFInfo
- Publication number
- JP2007059670A JP2007059670A JP2005244019A JP2005244019A JP2007059670A JP 2007059670 A JP2007059670 A JP 2007059670A JP 2005244019 A JP2005244019 A JP 2005244019A JP 2005244019 A JP2005244019 A JP 2005244019A JP 2007059670 A JP2007059670 A JP 2007059670A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- conductor
- main surface
- multilayer capacitor
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】 等価直列抵抗を下げることなく有効周波数帯域を広く形成した積層コンデンサを提供する。
【解決手段】 積層体1の一主面に複数の第2貫通導体6と接続されて形成され、複数の第2内部電極4と電気的に接続された一主面電極11と、積層体1の一主面に誘電体層2および一主面電極11を覆うとともに第1貫通導体5の端面および一主面電極11の第2貫通導体6から離れた一部分を露出させて形成された保護層9とを備えており、保護層9から露出した第1貫通導体5の端面および一主面電極11の一部分が、それぞれ第1外部電極7および第2外部電極8とされている積層コンデンサ10である。等価直列インダクタンスが低くなって共振周波数が高周波側にシフトするので、等価直列抵抗を下げることなく、全体の電気特性としてはインピーダンスが低い有効周波数帯域が高周波側に広げられたものとすることができる。
【選択図】 図2
【解決手段】 積層体1の一主面に複数の第2貫通導体6と接続されて形成され、複数の第2内部電極4と電気的に接続された一主面電極11と、積層体1の一主面に誘電体層2および一主面電極11を覆うとともに第1貫通導体5の端面および一主面電極11の第2貫通導体6から離れた一部分を露出させて形成された保護層9とを備えており、保護層9から露出した第1貫通導体5の端面および一主面電極11の一部分が、それぞれ第1外部電極7および第2外部電極8とされている積層コンデンサ10である。等価直列インダクタンスが低くなって共振周波数が高周波側にシフトするので、等価直列抵抗を下げることなく、全体の電気特性としてはインピーダンスが低い有効周波数帯域が高周波側に広げられたものとすることができる。
【選択図】 図2
Description
本発明はICの電源端子における電源電圧を安定させるデカップリング回路等に好適に用いられる積層コンデンサに関するものである。
従来から、デカップリング回路等に積層コンデンサが好適に用いられている。
従来の積層コンデンサとしては、例えば、複数の誘電体層を積層した積層体の内部に、誘電体層を挟んでそれぞれ対向する複数の第1内部電極および第2内部電極と、第1内部電極に接続される複数の第1貫通導体と、第2内部電極に接続される複数の第2貫通導体とを配設した構造のものが知られている(例えば、特許文献1を参照。)。
上記積層コンデンサは、第1内部電極と第2内部電極との間に所定の電圧を印加した際に両内部電極間に配されている誘電体層に所定のキャパシタンスが形成されるものである。また、上記積層コンデンサは、このキャパシタンスと等価直列インダクタンスとの共振によりインピーダンスが極小となる共振周波数を有しており、この共振周波数の付近の周波数帯域のインピーダンスが低く形成された電気特性を有したものとなっている。そして、上記積層コンデンサは、第1貫通導体と第2貫通導体とが誘電体層を平面視したときに縦横の並びに交互にかつ等しい間隔で並べられたうえで第1貫通導体を流れる電流と第2貫通導体を流れる電流とが逆向きとなっているので、貫通導体に発生する磁束が隣接する貫通導体同士で互いに相殺されて積層コンデンサが持つインダクタンスを効果的に低くしたものとなり、通常のコンデンサよりも共振周波数が高く、共振周波数付近に形成されるインピーダンスの低い周波数帯域が高周波側に形成されたものとなる。このインピーダンスの低い周波数帯域は充電および放電に適した有効周波数帯域であるため、上記積層コンデンサは、ICの電源端子と電源との間に接続され外部からのノイズやICの高速な動作によって発生する電源電圧の変動を抑制するデカップリング回路においては、高周波側で充電および放電を行なう積層コンデンサとして機能することができるものである。
特開2005−39201号公報
複数のコンデンサを用いて構成されることにより、所定の基準値よりもインピーダンスが低い有効周波数帯域が低周波から高周波にまで幅広く形成されたデカップリング回路においては、それぞれのコンデンサの有効周波数帯域が広いものであれば、少ない数のコンデンサで構成できるので、回路の規模を小さくすることが可能である。そのようなコンデンサとしては積層コンデンサが好適であり、例えば、上記積層コンデンサにおいては、第1貫通導体および第2貫通導体の配設密度を高めることにより、等価直列インダクタンスを低くすることができるので、有効周波数帯域が高周波側に広げられる。
しかしながら、上述した従来の積層コンデンサは、第1貫通導体および第2貫通導体の配設密度を高めることによって磁束の打ち消し合いによる等価直列インダクタンスを小さくする効果が高まり有効周波数帯域が広いものとなるが、他方では、貫通導体が増えることによって直列等価抵抗が下がるので、共振周波数のインピーダンスが大きく低下したものとなる。このような積層コンデンサを用いたデカップリング回路は、他のコンデンサとの反共振周波数のインピーダンスが高くなるので、有効周波数帯域中にインピーダンスが規格値よりも高い周波数帯域が発生してしまうという問題点があった。
本発明は上記のような従来の積層コンデンサにおける問題点に鑑み案出されたものであり、その目的は、等価直列抵抗を下げることなく有効周波数帯域を広く形成することができる積層コンデンサを提供することにある。
本発明の積層コンデンサは、複数の誘電体層を積層して成る積層体と、前記誘電体層間に前記積層体の一主面側から交互に配置された複数の第1内部電極および複数の第2内部電極と、複数の前記第1内部電極と接続されて前記積層体の一主面に導出された複数の第1貫通導体と、複数の前記第2内部電極と接続されて前記積層体の一主面に導出された複数の第2貫通導体と、前記積層体の一主面に複数の前記第2貫通導体と接続されて形成され、複数の前記第2内部電極と電気的に接続された一主面電極と、前記積層体の一主面に前記誘電体層および前記一主面電極を覆うとともに前記第1貫通導体の端面および前記一主面電極の前記第2貫通導体から離れた一部分を露出させて形成された保護層とを備えており、該保護層から露出した前記第1貫通導体の端面および前記一主面電極の一部分が、それぞれ第1外部電極および第2外部電極とされていることを特徴とするものである。
また本発明の積層コンデンサは、上記構成において、前記第2外部電極は、該第2外部電極に最も近い前記第1貫通導体と最も近い前記第2貫通導体とで挟まれた前記一主面電極上の領域を含むように形成されていることを特徴とするものである。
また本発明の積層コンデンサは、上記構成において、前記第1貫通導体および前記第2貫通導体は、前記積層体の一主面から見て、縦横の並びに交互にかつ等しい間隔で並べられていることを特徴とするものである。
また本発明の積層コンデンサは、上記構成において、前記一主面電極は、前記第2内部電極よりも厚いことを特徴とするものである。
本発明の積層コンデンサによれば、積層体の一主面に誘電体層および一主面電極を覆うとともに第1貫通導体の端面および一主面電極の第2貫通導体から離れた一部分を露出させて形成された保護層とを備えており、この保護層から露出した第1貫通導体の端面および一主面電極の一部分が、それぞれ第1外部電極および第2外部電極とされていることから、第1外部電極−第1貫通導体−第1内部電極−一主面電極−第2外部電極という電流経路の電気特性においては等価直列インダクタンスが低くなってこの電流経路での共振周波数が高周波側にシフトして共振周波数が2箇所存在することとなり、この2つの共振周波数をまたがるように広い周波数帯域でインピーダンスが低くなるので、等価直列抵抗を下げることなく全体の電気特性としてはインピーダンスが低い有効周波数帯域を広く形成することができる。
また本発明の積層コンデンサによれば、第2外部電極がこの第2外部電極に最も近い第1貫通導体と最も近い第2貫通導体とで挟まれた一主面電極上の領域を含むように形成されているときには、第1外部電極−第1貫通導体−第1内部電極−一主面電極−第2外部電極という電流経路の距離、および、第1外部電極−第1貫通導体−第1内部電極−第2内部電極−第2貫通導体−一主面電極−第2外部電極という電流経路の距離が共に最短の組み合わせとなるので、共振周波数が低周波側に形成される第1外部電極−第1貫通導体−第1内部電極−第2内部電極−第2貫通導体−第2外部電極という電流経路の電気特性について等価直列インダクタンスを低く抑えたものとすることができる。インピーダンス特性においてインダクタンス成分が支配的に働くのは共振周波数よりも高周波側であるため、本発明の積層コンデンサは、低周波側の共振周波数付近においては共振周波数よりも高周波側のインピーダンスが低いものとなる。すなわち、積層コンデンサ全体として有効周波数帯域のインピーダンスを全体的に低くすることができる。
また本発明の積層コンデンサによれば、第1貫通導体および第2貫通導体が、積層体の一主面から見て、縦横の並びに交互にかつ等しい間隔で並べられているときには、電流が逆向きであることにより磁束も逆向きに発生している第1貫通導体と第2貫通導体とが隣り合うとともにお互いの距離が近くなるように効率的に配置されたものとなっているので、第1貫通導体および第2貫通導体に発生する磁束は効率よく相殺されて等価直列インダクタンスが低くなり、通常のコンデンサよりも共振周波数が高く、共振周波数付近に形成されるインピーダンスの低い周波数帯域が高周波側に形成されたものとなる。
また本発明の積層コンデンサによれば、一主面電極が第2内部電極よりも厚いときには、一主面電極の等価直列インダクタンスが低くなるので、有効周波数帯域をより高周波側に広げることが可能となる。
以下に、本発明の積層コンデンサについて添付図面を参照しつつ詳細に説明する。
図1は本発明の積層コンデンサの実施の形態の一例を示す外観斜視図であり、図2は図1の積層コンデンサのA−A’線断面図であり、図3(a)および(b)はそれぞれ図1の積層コンデンサの第1内部電極が形成された誘電体層および第2内部電極が形成された誘電体層を上方から見た平面図である。これらの図に示す本発明の積層コンデンサは、積層体1、複数の第1内部電極3および第2内部電極4、複数の第1貫通導体5および第2貫通導体2、一主面電極11、保護層9を備える。
積層体1は、長方形状の複数の誘電体層2を、例えば70〜600層積層することによって形成された直方体状の誘電体である。なお、図2においては、本例を簡略化して説明するために誘電体層2の積層数を省略して示した。
誘電体層2は、例えば、チタン酸バリウム,チタン酸カルシウム,チタン酸ストロンチウム等を主成分とする誘電体材料によって1層あたり1μm〜3μmの厚みに形成されている。
積層体1の内部には、誘電体層2間に積層体1の一主面側から交互に第1内部電極3および第2内部電極4が複数配置されており、これら第1内部電極3と第2内部電極4との対向領域では静電容量が形成されている。
この第1内部電極3および第2内部電極4は、例えば、ニッケル,銅,ニッケル−銅,銀−パラジウム等の金属を主成分とする導体材料によって、例えば0.5μm〜2μmの厚みに形成される。また第1内部電極3の外周および第2内部電極4の外周は積層体1の側面から離れているので、両内部電極3,4の対向面積は、例えば、各誘電体層2の面積が3.3mm2である場合であれば、2.7mm2〜3.0mm2に設定される。
第1貫通導体5および第2貫通導体6は、各誘電体層2を貫通して積層方向に伸びるように形成され、その一端が積層体1の一主面に導出されている。また、第1貫通導体5は複数の第1内部電極3に接続され、第2貫通導体6は複数の第2内部電極4に接続されている。
両貫通導体5,6は、前述した第1内部電極3や第2内部電極4と同様の導体材料によって、例えば直径80μm〜150μmの円柱状に形成されている。
また、第1貫通導体5と第2内部電極4との間、ならびに第2貫通導体6と第1内部電極3との間には、図3(a)および(b)に示すように導体材料の存在しない空白部12がそれぞれ設けてあり、これら空白部12によって、第1内部電極3と第2内部電極4とが電気的に絶縁されている。
積層体1の一主面に形成された一主面電極11は、複数の第2貫通導体6と接続されることにより、複数の第2内部電極4と電気的に接続されており、第1内部電極3に対しては、電気的には絶縁されるとともに複数の第1内部電極3のうち積層体1の一主面に最も近いものとの対向領域で静電容量が形成されるようになっている。この一主面電極11は、第1内部電極3および第2内部電極4と同様の導体材料を用いることができ、同様の膜厚に形成することができる。
また、積層体1の一主面に形成された保護層9は、誘電体層2および一主面電極11を覆うように形成されたものである。そして、保護層9に設けられた露出部に、第1内部電極3と電気的に接続する第1外部電極7、および第2内部電極4と電気的に接続する第2外部電極8が形成されている。なお、第1外部電極は第1貫通導体5の露出した端面であればよく、第2貫通導体は一主面電極11の露出した一部分であればよいが、この例においては第1外部電極7および第2外部電極8として第1貫通導体5の露出した端面および一主面電極11の露出した一部分にそれぞれ金属層を積層した例を示している。
このように構成される積層コンデンサ10は、第1外部電極7と第2外部電極8との間に所定の電圧が印加されると、第1内部電極3と第2内部電極4との間に位置する誘電体層2の誘電率,厚み,対向面積および層数に対応した静電容量が形成される。
本発明の積層コンデンサ10によれば、図3(a)および(b)に示すように、第1貫通導体5および第2貫通導体6は、積層体1の一主面から見て、縦横の並びに交互にかつ等しい間隔で並べられているので、電流が逆向きであることにより磁束も逆向きに発生している第1貫通導体5と第2貫通導体6とが隣り合うとともにお互いの距離が近くなるように効率的に配置されたものとなっているので、第1貫通導体5および第2貫通導体6に発生する磁束は効率よく相殺されて等価直列インダクタンスが低くなり、通常のコンデンサよりも共振周波数が高く、共振周波数付近に形成されるインピーダンスの低い周波数帯域が高周波側に形成されたものとなる。このインピーダンスの低い周波数帯域は充電および放電に適した有効周波数帯域であるため、本発明の積層コンデンサ10は、ICの電源端子と電源との間に接続され外部からのノイズやICの高速な動作によって発生する電源電圧の変動を抑制するデカップリング回路においては、高周波側で充電および放電を行なう積層コンデンサ10として好適に機能することができるものとなる。
本発明の積層コンデンサ10は、例えば以下に示す方法により製造される。
誘電体層2がチタン酸バリウムを主成分とする誘電体材料から成る場合であれば、チタン酸バリウムの粉末に適当な有機溶剤,ガラスフリット,有機バインダ等を添加・混合して泥漿状のセラミックスラリーとなすとともに、このセラミックスラリーをドクターブレード法等によって所定形状,所定厚みのセラミックグリーンシートを複数形成する。
この各セラミックグリーンシートの一主面に、例えば、ニッケルの粉末に適当な有機溶剤,ガラスフリット,有機バインダ等を添加・混合して得た導体ペーストをスクリーン印刷法等によって所定パターンに印刷・塗布する。
得られたセラミックグリーンシートを所定の枚数だけ積層し圧着させることにより、複数のセラミックグリーンシートからなる積層シートを形成し、レーザ照射やマイクロドリルによる加工あるいはパンチング等によって所定の貫通孔を穿設するとともに、これら貫通孔内にスクリーン印刷等によって導体ペーストを印刷・充填し、これを個々の積層コンデンサに対応する個片の積層体に切断分離する。
この切断分離した個片の積層体を例えば1100℃〜1400℃の温度で焼成することにより、複数の誘電体層2を積層して成る積層体1を得ることができる。
なお、一主面電極11は、第1内部電極3および第2内部電極4と同様の導体材料を用いて第1内部電極3および第2内部電極4と同様の方法で形成することが可能であり、保護層9については、誘電体層2と同様の誘電体材料を用いて、積層体1の一主面に例えばスクリーン印刷法により露出部に対応する部分が非印刷部となるようにセラミックスラリーを印刷して形成することが可能である。いずれも焼成前に個片の積層体の一主面に形成しておくことで、積層体1,一主面電極11および保護層9を一括焼成して形成することができる。このとき、保護層9の材料として誘電体層2と同じ誘電体材料を用いれば、焼成の際の収縮について収縮のタイミングおよび収縮量が一致するので、誘電体層2の材料と保護層9の材料とに同じ誘電体材料を用いるのが望ましい構成となる。
そして、本発明の積層コンデンサ10においては、保護層9は、第1貫通導体5の端面および一主面電極11の第2貫通導体6から離れた一部分を露出させて形成されており、保護層9から露出した第1貫通導体5の端面および一主面電極11の一部分が、それぞれ第1外部電極7および第2外部電極8とされている。このことから、第1外部電極7−第1貫通導体5−第1内部電極3−一主面電極11−第2外部電極8という電流経路の電気特性においては等価直列インダクタンスが低くなってこの電流経路での共振周波数が高周波側にシフトして共振周波数が2箇所存在することとなり、この2つの共振周波数をまたがるように広い周波数帯域でインピーダンスが低くなるので、等価直列抵抗を下げることなく、全体の電気特性としてはインピーダンスが低い有効周波数帯域を広く形成することができる。
なお、第1外部電極7および第2外部電極8の表面には、外部の配線基板の配線等との接続を良好にする目的で、錫,ハンダもしくは金等の導体材料によって被膜を形成するのが好ましい。このような両外部電極7,8および被膜は、例えば無電解メッキ処理により容易に形成することができる。
また本発明の積層コンデンサ10によれば、図4に保護層9を透視して一主面電極11が形成された積層体1の一主面を上方から見た平面図で示すように、第2外部電極8が、この第2外部電極8に最も近い第1貫通導体5と最も近い第2貫通導体6とで挟まれた一主面電極11上の領域を含むように形成されているときには、第1外部電極7−第1貫通導体5−第1内部電極3−一主面電極11−第2外部電極8という電流経路の距離、および、第1外部電極7−第1貫通導体5−第1内部電極3−第2内部電極4−第2貫通導体6−一主面電極11−第2外部電極8という電流経路の距離が共に最短の組み合わせとなるので、共振周波数が低周波側に形成される第1外部電極7−第1貫通導体5−第1内部電極3−第2内部電極4−第2貫通導体6−第2外部電極8という電流経路の電気特性は、等価直列インダクタンスを低く抑えたものとすることができる。インピーダンス特性においてはインダクタンス成分が支配的に働くのは共振周波数よりも高周波側であるため、本発明の積層コンデンサ10は、低周波側の共振周波数付近においては、共振周波数よりも高周波側のインピーダンスが低いものとなる。すなわち、積層コンデンサ10全体として有効周波数帯域のインピーダンスを全体的に低くすることができる。
また、本発明の積層コンデンサ10は、図1に示すように、第1外部電極7および第2外部電極8はそれぞれ列状に並んだものが交互に配置された構成とすることができるため、この積層コンデンサ10を実装して接続する外部の回路基板の実装用パターンとしては複数の電位の異なる直線状パターンが交互に配置するように形成したものを用いればよいので、実装性の良好な積層コンデンサ10とすることができる。
また本発明の積層コンデンサ10によれば、一主面電極11が第2内部電極4よりも厚いときには、一主面電極11の等価直列インダクタンスが低くなるので、有効周波数帯域をより高周波側に広げることが可能となる。
なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更,改良等が可能である。
例えば、上述した実施の形態の例においては、保護層9を形成するに際し、スクリーン印刷法を用いて露出部に対応する非印刷部を形成しているが、これに代えて、例えば、予め露出部に対応する穴が形成されたセラミックグリーンシートを用いるようにしてもよい。
また、縦横に交互にかつ等しい間隔で配置された第1貫通導体5および第2貫通導体6の並びにおいて、図4と同様に、本発明の積層コンデンサの実施の形態の他の例について保護層19を透視して一主面電極21が形成された積層体1の一主面を図5に上方から見た平面図で示すように、第2外部電極18が、すべての最も接近する第1貫通導体5と第2貫通導体6とで挟まれた一主面電極21上の領域に配置する構成が、特に効率的に本発明の積層コンデンサ20による効果が得られるので望ましい。
積層体1を、チタン酸バリウムを主成分とする誘電体材料から成り、厚みが4μmの誘電体層2を110層積層する構成とし、ニッケルを主成分とする導体材料から成り厚みが3μmの第1内部電極3および第2内部電極4を積層体1の一主面から交互に50層ずつ配置し、ニッケルを主成分とする導体材料から成り直径が90μmであり、複数の第1内部電極3と接続されて積層体1の一主面に導出された複数の第1貫通導体5、および複数の第2内部電極6と接続されて積層体1の一主面に導出された複数の第2貫通導体6を、それぞれ18個ずつ積層体1の一主面から見て縦横の並びに交互にかつ等しい間隔で並べて形成し、積層体1の一主面に複数の第2貫通導体6と接続されて形成され、複数の第2内部電極4と電気的に接続された一主面電極11を形成し、積層体1の一主面に誘電体層2および一主面電極11を覆うとともに第1貫通導体5の端面および一主面電極11の第2貫通導体6から離れた一部分を露出させて保護層9を形成し、保護層9から露出した第1貫通導体5の端面および一主面電極11の一部分をそれぞれ第1外部電極7および第2外部電極8となるようにして、縦と横とがともに3.3mmであり、高さが0.6mmの本発明の積層コンデンサ10を製造した。なお、一主面電極11は第1内部電極3および第2内部電極と同様の導体材料を用いて形成し、保護層9は誘電体層2と同様の誘電体材料を用いて形成した。また、第2外部電極8の露出箇所は、図4に示すように第2外部電極8が最も接近する第1貫通導体5と第2貫通導体6とで挟まれた一主面電極11上の領域に配置したものとした。
また比較例として、本発明の積層コンデンサ10の第2外部電極8として一主面電極11の一部分を露出させる代わりに第2貫通導体6の端面が接続された部分を露出させたものとし、その部分の一主面電極11を第2内部電極6として機能させる積層コンデンサを製造した。
以上の各積層コンデンサについて、インピーダンス特性を測定した結果を図6に示す。図6は積層コンデンサのインピーダンス特性を示す線図である。図6において、横軸は周波数(単位:MHz)を示し、縦軸はインピーダンス|Z|(単位:mΩ)を示す。インピーダンスの測定は1MHz〜数100MHzの周波数帯において行なった。図6中の特性曲線Xは本発明の積層コンデンサの実施例のインピーダンス特性を示し、また特性曲線Zは比較例である従来の積層コンデンサのインピーダンス特性を示す。なお、本実施例においては、インピーダンスの規格値を15mΩとし、インピーダンスがこの値よりも低い周波数帯域を有効周波数帯域としている。
図6に示す結果から分かるように、本発明の積層コンデンサ10のインピーダンス特性は、従来の積層コンデンサのインピーダンス特性に比べてインピーダンスの低い有効周波数帯域が広く形成されたものとなっており、図6中に示すG点は、第1外部電極7−第1貫通導体5−第1内部電極3−第2内部電極4−第2貫通導体6−一主面電極11−第2外部電極8という電流経路、H点は、第1外部電極7−第1貫通導体5−第1内部電極3−一主面電極11−第2外部電極8という電流経路と考えられる。すなわち、本発明の積層コンデンサ10によれば、保護層9から露出した第1貫通導体5の端面および一主面電極11の一部分が、それぞれ第1外部電極7および第2外部電極8とされていることから、第1外部電極7−第1貫通導体5−第1内部電極3−一主面電極11−第2外部電極8という電流経路の電気特性においては等価直列インダクタンスが低くなってこの電流経路での共振周波数が高周波側にシフトして共振周波数が2箇所存在することとなり、この2つの共振周波数をまたがるように広い周波数帯域でインピーダンスが低くなるので、等価直列抵抗を下げることなく、全体の電気特性としてはインピーダンスが低い有効周波数帯域を広く形成できることが確認できた。
1・・・積層体
2・・・誘電体層
3・・・第1内部電極
4・・・第2内部電極
5・・・第1貫通導体
6・・・第2貫通導体
7,17・・・第1端子電極
8,18・・・第2端子電極
9,19・・・保護層
10,20・・・積層コンデンサ
11,21・・・一主面電極
2・・・誘電体層
3・・・第1内部電極
4・・・第2内部電極
5・・・第1貫通導体
6・・・第2貫通導体
7,17・・・第1端子電極
8,18・・・第2端子電極
9,19・・・保護層
10,20・・・積層コンデンサ
11,21・・・一主面電極
Claims (4)
- 複数の誘電体層を積層して成る積層体と、
前記誘電体層間に前記積層体の一主面側から交互に配置された複数の第1内部電極および複数の第2内部電極と、
複数の前記第1内部電極と接続されて前記積層体の一主面に導出された複数の第1貫通導体と、
複数の前記第2内部電極と接続されて前記積層体の一主面に導出された複数の第2貫通導体と、
前記積層体の一主面に複数の前記第2貫通導体と接続されて形成され、複数の前記第2内部電極と電気的に接続された一主面電極と、
前記積層体の一主面に前記誘電体層および前記一主面電極を覆うとともに前記第1貫通導体の端面および前記一主面電極の前記第2貫通導体から離れた一部分を露出させて形成された保護層とを備えており、
該保護層から露出した前記第1貫通導体の端面および前記一主面電極の一部分が、それぞれ第1外部電極および第2外部電極とされていることを特徴とする積層コンデンサ。 - 前記第2外部電極は、該第2外部電極に最も近い前記第1貫通導体と最も近い前記第2貫通導体とで挟まれた前記一主面電極上の領域を含むように形成されていることを特徴とする請求項1に記載の積層コンデンサ。
- 前記第1貫通導体および前記第2貫通導体は、前記積層体の一主面から見て、縦横の並びに交互にかつ等しい間隔で並べられていることを特徴とする請求項1に記載の積層コンデンサ。
- 前記一主面電極は、前記第2内部電極よりも厚いことを特徴とする請求項1に記載の積層コンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005244019A JP2007059670A (ja) | 2005-08-25 | 2005-08-25 | 積層コンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005244019A JP2007059670A (ja) | 2005-08-25 | 2005-08-25 | 積層コンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007059670A true JP2007059670A (ja) | 2007-03-08 |
Family
ID=37922889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005244019A Pending JP2007059670A (ja) | 2005-08-25 | 2005-08-25 | 積層コンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007059670A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010073723A (ja) * | 2008-09-16 | 2010-04-02 | Tdk Corp | 積層セラミック電子部品の製造方法 |
KR20190024083A (ko) * | 2017-08-31 | 2019-03-08 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
-
2005
- 2005-08-25 JP JP2005244019A patent/JP2007059670A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010073723A (ja) * | 2008-09-16 | 2010-04-02 | Tdk Corp | 積層セラミック電子部品の製造方法 |
KR20190024083A (ko) * | 2017-08-31 | 2019-03-08 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR102404320B1 (ko) * | 2017-08-31 | 2022-06-07 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4953988B2 (ja) | 積層コンデンサおよびコンデンサ実装基板 | |
KR102004793B1 (ko) | 적층 전자부품 및 그 실장기판 | |
JP2020057754A (ja) | 積層セラミック電子部品 | |
KR102122932B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
KR102004787B1 (ko) | 적층형 전자부품 및 그 제조방법 | |
JP4637674B2 (ja) | 積層コンデンサ | |
KR20140038876A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
KR102613871B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
KR20180050004A (ko) | 적층 세라믹 커패시터 | |
US20210027949A1 (en) | Capacitor component | |
JP2011135036A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
JP2010027899A (ja) | 積層セラミック電子部品およびその製造方法 | |
JP4953989B2 (ja) | 積層コンデンサおよびコンデンサ実装基板 | |
JP4458812B2 (ja) | コンデンサ、コンデンサの製造方法、配線基板、デカップリング回路及び高周波回路 | |
JP2010199269A (ja) | コンデンサおよびコンデンサモジュール | |
KR20140125111A (ko) | 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판 | |
JP2007059670A (ja) | 積層コンデンサ | |
KR20170017137A (ko) | 커패시터 부품 | |
JP2007005694A (ja) | 積層コンデンサ | |
KR20140128074A (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
JP5007763B2 (ja) | 積層セラミックコンデンサ | |
JP4761904B2 (ja) | 積層コンデンサ | |
JP2005203623A (ja) | コンデンサ、コンデンサの製造方法、配線基板、デカップリング回路及び高周波回路 | |
JP2010129657A (ja) | コンデンサ | |
JP6610072B2 (ja) | 積層コンデンサ、及び、配線基板 |