JP2008227057A - 画素アレイ - Google Patents
画素アレイ Download PDFInfo
- Publication number
- JP2008227057A JP2008227057A JP2007061647A JP2007061647A JP2008227057A JP 2008227057 A JP2008227057 A JP 2008227057A JP 2007061647 A JP2007061647 A JP 2007061647A JP 2007061647 A JP2007061647 A JP 2007061647A JP 2008227057 A JP2008227057 A JP 2008227057A
- Authority
- JP
- Japan
- Prior art keywords
- tft
- pixels
- row
- signal
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】2次元マトリクス状に配列され、TFTをそれぞれ備えた複数の画素を有する画素アレイにおいて、複数の画素のうち隣接する所定数の画素にそれぞれ設けられたTFTは互いに近接して配置され、該TFTの半導体膜は近接する複数のTFTに渡って連続して形成され、半導体膜が連続して形成された複数のTFTを電気的に分離するTFT分離手段を有する。
【選択図】図8
Description
前記複数の画素のうち隣接する所定数の前記画素にそれぞれ設けられた前記TFTは互いに近接して配置され、該TFTの半導体膜は近接する複数の前記TFTに渡って連続して形成され、
前記半導体膜が連続して形成された複数の前記TFTを電気的に分離するTFT分離手段を有することを特徴とする画素アレイ。
前記複数の画素のうち同一の行に配列された複数の前記画素にそれぞれ設けられた前記TFTに接続され、該TFTの駆動を制御する信号を供給する行信号線と、
前記複数の画素のうち同一の列に配列された複数の前記画素にそれぞれ設けられた前記TFTに接続され、該TFTに信号を供給、または該TFTから信号を読み出す列信号線と、を有し、
前記行信号線は行毎に設けられ、同一時刻には多くても1本の前記行信号線にのみ前記TFTをオン状態にしうる電圧信号が印加されるものであって、
前記半導体膜が連続して形成された複数の前記TFTは、2本の前記行信号線または2本の前記列信号線を挟んで近接して配置されていることを特徴とする前記1に記載の画素アレイ。
前記複数の画素のうち同一の列に配列された複数の前記画素にそれぞれ設けられた前記TFTに接続され、該TFTに信号を供給、または該TFTから信号を読み出す列信号線と、
複数の前記画素の隣接する行間に設けられ、TFTをオフ状態にしうる電圧信号が印加された行共通線と、を有し、
前記半導体膜が連続して形成された複数の前記TFTは、前記行共通線または2本の前記列信号線を挟んで近接して配置されていることを特徴とする前記1に記載の画素アレイ。
前記複数の画素のうち同一の行に配列された複数の前記画素にそれぞれ設けられた前記TFTに接続され、該TFTの駆動を制御する信号を供給する行信号線と、
前記複数の画素のうち同一の列に配列された複数の前記画素にそれぞれ設けられた前記TFTに接続され、該TFTに信号を供給、または該TFTから信号を読み出す列信号線と、
複数の前記画素の隣接する列間に設けられ、所定の電圧信号が印加された列共通線と、を有し、
前記行信号線は行毎に設けられ、同一時刻には多くても1本の前記行信号線にのみ前記TFTをオン状態にしうる電圧信号が印加されるものであって、
前記半導体膜が連続して形成された複数の前記TFTは、2本の前記行信号線または2本の前記列信号線、あるいは前記列共通線を挟んで近接して配置されていることを特徴とする前記1に記載の画素アレイ。
前記複数の画素のうち同一の列に配列された複数の前記画素にそれぞれ設けられた前記TFTに接続され、該TFTに信号を供給、または該TFTから信号を読み出す列信号線と、
複数の前記画素の隣接する行間に設けられ、TFTをオフ状態にしうる電圧信号が印加された行共通線と、
複数の前記画素の隣接する列間に設けられ、所定の電圧信号が印加された列共通線と、を有し、
前記半導体膜が連続して形成された複数の前記TFTは、前記行共通線または2本の前記列信号線、あるいは前記列共通線を挟んで近接して配置されていることを特徴とする前記1に記載の画素アレイ。
複数の前記画素の隣接する行間および列間の所定領域に設けられ、TFTをオフ状態にしうる電圧信号が印加された行共通線を有し、
前記半導体膜が連続して形成された複数の前記TFTは、前記行共通線を挟んで近接して配置されていることを特徴とする前記1に記載の画素アレイ。
最初に本発明に係る画素アレイの代表的な用途の一つである、表示装置の周知の構成を図1を用いて説明する。図1は、従来の画素アレイ11を用いた表示装置1の概略構成図である。
実施形態2による画素アレイの構成を図12を用いて説明する。図12は、実施形態2による画素アレイ20の構成を示す平面模式図である。実施形態2による画素アレイ20は、実施形態1の場合の変形例である。
実施形態3による画素アレイの構成を図13を用いて説明する。図13は、実施形態3による画素アレイ30の構成を示す平面模式図である。実施形態3による画素アレイ30は、実施形態1の場合の変形例であり、画素Pxが3つ単位で配列されたデルタ配列である。画素Pxを3つ単位で配列することによりR,G,Bの3原色のカラー表示を行うことができる。
実施形態4による画素アレイの構成を説明する。実施形態4による画素アレイ40は、1つの画素Pxに2つのトランジスタTrを有する。
実施形態5による画素アレイの構成を図21を用いて説明する。図21は、実施形態5による画素アレイ50の構成を示す平面模式図である。
実施形態6による画素アレイは、1つの画素Pxに2つのトランジスタTrを有する。実施形態6による画素アレイの構成を図22を用いて説明する。図22は、実施形態6による画素アレイ60の構成を示す平面模式図である。
次に、本発明に係る画素アレイの代表的な用途の一つである、撮像装置の周知の構成を図23を用いて説明する。図23は、従来の画素アレイ81を用いた撮像装置8の概略構成図である。
8 撮像装置
10、11、20、30、31、40、41、50、60、70、81 画素アレイ
D ドレイン電極
E 画素電極
EF 表示層
F 対向電極
G ゲート電極
GF 第1電極層
HD 行ドライバ
HcL 行共通線
HL 行選択線
IF 絶縁膜
OF 光電変換層
P 基板
PF 保護膜
Px 画素
S ソース電極
SF 半導体膜(半導体層)
SDF 第2電極層
Tr 薄膜トランジスタ(TFT)
VcL 電源線
VD 列ドライバ
VL 列データ線、列出力線
VsD 出力信号検知回路
Claims (9)
- 2次元マトリクス状に配列され、TFTをそれぞれ備えた複数の画素を有する画素アレイにおいて、
前記複数の画素のうち隣接する所定数の前記画素にそれぞれ設けられた前記TFTは互いに近接して配置され、該TFTの半導体膜は近接する複数の前記TFTに渡って連続して形成され、
前記半導体膜が連続して形成された複数の前記TFTを電気的に分離するTFT分離手段を有することを特徴とする画素アレイ。 - 前記TFT分離手段は、
前記複数の画素のうち同一の行に配列された複数の前記画素にそれぞれ設けられた前記TFTに接続され、該TFTの駆動を制御する信号を供給する行信号線と、
前記複数の画素のうち同一の列に配列された複数の前記画素にそれぞれ設けられた前記TFTに接続され、該TFTに信号を供給、または該TFTから信号を読み出す列信号線と、を有し、
前記行信号線は行毎に設けられ、同一時刻には多くても1本の前記行信号線にのみ前記TFTをオン状態にしうる電圧信号が印加されるものであって、
前記半導体膜が連続して形成された複数の前記TFTは、2本の前記行信号線または2本の前記列信号線を挟んで近接して配置されていることを特徴とする請求項1に記載の画素アレイ。 - 前記TFT分離手段は、
前記複数の画素のうち同一の列に配列された複数の前記画素にそれぞれ設けられた前記TFTに接続され、該TFTに信号を供給、または該TFTから信号を読み出す列信号線と、
複数の前記画素の隣接する行間に設けられ、TFTをオフ状態にしうる電圧信号が印加された行共通線と、を有し、
前記半導体膜が連続して形成された複数の前記TFTは、前記行共通線または2本の前記列信号線を挟んで近接して配置されていることを特徴とする請求項1に記載の画素アレイ。 - 前記TFT分離手段は、
前記複数の画素のうち同一の行に配列された複数の前記画素にそれぞれ設けられた前記TFTに接続され、該TFTの駆動を制御する信号を供給する行信号線と、
前記複数の画素のうち同一の列に配列された複数の前記画素にそれぞれ設けられた前記TFTに接続され、該TFTに信号を供給、または該TFTから信号を読み出す列信号線と、
複数の前記画素の隣接する列間に設けられ、所定の電圧信号が印加された列共通線と、を有し、
前記行信号線は行毎に設けられ、同一時刻には多くても1本の前記行信号線にのみ前記TFTをオン状態にしうる電圧信号が印加されるものであって、
前記半導体膜が連続して形成された複数の前記TFTは、2本の前記行信号線または2本の前記列信号線、あるいは前記列共通線を挟んで近接して配置されていることを特徴とする請求項1に記載の画素アレイ。 - 前記TFT分離手段は、
前記複数の画素のうち同一の列に配列された複数の前記画素にそれぞれ設けられた前記TFTに接続され、該TFTに信号を供給、または該TFTから信号を読み出す列信号線と、
複数の前記画素の隣接する行間に設けられ、TFTをオフ状態にしうる電圧信号が印加された行共通線と、
複数の前記画素の隣接する列間に設けられ、所定の電圧信号が印加された列共通線と、を有し、
前記半導体膜が連続して形成された複数の前記TFTは、前記行共通線または2本の前記列信号線、あるいは前記列共通線を挟んで近接して配置されていることを特徴とする請求項1に記載の画素アレイ。 - 前記TFT分離手段は、
複数の前記画素の隣接する行間および列間の所定領域に設けられ、TFTをオフ状態にしうる電圧信号が印加された行共通線を有し、
前記半導体膜が連続して形成された複数の前記TFTは、前記行共通線を挟んで近接して配置されていることを特徴とする請求項1に記載の画素アレイ。 - 前記半導体膜は、半導体材料が溶媒に溶解された溶液を塗布されることによって形成されることを特徴とする請求項1乃至6のいずれか1項に記載の画素アレイ。
- 前記半導体膜は、前記溶液を液滴として塗布されることによって形成されることを特徴とする請求項7に記載の画素アレイ。
- 前記半導体膜の材料は、有機材料であることを特徴とする請求項1乃至8のいずれか1項に記載の画素アレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007061647A JP5194494B2 (ja) | 2007-03-12 | 2007-03-12 | 画素アレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007061647A JP5194494B2 (ja) | 2007-03-12 | 2007-03-12 | 画素アレイ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012196879A Division JP5482851B2 (ja) | 2012-09-07 | 2012-09-07 | 画素アレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008227057A true JP2008227057A (ja) | 2008-09-25 |
JP5194494B2 JP5194494B2 (ja) | 2013-05-08 |
Family
ID=39845339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007061647A Expired - Fee Related JP5194494B2 (ja) | 2007-03-12 | 2007-03-12 | 画素アレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5194494B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2161482A2 (en) | 2008-09-04 | 2010-03-10 | JATCO Ltd | Control device for vehicle and control method thereof |
JP2012068573A (ja) * | 2010-09-27 | 2012-04-05 | Toppan Printing Co Ltd | 薄膜トランジスタアレイ及び画像表示装置並びに薄膜トランジスタアレイの製造方法 |
JP2013019955A (ja) * | 2011-07-07 | 2013-01-31 | Dainippon Printing Co Ltd | アクティブマトリクス基板 |
WO2016080541A1 (ja) * | 2014-11-21 | 2016-05-26 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
WO2016080542A1 (ja) * | 2014-11-21 | 2016-05-26 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
JP2017097354A (ja) * | 2007-12-03 | 2017-06-01 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2018014533A (ja) * | 2011-12-23 | 2018-01-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2021111783A1 (ja) * | 2019-12-03 | 2021-06-10 | 株式会社ジャパンディスプレイ | 表示装置 |
CN113574859A (zh) * | 2019-02-11 | 2021-10-29 | 爱色乐居 | 具有降低奇偶效应的矩阵检测器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03185428A (ja) * | 1989-12-15 | 1991-08-13 | Seiko Epson Corp | 液晶表示装置 |
JPH1124604A (ja) * | 1997-07-02 | 1999-01-29 | Seiko Epson Corp | 表示装置 |
-
2007
- 2007-03-12 JP JP2007061647A patent/JP5194494B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03185428A (ja) * | 1989-12-15 | 1991-08-13 | Seiko Epson Corp | 液晶表示装置 |
JPH1124604A (ja) * | 1997-07-02 | 1999-01-29 | Seiko Epson Corp | 表示装置 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017097354A (ja) * | 2007-12-03 | 2017-06-01 | 株式会社半導体エネルギー研究所 | 表示装置 |
EP2161482A2 (en) | 2008-09-04 | 2010-03-10 | JATCO Ltd | Control device for vehicle and control method thereof |
JP2012068573A (ja) * | 2010-09-27 | 2012-04-05 | Toppan Printing Co Ltd | 薄膜トランジスタアレイ及び画像表示装置並びに薄膜トランジスタアレイの製造方法 |
JP2013019955A (ja) * | 2011-07-07 | 2013-01-31 | Dainippon Printing Co Ltd | アクティブマトリクス基板 |
JP2018014533A (ja) * | 2011-12-23 | 2018-01-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JPWO2016080541A1 (ja) * | 2014-11-21 | 2017-08-31 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
CN107077035A (zh) * | 2014-11-21 | 2017-08-18 | 夏普株式会社 | 有源矩阵基板及显示面板 |
CN107077036A (zh) * | 2014-11-21 | 2017-08-18 | 夏普株式会社 | 有源矩阵基板及显示面板 |
WO2016080542A1 (ja) * | 2014-11-21 | 2016-05-26 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
JPWO2016080542A1 (ja) * | 2014-11-21 | 2017-08-31 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
WO2016080541A1 (ja) * | 2014-11-21 | 2016-05-26 | シャープ株式会社 | アクティブマトリクス基板及び表示パネル |
US10627688B2 (en) | 2014-11-21 | 2020-04-21 | Sharp Kabushiki Kaisha | Active matrix substrate and display panel |
US10809581B2 (en) | 2014-11-21 | 2020-10-20 | Sharp Kabushiki Kaisha | Active matrix substrate, and display panel |
CN113574859A (zh) * | 2019-02-11 | 2021-10-29 | 爱色乐居 | 具有降低奇偶效应的矩阵检测器 |
CN113574859B (zh) * | 2019-02-11 | 2024-01-12 | 爱色乐居 | 具有降低奇偶效应的矩阵检测器 |
WO2021111783A1 (ja) * | 2019-12-03 | 2021-06-10 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2021089356A (ja) * | 2019-12-03 | 2021-06-10 | 株式会社ジャパンディスプレイ | 表示装置 |
JP7326137B2 (ja) | 2019-12-03 | 2023-08-15 | 株式会社ジャパンディスプレイ | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5194494B2 (ja) | 2013-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5194494B2 (ja) | 画素アレイ | |
JP4917582B2 (ja) | アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法 | |
JP4909323B2 (ja) | アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法 | |
EP1715374B1 (en) | Active matrix circuit, active matrix display and method for manufacturing the same | |
US8383468B2 (en) | Display device and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP4911215B2 (ja) | 薄膜半導体装置、電気光学装置、および電子機器 | |
JP5384088B2 (ja) | 表示装置 | |
JP2008147418A (ja) | 薄膜トランジスタ装置、画像表示装置およびその製造方法 | |
US20080192163A1 (en) | Thin film transistor substrate and liquid crystal display having the same | |
US7358530B2 (en) | Thin-film transistor array with ring geometry | |
JP4635139B2 (ja) | 能動マトリックス液晶ディスプレイデバイス | |
US7968887B2 (en) | Active matrix circuit substrate, method of manufacturing the same, and active matrix display including the active matrix circuit substrate | |
WO2018043643A1 (ja) | アクティブマトリクス基板およびアクティブマトリクス基板を備えた表示装置 | |
JP5081324B2 (ja) | アクティブマトリクス基板、ディスプレイパネル、表示装置およびトランジスタ素子 | |
JP5482851B2 (ja) | 画素アレイ | |
JP5337407B2 (ja) | 薄膜トランジスタ装置 | |
JP6605146B2 (ja) | タッチパネル付き表示装置 | |
JP5052370B2 (ja) | 薄膜トランジスタアレイ基板の製造方法及び閾値補正方法 | |
US20090152561A1 (en) | Organic thin film transistor display substrate, method of fabricating the same, and display apparatus having the same | |
KR20100125012A (ko) | 액정디스플레이장치의 박막 트랜지스터 제조방법 | |
US7754542B2 (en) | Printed TFT array | |
WO2017018203A1 (ja) | 表示装置および撮像装置 | |
US10634963B2 (en) | Thin-film transistor array and method for manufacturing the same | |
JP3893806B2 (ja) | 撮像装置及びその製造方法 | |
WO2022227478A1 (zh) | 一种显示基板及其制作方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100128 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5194494 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |