CN113574859A - 具有降低奇偶效应的矩阵检测器 - Google Patents

Abstract

本发明涉及一种矩阵检测器，包括：‑在矩阵中按照行(L)和列布置的一组像素，每个像素(P)适合于根据物理现象生成信号，‑信号发生器(GSI)，其被配置为生成彼此相对相移的两个时钟信号(CK1、CK2)，‑对行寻址的设备，包括移位寄存器(SR)，所述移位寄存器(SR)包括按级联布置的多个级(ET)，每个级(ET)能够从一级到另一级交替接收来自两个时钟信号(CK1、CK2)中的一个时钟信号，并且能够发送中间输出信号(OUTn)，所述中间输出信号能够假定高电平(Von)和低电平(Voff)，分别能够激活和停用行中的像素，特征在于，信号发生器(GSI)还被配置为生成第三时钟信号(CK3)，寻址设备还包括多个隔离电路(ISL)，每个隔离电路(ISL)连接在每个级(ET)和矩阵的对应行(LI)之间，并且被配置为接收第三时钟信号(CK3)，隔离电路(ISL)被配置为发送选择信号(OUT_LINE_n)，所述选择信号在中间输出信号(OUTn)和第三时钟信号处于高电平(Von)时选择矩阵的对应行。

Description

具有降低奇偶效应的矩阵检测器

技术领域

本发明涉及一种矩阵阵列检测器，其中由于不同时钟信号引起的寄生电容的影响被降低。本发明特别适用于能够根据物理效应检测信号的传感器，并且特别适用于图像传感器。

背景技术

矩阵阵列检测器以已知的方式由像素组成，在矩阵的行和列相交处形成。图1示出了检测器的像素在行和列中的布置。每个像素P(i，j)包括光传感器D(i，j)，该光传感器D(i，j)通常是一个光电二极管，它生成与接收到的光能成比例的电荷并将所述电荷存储在其电容器中，以及一个开关设备T(i，j)，其源极连接到电荷检测器D(i，j)。特别地，开关设备可以是薄膜晶体管T(i，j)。

按顺序寻址行L(i)需要提供两种不同的电压：一种电压Voff用于将行L(i)的所有晶体管T(i，j)保持在关断状态，以及一种电压Von用于将行L(i)的所有晶体管T(i，j)放置在导通状态。晶体管T(i，j)由选择令牌寻址。与低电平(电压Voff低于Von)相比，选择令牌是预定时间内的高电平信号(电压Von)，其在给定方向上从行到行传播，例如从行L(i)到行L(i+1)。

在选择令牌通过行L(i)传播时，令牌的高电平将所述行的所有晶体管下命令为导通状态。选择令牌的高电平被配置为具有大于晶体管的阈值电压的值。存储在所述行的每个电荷检测器D(i，j)中的电子经由与像素P(i，j)相关联的列Col(j)发送到电荷积分器，其将该值转换为电压。列Col(j)连接到晶体管T(i，j)的源极。每列中的电荷积分由列寻址器管理。

选择令牌从行L(i)到下一行L(i+1)的传播由行寻址设备或行扫描器管理，通常被称为“行驱动器”或“栅极驱动器”。行寻址设备是一个移位寄存器，包括多个级。每个级都连接到阵列的行。生成相对于彼此相移的两个时钟信号的信号发生器连接到寻址设备。在每个时钟脉冲上，选择令牌通过寻址设备传播，从一级传递到另一级。

行寻址设备最初布置在阵列外部，例如通过柔性层连接到阵列。最近出现了使用单个n型或p型TFT晶体管直接在阵列中实施的行寻址设备。阵列可以由基底上的沉积层形成，例如非晶硅(a-Si)、TFT、多晶硅、有机半导体或非晶镓铟锌氧化物(Ga2O3-In2O3-ZnO)类型。

这些集成到阵列中的寻址设备，通常被称为GOA(阵列上的栅极驱动器)，使节约制造成本和占地面积成为可能，并且与外部寻址设备相比，使限制连接错误成为可能。

图2示出了展示矩阵寻址设备的两个连续级的电路图。所示出的两个级对应于由两个不同时钟信号驱动的级，即第一时钟信号CK1和第二时钟信号CK2。在本申请中，按照惯例，由第一时钟信号CK1驱动的级将被称为“奇数级”，并且由第二时钟信号CK2驱动的级将被称为“偶数级”。因此，图2示出了奇数级和偶数级的电路图。如上所述，每个级连接到包括多个像素的行。

每个级包括输出激活信号(Out2n+1，Out2n+2)的输出行。该级包括输出晶体管TFT4，其在该级的输出处发送时钟信号的脉冲。输出晶体管TFT4的栅极可以连接到该级的内部节点NI，其源极可以连接到输出Out2n+1，并且其漏极可以接收来自第一时钟CK1的信号。升压电容器C_SRFD可以连接在输入级TFT4的输出晶体管的栅极和源极之间。级TFT1的第一控制晶体管(上拉晶体管)能够对输出晶体管TFT4的栅极进行预充电。因此，第一控制晶体管TFT1的源极连接到输出晶体管TFT4的栅极。第一控制晶体管TFT1的栅极和漏极由前一级(级2n)的输出控制。对于寻址设备的第一级，第一控制晶体管TFT1的栅极和漏极由信号发生器GSI控制，其生成脉冲STV。

信号发生器GSI可以包括耦合到电平转换器的专用电路，例如FPGA电路。FPGA接收由计算设备(未示出)发送的控制信号。FPGA以低电压(例如0到3.3V之间)生成逻辑信号。电平转换器确保FPGA的低电压和阵列的高电压(Von、Voff)兼容。

第二控制晶体管TFT3能够使输出晶体管TFT4的栅极放电。因此，第二控制晶体管TFT3的漏极连接到输出晶体管TFT4的栅极。

放电晶体管TFT5(下拉晶体管)可以连接到级Out2n+1的输出。放电晶体管TFT5的栅极连接第二控制晶体管TFT3的栅极；它也连接到下一级的输出信号Out2n+2。

令牌因此从级传播到级，直到阵列的所有行都已被读取为止。

文件US2013/0088265A1描述了GOA的另一个示例。

在显示器和检测器中对行寻址所依据的原理基本相同。具体而言，两个不同的时钟信号(第一信号CK1和第二信号CK2)驱动输出晶体管，从一级到另一级交替。时钟信号的高电平和低电平之间的电压变化可能达到几十伏。由于栅极的电容，这种急剧变化会导致寄生信号出现峰值，所述峰值在递送到级的时钟信号的每个上升沿和每个下降沿上的级的输出端处可能达到几伏的值(CK1为奇数级，CK2为偶数级)。

因此，在每个级处，即使当令牌没有通过所述级传播时(并且因此输出晶体管TFT4关断)，在到达输出晶体管TFT4的漏极的时钟信号和通向像素的行之间也会发生寄生耦合。类似地，在像素P(2n+1)的晶体管T(2n+1)处，栅极的电容效应导致列上的寄生信号。这些不同的寄生耦合(时钟/行和行/列)在图2中分别由电容Ca和Cb物理表示。

在连接到第一时钟信号CKl的所有行中发现了由于第一时钟信号CKl引起的耦合。在具有两千行的矩阵阵列检测器中，在每一列处的电荷积分期间，由第一时钟信号CK1引起的耦合因此被乘以一千。这同样适用于由第二时钟信号CK2引起的耦合。

在显示器领域中，这些寄生耦合不呈现出任何困难，鉴于与待显示的数据的信号相对应的电压被施加在每一列处。然而，在检测器领域，鉴于有用信号的电荷量很小，寄生耦合的值可能会大大超过待检测信号的值。典型地，寄生耦合的值可达到有用信号值的两三百倍。在同一列上，从一行到另一行表现出不同值的寄生电荷的存在阻止了校正处理的执行，所述校正处理将区分由偶数行产生的寄生电荷和由奇数行产生的寄生电荷。在本申请中，术语“奇偶效应”用于指在列中具有由不同时钟信号(一些信号在偶数行上，其他信号在奇数行上)产生的寄生信号。

发明内容

因此，本发明的一个目的是提供一种允许降低奇偶效应的矩阵阵列检测器。本发明的另一个目的是提供一种表现出降低的寄生噪声的矩阵阵列检测器。

因此，本发明的主题是一种矩阵阵列检测器，包括：

-在矩阵中沿行和向下列布置的像素阵列，每个像素能够根据物理效应生成信号；

-信号发生器，其被配置为生成相对于彼此相移的两个时钟信号；

-行寻址设备，包括移位寄存器，所述移位寄存器包括按级联布置的多个级，每个级能够从一级到另一级交替接收来自两个时钟信号中的一个时钟信号，并且能够递送中间输出信号，所述中间输出信号能够取高值和低值，以分别允许行中的像素被激活和被停用。

其特征在于，信号发生器还被配置为生成第三时钟信号，寻址设备还包括多个隔离电路，每个隔离电路连接在每个级和矩阵的对应行之间，并且其被配置为接收第三时钟信号，隔离电路被配置为递送选择信号，所述选择信号用于在中间输出信号和第三时钟信号处于高电平时选择矩阵的对应行。

有利的是，隔离电路包括：输入端子，其能够接收中间输出信号；输出端子，其被配置为递送选择信号；被称为隔离晶体管的第一晶体管，其栅极通过二极管接法晶体管连接到输入端子，其源极连接到输出端子，并且其漏极连接以接收第三时钟信号；以及升压电容器，其布置在第一隔离晶体管的栅极和源极之间。

有利的是，所述隔离电路包括被称为隔离晶体管的第二晶体管，其被配置为当升压电容器关闭时将输出端子与升压电容器隔离。

有利的是，所述隔离电路包括连接在第一隔离晶体管的栅极与输出端子之间的阻抗降低电路，并且被配置为当选择信号处于低电平时，将行的电位维持在低电平处。

有利的是，所述阻抗降低电路包括：

-阻抗降低电路的第一晶体管，其漏极连接到第一隔离晶体管的源极，其源极连接到与低电平对应的电压源，并且其栅极连接到第一隔离晶体管的栅极；

-阻抗降低电路的第二晶体管，其漏极和栅极连接到第一隔离晶体管的栅极，并且其源极连接到与低电平对应的电压源；以及

-阻抗降低电路的第三晶体管，其由信号发生器递送的第一控制信号控制，并且其漏极连接到第一隔离晶体管的栅极。

有利的是，每个级包括第一复位晶体管，所述第一复位晶体管被配置为同时使所有行的像素停用，其栅极由信号发生器递送的复位信号的脉冲控制。

有利的是，每个隔离电路包括第二复位晶体管，所述第二复位晶体管被配置为同时激活所有行的像素，其栅极由复位信号的脉冲控制并且其源极能够接收第二控制信号。

附图说明

附图示出了本发明：

如上所述，图1示出了根据现有技术的像素在行和列中的布置。

如上所述，图2示出了根据现有技术的移位寄存器的两级的电路图。

图3示出了根据本发明的一级和隔离电路的电路图。

图4示出了根据本发明的时序图，所述时序图示出了行寻址设备的操作。

具体实施方式

图3示出了如上所述的寻址设备的级ET的电路图。所述级对应于行L_n，其同样可以是偶数行或奇数行。输出晶体管TFT4的漏极接收时钟信号；按照惯例，奇数行的输出晶体管TFT4被定义为其在它的漏极接收第一时钟信号CK1，并且偶数行的输出晶体管TFT4被定义为其在它的漏极接收第二时钟信号CK2。

补偿电容器C_SR可以被布置在另一个时钟信号(如果输出晶体管TFT4的漏极接收CK1，则为CK2，反之亦然)和输出晶体管TFT4的栅极之间。补偿电容器C_SR的值优选地等于在输出晶体管TFT4的栅极和漏极之间发现的寄生电容的值。作为变体，补偿电容器C_SR可以用晶体管代替。在这种情况下，替代补偿电容器C_SR的晶体管的尺寸等于输出晶体管TFT4的尺寸的一半。因此，总电容等于输出晶体管TFT4(TFT通常完全对称)的栅极和漏极之间的电容。

图4示出了时序图，所述时序图特别示出了寻址设备的四个第一级ET的操作(在“标准读取”列下)。

PU_n被定义为级ET的第一内部节点，其连接在第一控制晶体管TFTl的源极和输出晶体管TFT2的栅极之间。在图4中，信号PU_n对应于第一内部节点PU_n与参考电压Voff之间的电压。输入端子BE也被定义了，其连接在输出晶体管TFT4的源极和放电晶体管TFT5的漏极之间。输入端子BE被配置为接收中间输出信号OUT_n。所述中间输出信号OUT_n可以取高值Von，其对应于足以导通对应行的像素的所有晶体管的电压，或者可以取低电平，以将对应行的像素的所有晶体管关断。

参考图4，在时间t0处，级ET0的第一控制晶体管TFTl接收由信号发生器GSI生成的输入脉冲STV(电压Von)。因此，级TFT1的第一控制晶体管导通，并对升压电容器C_SRFD充电。第一内部节点PU_0的电位上升直至达到电压Von为止，需要从中减去级TFT1的第一控制晶体管的阈值电压(VTFT1)。

在时间tl处，输出晶体管TFT4的漏极接收第一时钟信号CKl的时钟脉冲。由于第一内部节点PU_0已被充电至预充电电压电平Von-VTFT1，因此输出晶体管TFT4导通。第一时钟信号CK1处于高电平Von，输出晶体管TFT4的源极跟随，凭借升压电容器C_SRFD和其一起带动浮动的输出晶体管TFT4的栅极。第一内部节点PU_0的电压转变为2xVon，然后输出晶体管TFT4基本导通，并且中间输出信号Out0完美跟随第一时钟信号CK1，直到它在时间t2处下降。下一级的第一控制晶体管TFT1在时间t1处接收前一级的中间输出信号Out0。

寻址设备还包括隔离电路ISL。所述隔离电路ISL连接在每个级ET和矩阵的对应行LI之间。隔离电路ISL接收中间输出信号Outn和第三时钟信号CK3。本发明的原理在于将相同的时钟信号CK3应用于被连接到矩阵行的所有隔离电路ISL。时钟信号CK3是周期信号，其高电平在每次第一时钟信号CK1和第二时钟信号CK2转变为高电平时重复。

隔离电路ISL被配置为向矩阵的对应行L_n提供选择信号OUT_LINE_n。所述选择信号OUT_LINE_n可以从允许选择行的像素以便读取检测到的电荷的高电平(电压Von)转变为低电平(电压Voff)。选择信号OUT_LINE_n由连接至行L_n的输出端子BS递送。

隔离电路ISL包括第一隔离晶体管TFT6。所述第一隔离晶体管TFT6的漏极接收第三时钟信号CK3。因此，当第三时钟信号CK3处于Von时，第一隔离晶体管TFT6允许由级ET发送的令牌被传递。允许获得“自举(bootstrap)”效应的升压电容器C_GDFD连接到第一隔离晶体管TFT6的栅极和输出端子BS。此外，在输入端子BE和第一隔离晶体管TFT6的栅极之间布置二极管接法晶体管TFTD，其栅极连接到源极。所述二极管接法晶体管TFTD只允许正电压通过。位于二极管接法晶体管TFTD的漏极和c的栅极之间的节点被称为第二内部节点PU2_n。

结合图4描述隔离电路的操作。在时间tl处，中间输出信号OUT_0处于Von。因此，只要第三时钟信号CK3处于Voff，二极管接法晶体管TFTD就导通并对升压电容器C_GDFD充电。第二内部节点PU2_0的电位上升直至达到电压Von为止，需要从中减去二极管接法晶体管TFTD的阈值电压(VTFTD)。然后第一隔离晶体管TFT6基本导通。

当第三时钟信号CK3转变为Von时，将第二内部节点PU2_0充电至预充电电压Von-VTFTD导通了第一隔离晶体管TFT6。第一隔离晶体管TFT6的源极跟随其后，凭借升压电容器C_GDFD和其一起带动浮动的第一隔离晶体管TFT6的栅极。第二内部节点PU2_0的电压转变为2xVon，然后第一隔离晶体管TFT6基本导通，并且选择信号OUT_LINE_0转变为Von。

以相同的方式，通过将令牌通过移位寄存器的连续级进行传播，在时间t2处，当第三时钟信号CK3处于Von时，检测信号OUT_LINE_1转变为Von。

可以确定第三时钟信号CK3的占空比，即Von处的时间和Voff处的时间之间在一个时段内的比率，使得第二内部节点PU2_n有时间上升到Von，同时仍尽可能长地保持Von处的时间，这是因为是在第三时钟信号CK3处于Von时读取矩阵。因此占空比可以根据寻址设备的TFT的开关速度来确定。例如，占空比可以根据寻址设备的各种组件的值通过模拟来确定。

凭借矩阵的所有行共有的第三时钟信号CK3，在输入端子BE处存在的奇偶效应在输出端子BS处大幅降低。

根据一个特别有利的实施例，第二隔离晶体管TFT_RF被布置在升压电容器C_GDFD和输出端子BS之间。所述第二隔离晶体管TFT_RF的栅极连接到第一隔离晶体管TFT6的栅极。

第二隔离晶体管TFT_RF使得隔离升压电容器C_GDFD中仍然存在的寄生耦合成为可能。第二隔离晶体管TFT_RF和第一隔离晶体管TFT6由同一信号控制。因此，当令牌通过隔离电路ISL传播时，第二隔离晶体管TFT_RF导通，并且其在其余时间关断。第二隔离晶体管TFT_RF隔离升压电容器C_GDFD，除非当行必须被激活时。第二隔离晶体管TFT_RF还包括寄生电容，但其值远低于升压电容器C_GDFD的值。

根据另一实施例，隔离电路ISL包括连接在第一隔离晶体管TFT6的栅极和输出端子BS之间的阻抗降低电路LOWZ。当选择信号OUT_LINE_n处于Voff时，所述阻抗降低电路LOWZ允许行L_n的电位维持在Voff。当令牌未通过级传播时，通过将行的电位维持在Voff处，寄生耦合的剩余部分被消除。

阻抗降低电路LOWZ还使防止像素的晶体管被永久偏置成为可能，永久偏置将导致它们更快地老化。它还使防止由晶体管漂移引起的寄生令牌的出现成为可能。

阻抗降低电路LOWZ包括阻抗降低电路TFT7的第一晶体管，其漏极连接到第一隔离晶体管TFT6的源极，其源极连接到电压Voff，并且其栅极连接到第一隔离晶体管TFT6的栅极。它还包括阻抗降低电路TFT8的第二晶体管，其漏极和栅极连接到第一隔离晶体管TFT6的栅极，并且其源极连接到电压Voff。最后，它包括阻抗降低电路TFT9的第三晶体管，其由信号发生器GSI递送的第一控制信号CMD_LZ控制，并且其漏极连接到第一隔离晶体管TFT6的栅极。

当第二内部节点PU2_n转变到Von时，这对应于来自级ET的令牌的到达，阻抗降低电路TFT8的第二晶体管导通并且因此允许Voff通过。因此，阻抗降低电路TFT7的第一晶体管关断，因此它不再在输出端子BS处施加Voff，因此令牌可以通过并且该行可以被寻址。

在没有来自级ET的令牌到达的情况下，第二内部节点PU2_n保持在状态Voff中，阻抗降低电路TFT8的第二晶体管保持关断并且阻抗降低电路TFT7的第一晶体管的栅极保持在Von处；后者保持导通并在行上施加Voff。

第一控制信号CMD_LZ允许阻抗降低电路TFT9的第三晶体管不永久处于Von。具体地，到达阻抗降低电路TFT9的第三晶体管的源极处的控制信号LZ永久处于Von。因此，第一控制信号CMD_LZ可以具有优选地相对于第三时钟信号CK3的占空比相反的占空比：除了它转换到Von时的一小段时间之外，它主要处于Voff，如图4中的时序图所示。

因此，只要第二内部节点PU2_n不转换为Von，阻抗降低电路TFT7的第一晶体管的栅极电位就会有规律地(每次寻址一行)返回到Von并确保阻抗降低电路TFT7的第一晶体管导通。阻抗降低电路TFT7的第一晶体管的栅极不会因为第一控制信号CMD_LZ而永久保持在Von处；这使得当第二内部节点PU2_n处于Von时，阻抗降低电路TFT8的第二晶体管可以容易地将阻抗降低电路TFT7的第一晶体管的栅极切换到Voff。这也使得避免由阻抗降低电路TFT8的第二晶体管和阻抗降低电路TFT9的第三晶体管的导通状态引起的潜在短路成为可能。

因此，矩阵阵列检测器使得获得矩阵的所有行的一个且相同的寄生效应成为可能，该寄生效应可以使用已知技术来校正，例如通过在检测步骤之前获取空白图像。

有利的是，每个级ET还可包括用于级TFT2的复位晶体管，其栅极由复位信号RST的脉冲控制。复位晶体管TFT2的源极连接到第二控制晶体管TFT3的源极和放电晶体管TFT5的源极。复位晶体管TFT2的漏极可以连接到输入级TFT3的第二控制晶体管的漏极。

参考图4(在“令牌的复位”列下)，复位信号RST的脉冲在级TFT2的复位晶体管的栅极处接收。因此，复位脉冲允许包括在级ET中的各种晶体管立即关断。

根据一个优选实施例，每个隔离电路ISL包括第二复位晶体管TFT10，其被配置为同时激活所有行的像素。第二复位晶体管TFT10的栅极受复位信号RST的脉冲控制，并且源极能够接收第二控制信号Voff_RG。

图4(在“整体复位”栏下)使得理解由控制信号控制的第二复位晶体管TFT10的有用性成为可能。

在标准操作中，Voff_RG＝Voff，这使得在复位功能保持不变的情况下具有与先前的图等效的图成为可能。因此，隔离电路ISL的所有晶体管都关断。

当整体复位必须被执行时，应用以下命令：Voff_RG＝Von，RST＝Von和LZ＝Voff。

如上所述，然后级ET由命令RST复位。在t8处，第二内部节点PU2_n在所有行上同时上升到Von(命令LZ被停用，LZ＝0)。然后，在t9处，第三时钟信号CK3被设置为Von，以将所有选择信号升高到Von。

接下来，通过施加Voff_RG＝Voff和LZ＝Von，在t13处，GOA的所有级将返回到Voff并且电子器件可以被关断。

这种整体复位功能在功耗方面是特别有利的。当以非恒定方式使用传感器时，例如在使用矩阵阵列检测器的电子设备上进行指纹识别时，需要监控消耗的功率。例如，识别功能最多使用约0.1％的时间。因此，需要在死区时间内关闭读取电子设备。

读取电子设备在拍摄图像时可能会消耗大约500mW，即在电话(智能手机)电池的3.7V下消耗135mA，如果它没有被关闭，这是大约10％的电池消耗。

然而，长时间关闭光电二极管矩阵阵列的电源意味着唤醒时间将非常长(几秒)，这是因为无偏置光电二极管相对于偏置光电二极管处于非常不同的状态，并且需要几十个图像来稳定矩阵。

由第三时钟信号CK3的存在而变为可能的整体复位功能使得维持用于偏置光电二极管的正偏置电压并且有规律地复位光电二极管以便永久地维持稳定状态成为可能。

Claims (5)

1.一种矩阵阵列检测器，包括：

-按照行(L)和列布置成阵列的一组像素，每个像素(P)能够根据物理效应生成信号；

-信号发生器(GSI)，其被配置为生成相对于彼此相移的两个时钟信号(CK1、CK2)；

-行寻址设备，包括移位寄存器(SR)，所述移位寄存器(SR)包括按级联布置的多个级(ET)，每个级(ET)能够从一级到另一级交替接收所述两个时钟信号(CK1、CK2)中的一个时钟信号，并且能够递送中间输出信号(OUTn)，所述中间输出信号能够取高电平(Von)和低电平(Voff)，以分别允许激活和停用行中的像素，

所述信号发生器(GSI)还被配置为生成第三时钟信号(CK3)，所述寻址设备还包括：多个隔离电路(ISL)，每个隔离电路(ISL)连接在每个级(ET)和所述矩阵的对应行(LI)之间，并且其被配置为接收所述第三时钟信号(CK3)，所述隔离电路(ISL)被配置为递送选择信号(OUT_LINE_n)，所述选择信号用于在所述中间输出信号(OUTn)和所述第三时钟信号(CK3)处于高电平(Von)时选择所述矩阵的对应行，

其中所述隔离电路(ISL)包括：输入端子(BE)，其能够接收所述中间输出信号(OUTn)；输出端子(BS)，其被配置为递送所述选择信号(OUT_LINE_n)；被称为隔离晶体管的第一晶体管(TFT6)，其栅极经由二极管接法晶体管(TFTD)连接到所述输入端子(BE)，其源极连接到所述输出端子(BS)，并且其漏极连接以接收所述第三时钟信号(CK3)；以及升压电容器(C_GDFD)，其布置在所述第一隔离晶体管(TFT6)的栅极和源极之间，

其特征在于，

所述隔离电路(ISL)包括被称为隔离晶体管的第二晶体管(TFT_RF)，其被配置为当所述升压电容器(C_GDFD)关闭时将所述输出端子(BS)与所述升压电容器(C_GDFD)隔离。

2.根据权利要求1所述的矩阵阵列检测器，其中

所述隔离电路(ISL)包括连接在所述第一隔离晶体管(TFT6)的栅极和所述输出端子(BS)之间的阻抗降低电路(LOWZ)，并且其被配置为当选择信号(OUT_LINE_n)处于低电平(Voff)时维持所述行(L)的电位处于所述低电平(Voff)处。

3.根据权利要求2所述的矩阵阵列检测器，其中所述阻抗降低电路(LOWZ)包括：

-所述阻抗降低电路的第一晶体管(TFT7)，其漏极连接到所述第一隔离晶体管(TFT6)的源极，其源极连接到对应于所述低电平的电压源(Voff)，并且其栅极连接到所述第一隔离晶体管(TFT6)的栅极；

-所述阻抗降低电路的第二晶体管(TFT8)，其漏极和栅极连接到所述第一隔离晶体管(TFT6)的栅极，并且其源极连接到对应于所述低电平的电压源(Voff)；以及

-所述阻抗降低电路的第三晶体管(TFT9)，其由所述信号发生器(GSI)递送的第一控制信号(CMD_LZ)控制，并且其漏极连接到所述第一隔离晶体管(TFT6)的栅极。

4.根据权利要求3所述的矩阵阵列检测器，其中

每个级(ET)包括第一复位晶体管(TFT2)，其被配置为同时停用所有行的像素，其栅极由所述信号发生器(GSI)提供的复位信号(RST)的脉冲来控制。

5.根据权利要求4所述的矩阵阵列检测器，其中

每个隔离电路(ISL)包括第二复位晶体管(TFT10)，其被配置为同时激活所有行的像素，其栅极由所述复位信号(RST)的脉冲控制，并且其源极能够接收第二控制信号(VOFF_RG)。

Images