CN109887469B - 移位寄存器及具备该移位寄存器的显示装置 - Google Patents

移位寄存器及具备该移位寄存器的显示装置 Download PDF

Info

Publication number
CN109887469B
CN109887469B CN201811344967.6A CN201811344967A CN109887469B CN 109887469 B CN109887469 B CN 109887469B CN 201811344967 A CN201811344967 A CN 201811344967A CN 109887469 B CN109887469 B CN 109887469B
Authority
CN
China
Prior art keywords
node
charge
output
potential
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811344967.6A
Other languages
English (en)
Other versions
CN109887469A (zh
Inventor
竹內洋平
渡部卓哉
田川晶
岩濑泰章
楠见崇嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109887469A publication Critical patent/CN109887469A/zh
Application granted granted Critical
Publication of CN109887469B publication Critical patent/CN109887469B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明提供一种移位寄存器，在构成移位寄存器的各级的单元电路中设有电荷供给部(420)，该电荷供给部(420)包含第三控制节点N3，该第三控制节点N3与第一节点(用于保持电荷以输出高电平的扫描信号(输出信号Q)的节点)N1在相同的时序下电位成为高电平，且在自该第三控制节点N3的电位成为高电平后直至输出高电平的扫描信号(输出信号Q)为止的期间，该电荷供给部(420)能够对第一节点N1供给电荷。在此，移位寄存器内的所有单元电路以相同的方式构成。

Description

移位寄存器及具备该移位寄存器的显示装置
技术领域
以下的公开涉及移位寄存器，尤其涉及在具备触摸面板的显示装置中所设置的移位寄存器。
背景技术
自以往以来，已知有具备了包含多根源极总线(视频信号线)及多根栅极总线(扫描信号线)的显示部的有源矩阵型的液晶显示装置。关于像这样的液晶显示装置，过去，用于驱动栅极总线的栅极驱动器(扫描信号线驱动电路)作为IC(Integrated Circuit：集成电路)芯片搭载于构成液晶面板的基板的周边部的情况较多。然而，近年来，在构成液晶面板的两张玻璃基板之中的一张基板即TFT基板上直接地形成栅极驱动器的情况渐渐变多。像这样的栅极驱动器被称为“单片栅极驱动器”等。
在有源矩阵型的液晶显示装置的显示部中，形成有多根源极总线、多根栅极总线、和与上述多根源极总线和上述多根栅极总线的交叉点对应设置的多个像素形成部。上述多个像素形成部呈矩阵状地配置并构成像素阵列。各像素形成部包含：栅极端子与通过对应的交叉点的栅极总线连接且源极端子与通过该交叉点的源极总线连接的开关元件即薄膜晶体管、用于保持像素电压值的像素电容等。在有源矩阵型的液晶显示装置中还设有上述的栅极驱动器和用于驱动源极总线的源极驱动器(视频信号线驱动电路)。
表示像素电压值的视频信号通过源极总线传输。然而，各源极总线无法短时间(同时)传输表示多行份量的像素电压值的视频信号。因此，视频信号对矩阵状地配置的上述像素形成部内的像素电容的写入(充电)按每一行依次进行。因此，栅极驱动器由包含多级的移位寄存器构成，使得多根栅极总线按各规定时间依次被选择。而且，从移位寄存器的各级依次输出激活的扫描信号，由此如上述那样，按每一行依次进行视频信号对像素电容的写入。
另外，本说明书中，将构成移位寄存器的各级的电路称为“单元电路”。此外，将按每一根依次选择第一行的栅极总线到最后一行的栅极总线仅仅称为“扫描”，将在第一行到最后一行的中途停止扫描称为“中途停止扫描”。并且，将停止扫描的期间成为“暂停期间”。
图13是示出现有的单元电路的一个结构例的电路图。图13所示的单元电路中，如果置位信号S从低电平变化为高电平，则由于预充电，第一节点的电位上升。像这样在第一节点N1被预充电的状态时输入时钟信号CLKin从低电平变化为高电平，由此第一节点N1的电位大幅上升，输出信号Q成为高电平。由此，与该单元电路连接的栅极总线成为选择状态。如上的动作从移位寄存器的第一级到最后一级依次被进行，由此显示部中设置的多根栅极总线按各规定期间依次成为选择状态。
另外，近年来，触摸面板和液晶面板一体化了的结构的液晶显示装置逐步普及。这样的液晶显示装置中，在不进行扫描时需要进行触摸面板的处理(例如，检测触摸位置的处理)。因此，在帧期间(垂直扫描期间)中停止扫描的暂停期间被设置。与此相关，触摸面板的高灵敏度化越进展，或者随着液晶面板的大型化/高清晰化而面板负荷越增大，则需要使暂停期间的长度越长。暂停期间内，与扫描的停止位置(重新开始位置)对应的单元电路中，需要第一节点N1(参照图13)维持预充电状态。然而，薄膜晶体管具有如图14所示那样即使栅极-源极间电压Vgs为0也流有若干漏极电流Id的特性(参照图14中标注附图标记91的部分)，因此如果使暂停期间的长度变长，则在图13所示的例子中因薄膜晶体管T3、T4处的电荷泄漏(截止泄漏)而导致在暂停期间内第一节点N1的电位下降。在这种情况下，在暂停期间结束后即使输入时钟信号CLKin从低电平变化为高电平，输出信号Q的电位也未充分地上升。其结果是，引起异常动作。像这样，对于现有的液晶显示装置而言，确保用于进行扫描中途停止的长暂停期间是困难的。
因此，在日本特开2014-182203号公报中公开了与如下的移位寄存器相关的发明，即通过将与欲中途停止扫描的位置对应的单元电路(日本特开2014-182203号公报中记载为“转发电路”)的结构设为能够长期保持输入的移位信号(移位脉冲)的电位的结构，从而能够中途停止扫描的移位寄存器。此外，与本发明相关联，在公开号为WO2016/047544号的国际专利申请中公开了在单元电路内具备稳定化节点控制部的结构，其中，该稳定化节点控制部使稳定化节点(图13所示的结构中，第二节点N2相当于稳定化节点)的电位稳定，该稳定化节点与用于使单元电路内的输出控制节点(图13所示的结构中，第一节点N1相当于输出控制节点)的电位稳定的薄膜晶体管的栅极端子连接。
可是，根据日本特开2014-182203号公报所公开的移位寄存器，能中途停止扫描的仅为特定的位置，而无法在任意位置中途停止扫描。像这样，就日本特开2014-182203号公报所公开的移位寄存器而言，由于驱动方法被限定，因此缺乏通用性。因此，例如在触摸面板和液晶面板一体化了的结构的液晶显示装置中，无法迅速实行检测触摸位置的处理。尤其是近年来将共用电极作为触摸位置检测用的电极来利用的全嵌入(Full In-Cell)型的触摸面板的开发盛行，在任意位置中途停止扫描正变得不可或缺。此外，日本特开2014-182203号公报所公开的移位寄存器中，与能够中途停止扫描的位置对应的单元电路的结构和与无法中途停止扫描的位置对应的单元电路的结构不同，因此TFT基板的制造过程中的图案检查复杂化。另外，公开号为WO2016/047544号的国际专利申请所公开的结构，是用于以低电平维持输出控制节点的电位而使得栅极总线不会不必要地成为选择状态的结构，不是以充分的电平维持输出控制节点的电位而无问题地使得栅极总线成为选择状态的结构。
发明内容
因此，期望实现不引起制造过程中的图案检查复杂化而可中途停止任意级处的扫描的移位寄存器。
若干个实施方式的移位寄存器基于由多个时钟信号构成的移位时钟信号组而进行移位动作，并由具有相同的结构的多个级构成，构成各级的单元电路具有：
电荷保持节点，其用于保持电荷，以输出导通电平的输出信号；
输出节点，其输出所述输出信号；
输出控制晶体管，其具有与所述电荷保持节点连接的控制端子、提供所述移位时钟信号组所包含的多个时钟信号中的一个时钟信号的第一导通端子、和与所述输出节点连接的第二导通端子，以及
电荷供给部，其包含电荷供给控制节点，所述电荷供给控制节点与所述电荷保持节点在相同的时序下成为导通电平，在自所述电荷供给控制节点的电位成为导通电平后直至从所述输出节点输出导通电平的输出信号为止的期间，所述电荷供给部能够对所述电荷保持节点供给电荷。
根据这样的结构，在构成各级的单元电路中设有电荷供给部，该电荷供给部包含电荷供给控制节点，其与电荷保持节点(用于保持电荷以输出导通电平的输出信号的节点)在相同的时序下电位成为导通电平，且在自该电荷供给控制节点的电位成为导通电平后直至输出导通电平的输出信号为止的期间，所述电荷供给部能够对电荷保持节点供给电荷。因此，在电荷保持节点的电位成为导通电平的单元电路中，在多个时钟信号的时钟动作停止的暂停期间，根据需要对电荷保持节点供给电荷。因而，即使将暂停期间的长度设为长时间，由于单元电路内的晶体管处的电荷泄漏，在暂停期间内电荷保持节点的电位也不会成为截止电平。即，在暂停期间，以充分的导通电平维持电荷保持节点的电位。其结果是，在暂停期间结束后从停止级正常地重新开始扫描。此外，移位寄存器内的所有单元电路是相同的结构。因此，能够在任意级中途停止扫描，此外，基板的制造过程中的图案检查也不会复杂化。由此，实现不引起制造过程中的图案检查复杂化而可中途停止任意级处的扫描的移位寄存器。
参照附图，根据本发明的下述详细说明，本发明的上述及其他目的、特征、方式及效果将变得更加明确。
附图说明
图1是示出第一实施方式的单元电路的结构的电路图。
图2是示出上述第一实施方式所涉及的有源矩阵型的液晶显示装置的整体结构的框图。
图3是在上述第一实施方式中，用于对栅极驱动器的结构进行说明的框图。
图4是在上述第一实施方式中，示出栅极驱动器内的移位寄存器的结构的框图。
图5是在上述第一实施方式中，用于对单元电路的输入输出信号进行说明的图。
图6是在上述第一实施方式中，用于对栅极驱动器的动作进行说明的信号波形图。
图7是在上述第一实施方式中，用于对不中途停止扫描时的单元电路的动作的一例进行说明的信号波形图。
图8是在上述第一实施方式中，用于对中途停止扫描时的单元电路(停止级的单元电路)的动作的一例进行说明的信号波形图。
图9是用于对上述第一实施方式的效果进行说明的信号波形图。
图10是示出第二实施方式的单元电路的结构的电路图。
图11是在上述第二实施方式中，用于对不中途停止扫描时的单元电路的动作的一例进行说明的信号波形图。
图12是在上述第二实施方式中，用于对中途停止扫描时的单元电路(停止级的单元电路)的动作的一例进行说明的信号波形图。
图13是示出现有的单元电路的一个结构例的电路图。
图14是用于对截止泄漏进行说明的图。
具体实施方式
下面，对实施方式进行说明。另外，下面的说明中，薄膜晶体管的栅极端子(栅极电极)相当于控制端子，漏极端子(漏极电极)相当于第一导通端子，源极端子(源极电极)相当于第二导通端子。此外，与此相关，对于n沟道型晶体管而言，将漏极和源极之中电位较高的一者称为漏极，但在本说明书中，因为将一者定义为漏极，并将另一者定位为源极，所以有时源极电位比漏极电位高。
<1.第一实施方式>
<1.1整体结构及动作概要>
图2是示出第一实施方式所涉及的有源矩阵型的液晶显示装置的整体结构的框图。如图2所示，该液晶显示装置包括：电源100、DC/DC转换器110、显示控制电路200、源极驱动器(视频信号线驱动电路)300、栅极驱动器(扫描信号线驱动电路)400、共用电极驱动电路500、显示部600。在本实施方式中，栅极驱动器400和显示部600在同一基板(构成液晶面板的两张基板中的一个基板即TFT基板)上形成。即，本实施方式中的栅极驱动器400是单片栅极驱动器。另外，在本实施方式中，假定构成显示部600的液晶面板与触摸面板一体化。不过，触摸面板与本发明没有直接关系，因此省略其说明及图示。
在显示部600形成有多根(j根)源极总线(视频信号线)SL1～SLj、多根(i根)栅极总线(扫描信号线)GL1～GLi、与这些多根源极总线SL1～SLj和多根栅极总线GL1～GLi的交叉点分别对应设置的多个(i×j个)的像素形成部。上述多个像素形成部呈矩阵状地配置并构成像素阵列。各像素形成部由栅极端子与通过对应的交叉点的栅极总线连接且源极端子与通过该交叉点的源极总线连接的开关元件即薄膜晶体管(TFT)60、与该薄膜晶体管60的漏极端子连接的像素电极、在上述多个像素形成部共用地设置的对置电极即共用电极Ec、在上述多个像素形成部共用地设置并被夹持于像素电极和共用电极Ec之间的液晶层构成。而且，通过由像素电极和共用电极Ec形成的液晶电容来构成像素电容Cp。另外，通常为了在像素电容Cp可靠地保持电荷，而与液晶电容并列地设置辅助电容，但辅助电容与本发明没有直接关系，因此省略其说明及图示。此外，在本实施方式中，薄膜晶体管60为n沟道型。
另外，作为薄膜晶体管60，可采用将非晶硅用于半导体层的薄膜晶体管(a-SiTFT)、将微晶用于半导体层的薄膜晶体管、将氧化物半导体用于半导体层的薄膜晶体管(氧化物TFT)、将低温多晶硅用于半导体层的薄膜晶体管(LTPS-TFT)等。作为氧化物TFT，例如可采用具有包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)的氧化物半导体层的薄膜晶体管。关于这些方面，对于栅极驱动器400内的薄膜晶体管也是同样的。
电源100对DC/DC转换器110、显示控制电路200、共用电极驱动电路500供给规定的电源电压。DC/DC转换器110由电源电压生成用于使源极驱动器300及栅极驱动器400动作的直流电压(直流电源电压VDD及直流电源电压VSS)，并将它供给到源极驱动器300及栅极驱动器400。共用电极驱动电路500对共用电极Ec提供共用电极驱动电压Vcom。
显示控制电路200接收从外部发送的图像信号DAT及水平同步信号、垂直同步信号等时序信号组TG，并输出数字视频信号DV、用于控制源极驱动器300的动作的源极控制信号SCTL、用于控制栅极驱动器400的动作的栅极控制信号GCTL。源极控制信号SCTL中包含源极启动脉冲信号、源极时钟信号及锁存选通信号。栅极控制信号GCTL中包含栅极启动脉冲信号、栅极时钟信号等。
源极驱动器300基于从显示控制电路200发送的数字视频信号DV和源极控制信号SCTL，对源极总线SL1～SLj施加驱动用视频信号S(1)～S(j)。这时，源极驱动器300中，在产生源极时钟信号的脉冲的时序，依次保持表示应对各源极总线SL施加的电压的数字视频信号DV。而且，在产生锁存选通信号的脉冲的时序，上述保持的数字视频信号DV被转换为模拟电压。该转换了的模拟电压作为驱动用视频信号S(1)～S(j)而被同时施加到所有的源极总线SL1～SLj。
栅极驱动器400基于从显示控制电路200发送的栅极控制信号GCTL，以一垂直扫描期间为周期重复激活的扫描信号G(1)～G(i)对各栅极总线GL1～GLi的施加。即，栅极驱动器400进行栅极总线GL1～GLi的扫描。但是，在实行触摸面板的处理时中途停止扫描。关于该栅极驱动器400，将在后面进行详细说明。
像这样，对源极总线SL1～SLj施加驱动用视频信号S(1)～S(j)，对栅极总线GL1～GLi施加扫描信号G(1)～G(i)，由此基于从外部发送的图象信号DAT的图像在显示部600显示。
<1.2栅极驱动器>
图3是用于对本实施方式的栅极驱动器400的结构进行说明的框图。如图3所示，栅极驱动器400由移位寄存器410构成，移位寄存器410由多个级构成。在显示部600中形成有i行×j列的像素矩阵的情况下，以与这些像素矩阵的各行一对一对应的方式设有移位寄存器410的各级。即，在移位寄存器410含有i个单元电路4(1)～4(i)。下面，对栅极驱动器400的结构及动作进行详细说明。
<1.2.1移位寄存器整体的结构及动作>
图4是示出栅极驱动器400内的移位寄存器410的结构的框图。如上所述，该移位寄存器410由i个单元电路4(1)～4(i)构成。另外，图4中示出从第n级到第(n+7)级的单元电路4(n)～4(n+7)。下面，在不需要将i个单元电路4(1)～4(i)相互区别的情况下，给单元电路标注附图标记4。
对移位寄存器410提供栅极启动脉冲信号(图4中未图示)、清除信号(图4中未图示)、栅极时钟信号GCK(GCK1～GCK8)、控制信号VTP，作为栅极控制信号GCTL。此外，对移位寄存器410也提供高电平的直流电源电压VDD及低电平的直流电源电压VSS。栅极时钟信号GCK1～GCK8是八相的时钟信号。对这些八相的时钟信号中的输入到各单元电路4的时钟信号(下面，称为“输入时钟信号”。)标注附图标记CLKin。
提供给移位寄存器410的各级(各单元电路4)的输入端子的信号如下。关于栅极时钟信号，对第n级的单元电路4(n)提供栅极时钟信号GCK1，对第n级的单元电路4(n)提供栅极时钟信号GCK1，对第(n+1)级的单元电路4(n+1)提供栅极时钟信号GCK2，对第(n+2)级的单元电路4(n+2)提供栅极时钟信号GCK3，对第(n+3)级的单元电路4(n+3)提供栅极时钟信号GCK4，对第(n+4)级的单元电路4(n+4)提供栅极时钟信号GCK5，对第(n+5)级的单元电路4(n+5)提供栅极时钟信号GCK6，对第(n+6)级的单元电路4(n+6)提供栅极时钟信号GCK7，对第(n+7)级的单元电路4(n+7)提供栅极时钟信号GCK8。在移位寄存器410的所有级，每八级重复这样的结构。此外，如图5所示，对于任意级(在此设为第k级：k是1以上i以下的整数)的单元电路4(k)，从四级前的单元电路4(k-4)输出的输出信号Q(k-4)作为置位信号S而被提供，从五级后的单元电路4(k+5)输出的输出信号Q(k+5)作为复位信号R而被提供。不过，将栅极启动脉冲信号作为置位信号S提供给初级侧的规定数量的单元电路4，将清除信号作为复位信号R提供给最终级侧的规定数量的单元电路4。可以仅使用一个栅极启动脉冲信号，也可以使用多个栅极启动脉冲信号。清除信号也是同样的。直流电源电压VDD、直流电源电压VSS及控制信号VTP被共用地提供给所有单元电路4(1)～4(i)。
将输出信号Q从移位寄存器410的各级(各单元电路4)的输出端子输出(参照图5)。从任意级(在此设为第k级：k是1以上i以下的整数)输出的输出信号Q除了作为扫描信号G(k)而被提供给第k级的栅极总线GLk以外，还作为复位信号R而被提供给五级前的单元电路4(k-5)，并且作为置位信号S而被提供给四级后的单元电路4(k+4)。
图6是用于对栅极驱动器400的动作进行说明的信号波形图。在如上的结构中，在时刻t00栅极启动脉冲信号GSP的脉冲产生后，基于栅极时钟信号GCK1～GCK8的时钟动作，从各单元电路4输出的输出信号Q所包含的移位脉冲向后级侧被转发(即，实行移位动作)。而且，根据该移位脉冲的转发，从各单元电路4输出的输出信号Q依次成为高电平。由此，如图6所示，按每个规定期间依次成为高电平(激活)的扫描信号G(1)～G(i)被提供给显示部600内的栅极总线GL1～GLi。即，i根栅极总线GL1～GLi依次成为选择状态。
另外，在本实施方式中，能够中途停止扫描。在图6所示的例子中，从时刻t01到时刻t02的期间是停止扫描的暂停期间。在暂停期间，栅极时钟信号GCK1～GCK8的时钟动作停止，以高电平维持控制信号VTP。通过在暂停期间进行这样的动作及各单元电路4如后述那样构成，从而如图6所示那样在暂停期间结束后重新开始扫描。另外，在暂停期间，触摸面板的处理(例如，检测触摸位置的处理)被实行。
<1.2.2单元电路的结构>
图1是示出本实施方式的单元电路4的结构的电路图。如图1所示，该单元电路4包括十一个薄膜晶体管T1～T11和两个电容器(电容元件)C1、C2。此外，该单元电路4除了具有直流电源电压VSS用的输入端子以外，还具有五个输入端子41～45和一个输出端子49。在此，对接收置位信号S的输入端子标注附图标记41，对接收复位信号R的输入端子标注附图标记42，对接收输入时钟信号CLKin的输入端子标注附图标记43，对接收控制信号VTP的输入端子标注附图标记44，对接收直流电源电压VDD的输入端子标注附图标记45。此外，对将输出信号Q输出的输出端子标注附图标记49。另外，与上述日本特开2014-182203号公报所公开的移位寄存器不同，移位寄存器410内的所有单元电路4(1)～4(i)为图1所示的相同结构。
接着，对单元电路4内的构成要素间的连接关系进行说明。薄膜晶体管T1的栅极端子、薄膜晶体管T2的源极端子、薄膜晶体管T3的漏极端子、薄膜晶体管T4的漏极端子、薄膜晶体管T7的栅极端子、薄膜晶体管T10的源极端子、以及电容器C1的一端经由第一节点N1相互连接。薄膜晶体管T4的栅极端子、薄膜晶体管T5的栅极端子、薄膜晶体管T6的源极端子、以及薄膜晶体管T7的漏极端子经由第二节点N2相互连接。薄膜晶体管T9的源极端子、薄膜晶体管T10的栅极端子、薄膜晶体管T11的漏极端子、以及电容器C2的一端经由第三节点N3相互连接。
薄膜晶体管T1的栅极端子与第一节点N1连接，其漏极端子与输入端子43连接，其源极端子与输出端子49连接。薄膜晶体管T2的栅极端子与输入端子41连接，其漏极端子与输入端子45连接，其源极端子与第一节点N1连接。另外，也可以采用将薄膜晶体管T2的漏极端子与输入端子41连接的结构。薄膜晶体管T3的栅极端子与输入端子42连接，其漏极端子与第一节点N1连接，其源极端子与直流电源电压VSS用的输入端子连接。薄膜晶体管T4的栅极端子与第二节点N2连接，其漏极端子与第一节点N1连接，其源极端子与直流电源电压VSS用的输入端子连接。薄膜晶体管T5的栅极端子与第二节点N2连接，其漏极端子与输出端子49连接，其源极端子与直流电源电压VSS用的输入端子连接。薄膜晶体管T6的栅极端子及漏极端子与输入端子45连接(即，成为二极管连接)，其源极端子与第二节点N2连接。薄膜晶体管T7的栅极端子与第一节点N1连接，其漏极端子与第二节点N2连接，其源极端子与直流电源电压VSS用的输入端子连接。
薄膜晶体管T8的栅极端子与输入端子44连接，其漏极端子与输出端子49连接，其源极端子与直流电源电压VSS用的输入端子连接。薄膜晶体管T9的栅极端子与输入端子41连接，其漏极端子与输入端子45连接，其源极端子与第三节点N3连接。另外，也可以采用将薄膜晶体管T9的漏极端子与输入端子41连接的结构。薄膜晶体管T10的栅极端子与第三节点N3连接，其漏极端子与输入端子45连接，其源极端子与第一节点N1连接。电容器C1的一端与第一节点N1连接，其另一端与输出端子49连接。电容器C2的一端与第三节点N3连接，其另一端与直流电源电压VSS用的输入端子连接。
接着，对各构成要素的功能进行说明。薄膜晶体管T1在第一节点N1的电位成为高电平时，对输出端子49提供输入时钟信号CLKin的电位。薄膜晶体管T2在置位信号S成为高电平时，使第一节点N1的电位向高电平变化。薄膜晶体管T3在复位信号R成为高电平时，使第一节点N1的电位向低电平变化。薄膜晶体管T4在第二节点N2的电位成为高电平时，使第一节点N1的电位向低电平变化。薄膜晶体管T5在第二节点N2的电位成为高电平时，使输出端子49的电位(输出信号Q的电位)向低电平变化。只要薄膜晶体管T7不成为导通状态，薄膜晶体管T6就以高电平维持第二节点N2的电位。薄膜晶体管T7在第一节点N1的电位成为高电平时，使第二节点N2的电位向低电平变化。薄膜晶体管T8在控制信号VTP成为高电平时，使输出端子49的电位(输出信号Q的电位)向低电平变化。薄膜晶体管T9在置位信号S成为高电平时，使第三节点N3的电位向高电平变化。薄膜晶体管T10在以高电平维持第三节点N3的期间根据需要对第一节点N1供给电荷。薄膜晶体管T11在输入时钟信号CLKin的电位成为高电平时，对第三节点N3提供控制信号VTP的电位。电容器C1作为用于使第一节点N1的电位上升的自举电容发挥作用。电容器C2作为用于维持第三节点N3的电位的电容发挥作用。在本实施方式中，通过薄膜晶体管T9～T11及电容器C2构成用于对第一节点N1供给电荷的电荷供给部420。
另外，在本实施方式中，通过第一节点N1实现电荷保持节点，通过第三节点N3实现电荷供给控制节点。另外，通过薄膜晶体管T1实现输出控制晶体管，通过薄膜晶体管T8实现输出节点关断晶体管，通过薄膜晶体管T9实现电荷供给控制节点接通晶体管，通过薄膜晶体管T10实现第一电荷供给控制晶体管，通过薄膜晶体管T11实现电荷供给控制节点关断晶体管，通过薄膜晶体管T12实现第二电荷供给控制晶体管。
<1.2.3单元电路的动作>
接着，对单元电路4的动作进行说明。首先，对不中途停止扫描时的动作进行说明，其后，对中途停止扫描时的动作进行说明。另外，下面，为了方便起见，将构成移位寄存器410的多个级(i个级)中的、需要防止在暂停期间内因电荷泄漏导致的第一节点N1的的电位降低的级称为“锁存(Latch)级”，在锁存级包含与扫描的停止位置相当的级(下面，称为“停止级”)及停止级附近的级。
<1.2.3.1不中途停止扫描时的动作>
图7是用于对不中途停止扫描时的单元电路4的动作的一例进行说明的信号波形图。在时刻t11以前的期间，控制信号VTP为低电平，第一节点N1的电位为低电平，第二节点N2的电位为高电平，第三节点N3的电位为低电平，置位信号S为低电平，输出信号Q为高电平，复位信号R为低电平。输入时钟信号CLKin交替重复高电平和低电平。另外，在单元电路4内的薄膜晶体管T1存在寄生电容。因此，在时刻t11以前的期间，由于输入时钟信号CLKin的时钟动作和薄膜晶体管T1的寄生电容的存在，可能使第一节点N1的电位发生变动。因而，输出端子49的电位(输出信号Q的电位)即提供给栅极总线GL的扫描信号G的电位可能上升。然而，在以高电平维持第二节点N2的电位的期间，薄膜晶体管T4、T5以导通状态被维持。因而，在时刻t11以前的期间，薄膜晶体管T4、T5以导通状态被维持，第一节点N1的电位及输出端子49的电位(输出信号Q的电位)以低电平被可靠地维持。由此，即使因输入时钟信号CLKin的时钟动作而导致的噪声在第一节点N1混入，对应的扫描信号G的电位也不会上升。由此，因输入时钟信号CLKin的时钟动作而导致的异常动作的发生被防止。
当变为时刻t11时，置位信号S从低电平变为高电平。因此，薄膜晶体管T2成为导通状态而电容器C1被充电，并且薄膜晶体管T9成为导通状态而电容器C2被充电。由此，第一节点N1的电位及第三节点N3的电位从低电平变为高电平。第一节点N1的电位成为高电平，由此薄膜晶体管T1成为导通状态。然而，在时刻t11输入时钟信号CLKin成为低电平，因此以低电平维持输出信号Q。此外，第一节点N1的电位从低电平变为高电平，由此薄膜晶体管T7成为导通状态。由此，第二节点N2的电位成为低电平，薄膜晶体管T4、T5成为截止状态。另外，在时刻t11到时刻t12的期间，以低电平维持复位信号R。因而，在该期间内，第一节点N1的电位不会下降。此外，在时刻t11如上述那样第三节点N3的电位成为高电平，但第一节点N1的电位也成为高电平，因此薄膜晶体管T10的栅极-源极间电压Vgs成为0而薄膜晶体管T10以截止状态被维持。另外，假如因薄膜晶体管T3、T4处的电荷泄漏导致第一节点N1的电位下降至薄膜晶体管T10的栅极-源极间电压Vgs大于阈值电压且漏极-源极间电压Vds大于0左右，则通过薄膜晶体管T10成为导通状态从而经由薄膜晶体管T10实行对第一节点N1的电荷供给。然而，没有假定任意的第一节点N1被自举(bootstrap)的期间是如暂停期间那样的较长的时间，因此，一行前的单元电路4内的第一节点N1被自举的期间即从时刻t11到时刻12的期间不是如暂停期间那样的较长的时间，通常不实行对第一节点N1的电荷供给。
当变为时刻t12时，输入时钟信号CLKin从低电平变为高电平。这时，薄膜晶体管T1成为导通状态，因此输入端子43的电位上升，并且输出端子49的电位上升。在此，如图1所示那样在第一节点N1-输出端子49间设有电容器C1，因此输出端子49的电位上升，并且第一节点N1的电位也上升(第一节点N1被自举)。其结果是，对薄膜晶体管T1的栅极端子施加较大的电压，输出信号Q的电位上升至对与该单元电路4的输出端子49连接的栅极总线GL成为选择状态而言足够的电平。此外，在时刻t12到时刻t13的期间，以低电平维持复位信号R，且也以低电平维持第二节点N2的电位。因而，在该期间内，第一节点N1的电位及输出端子49的电位(输出信号Q的电位)不会下降。此外，在时刻t12如上述那样输入时钟信号CLKin从低电平变为高电平，由此薄膜晶体管T11成为导通状态。这时，控制信号VTP是低电平，因此，由于薄膜晶体管T11成为导通状态从而第三节点N3的电位成为低电平。这时，薄膜晶体管T10以截止状态被维持。另外，在时刻t12～时刻t13的期间，也不实行对第一节点N1的电荷供给，但没有假定任意的第一节点N1被自举的期间(该例中为时刻t12～时刻t13的期间)是如暂停期间那样的较长的时间，因此薄膜晶体管T3、T4等处的电荷泄漏不会引起异常动作。
当变为时刻t13时，输入时钟信号CLKin从高电平变为低电平。由此，输入端子43的电位降低，并且输出端子49的电位(输出信号Q的电位)降低。如果输出端子49的电位降低，则经由电容器C1，第一节点N1的电位也降低。另外，到时刻t14为止以高电平维持第一节点N1的电位，因此根据输入时钟信号CLKin从高电平变为低电平，输出端子49的电位在时刻t13～时刻t14的期间内经由薄膜晶体管T1而成为低电平。
当变为时刻t14时，复位信号R从低电平变为高电平。由此，薄膜晶体管T3成为导通状态。其结果是，第一节点N1的电位降低直至低电平。由此，薄膜晶体管T7成为截止状态，第二节点N2的电位从低电平变为高电平。其结果是，薄膜晶体管T4、T5成为导通状态，第一节点N1的电位及输出端子49的电位(输出信号Q的电位)被拉向低电平。在时刻t14以后的期间，实行与时刻t11以前的期间相同的动作。
通过在各单元电路4实行以上那样的动作，该液晶显示装置中设置的多根栅极总线GL(1)～GL(i)依次成为选择状态，依次进行对像素电容的写入。
<1.2.3.2中途停止扫描时的动作>
图8是用于对中途停止扫描时的单元电路(停止级的单元电路)4的动作的一例进行说明的信号波形图。另外，假定时刻t22～时刻t23的期间是暂停期间。在时刻t21以前的期间，实行与不中途停止扫描时的时刻t11(参照图7)以前的期间相同的动作。在时刻t21～时刻t22的期间，也实行与不中途停止扫描时的时刻t11～时刻t12(参照图7)的期间相同的动作。即，在时刻t21～时刻t22的期间，通常以截止状态维持薄膜晶体管T10而不实行对第一节点N1的电荷供给。
在该场合下，即使变为时刻t22，也以低电平维持输入时钟信号CLKin。因而，以截止状态维持薄膜晶体管T11，以高电平维持第三节点N3的电位。在此，如果由于第一节点N1的电位下降从而薄膜晶体管T10的栅极-源极间电压Vgs大于阈值电压且漏极-源极间电压Vds大于0，则由于薄膜晶体管T10成为导通状态从而经由薄膜晶体管T10实行对第一节点N1的电荷供给。由此，暂停期间的长度较长的情况等，即使在薄膜晶体管T3、T4产生电荷泄漏，也以足够高的电平维持第一节点N1的电位。此外，在时刻t22，控制信号VTP从低电平变为高电平。与此相关，对所有单元电路4共用地提供控制信号VTP。因而，所有单元电路4内的薄膜晶体管T8成为导通状态，来自所有单元电路4的输出信号Q的电位(即所有扫描信号G的电位)被拉向低电平。
当变为时刻t23时，暂停期间结束，控制信号VTP从高电平变为低电平。由此，薄膜晶体管T8成为截止状态。此外，在时刻t23，输入时钟信号CLKin从低电平变为高电平。这时，以足够高的电平维持第一节点N1的电位。由此，实行与不中途停止扫描时的时刻t12(参照图7)相同的动作。由此，输出信号Q的电位上升至对与该单元电路4的输出端子49连接的栅极总线GL成为选择状态而言足够的电平。此外，在时刻t23，如上述那样控制信号VTP为低电平且输入时钟信号CLKin为高电平，因此，由于薄膜晶体管T11成为导通状态从而第三节点N3的电位成为低电平。在时刻t24以后的期间，实行与不中途停止扫描时的时刻t13(参照图7)以后的期间相同的动作。
如上述那样，在停止级的单元电路4，在暂停期间以较高的电平维持第一节点N1的电位。而且。在暂停期间结束后，基于输入时钟信号CLKin的时钟动作，输出信号Q成为高电平。在停止级以外的锁存级的单元电路4，也同样地在暂停期间以较高的电平维持第一节点N1的电位。而且，在暂停期间结束后，基于对应的输入时钟信号CLKin的时钟动作，输出信号Q成为高电平。如上述那样，在暂停期间结束后，从停止级重新开始扫描。
<1.3效果>
根据本实施方式，构成栅极驱动器400内的移位寄存器410的各级的单元电路4中设有电荷供给部420，该电荷供给部420包含第三控制节点N3，其与第一节点(用于保持电荷以输出高电平的扫描信号G的节点)N1在相同的时序下电位成为高电平，在自该第三控制节点N3的电位成为高电平后直至输出高电平的输出信号Q为止的期间，该电荷供给部420能够对第一节点N1供给电荷。因此，在暂停期间，根据需要对第一节点N1供给电荷。因而，将暂停期间的长度设为长时间，即使在薄膜晶体管T3、T4产生电荷泄漏，在暂停期间内如用图9中标注了附图标记71的粗虚线所示那样，第一节点N1的电位也不会降低。即，第一节点N1的电位在暂停期间以较高的电平被维持。其结果是，在暂停期间结束后从停止级正常地重新开始扫描。
此外，在本实施方式中，移位寄存器410内的所有单元电路4(1)～4(i)为相同的结构(图1所示的结构)。因此，能够在任意级中途停止扫描。此外，构成液晶面板的TFT基板的制造过程中的图案检查也不会复杂化。
由此，根据本实施方式，实现不引起制造过程中的图案检查复杂化而可中途停止任意级处的扫描的移位寄存器。
<2.第二实施方式>
对本发明的第二实施方式进行说明。关于整体结构及栅极驱动器400的结构/动作的概略，因为与上述第一实施方式相同，所以省略说明(参照图2～图6)。下面，以与上述第一实施方式不同的方面为中心来进行说明。
<2.1单元电路的结构>
图10是示出本实施方式的单元电路4的结构的电路图。如图10所示，本实施方式的单元电路4中除了设有上述第一实施方式的构成要素(参照图1)以外，还设有薄膜晶体管T12。对于该薄膜晶体管T12而言，其栅极端子与第一节点N1连接，其漏极端子与输入端子45连接，其源极端子与第三节点N3连接。薄膜晶体管T12在以高电平维持第一节点N1的电位的期间根据需要对第三节点N3供给电荷。并且，通过薄膜晶体管T12实现第二电荷供给控制晶体管。在本实施方式中，通过薄膜晶体管T9～T12及电容器C2，来构成用于对第一节点N1供给电荷的电荷供给部420。此外，在上述第一实施方式中，薄膜晶体管T11的栅极端子与输入端子43连接(参照图1)，但在本实施方式中薄膜晶体管T11的栅极端子与输入端子42连接。即，本实施方式中的薄膜晶体管T11在复位信号R成为高电平时对第三节点N3提供控制信号VTP的电位。
<2.2单元电路的动作>
接下来，对单元电路4的动作进行说明。首先，对不中途停止扫描时的动作进行说明，其后，对中途停止扫描时的动作进行说明。
<2.2.1不中途停止扫描时的动作>
图11是用于对不中途停止扫描时的单元电路4的动作的一例进行说明的信号波形图。在时刻t31以前的期间，控制信号VTP为低电平，第一节点N1的电位为低电平，第二节点N2的电位为高电平，第三节点N3的电位为低电平，置位信号S为低电平，输出信号Q为低电平，复位信号R为低电平。输入时钟信号CLKin交替重复高电平和低电平。像这样在时刻t31以前的期间第二节点N2的电位为高电平，因此与上述第一实施方式同样地，因输入时钟信号CLKin的时钟动作而导致的异常动作的发生被防止。
当变为时刻t31时，置位信号S从低电平变为高电平，进行与上述第一实施方式的时刻t11(参照图7)相同的动作。即，第一节点N1的电位从低电平变为高电平，第二节点N2的电位从高电平变为低电平，第三节点N3的电位从低电平变为高电平。这时，与上述第一实施方式同样地，通常以截止状态维持薄膜晶体管T10，不实行对第一节点N1的电荷供给。此外，薄膜晶体管T12的栅极-源极间电压Vgs成为0，因此也以截止状态维持薄膜晶体管T12。因而，不实行经由薄膜晶体管T12的对第三节点N3的电荷供给。
当变为时刻t32时，输入时钟信号CLKin从低电平变为高电平，与上述第一实施方式的时刻t12(参照图7)同样地，第一节点N1的电位上升，输出信号Q的电位上升至对与该单元电路4的输出端子49连接的栅极总线GL成为选择状态而言足够的电平。另外，在本实施方式中，薄膜晶体管T11的栅极端子与上述第一实施方式(参照图1)不同，而与接收复位信号R的输入端子42连接。在时刻t32以低电平维持复位信号R，因此在时刻t32与上述第一实施方式的时刻t12不同，以高电平维持第三节点N3的电位。这时，第一节点N1是被自举的状态，因此即使以高电平维持第三节点N3的电位，薄膜晶体管T10也以截止状态被维持。因而，在时刻t32～时刻t33的期间，不实行对第一节点N1的电荷供给。与此相关，没有假定任意的第一节点N1被自举的期间是如暂停期间那样的较长的时间，因此薄膜晶体管T3、T4等处的电荷泄漏不会引起异常动作。
当变为时刻t33时，输入时钟信号CLKin从高电平变为低电平。由此，与上述第一实施方式的时刻t13(参照图7)同样地，输出信号Q的电位及第一节点N1的电位降低。虽然第一节点N1的电位降低，但没有降低至低电平，因此与时刻t31～时刻t32的期间同样地，薄膜晶体管T10以截止状态被维持。另外，到时刻t34为止以高电平维持第一节点N1的电位，因此根据输入时钟信号CLKin从高电平变为低电平，输出端子49的电位在时刻t33～时刻t34的期间内经由薄膜晶体管T1而成为低电平。
当变为时刻t34时，复位信号R从低电平变为高电平。由此，薄膜晶体管T3成为导通状态，通过进行与上述第一实施方式的时刻t14(参照图7)相同的动作，第一节点N1的电位降低至低电平，第二节点N2的电位从低电平变为高电平。此外，在本实施方式中，复位信号R从低电平变为高电平，由此薄膜晶体管T11成为导通状态。由此，第三节点N3的电位成为低电平。这时，薄膜晶体管T10以截止状态被维持。进而，因为第一节点N1的电位成为低电平，所以薄膜晶体管T12也以截止状态被维持。在时刻t34以后的期间，实行与时刻t31以前的期间相同的动作。
<2.2.2中途停止扫描时的动作>
图12是用于对中途停止扫描时的单元电路(停止级的单元电路)4的动作的一例进行说明的信号波形图。另外，假定时刻t42～时刻t43的期间是暂停期间。在时刻t41以前的期间，实行与不中途停止扫描时的时刻t31(参照图11)以前的期间相同的动作。在时刻t41～时刻t42的期间也实行与不中途停止扫描时的时刻t31～时刻t32(参照图11)的期间相同的动作。即，在时刻t41～时刻t42的期间，以截止状态维持薄膜晶体管T10及薄膜晶体管T12，不实行对第一节点N1的电荷供给及对第三节点N3的电荷供给。
当变为时刻t42时，置位信号S从高电平变为低电平，控制信号VTP从低电平变为高电平。控制信号VTP变为高电平，由此与上述第一实施方式的时刻t22(参照图8)同样地，所有单元电路4内的薄膜晶体管T8成为导通状态，来自所有单元电路的输出信号Q的电位(即所有扫描信号G的电位)被拉向低电平。因为以低电平维持复位信号R，所以时刻t42以后，薄膜晶体管T11也以截止状态被维持，第三节点N3的电位以高电平被维持。在此，如果由于第一节点N1的电位下降从而薄膜晶体管T10的栅极-源极间电压Vgs大于阈值电压且漏极-源极间电压Vds大于0，则由于薄膜晶体管T10成为导通状态从而经由薄膜晶体管T10实行对第一节点N1的电荷供给。此外，如果由于第三节点N3的电位下降从而薄膜晶体管T12的栅极-源极间电压Vgs大于阈值电压且漏极-源极间电压Vds大于0，则由于薄膜晶体管T12成为导通状态从而经由薄膜晶体管T12实行对第三节点N3的电荷供给。因而，在暂停期间以高电平可靠地维持第三节点N3的电位。由此，以高电平维持薄膜晶体管T10的栅极电位，在第一节点N1的电位降低时可靠地实行对第一节点N1的电荷供给。由此，暂停期间的长度较长的情况等，即使在薄膜晶体管T3、T4产生电荷泄漏，也可靠地抑制第一节点N1的电位降低，并以足够高的电平维持第一节点N1的电位。
当变为时刻t43时，暂停期间结束，控制信号VTP从高电平变为低电平。由此，薄膜晶体管T8成为截止状态。此外，在时刻t43，输入时钟信号CLKin从低电平变为高电平。这时，以足够高的电平维持第一节点N1的电位。由此，实行与不中途停止扫描时的时刻t32(参照图11)相同的动作。由此，输出信号Q的电位上升至对与该单元电路4的输出端子49连接的栅极总线GL成为选择状态而言足够的电平。另外，与不中途停止扫描时的时刻t32(参照图11)同样地，虽然以高电平维持第三节点N3的电位，但不实行对第一节点N1的电荷供给。同样地，虽然以高电平维持第一节点N1的电位，但不实行经由薄膜晶体管T12的对第三节点N3的电荷供给。
当变为时刻t44时，输入时钟信号CLKin从高电平变为低电平。由此，与不中途停止扫描时的时刻t33(参照图11)同样地，输出信号Q的电位及第一节点N1的电位降低。此外，与时刻t41～时刻t42的期间同样地，不实行对第一节点N1的电荷供给及对第三节点N3的电荷供给。
当变为时刻t45时，复位信号R从低电平变为高电平。由此，实行与不中途停止扫描时的时刻t34(参照图11)相同的动作。即，第一节点N1的电位降低至低电平，第二节点N2的电位从低电平变为高电平，第三节点N3的电位从高电平变为低电平。薄膜晶体管T10及薄膜晶体管T12以截止状态被维持。在时刻t45以后的期间，实行与时刻t41以前的期间相同的动作。
<2.3效果>
根据本实施方式，与上述第一实施方式同样地，在暂停期间，根据需要对第一节点N1供给电荷。与此相关，在本实施方式的电荷供给部420设有用于在以高电平维持第一节点N1的电位的期间根据需要对第三节点N3供给电荷的薄膜晶体管T12。因此，在暂停期间以高电平可靠地维持第三节点N3的电位，在暂停期间可靠地实行对第一节点N1的电荷供给。因而，将暂停期间的长度设为长时间，即使在薄膜晶体管T3、T4产生电荷泄漏，第一节点N1的电位在暂停期间也以较高的电平被可靠地维持。其结果是，在暂停期间结束后从停止级可靠地正常地重新开始扫描。此外，在本实施方式中，移位寄存器410内的所有单元电路4(1)～4(i)也为相同的结构(图10所示的结构)。由此，根据本实施方式，实现不引起制造过程中的图案检查复杂化而可中途停止任意级处的扫描的移位寄存器。
<3.其他>
上述各实施方式中将液晶显示装置举为例子进行了说明，但本发明不限定于此。也能够将本发明应用于有机EL(Electro Luminescence：电致发光)等其他显示装置。
此外，关于构成移位寄存器410的单元电路4的具体结构，不限定于上述各实施方式中示出的结构(图1、图10)。此外，上述各实施方式中举出将n沟道型薄膜晶体管用于单元电路4内的薄膜晶体管的例子来进行了说明，但不限定于此，在使用p沟道型薄膜晶体管的情况下也能够应用本发明。
进而，关于栅极时钟信号的相位数、导通占空比(脉冲宽度)，也不限定于上述的说明。但是，需要根据栅极时钟信号的相位数/导通占空比而适当决定从各单元电路4到其他单元电路4的置位信号S及复位信号R的提供方法。
又进一步地，上述实施方式中在扫描停止中进行触摸面板的处理，但不限定于此。在扫描停止中也可以进行触摸面板的处理以外的处理。
以上对本发明进行了详细说明，但以上说明在所有方面都是例示，而非加以限定。可知许多其他的变更、变形能够不脱离本发明的范围而想出。

Claims (7)

1.一种移位寄存器，其基于由多个时钟信号构成的移位时钟信号组而进行移位动作，并由具有相同的结构的多个级构成，所述移位寄存器的特征在于，
构成各级的单元电路具有：
电荷保持节点，其用于保持电荷，以输出导通电平的输出信号；
输出节点，其输出所述输出信号；
输出控制晶体管，其具有与所述电荷保持节点连接的控制端子、提供所述移位时钟信号组所包含的多个时钟信号中的一个时钟信号的第一导通端子、和与所述输出节点连接的第二导通端子，以及
电荷供给部，其包含电荷供给控制节点，其与所述电荷保持节点在相同的时序下成为导通电平，在自所述电荷供给控制节点的电位成为导通电平后直至从所述输出节点输出导通电平的输出信号为止的期间，所述电荷供给部能够对所述电荷保持节点供给电荷。
2.如权利要求1所述的移位寄存器，其特征在于，
所述电荷供给部包含：
电荷供给控制节点接通晶体管，其具有提供从在前的级的单元电路输出的输出信号的控制端子、提供从在前的级的单元电路输出的输出信号或导通电平的直流电源电压的第一导通端子、和与所述电荷供给控制节点连接的第二导通端子，以及
第一电荷供给控制晶体管，其具有与所述电荷供给控制节点连接的控制端子、提供导通电平的直流电源电压的第一导通端子、和与所述电荷保持节点连接的第二导通端子。
3.如权利要求2所述的移位寄存器，其特征在于，
电荷供给部还包含：电荷供给控制节点关断晶体管，其具有与所述输出控制晶体管的第一导通端子连接的控制端子、与所述电荷供给控制节点连接的第一导通端子、和在所述多个时钟信号的时钟动作停止的暂停期间以外的期间内提供截止电平的电压的第二导通端子。
4.如权利要求2所述移位寄存器，其特征在于，
所述电荷供给部还包含：第二电荷供给控制晶体管，其具有与所述电荷保持节点连接的控制端子、提供导通电平的直流电源电压的第一导通端子、和与所述电荷供给控制节点连接的第二导通端子。
5.如权利要求4所述的移位寄存器，其特征在于，
所述电荷供给部还包含：电荷供给控制节点关断晶体管，其具有提供从后续级的单元电路输出的输出信号的控制端子、与所述电荷供给控制节点连接的第一导通端子、和在所述多个时钟信号的时钟动作停止的暂停期间以外的期间内提供截止电平的电压的第二导通端子。
6.如权利要求1所述的移位寄存器，其特征在于，
所述单元电路还包含：输出节点关断晶体管，其具有在所述多个时钟信号的时钟动作停止的暂停期间内提供导通电平的电压的控制端子、与所述输出节点连接的第一导通端子、和提供截止电平的直流电源电压的第二导通端子。
7.一种显示装置，其特征在于，包括：
显示部，其配设多根扫描信号线；以及
扫描信号线驱动电路，其驱动所述多根扫描信号线，
所述扫描信号线驱动电路包含：
以与所述多根扫描信号线一对一对应的方式设置多个级的权利要求1所述的移位寄存器。
CN201811344967.6A 2017-11-15 2018-11-13 移位寄存器及具备该移位寄存器的显示装置 Active CN109887469B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017219678A JP2019091516A (ja) 2017-11-15 2017-11-15 シフトレジスタおよびそれを備えた表示装置
JP2017-219678 2017-11-15

Publications (2)

Publication Number Publication Date
CN109887469A CN109887469A (zh) 2019-06-14
CN109887469B true CN109887469B (zh) 2021-06-08

Family

ID=66431361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811344967.6A Active CN109887469B (zh) 2017-11-15 2018-11-13 移位寄存器及具备该移位寄存器的显示装置

Country Status (3)

Country Link
US (1) US10902813B2 (zh)
JP (1) JP2019091516A (zh)
CN (1) CN109887469B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111462675B (zh) * 2020-05-13 2023-06-27 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
US11830454B2 (en) 2022-02-07 2023-11-28 Sharp Display Technology Corporation Active matrix substrate and display device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267890A (zh) * 1999-03-18 2000-09-27 株式会社东芝 非易失半导体存储器
CN1847934A (zh) * 2000-04-28 2006-10-18 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
CN101632114A (zh) * 2007-03-20 2010-01-20 Lg电子株式会社 等离子体显示装置
CN102043357A (zh) * 2009-10-20 2011-05-04 夏普株式会社 静电荷图像显影用品红色调色剂、显影剂、图像形成方法及图像形成装置
CN104599620A (zh) * 2014-12-10 2015-05-06 华南理工大学 栅极集成驱动电路的反相器、栅极集成驱动器及驱动方法
CN104820484A (zh) * 2014-02-04 2015-08-05 英飞凌科技股份有限公司 用于数据处理系统中的方法和设备
CN105609074A (zh) * 2016-01-25 2016-05-25 京东方科技集团股份有限公司 一种移位寄存器电路、阵列基板和显示装置
KR20170003185A (ko) * 2015-06-30 2017-01-09 엘지디스플레이 주식회사 내장형 게이트 드라이버 및 그를 이용한 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100653A (ja) * 1999-09-29 2001-04-13 Tdk Corp シフトレジスタおよび画像表示装置
JP2009109705A (ja) * 2007-10-30 2009-05-21 Epson Imaging Devices Corp 電気光学装置、電気光学装置の駆動方法、及び電子機器
JP5165153B2 (ja) * 2010-03-15 2013-03-21 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法
JP5436324B2 (ja) * 2010-05-10 2014-03-05 三菱電機株式会社 シフトレジスタ回路
JP5618821B2 (ja) * 2010-12-28 2014-11-05 株式会社ジャパンディスプレイ 双方向シフトレジスタ及びこれを用いた画像表示装置
JP2014121151A (ja) * 2012-12-14 2014-06-30 Sharp Corp 蓄電システム及び電力供給システム
JP2014182203A (ja) 2013-03-18 2014-09-29 Japan Display Inc 表示装置および電子機器
WO2016047544A1 (ja) 2014-09-22 2016-03-31 シャープ株式会社 シフトレジスタ、それを備えた表示装置、およびシフトレジスタの駆動方法
JP2019090897A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 走査線駆動回路およびこれを備えた表示装置
US10964244B2 (en) * 2018-09-04 2021-03-30 Sharp Kabushiki Kaisha Display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267890A (zh) * 1999-03-18 2000-09-27 株式会社东芝 非易失半导体存储器
CN1847934A (zh) * 2000-04-28 2006-10-18 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
CN101632114A (zh) * 2007-03-20 2010-01-20 Lg电子株式会社 等离子体显示装置
CN102043357A (zh) * 2009-10-20 2011-05-04 夏普株式会社 静电荷图像显影用品红色调色剂、显影剂、图像形成方法及图像形成装置
CN104820484A (zh) * 2014-02-04 2015-08-05 英飞凌科技股份有限公司 用于数据处理系统中的方法和设备
CN104599620A (zh) * 2014-12-10 2015-05-06 华南理工大学 栅极集成驱动电路的反相器、栅极集成驱动器及驱动方法
KR20170003185A (ko) * 2015-06-30 2017-01-09 엘지디스플레이 주식회사 내장형 게이트 드라이버 및 그를 이용한 표시 장치
CN105609074A (zh) * 2016-01-25 2016-05-25 京东方科技集团股份有限公司 一种移位寄存器电路、阵列基板和显示装置

Also Published As

Publication number Publication date
CN109887469A (zh) 2019-06-14
US20190147822A1 (en) 2019-05-16
JP2019091516A (ja) 2019-06-13
US10902813B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
US10818260B2 (en) Scan signal line driving circuit and display device including same
KR101552420B1 (ko) 주사 신호선 구동 회로, 그것을 구비한 표시 장치 및 주사 신호선의 구동 방법
EP2838079B1 (en) Shift register unit and driving method for the same, shift register, and display device
JP5349693B2 (ja) 走査信号線駆動回路および走査信号線の駆動方法
US20180211606A1 (en) Shift register circuit and driving method therefor, gate line driving circuit and array substrate
US8781059B2 (en) Shift register
TWI529682B (zh) A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line
US10923064B2 (en) Scanning signal line drive circuit and display device equipped with same
CN106504721B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
US11138947B2 (en) Scanning signal line drive circuit and display device provided with same
US20190108810A1 (en) Shift register and display device provided with same
US20200394976A1 (en) Scanning signal line drive circuit and display device provided with same
KR20160047681A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
WO2019017264A1 (ja) シフトレジスタおよびそれを備える表示装置
CN109887469B (zh) 移位寄存器及具备该移位寄存器的显示装置
US10796655B2 (en) Display device
CN109564745B (zh) 驱动电路以及显示装置
US10796659B2 (en) Display device and method for driving the same
US10770003B2 (en) Transfer circuit, shift register, gate driver, display panel, and flexible substrate
US11158224B2 (en) Start signal generation circuit, driving method and display device
US11955097B2 (en) Shift register, scanning signal line driving circuit including same, and display device including same
JP2023096257A (ja) シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
WO2018163897A1 (ja) 走査信号線駆動回路およびそれを備える表示装置
CN117672325A (zh) 移位寄存器单元、栅极驱动电路、显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant