CN111462675B - 一种移位寄存器、栅极驱动电路及显示装置 - Google Patents

Abstract

本发明公开了一种移位寄存器、栅极驱动电路及显示装置，其中移位寄存器包括：输入控制模块、第一输出模块、第二输出模块和电位锁存模块；输入控制模块控制第一节点和第二节点的电位；第一输出模块在第一节点的控制下将第一电源信号端的信号提供给输出信号端；第二输出模块在第二节点的控制下将第一时钟信号端的信号提供给输出信号端；由于电位锁存模块在输入信号端输出有效脉冲信号时以及在输入信号端输出有效脉冲信号后的预设时间段内将第二电源信号端的信号提供给第二节点；在预设时间段后，在第一时钟信号端的控制下停止向第二节点提供信号。因此，可以利用电位锁存模块保证第二节点的电位在预设时间段内不会衰减。

Description

一种移位寄存器、栅极驱动电路及显示装置

技术领域

本发明涉及显示技术领域，尤指一种移位寄存器、栅极驱动电路及显示装置。

背景技术

在平板显示面板中，通常通过栅极驱动电路向像素区域的各个薄膜晶体管(TFT，Thin Film Transistor)的栅极提供栅极开启信号。栅极驱动电路可以通过阵列工艺形成在平板显示面板的阵列基板上，即阵列基板行驱动(Gate Driver on Array，GOA)工艺，这种集成工艺不仅节省了成本，而且可以做到平板显示面板(Panel)两边对称的美观设计，同时，也省去了栅极集成电路(IC，Integrated Circuit)的绑定(Bonding)区域以及扇出(Fan-out)的布线空间，从而可以实现窄边框的设计。

现有的栅极驱动电路，如图1所示，由多个级联的移位寄存器：SR(1)、SR(2)…SR(n)、SR(n+1)…SR(N-1)、SR(N)(共N个移位寄存器，1≤n≤N)组成，各级移位寄存器SR(n)用于向与该级移位寄存器SR(n)的输出信号端Output_n相连的栅线提供栅极开启信号以开启对应行的像素区域的TFT。其中，除第一级移位寄存器SR(1)之外，其余各级移位寄存器SR(n)的输入信号端Input_n分别与上一级移位寄存器SR(n-1)的输出信号端Output_n-1相连。其中各级移位寄存器SR(n)中均包括控制输出信号端输出栅极开启信号的上拉节点，并在上拉节点的电位被进一步拉高时，输出信号端输出栅极开启信号。

目前，在触控与显示分时驱动的触控显示面板中，即在显示一帧画面的时间内插入多个触控时间段，并且一般各触控时间段需要有一定时长的时间间隔，假设在第n级移位寄存器的输出信号端输出栅极开启信号完成后进入触控时间段，此时第n+1级移位寄存器中的上拉节点的电位已经变为高电位，由于触控时间段间隔的时间较长，在此期间第n+1级移位寄存器中的上拉节点会经过与其连接的TFT而出现漏电情况，从而使该上拉节点的电位降低，当该触控时间段结束后，第n+1级移位寄存器开始工作，由于其上拉节点的电位衰减，会造成该移位寄存器输出信号端输出的栅极开启信号产生衰减，甚至可能导致无法开启像素区域的TFT，进而造成触控显示面板显示出现异常。

发明内容

本发明实施例提供一种移位寄存器、栅极驱动电路及显示装置，用以解决现有技术中存在的上拉节点电位衰减的问题。

本发明实施例提供的一种移位寄存器，包括：输入控制模块、第一输出模块、第二输出模块和电位锁存模块；其中：

所述输入控制模块分别与输入信号端、第一节点和第二节点连接；所述输入控制模块用于控制所述第一节点和所述第二节点的电位；

所述第一输出模块分别与第一电源信号端、所述第一节点以及输出信号端连接；所述第一输出模块用于在所述第一节点的控制下将所述第一电源信号端的信号提供给所述输出信号端；

所述第二输出模块分别与第一时钟信号端、所述第二节点以及所述输出信号端连接；所述第二输出模块用于在所述第二节点的控制下将所述第一时钟信号端的信号提供给所述输出信号端；

所述电位锁存模块分别与所述第一时钟信号端、所述输入信号端、所述第二节点和第二电源信号端相连；所述电位锁存模块用于：在所述输入信号端输出有效脉冲信号时以及在所述输入信号端输出有效脉冲信号后的预设时间段内将所述第二电源信号端的信号提供给所述第二节点；在所述预设时间段后，在所述第一时钟信号端的控制下停止向所述第二节点提供信号。

可选地，在本发明实施例提供的移位寄存器中，所述电位锁存模块包括：第一控制子模块，第二控制子模块，充电子模块和输出控制子模块；其中：

所述第一控制子模块分别与所述输入信号端、所述第一时钟信号端以及第一子节点连接；所述第一控制子模块用于在所述第一时钟信号端的控制下将所述输入信号端的信号提供给所述第一子节点；

所述第二控制子模块分别与所述输入信号端和所述第一子节点连接；所述第二控制子模块用于在所述输入信号端的控制下将所述输入信号端的信号提供给所述第一子节点；

所述充电子模块分别与所述第一子节点和接地信号端连接；所述充电子模块用于在所述第一子节点的电位的控制下进行充电或者放电；

所述输出控制子模块分别与所述第一子节点、所述第二节点以及所述第二电源信号端连接；所述输出控制子模块用于在所述第一子节点的控制下将所述第二电源信号端的信号提供给所述第二节点。

可选地，在本发明实施例提供的移位寄存器中，所述第一控制子模块包括第一开关晶体管；其中：

所述第一开关晶体管的栅极与所述第一时钟信号端连接，所述第一开关晶体管的第一极与所述输入信号端连接，所述第一开关晶体管的第二极与所述第一子节点连接。

可选地，在本发明实施例提供的移位寄存器中，所述第二控制子模块包括第二开关晶体管；其中：

所述第二开关晶体管的栅极与所述输入信号端连接，所述第二开关晶体管的第一极与所述输入信号端连接，所述第二开关晶体管的第二极与所述第一子节点连接。

可选地，在本发明实施例提供的移位寄存器中，所述输出控制子模块包括第三开关晶体管和第四开关晶体管；其中：

所述第三开关晶体管的栅极与所述第一子节点连接，所述第三开关晶体管的第一极与所述第二电源信号端连接，所述第三开关晶体管的第二极与所述第四开关晶体管的栅极连接；

所述第四开关晶体管的第一极与所述第二电源信号端连接，所述第四开关晶体管的第二极与所述第二节点连接。

可选地，在本发明实施例提供的移位寄存器中，所述充电子模块包括第一电容；其中：

所述第一电容的第一端与所述第一子节点连接，所述第一电容的第二端与所述接地信号端连接。

可选地，在本发明实施例提供的移位寄存器中，所述第一输出模块包括：第五开关晶体管和第二电容；其中：

所述第五开关晶体管的栅极与所述第一节点连接，所述第五开关晶体管的第一极与所述第一电源信号端连接，所述第五开关晶体管的第二极与所述输出信号端连接；

所述第二电容的第一端所述第一电源信号端连接，所述第二电容的第二端与所述第一节点连接。

可选地，在本发明实施例提供的移位寄存器中，所述第二输出模块包括：第六开关晶体管和第三电容；其中：

所述第六开关晶体管的栅极与所述第二节点连接，所述第六开关晶体管的第一极与所述第一时钟信号端连接，所述第六开关晶体管的第二极与所述输出信号端连接；

所述第三电容的第一端所述输出信号端连接，所述第二电容的第二端与所述第二节点连接。

可选地，在本发明实施例提供的移位寄存器中，所述输入控制模块包括：第七开关晶体管、第八开关晶体管、第九开关晶体管、第十开关晶体管、第十一开关晶体管和第十二开关晶体管；其中：

所述第七开关晶体管的栅极与第二时钟信号端连接，所述第七开关晶体管的第一极与所述输入信号端连接，所述第七开关晶体管的第二极与所述第八开关晶体管的第一极连接；

所述第八开关晶体管的栅极与所述第一时钟信号端连接，所述第八开关晶体管的第二极与所述第九开关晶体管的第一极连接；

所述第九开关晶体管的栅极与所述第一节点连接，所述第九开关晶体管的第二极与所述第一电源信号端连接；

所述第十开关晶体管的栅极与所述第八晶体管的第一极连接，所述第十开关晶体管的第一极与所述第二时钟信号端连接，所述第十开关晶体管的第二极与所述第一节点连接；

所述第十一开关晶体管的栅极与第二电源信号端连接，所述第十一开关晶体管的第一极与所述第十开关晶体管的栅极连接，所述第十一开关晶体管的第二极与所述第二节点连接；

所述第十二开关晶体管的栅极与所述第二时钟信号端连接，所述第十二开关晶体管的第一极与所述第二电源信号端连接，所述第十二开关晶体管的第二极与所述第一节点连接。

相应地，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的移位寄存器；其中：

第一级移位寄存器的输入信号端与帧触发信号端连接；

除第一级移位寄存器之外，其余各级移位寄存器的输入信号端分别与上一级移位寄存器的输出信号端连接。

相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的栅极驱动电路。

本发明有益效果如下：

本发明实施例提供的一种移位寄存器、栅极驱动电路及显示装置，其中移位寄存器包括：输入控制模块、第一输出模块、第二输出模块和电位锁存模块；输入控制模块控制第一节点和第二节点的电位；第一输出模块在第一节点的控制下将第一电源信号端的信号提供给输出信号端；第二输出模块在第二节点的控制下将第一时钟信号端的信号提供给输出信号端；由于电位锁存模块在输入信号端输出有效脉冲信号时以及在输入信号端输出有效脉冲信号后的预设时间段内将第二电源信号端的信号提供给第二节点；在预设时间段后，在第一时钟信号端的控制下停止向第二节点提供信号。因此，可以利用电位锁存模块保证第二节点的电位在预设时间段内不会衰减。应用于显示面板时，可以在触摸时间不缩减的前提下保证行与行之间亮度的一致性。

附图说明

图1现有的栅极驱动电路的结构示意图；

图2为本发明实施例提供的移位寄存器的结构示意图之一；

图3为本发明实施例提供的移位寄存器的结构示意图之二；

图4为本发明实施例提供的移位寄存器的结构示意图之三；

图5为本发明实施例提供的移位寄存器的电路时序图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。本发明中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本发明保护范围内。本发明的附图仅用于示意相对位置关系不代表真实比例。

需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。

下面结合附图，对本发明实施例提供的移位寄存器、栅极驱动电路及显示装置进行具体说明。

本发明实施例提供的一种移位寄存器，如图2所示，包括：输入控制模块1、第一输出模块2、第二输出模块3和电位锁存模块4；其中：

输入控制模块1分别与输入信号端IN、第一节点PD和第二节点PU连接；输入控制模块1用于控制第一节点PD和第二节点PU的电位；

第一输出模块2分别与第一电源信号端VGH、第一节点PD以及输出信号端OUT连接；第一输出模块2用于在第一节点PD的控制下将第一电源信号端VGH的信号提供给输出信号端OUT；

第二输出模块3分别与第一时钟信号端CLK1、第二节点PU以及输出信号端OUT连接；第二输出模块3用于在第二节点PU的控制下将第一时钟信号端CLK1的信号提供给输出信号端OUT；

电位锁存模块4分别与第一时钟信号端CLK1、输入信号端IN、第二节点PU和第二电源信号端VGL相连；电位锁存模块4用于：在输入信号端IN输出有效脉冲信号时以及在输入信号端IN输出有效脉冲信号后的预设时间段内将第二电源信号端VGL的信号提供给第二节点PU；在预设时间段后，在第一时钟信号端CLK1的控制下停止向第二节点PU提供信号。

本发明实施例提供的移位寄存器，包括：输入控制模块、第一输出模块、第二输出模块和电位锁存模块；输入控制模块控制第一节点和第二节点的电位；第一输出模块在第一节点的控制下将第一电源信号端的信号提供给输出信号端；第二输出模块在第二节点的控制下将第一时钟信号端的信号提供给输出信号端；由于电位锁存模块在输入信号端输出有效脉冲信号时以及在输入信号端输出有效脉冲信号后的预设时间段内将第二电源信号端的信号提供给第二节点；在预设时间段后，在第一时钟信号端的控制下停止向第二节点提供信号。因此，可以利用电位锁存模块保证第二节点的电位在预设时间段内不会衰减。应用于显示面板时，可以在触摸时间不缩减的前提下保证行与行之间亮度的一致性。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

可选地，在本发明实施例提供的移位寄存器中，如图2所示，电位锁存模块4包括：第一控制子模块41，第二控制子模块42，充电子模块43和输出控制子模块44；其中：

第一控制子模块41分别与输入信号端IN、第一时钟信号端CLK1以及第一子节点A连接；第一控制子模块41用于在第一时钟信号端CLK1的控制下将输入信号端IN的信号提供给第一子节点A；

第二控制子模块42分别与输入信号端IN和第一子节点A连接；第二控制子模块42用于在输入信号端IN的控制下将输入信号端IN的信号提供给第一子节点A；

充电子模块43分别与第一子节点A和接地信号端连接；充电子模块43用于在第一子节点A的电位的控制下进行充电或者放电；

输出控制子模块44分别与第一子节点A、第二节点PU以及第二电源信号端VGL连接；输出控制子模块44用于在第一子节点A的控制下将第二电源信号端VGL的信号提供给第二节点PU。

本发明实施例提供的上述电位锁存模块，在输入信号端IN输出有效脉冲信号时，第二控制子模块42在输入信号端IN的控制下将输入信号端IN的信号提供给第一子节点A；输出控制子模块44用于在第一子节点A的控制下将第二电源信号端VGL的信号提供给第二节点PU；并且，充电子模块43在第一子节点A的电位的控制下进行充电，以保证在输入信号端IN输出有效脉冲信号后的预设时间段内第一子节点A的电位保持不变，从而使输出控制子模块44在第一子节点A的控制下将第二电源信号端VGL的信号提供给第二节点PU。在预设时间段后，第一控制子模块41用于在第一时钟信号端CLK1的控制下将输入信号端IN的信号提供给第一子节点A，从而使输出控制子模块44在第一时钟信号端的控制下停止向第二节点提供信号。

可选地，在本发明实施例提供的移位寄存器中，如图3所示，第一控制子模块41包括第一开关晶体管M1；其中：

第一开关晶体管M1的栅极与第一时钟信号端CLK1连接，第一开关晶体管M1的第一极与输入信号端IN连接，第一开关晶体管M1的第二极与第一子节点A连接。

在具体实施时，当第一时钟信号端CLK1控制第一开关晶体管M1导通时，导通的第一开关晶体管M1将输入信号端IN的信号提供给第一子节点A。

以上仅是举例说明电位锁存模块中第一控制子模块的具体结构，在具体实施时，第一控制子模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

可选地，在本发明实施例提供的移位寄存器中，如图3所示，第二控制子模块42包括第二开关晶体管M2；其中：

第二开关晶体管M2的栅极与输入信号端IN连接，第二开关晶体管M2的第一极与输入信号端IN连接，第二开关晶体管M2的第二极与第一子节点A连接。

在具体实施时，当输入信号端IN控制第二开关晶体管M2导通时，导通的第二开关晶体管M2将输入信号端IN的信号提供给第一子节点A。

以上仅是举例说明电位锁存模块中第二控制子模块的具体结构，在具体实施时，第二控制子模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

可选地，在本发明实施例提供的移位寄存器中，如图3所示，输出控制子模块44包括第三开关晶体管M3和第四开关晶体管M4；其中：

第三开关晶体管M3的栅极与第一子节点A连接，第三开关晶体管M3的第一极与第二电源信号端VGL连接，第三开关晶体管M3的第二极与第四开关晶体管M4的栅极连接；

第四开关晶体管M4的第一极与第二电源信号端VGL连接，第四开关晶体管M4的第二极与第二节点PU连接。

在具体实施时，当第一子节点A控制第三开关晶体管M3导通时，导通的第三开关晶体管M3将第二电源信号端VGL的信号提供给第四开关晶体管M4的栅极。当第四开关晶体管M4导通时，导通的第四开关晶体管M4将第二电源信号端VGL的信号提供给第二节点PU。

以上仅是举例说明电位锁存模块中输出控制子模块的具体结构，在具体实施时，输出控制子模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

可选地，在本发明实施例提供的移位寄存器中，如图3所示，充电子模块43包括第一电容C1；其中：

第一电容C1的第一端与第一子节点A连接，第一电容C1的第二端与接地信号端连接。

以上仅是举例说明电位锁存模块中充电子模块的具体结构，在具体实施时，充电子模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

需要说明的是，本发明实施例提供的移位寄存器，相当于在现有移位寄存器的基础上增加了电位锁存模块，因此，在本发明实施例提供的移位寄存器中，对输入控制模块、第一输出模块和第二输出模块的具体结构不作限定，可以是任何能够实现上述功能的任意结构。下面以图4所示的结构为例进行说明，但不限于此。

可选地，在本发明实施例提供的移位寄存器中，如图4所示，第一输出模块2包括：第五开关晶体管M5和第二电容C2；其中：

第五开关晶体管M5的栅极与第一节点PD连接，第五开关晶体管M5的第一极与第一电源信号端VGH连接，第五开关晶体管M5的第二极与输出信号端OUT连接；

第二电容C2的第一端第一电源信号端VGH连接，第二电容C2的第二端与第一节点PD连接。

以上仅是举例说明本发明实施例提供的移位寄存器中第一输出模块的具体结构，在具体实施时，第一输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

可选地，在本发明实施例提供的移位寄存器中，如图4所示，第二输出模块3包括：第六开关晶体管M6和第三电容C3；其中：

第六开关晶体管M6的栅极与第二节点PU连接，第六开关晶体管M6的第一极与第一时钟信号端CLK1连接，第六开关晶体管M6的第二极与输出信号端OUT连接；

第三电容C3的第一端输出信号端OUT连接，第二电容C2的第二端与第二节点PU连接。

以上仅是举例说明本发明实施例提供的移位寄存器中第二输出模块的具体结构，在具体实施时，第二输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

可选地，在本发明实施例提供的移位寄存器中，如图4所示，输入控制模块1包括：第七开关晶体管M7、第八开关晶体管M8、第九开关晶体管M9、第十开关晶体管M10、第十一开关晶体管M11和第十二开关晶体管M12；其中：

第七开关晶体管M7的栅极与第二时钟信号端连接，第七开关晶体管M7的第一极与输入信号端IN连接，第七开关晶体管M7的第二极与第八开关晶体管M8的第一极连接；

第八开关晶体管M8的栅极与第一时钟信号端CLK1连接，第八开关晶体管M8的第二极与第九开关晶体管M9的第一极连接；

第九开关晶体管M9的栅极与第一节点PD连接，第九开关晶体管M9的第二极与第一电源信号端VGH连接；

第十开关晶体管M10的栅极与第八晶体管的第一极连接，第十开关晶体管M10的第一极与第二时钟信号端连接，第十开关晶体管M10的第二极与第一节点PD连接；

第十一开关晶体管M11的栅极与第二电源信号端VGL连接，第十一开关晶体管M11的第一极与第十开关晶体管M10的栅极连接，第十一开关晶体管M11的第二极与第二节点PU连接；

第十二开关晶体管M12的栅极与第二时钟信号端连接，第十二开关晶体管M12的第一极与第二电源信号端VGL连接，第十二开关晶体管M12的第二极与第一节点PD连接。

以上仅是举例说明本发明实施例提供的移位寄存器中输入控制模块的具体结构，在具体实施时，输入控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

进一步地，为了降低制备工艺，在具体实施时，在本发明实施例提供的上述移位寄存器中，所有开关晶体管均可以为N型开关晶体管；或者，所有开关晶体管均可以为P型开关晶体管，在此不作限定。

在具体实施时，在本发明实施例提供的移位寄存器中，N型开关晶体管在高电位作用下导通，在低电位作用下截止；P型开关晶体管在高电位作用下截止，在低电位作用下导通。

进一步地，在本发明实施例提供的移位寄存器中，当所有开关晶体管均为P型开关晶体管时，第一电源信号端VGH的电位为高电位，第二电源信号端VGL的电位为低电位，输入信号端的有效脉冲信号为低电位信号；当所有开关晶体管均为N型开关晶体管时，第一电源信号端VGH的电位为低电位，第二电源信号端VGL的电位为高电位，输入信号端的有效脉冲信号为高电位信号。

需要说明的是，本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideSemiconductor)，在此不作限定。在具体实施中，这些晶体管的源极和漏极根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。

下面结合电路时序图对本发明实施例提供的上述移位寄存器的工作过程作以描述。下述描述中以1表示高电位信号，0表示低电位信号，其中，1和0代表其逻辑电位，仅是为了更好的解释本发明实施例提供的上述移位寄存器的工作过程，而不是在具体实施时施加在各开关晶体管的栅极上的电位。

具体地，以图4所示的移位寄存器为例对其工作过程作以描述，其中，所有开关晶体管均为P型开关晶体管，第一电源信号端VGH的电位为高电位，第二电源信号端VGL的电位为低电位。对应的输入输出时序图如图5所示，具体地，选取如图5所示的输入输出时序图中的T1、T2、T3、T4、T5和T6六个阶段。

在T1阶段，CLK1＝1，CLK2＝0，IN＝1。

第二时钟信号端CLK2控制第七开关晶体管M7和第十二开关晶体管M12导通，第二电源信号端VGL控制第十一开关晶体管M导通，输入信号端IN的高电位信号依次通过第七开关晶体管M7和第十一开关晶体管M11传输至第二节点PU，第二节点PU的电位为高电位；第二电源信号端VGL的低电位信号通过第十二开关晶体管M12传输至第一节点PD，第一节点PD的电位为低电位。第一节点PD控制第五开关晶体管M5和第九开关晶体管M9导通，第一电源信号端VGH的高电位信号通过第五开关晶体管M5传输至输出信号端OUT，输出信号端OUT的电位为高电位。

在T2阶段，CLK1＝0，CLK2＝1，IN＝1。

第一时钟信号端CLK1控制第一开关晶体管M1和第八开关晶体管M8导通，第二电源信号端VGL控制第十一开关晶体管M11导通，由于第二电容C2作用，第一节点PD的电位保持低电位；第一节点PD控制第五开关晶体管M5和第九开关晶体管M9导通，第一电源信号端VGH的高电位信号依次通过第九开关晶体管M9、第八开关晶体管M8和第十一开关晶体管M11传输至第二节点PU，第二节点PU的电位为高电位；第一电源信号端VGH的高电位信号通过第五开关晶体管M5传输至输出信号端OUT，输出信号端OUT的电位为高电位。输入信号端IN的高电位信号通过第一开关晶体管M1传输至第一子节点A，第一子节点A的电位为高电位，第一子节点A对第一电容C1充正电。

在T3阶段，CLK1＝1，CLK2＝0，IN＝0。

在该阶段，输入信号端IN输出有效脉冲信号，第二时钟信号端CLK2控制第七开关晶体管M7和第十二开关晶体管M12导通，第二电源信号端VGL控制第十一开关晶体管M11导通，输入信号端IN的低电位信号依次通过第七开关晶体管M7和第十一开关晶体管M11传输至第二节点PU，第二节点PU的电位为低电位；输入信号端IN的低电位信号通过第七开关晶体管M7控制第十开关晶体管M10导通，第二时钟信号端CLK2的低电位信号通过第十开关晶体管M10传输至第一节点PD，同时第二电源信号端VGL的低电位信号通过第十二开关晶体管M12传输至第一节点PD，第一节点PD的电位为低电位。第一节点PD控制第五开关晶体管M5和第九开关晶体管M9导通，第一电源信号端VGH的高电位信号通过第五开关晶体管M5传输至输出信号端OUT，同时，第二节点PU控制第六开关晶体管M6导通，第一时钟信号端CLK1的高电位信号通过第六开关晶体管M6传输至输出信号端OUT，因此输出信号端OUT的电位为高电位。输入信号端IN控制第二开关晶体管M2导通，输入信号端IN的低电位信号通过第二开关晶体管M2传输至第一子节点A，第一子节点A的电位为低电位，第一子节点A对第一电容C1充负电，同时第一子节点A控制第三开关晶体管M3导通，第三开关晶体管M3控制第四开关晶体管M4导通，第二电源信号端VGL的低电位信号依次通过第三开关晶体管M3和第四开关晶体管M4传输至第二节点PU。

在T4阶段(预设时间段)，CLK1＝1，CLK2＝1，IN＝1。

该阶段一般为触摸时间段，由于第一电容C1的作用，第一子节点A的电位保持低电位，第二电源信号端VGL的低电位信号通过第三开关晶体管M3和第四开关晶体管M4传输至第二节点PU，从而防止第二节点PU发生漏电，使第二节点PU的电位保持低电位。第二节点PU控制第六开关晶体管M6导通，第一时钟信号端CLK1的高电位信号通过第六开关晶体管M6传输至输出信号端OUT，输出信号端OUT的电位为高电位。第二电源信号端VGL控制第十一开关晶体管M11导通，第二节点PU的低电位通过第十一开关晶体管M11控制第十开关晶体管M10导通，第二时钟信号端CLK2的高电位信号通过第十开关晶体管M10传输至第一节点PD，第一节点PD的电位变为高电位。

在T5阶段(即触摸结束)，CLK1＝0，CLK2＝1，IN＝1。

第一时钟信号端CLK1控制第一开关晶体管M1和第八开关晶体管M8导通，第二电源信号端VGL控制第十一开关晶体管M11导通，由于第三电容C3的作用，第二节点PU的电位保持低电位，第二节点PU的低电位通过第十一开关晶体管M11控制第十开关晶体管M10导通，第二时钟信号端CLK2的高电位信号通过第十开关晶体管M10传输至第一节点PD，第一节点PD的电位仍为高电位；第二节点PU控制第六开关晶体管M6导通，第一时钟信号端CLK1的低电位信号通过第六开关晶体管M6传输至输出信号端OUT，输出信号端OUT的电位为低电位。输入信号端IN的高电位信号通过第一开关晶体管M1传输至第一子节点A，第一子节点A的电位为高电位，第一子节点A对第一电容C1充正电。此阶段也是第一电容C1的复位阶段，防止在触摸完成之后第一电容C1残留电荷对第二节点PU的电位造成影响。

在T6阶段，CLK1＝1，CLK2＝0，IN＝1。

第二时钟信号端CLK2控制第七开关晶体管M7和第十二开关晶体管M12导通，第二电源信号端VGL控制第十一开关晶体管M11导通，输入信号端IN的高电位信号依次通过第七开关晶体管M7和第十一开关晶体管M11传输至第二节点PU，第二节点PU的电位变为高电位；第二电源信号端VGL的低电位信号通过第十二开关晶体管M12传输至第一节点PD，第一节点PD的电位为低电位。第一节点PD控制第五开关晶体管M5和第九开关晶体管M9导通，第一电源信号端VGH的高电位信号通过第五开关晶体管M5传输至输出信号端OUT。

本发明实施例提供的上述移位寄存器，由于增加了电位锁存模块，可以在T4阶段(触摸时间段)防止第二节点PU发生漏电，使第二节点PU的电位保持低电位。而该电位锁存模块包括第一开关晶体管M1、第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4和第一电容C1，在T3阶段，第二开关晶体管M2、第三开关晶体管M3和第四开关晶体管M4导通，保证第二电源信号端VGL的电压可以提供至第二节点PU，补偿第二节点PU在触摸时间段的漏电。第一电容C1作为第三开关晶体管M3的栅极的保持电容，稳定第三开关晶体管M3的导通状态。第四开关晶体管M4在第二电源信号端VGL的信号传输至栅极时导通，第三开关晶体管M3截止时截止，防止触摸完成之后的第一电容C1残留电荷对第二节点PU造成影响。第一开关晶体管M1在第一时钟信号端CLK1的控制下导通，不需要引入新的信号线，第一时钟信号端CLK1为低电位信号时将输入信号端IN的信号提供至第一子节点A，对第一电容C1进行复位，保证显示阶段不启用补偿功能，只在触摸阶段对第二节点PU进行漏电补偿。

基于同一发明构思，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述任一种移位寄存器；其中：

第一级移位寄存器的输入信号端与帧触发信号端连接；

除第一级移位寄存器之外，其余各级移位寄存器的输入信号端分别与上一级移位寄存器的输出信号端连接。

由于该栅极驱动电路解决问题的原理与前述一种移位寄存器相似，因此该栅极驱动电路的实施可以参见前述移位寄存器的实施，重复之处不再赘述。

具体地，上述栅极驱动电路中的移位寄存器的具体结构与本发明提供的上述移位寄存器在功能和结构上均相同，重复之处不再赘述。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明提供的上述任一种栅极驱动电路。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述栅极驱动电路的实施例，重复之处不再赘述。

本发明实施例提供的一种移位寄存器、栅极驱动电路及显示装置，其中移位寄存器包括：输入控制模块、第一输出模块、第二输出模块和电位锁存模块；输入控制模块控制第一节点和第二节点的电位；第一输出模块在第一节点的控制下将第一电源信号端的信号提供给输出信号端；第二输出模块在第二节点的控制下将第一时钟信号端的信号提供给输出信号端；由于电位锁存模块在输入信号端输出有效脉冲信号时以及在输入信号端输出有效脉冲信号后的预设时间段内将第二电源信号端的信号提供给第二节点；在预设时间段后，在第一时钟信号端的控制下停止向第二节点提供信号。因此，可以利用电位锁存模块保证第二节点的电位在预设时间段内不会衰减。应用于显示面板时，可以在触摸时间不缩减的前提下保证行与行之间亮度的一致性。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种移位寄存器，其特征在于，包括：输入控制模块、第一输出模块、第二输出模块和电位锁存模块；其中：

所述输入控制模块分别与输入信号端、第一节点和第二节点连接；所述输入控制模块用于控制所述第一节点和所述第二节点的电位；

所述第一输出模块分别与第一电源信号端、所述第一节点以及输出信号端连接；所述第一输出模块用于在所述第一节点的控制下将所述第一电源信号端的信号提供给所述输出信号端；

所述第二输出模块分别与第一时钟信号端、所述第二节点以及所述输出信号端连接；所述第二输出模块用于在所述第二节点的控制下将所述第一时钟信号端的信号提供给所述输出信号端；

所述电位锁存模块分别与所述第一时钟信号端、所述输入信号端、所述第二节点和第二电源信号端相连；所述电位锁存模块用于：在所述输入信号端输出有效脉冲信号时以及在所述输入信号端输出有效脉冲信号后的预设时间段内将所述第二电源信号端的信号提供给所述第二节点；在所述预设时间段后，在所述第一时钟信号端的控制下停止向所述第二节点提供信号；

所述电位锁存模块包括：第一控制子模块，第二控制子模块，充电子模块和输出控制子模块；其中：

所述第一控制子模块分别与所述输入信号端、所述第一时钟信号端以及第一子节点连接；所述第一控制子模块用于在所述第一时钟信号端的控制下将所述输入信号端的信号提供给所述第一子节点；

所述第二控制子模块分别与所述输入信号端和所述第一子节点连接；所述第二控制子模块用于在所述输入信号端的控制下将所述输入信号端的信号提供给所述第一子节点；

所述充电子模块分别与所述第一子节点和接地信号端连接；所述充电子模块用于在所述第一子节点的电位的控制下进行充电或者放电；

所述输出控制子模块分别与所述第一子节点、所述第二节点以及所述第二电源信号端连接；所述输出控制子模块用于在所述第一子节点的控制下将所述第二电源信号端的信号提供给所述第二节点。

2.如权利要求1所述的移位寄存器，其特征在于，所述第一控制子模块包括第一开关晶体管；其中：

所述第一开关晶体管的栅极与所述第一时钟信号端连接，所述第一开关晶体管的第一极与所述输入信号端连接，所述第一开关晶体管的第二极与所述第一子节点连接。

3.如权利要求1所述的移位寄存器，其特征在于，所述第二控制子模块包括第二开关晶体管；其中：

所述第二开关晶体管的栅极与所述输入信号端连接，所述第二开关晶体管的第一极与所述输入信号端连接，所述第二开关晶体管的第二极与所述第一子节点连接。

4.如权利要求1所述的移位寄存器，其特征在于，所述输出控制子模块包括第三开关晶体管和第四开关晶体管；其中：

所述第三开关晶体管的栅极与所述第一子节点连接，所述第三开关晶体管的第一极与所述第二电源信号端连接，所述第三开关晶体管的第二极与所述第四开关晶体管的栅极连接；

所述第四开关晶体管的第一极与所述第二电源信号端连接，所述第四开关晶体管的第二极与所述第二节点连接。

5.如权利要求1所述的移位寄存器，其特征在于，所述充电子模块包括第一电容；其中：

所述第一电容的第一端与所述第一子节点连接，所述第一电容的第二端与所述接地信号端连接。

6.如权利要求1所述的移位寄存器，其特征在于，所述第一输出模块包括：第五开关晶体管和第二电容；其中：

所述第五开关晶体管的栅极与所述第一节点连接，所述第五开关晶体管的第一极与所述第一电源信号端连接，所述第五开关晶体管的第二极与所述输出信号端连接；

所述第二电容的第一端所述第一电源信号端连接，所述第二电容的第二端与所述第一节点连接。

7.如权利要求1所述的移位寄存器，其特征在于，所述第二输出模块包括：第六开关晶体管和第三电容；其中：

所述第六开关晶体管的栅极与所述第二节点连接，所述第六开关晶体管的第一极与所述第一时钟信号端连接，所述第六开关晶体管的第二极与所述输出信号端连接；

所述第三电容的第一端所述输出信号端连接，所述第三电容的第二端与所述第二节点连接。

8.如权利要求1所述的移位寄存器，其特征在于，所述输入控制模块包括：第七开关晶体管、第八开关晶体管、第九开关晶体管、第十开关晶体管、第十一开关晶体管和第十二开关晶体管；其中：

所述第七开关晶体管的栅极与第二时钟信号端连接，所述第七开关晶体管的第一极与所述输入信号端连接，所述第七开关晶体管的第二极与所述第八开关晶体管的第一极连接；

所述第八开关晶体管的栅极与所述第一时钟信号端连接，所述第八开关晶体管的第二极与所述第九开关晶体管的第一极连接；

所述第九开关晶体管的栅极与所述第一节点连接，所述第九开关晶体管的第二极与所述第一电源信号端连接；

所述第十开关晶体管的栅极与所述第八开关晶体管的第一极连接，所述第十开关晶体管的第一极与所述第二时钟信号端连接，所述第十开关晶体管的第二极与所述第一节点连接；

所述第十一开关晶体管的栅极与第二电源信号端连接，所述第十一开关晶体管的第一极与所述第十开关晶体管的栅极连接，所述第十一开关晶体管的第二极与所述第二节点连接；

所述第十二开关晶体管的栅极与所述第二时钟信号端连接，所述第十二开关晶体管的第一极与所述第二电源信号端连接，所述第十二开关晶体管的第二极与所述第一节点连接。

9.一种栅极驱动电路，其特征在于，包括级联的多个如权利要求1-8任一项所述的移位寄存器；其中：

第一级移位寄存器的输入信号端与帧触发信号端连接；

除第一级移位寄存器之外，其余各级移位寄存器的输入信号端分别与上一级移位寄存器的输出信号端连接。

10.一种显示装置，其特征在于，包括如权利要求9所述的栅极驱动电路。

Images