CN104820484A - 用于数据处理系统中的方法和设备 - Google Patents
用于数据处理系统中的方法和设备 Download PDFInfo
- Publication number
- CN104820484A CN104820484A CN201510057129.0A CN201510057129A CN104820484A CN 104820484 A CN104820484 A CN 104820484A CN 201510057129 A CN201510057129 A CN 201510057129A CN 104820484 A CN104820484 A CN 104820484A
- Authority
- CN
- China
- Prior art keywords
- clock
- power supply
- signal
- control
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3225—Monitoring of peripheral devices of memory devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
Abstract
用于数据处理系统中的方法和设备。这里公开的是与控制系统相关的技术。根据一些实施例,所述系统包括多个元件和用于向所述元件供给电力的电源。根据一些实施例,所述方法包括:将时钟信号传递给元件子集,所述时钟信号限定时钟脉冲序列;对于第一时钟脉冲确定所述子集中的消耗电力的元件;以及控制所述电源。公开了一种系统,所述系统具有包括元件子集的多个元件、向所述元件供给电力的电源、被配置用于将时钟信号传递给所述多个元件中的所述元件子集的时钟信号传递机构以及被配置用于基于确定消耗电力的元件控制所述电源的控制模块。还公开了一种在系统中使用的设备和装置。
Description
背景技术
动态电压缩放是计算机体系结构中的电力管理技术,其中部件中使用的电压根据环境被增大或减小。动态频率缩放是计算机体系结构中的技术,由此微处理器的频率可以“不工作(on the fly)”时自动调整以节省电力或者减少由芯片生成的热量。电压和频率缩放常常一起用于节约移动装置(包括蜂窝电话)中的电力。当以这种方式使用时,其通常被称为DVFS,或动态电压和频率缩放。
发明内容
下面呈现简化概述以便提供对这里公开的技术的一个或多个方面的基本理解。该概述不是详尽综述,并且其既不旨在确定重要或关键元件,也不旨在描述本公开的范围。更确切地说,该概述的主要目的是以简化形式呈现一些概念作为稍后呈现的更详细描述的前奏。
本公开针对的是用于降低功耗的技术。具体而言,在低电力模式下,时钟频率可以被减小使得时钟周期变大。这里公开的技术利用在相对大的时钟周期中可用的时间来获得在电源控制中使用的信息。至少一个效果可以是逐个时钟脉冲地调整电源以满足对与相应时钟脉冲相关联的电力的需要。
在数字电路中,电容可以例如被提供作为缓冲器,其被配置用于阻止可能在切换电路的元件时、尤其是在切换存储元件(例如,诸如触发器)时出现的电流尖峰。在下文,术语‘触发器’代表性地用于存储元件。应当理解这里公开的技术不局限于触发器,而是还包含其它电路元件,所述其它电路元件被配置用于接收激活信号以启动电路元件的操作。其它电路元件例如是锁存器、随机存取存储器(RAM)和只读存储器(ROM)。另外,应当理解在锁存器处收到的使能信号或在RAM处收到的异步写信号、在RAM处或在ROM处收到的异步读信号也可以形成激活信号。时钟门可以用于停止将时钟信号传递到包括已知没有被切换的触发器的电路域。结果,可以减少电荷向电路域的电容的流动。这里描述的技术可以使用与传递到电路域的时钟信号相关的信息,该电路域控制被配置用于向电路域供给电力的电源。
为了将信息安全地存储于触发器中,供给给触发器的电压不应当下降到通过设计预先确定的电平以下。具体而言,与触发器相关联的缓冲器电容两端的电压不应当下降到所述预先确定的电平以下。为了防止在缓冲器电容放电期间电压下降到所述预先确定的电平以下,必须首先在缓冲器电容中存储足够的电荷。这里公开的技术基于预计来自与待切换的触发器相关联的给定的缓冲器电容组的电荷的、与时钟脉冲的出现相关联的损失。基于预计的损失,可以确定给所述给定的电容组预充电所需的电压。具体而言,可以预计待切换的触发器的量以便预计用来补偿来自相关联的缓冲器电容的电荷的损失的预充电电压。由此,可以根据接收时钟信号并将其传递给预先确定的数量的触发器或者接收用于待操作的触发器的使能信号的时钟门的量来缩放供给电力。在一些实施方式中,该缩放可以像逐个时钟周期或逐个时钟脉冲那样频繁地被执行。至少一个效果可以是使用较少的电力,因为根据所需的电力可以更严密地控制功耗。
以下述理解来提交本概述:其将不用于解释或限制权利要求的范围或意义。本领域技术人员在阅读了以下详细描述以及查看了附图之后将认识到附加的特征和优点。
附图说明
下面参考各图描述所要求保护的主题。为了解释的目的,阐述了多个具体细节以便提供对所要求保护的主题的透彻理解。然而,可能明显的是,可以在没有这些具体细节的情况下实践所要求保护的主题。详细描述参考附图。贯穿各图使用相同的数字来提及类似的特征和部件。在描述多个实施例的情况下,多位数参考数字用于指示所述实施例中的元件。在多位数参考数字中,最低有效位可以提及不同实施例中相似的特征和部件,而最高有效位可以提及具体实施例。
图1是根据一些实施例的系统的示例性框图。
图2是根据一些实施例在另一方面示意性地示出图1系统的示例性框图。
图3是根据一些实施例在又另一方面示意性地示出图1系统的另一示例性框图。
图4是根据一些实施例在又另一方面示意性地示出图1系统的另一示例性框图。
图5A和5B是根据一些实施例示意性地示出图1中的系统的一部分的示例性图解。
图6是示出根据一些实施例的技术的实施方式的流程图。
图7A、7B和7C是根据这里公开的技术示意性地示出实施方式中的定时钟、触发器计数和功耗的示例性时序图。
具体实施方式
这里描述的是与处理根据这里公开的技术的系统中的信号和/或数据相关的实施例。为了解释的目的,阐述了多个具体细节以便提供对所要求保护的主题的透彻理解。然而,可能明显的是,可以在没有这些具体细节的情况下实施所要求保护的主题。
图1是示意性地示出根据一些实施例的系统100的功能方面的框图。系统100包括处理单元180。另外,系统100包括电源单元150,其被配置用于向在系统100的处理单元180中包括的或者以其它方式由处理单元180代表的电路供给电力。根据一些实施例,系统100包括分析器单元170,其被配置用于从处理单元180接收信号并被进一步配置用于将信号提供给电源单元150。系统100还包括时钟生成单元160,其被配置用于将时钟脉冲传递给处理单元180。在一些实施例中,时钟生成单元160可以被配置用于将时钟脉冲传递给分析器单元170。根据一些实施例,系统100可以包括和/或耦合到系统存储器,其被配置用于存储程序指令和或在通过系统100的数据处理中使用的数据。在一些实施方式中,系统100包括其它外围电路(图1中未示出)。
处理单元180可以包括例如下述中的一个或多个:中央处理单元(CPU)181、一个或多个存储单元182(这里也称为系统存储器)、一个或多个外围单元,例如,诸如计时器183和被配置用于使系统100与系统100外部的装置通信的通信接口184。计时器183在一些实施例中被配置用于生成脉宽调制(PWM)信号。PWM信号可以例如被提供给电源单元150用于控制电源功能。在一些实施例中,PWM信号可以用于触发中断。在一些实施方式中,PWM信号可以形成用在操作系统100中的参考信号。通信接口184在一些实施例中可以被配置用于与其它装置的通信中。在一些实施方式中,通信接口184被配置用于根据包括下述的协议组中的至少一个协议使能通信: 本地互连网络(LIN)、串行外设接口(SPI)和控制器区域网络(CAN)。本领域技术人员将理解处理单元180中所包括的元件列表仅是说明单独地或者以任何组合包括单元和/或功能块的多种实施方式的示例可以在处理单元中一起被实现。根据处理需求要求,以及根据具体情况,处理单元180可以包括其它处理电路。另外,处理单元180包括时钟门控接口185,其被配置用于将处理单元180耦合到分析器单元170。还应当理解并不是处理单元180的所有电路都需要被搭配。在一些实施例中,例如跨越集成电路芯片的多个处理核或者甚至跨越多个集成电路芯片分布由处理单元180代表的电路。
分析器单元170包括分析器存储器174,其在一些实施方式中被配置用于保存代表与系统100的配置和/或系统100对操作的设置相关和/或与操作系统100相关的信息的数据。代表其它信息的其它数据也可以被存储在分析器存储器174中。在一些实施例中,该信息包括触发器计数。用语‘触发器计数’(这里也被称为‘门数’)包含被配置用于接收激活或其它使能/停用信号以执行操作的任何电路元件。由此,触发器计数可以是说明例如存在于时钟分支中的触发器的数目的数字,或者是说明例如将在给定操作的执行期间被定时钟的触发器的数目的数字。在一些实施方式中,用于存储在分析器存储器174中的该信息可以已经从与系统100的设计相关的设计信息中被提取。在一些实施方式中,该信息被存储在分析器存储器174的可编程部分中,例如该信息可以被写入分析器存储器174的随机存取存储器(RAM)中。在一些实施例中,该信息被硬编码到分析器存储器174中,即被系统100的设计限定并且被存储在分析器存储器174的只读存储器(ROM)部分中。
在一些实施例中,分析器单元170包括耦合到分析器编程存储器174的指令分析器176。指令分析器176被配置用于分析被提供以供CPU 181执行的指令。在实施方式中,指令分析器176被配置用于提供与将在给定指令的执行期间被定时钟的触发器相关的指令分析信息。在实施例中,指令分析器176被配置用于输出指令分析信息,其包括将在给定指令的执行期间在随后的时钟周期(例如在一些实施例中是下一个时钟周期)中被定时钟的处理单元180中的触发器的数目。另外,指令分析器176被正向耦合到电源单元150并被配置用于将指令分析信息提供给电源单元150。
在一些实施例中,分析器单元170包括耦合到分析器存储器174的外围分析器178。外围分析器178被配置用于分析与外围电路相关的动作和操作,例如控制计时器183和操作通信接口184。在实施方式中,外围分析器178被配置用于根据例如以操作外围单元(例如计时器183和/或通信接口184)的预先确定模式操作来提供与将被定时钟的时钟分支110、120、130相关的外围分析信息。在实施例中,外围分析器178被配置用于输出外围分析信息,其包括将在随后的时钟周期中(例如在一些实施例中是在下一个时钟周期中)被定时钟的时钟分支110、120、130中的触发器的数目。另外,外围分析器178被正向耦合到电源单元150并被配置用于将与外围电路的操作相关的信息提供给电源单元150。
图2是示意性地示出根据一些实施例的图1的系统的结构方面的示例性框图。如图2中所示,系统100可以包括包含时钟生成单元160和时钟树的电路。时钟树可以根据具体情况耦合到时钟生成单元160,或者在一些实施方式中时钟树的至少一部分可以形成时钟生成单元160的一部分。时钟树可以例如延伸到处理单元180中。时钟树包括时钟分支,例如,诸如第一时钟分支110、第二时钟分支120和第三时钟分支130。例如,第一时钟分支110可以形成中央处理单元181的一部分。再如,第二时钟分支120可以形成存储单元182的一部分。又再如,第三时钟分支130可以形成外围单元(例如计时器183或通信接口184)之一的一部分。分支的数目(在图2所示的示例中是三个)一定不被理解为限制性的,因为时钟树可以包括任何不同数目的分支,如将在下面更详细地讨论系统100的方面时被理解的。电源单元150被配置用于供给电力给第一时钟分支110,并且给第二和第三时钟分支120、130,以便操作时钟分支110、120、130中的电路。
作为时钟分支的一个示例,第一时钟分支110包括第一时钟门112,该第一时钟门112被配置用于将第一时钟信号传递给第一触发器组电路部分116,该第一触发器组电路部分116包括系统100中的电路的第一组触发器119。第一时钟门112由此限定第一时钟分支110。连接到第一时钟门112以及连接到第一触发器组电路部分116中的触发器的第一耦合电路114可以被配置用于使得能够将第一时钟信号从第一时钟门112传递到第一触发器组电路部分116中包括的所有触发器。为了被配置用于接收第一时钟信号,第一触发器组电路部分116中包括的所有触发器据说被分配在第一时钟门112的下游。代表与第一触发器组电路部分116相关的信息的活动信号可以从第一触发器组电路部分116通过第一反馈电路117传送到第一时钟门112。在一些实施例中,第一反馈电路117由信号线提供。在一些实施例中,第一时钟门112可以被提供作为逻辑门,该逻辑门被配置用于在第一逻辑输入端口处接收来自定时钟部分140的第一时钟信号以及在第二逻辑输入端口处接收来自第一触发器组电路部分116的活动信号。
第一时钟分支110可以进一步耦合到电源部分150。例如,第一时钟分支110可以包括连接在第一耦合电路117和电源部分150之间的第一信号线118,其中第一信号线118可以被配置用于将来自第一时钟分支110的活动信号提供到电源部分150。
前面描述的第一时钟分支110的实施例还可以如图2中所示以在第二触发器组电路部分126中具有第二组触发器129的第二时钟分支120的方式以及以在第三触发器组电路部分136中具有第三组触发器139的第三时钟分支130的方式被实施。应当理解时钟分支可以被不同地实施。例如,以逻辑门112、122、132实施的逻辑功能可以随时钟分支的不同而不同。而且,触发器组电路部分116、126、136中触发器的数目可以随时钟分支的不同而不同。
图3是示意性地示出根据一些实施例的图1的系统的另外的结构方面的示例性框图。 如图3中所示,定时钟部分160包括主时钟141和主时钟信号线142,所述主时钟141和主时钟信号线142被配置用作主时钟树。定时钟部分140还可以包括时钟电路,其被配置用于使得能够将时钟信号传递到系统100的时钟树,具体而言,在图2所示的示例中传递到第一时钟分支110、第二时钟分支120和第三时钟分支130,以及根据具体情况传递到其它时钟分支(未示出)。返回参考图3,时钟电路可以包括时钟信号控制部分143,其可以耦合到第一时钟分支110。在一些实施方式中,时钟信号控制部分143可以通过时钟信号控制线145连接到相关联的时钟逻辑门147。由此,时钟信号控制部分143可以被配置用于将时钟分频器信号提供给相关联的时钟逻辑门147。在一些实施例中,相关联的时钟逻辑门147可以被提供作为与门,该与门具有耦合到主时钟线142的第一信号输入端以接收来自主时钟141的主时钟信号。应当理解,上面参考第一时钟分支110描述的实施例还可以针对第二时钟分支120、第三时钟分支130和其它时钟分支(未示出)(如果有的话)中的一个或多个实施。根据上面描述的实施例的结构的至少一个效果是使得能够将时钟信号传递给彼此独立的时钟分支110、120、130,例如使得能够利用不同于用于操作第二时钟分支120的频率的另一频率以及利用操作第三时钟分支130中使用的又一频率来操作第一时钟分支110。
另外,相关联的时钟逻辑门147可以具有被配置用于从时钟信号控制部分143接收时钟分频器信号的第二信号输入。时钟逻辑门147可以具有时钟信号输出以通过相关联的时钟线149a、149b、149c(这里也共同由数字149提及)将定时钟部分140分别连接到第一时钟分支110、第二时钟分支和第三时钟分支130。由此,作为示例,可以根据从相关联的时钟信号控制部分143接收的时钟分频器信号来划分主时钟信号以分别生成用于分别传递到第一时钟分支110、第二时钟分支120和第三时钟分支130的分支时钟信号。
电源部分150包括电源电路151、耦合到电源151并被配置用于使能设置电源151的设置单元153、和例如如图1中所示借助线157耦合到电源151的聚合器单元155。在一些实施例中,聚合器单元155被配置用于接收通过第一分支信号线118、第二分支信号线128和第三分支信号线138提供给电源部分150的分支信号。聚合器单元155被配置用于在生成用于输出到电源151的聚合信号中使用分支信号,如将在下面更详细地描述的。
图4是示意性地示出根据一些实施例的聚合器单元155的示例性框图。聚合器单元155包括参考输入端子410、一组信号输入端子420、运算放大器430和耦合到运算放大器430的输出端口433的输出端子440,该运算放大器430具有通过参考电阻428耦合到参考输入端子410的第一端口431和通过聚合输入线470耦合到该组信号输入端子420的第二端口432。聚合器单元155还包括第二端口432到地的耦合450。
在一些实施方式中,如例如图4中所示,第一、第二和第三信号线118、128和138被配置用于将来自第一、第二和第三触发器组电路部分116、126和136的反馈信号分别提供给该组信号输入端子420。根据一些实施例,聚合器单元155包括耦合在第一信号线118和聚合输入线470之间的第一加权电阻468。同样地,在一些实施方式中,聚合器单元155还包括耦合在第二信号线128和聚合输入线470之间的第二加权电阻478,并且在一些实施例中,聚合器单元155包括耦合在第三信号线138和聚合输入线470之间的第三加权电阻488。在一些实施方式中,第一、第二和第三加权电阻468、478和488中的一些或全部被选择用于分别反映第一、第二和第三时钟分支110、120和130中触发器的数目。
在一些实施例中,聚合器155被配置用于通过聚合输入线470将信号提供给运算放大器430的第二输入端口432,所述信号的强度相当或以其它方式对应于被定时钟的触发器的数目。使用图2中所示的示例,可以如下提供加权的实施方式:与第一时钟分支110相关联的第一加权电阻468可以是与第一触发器组电路部分116中的四个相同大小的触发器块相当的1000欧姆。与第二时钟分支120相关联的第二加权电阻478可以是与第二触发器组电路部分126中的三个相同大小的触发器块相当的1250欧姆。与第三时钟分支130相关联的第三加权电阻488可以是与第三触发器组电路部分136中的五个相同大小的触发器块相当的750欧姆。
现在,参考图5A和5B,更详细地描述根据一些示例性实施例的处理单元180。处理单元180可以包括均被配置用于提供某种处理功能的多个功能块。在图5A和5B所示的示例中,处理单元180至少包括对应于CPU 181的第一功能块、对应于存储单元182的第二功能块和对应于计时器183的第三功能块。应当理解图5A和5B都示出相同的功能块181、182、183。另外,应当理解如这里所示的处理单元180中包括的功能块的数目仅用于示例性目的并且可以根据给定实施方式中的功能需求而不同。
在示例性实施例中,每个功能块181、182、183包括十六个触发器块,例如在第一功能块181的情况下是触发器块181a1、181a2、 ......、 181d4。在图5A和5B中,为了附图的可理解性,仅为几个选择的触发器块示出参考数字。触发器块包含预先确定数目的触发器。在典型实施例中,给定触发器块中触发器的数目取决于将由该触发器块执行的一个或多个任务。特别地,该一个或多个任务可以在处理单元功能内被确定。应当理解如这里所示的每个功能块181、182、183中包括的触发器块的数目仅用于示例性目的,并且视根据实施方式的具体情况,可以随功能块181、182不同而不同。在一些实施例中,每个触发器块与被配置用于将定时钟传递给相关联的触发器块的不同时钟门相关联。在一些实施例中,至少一些触发器块一起与被配置用于将定时钟传递给相关联的触发器块的一个共同时钟门相关联。在一些实施方式中,至少两个时钟门被顺序布置,其中一个时钟门将定时钟传递给另一个。在一些实施方式中,多个时钟门可以被配置用于从所述一个时钟门接收定时钟以便形成时钟门的分层布置,其中例如所述一个时钟门限定时钟分支,并且被配置用于从所述一个时钟门接收定时钟的所述多个时钟门均限定时钟子分支。
在图5A和5B中,为了说明传递给触发器块的定时钟,以纯白色示出的触发器块接收定时钟,而用阴影示出的触发器块不接收定时钟。例如,在图5A中,触发器块181d1接收定时钟,而触发器块181d3不接收任何定时钟。图5A示出当执行第一操作A时功能块181、182和183的第一示例性定时钟状态,以及图5B示出当执行第二操作B时功能块181、182和183的第二示例性定时钟状态。应当理解在一些实施例中,处理单元中包括的每个功能块可以与被配置用于将定时钟传递给相应功能块181、182和183的所有触发器块的分开的时钟门(未示出)相关联。
在第一操作A的执行期间,如图5A中所示,在第一功能块181中,九个触发器块(例如触发器块181d1)接收定时钟,而七个其它触发器块(例如触发器块181d3)不接收任何定时钟。第二功能块182包括接收定时钟的八个触发器块以及不接收任何定时钟的八个触发器块。在功能块183中,所有触发器块都接收定时钟。在另一实施方式(未示出)中,第二功能块183中没有一个触发器块接收任何定时钟,并且相关联的第二时钟信号分支130可以通过经由线137将对应的反馈信号传递给第二时钟信号门132以便使第二时钟门132阻挡定时钟信号而与从时钟生成单元160传递的定时钟分离。
在第二操作B的执行期间,如图5B中所示,在第一功能块181中,只有一个触发器块181b2接收定时钟,而十五个其它触发器块不接收任何定时钟。类似地,第二功能块182现在包括不接收任何定时钟的三个触发器块182a2、182b2和182b3,而第二功能块182中的十三个其它触发器块接收定时钟。最后,第三功能块183现在包括接收定时钟的十二个触发器块,而第三功能块183中的四个其它触发器块不接收任何定时钟。由此,从一个指令(第一指令A)执行到下一个(第二指令 B)。
图6是示出根据一些实施例的技术的实施方式的流程图。在实施例中,方法600包括在步骤S610配置系统100。在一些实施例中,配置包括将配置数据加载到分析器存储器174。
在一些实施例中,配置数据包括和/或代表或以其它方式涉及关于当执行给定操作时接收定时钟的触发器(这里也称为‘定时钟触发器’)的数目的信息。在一个示例中,并不打算以任何方式限制这里的公开,实施方式可以包括存储在分析器存储器174中的指令代码,对于一个示例来说,在CPU 181执行如在过程分析器176中分析的指令的情况下,所述指令代码当被执行时已知需要触发器接收定时钟,如在下面的表1中所述的:
。
因此,在给定示例中,配置数据可以包括如表1中所述的信息,即指令和与指令的执行相关联的触发器计数, 其中该触发器计数说明在处理单元180中的当执行相关联的指令时被定时钟的触发器的数目。应当理解将所选指令与触发器计数相关联的示例性表中所陈述的指令和数目被任意选择和陈述,仅用于说明该示例,并且在给定实施方式中,该表可以包括其它指令和其它相关联的触发器计数。在另一示例中,将由外围分析器178分析的外围操作可以包含增加计时器183中存储的值的操作,通过通信接口184接收数据的另一操作,和执行模数转换的又另一操作。
在一些实施例中,配置数据还包括和/或代表或以其它方式涉及关于分别在给定时钟分支110、 120、130的触发器组电路部分116、126、136中的接收定时钟的触发器的数目的信息。在一个示例中,并不打算以任何方式限制这里的公开,当执行所选操作D时实施方式已知需要如下面的表2中所述的触发器的定时钟:
。
因此,在给定示例中,配置数据可以包括如上所述的表中的信息,即时钟门112、122、132和与由时钟门限定的时钟分支110、120、130相关联的触发器计数,其中触发器计数说明当相关联的时钟门112、122、132传递时钟信号时接收定时钟的时钟分支110、120、130中的触发器的数目。应当理解将所选时钟门与触发器计数相关联的示例性表中所陈述的时钟门和数目被任意选择和陈述,仅用于说明该示例,并且在给定实施方式中,该表可以包括其它指令、时钟门和其它相关联的触发器计数。
在已经选择了装置操作模式之后,其实施和使用这里描述的技术来控制系统100中的电力以便缩放电压并且实际上使系统100消耗很少的电力。在一些装置操作模式中,可以停用电压缩放。在一些装置操作模式中,可以使能电压缩放。在一些实施方式中,电压缩放的停用/使能可以取决于系统100的操作中触发器块的活动而被确定或以其它方式取决于系统100的操作中触发器块的活动。
在S620,从系统存储器读取处理指令以便利用稍后的时钟脉冲(在一些实施例中是利用下一个时钟脉冲)由处理单元181中的CPU 181执行,并在分析器单元170中分析。
指令分析器176分析从系统存储器读取的处理指令以识别关于当执行从系统存储器读取的处理指令时切换状态的触发器的数目的相关联的信息。例如,如果接着将执行指令MOV,则根据表1中所述的信息,指令分析器176识别将与触发器计数16相关联的指令MOV。
在S640,在一些实施方式中,同时如步骤S620,分析器单元170的外围分析器178分析外围活动。在一些实施方式中,多个操作和更多操作可以与当操作系统100时执行的操作序列相关联。该序列可以例如通过设计或通过外围单元的构造被限定。在一些实施例中,当操作系统100时将执行的至少部分的该操作序列可以是可配置的。例如,在一些实施例中,预先确定操作序列A、B、C和D。由此,当前处理状态,例如一个外围单元(诸如计时器183)执行操作A,可以与另一处理状态相关联,该另一处理状态在该当前处理状态之后,例如在完成操作A之后另一外围单元(诸如通信接口184)执行操作B。因此,在一些实施例中,外围分析器178识别时钟门112、122、132,其在将来的时钟周期期间将把时钟信号传递给电路部分 110、120、130的相关联的触发器组中包括的所有触发器。在一些实施例中,外围分析器178尤其识别时钟门112、122、132,其在下一时钟周期期间将把时钟信号传递给电路部分110、120、130的相关联的触发器组中包括的所有触发器。另外,外围分析器178针对每个识别的时钟门112、122、132识别触发器计数,该触发器计数说明与识别的时钟门112、122、132相关联的时钟分支110、120、130的电路部分116、126、136的触发器组中包括的触发器的数目。例如,如果第一时钟门112被识别为在下一时钟周期期间将时钟脉冲传递给第一时钟分支110的第一触发器组电路部分116中包括的触发器,则根据表2中所述的信息,外围分析器178识别与触发器计数30相关联的第一时钟门112。
在S650,电源部分150从分析器单元170接收已分析的触发器计数,并且聚合器单元155聚合所接收的触发器计数。在实施例中,聚合触发器计数包括形成触发器计数的总和。在一个实施例中,形成触发器计数的总和是将关于下一个时钟周期接收的所有触发器计数相加。至少一个效果可以是结合从定时钟单元140传递到系统100的其它部分的下一时钟脉冲出现的功耗的估计可以基于聚合的触发器计数,尤其是基于所有触发器计数的总和。应当理解,如这里所用的用语‘触发器计数’代表可被激活信号激活的电路元件或门的数目。同样地,如这里所用的用语‘时钟信号’和‘定时钟’代表用于激活/去激活可激活元件的激活信号。在一些实施例中,聚合触发器计数还可以包括提供控制值以用在控制供给给系统100的电力中。在一些实施例中,所述提供可以包括在例如在下面的示例性表3中所述的查找表中查找与给定聚合触发器计数相关联的控制值:
。
在S660,聚合器单元155将控制信号输出到线157用于将电源151设置到与聚合触发器计数相关联的控制值。在实施例中,控制值是与切换被识别为在执行处理单元180中和/或时钟门112、122、132在下一时钟周期期间将定时钟信号传递到的时钟分支110、120、130中的外围电路中的下一处理指令时切换的所有触发器相当的电压值。
已经完成了如上所述的功率节约例程的步骤S620到S6260,根据具体情况,S620到S660可以被重复以根据与在另一个下一时钟周期期间待切换和/或待定时钟的触发器相当的控制值设置电源151,或者在处理结束时或由于另一原因(例如在低功率模式结束)时,在S670可以退出上述功率节约例程。
图7A、7B和7C是示意性地示出可以在这里公开的技术的实施方式中实现的定时钟(图7A)、触发器计数(图7B)和功率节约(图7C)的示例性时序图。
图7A示出根据示例性实施例的定时钟信号510。在一些实施例中,定时钟信号510从主时钟141通过主时钟信号线142传递到时钟树。应当理解时钟信号510被示为示例并且诸如信号形状和占空比的参数没有任何将该公开局限于所示示例的意图。
图7B示出对于具有如表3中所述的触发器计数的系统100的一些示例性实施例对应于时钟信号510的示例性触发器计数时间线520,其中触发器被安排在随后的时钟周期中被定时钟。在一个实施例中,例如,门计数涉及被确定以在下一时钟周期中接收定时钟的门。
图7C示出对于图7B中的具有如上面表3中所述的触发器计数的系统100的示例性实施例对应于时钟信号510的示例性电压曲线530。从电源单元150供给到系统100的其它部分的电压以及由此的系统100的功耗随时间而改变。在时间间隔540中供给最大电压,其中接收定时钟的触发器数目和被切换的触发器数目的总和是最大的,如可以在图B中看到的。而为了避免在任何时间存储在预充电电容上的电荷下降到触发器操作不可靠的水平以下,常规系统贯穿操作将需要处于最大电压水平550的供给电压,在根据上面公开的实施例的系统100中或者当以其它方式实施上面描述的技术时,供给电压可以被调整到与待切换的触发器数目或与将在即将到来的时钟周期或其它下一操作期间被激活的其它门的数目相当的最大电压水平550以下。由此,在所示的不同于时间间隔540的时间处,节约了功率。
在上面描述的示例性实施例中,既关于在与给定指令相关联的处理单元中的触发器切换又关于将定时钟传递给与给定指令相关联的时钟树分支来分析触发器计数。然而,本领域技术人员将理解这里描述的技术的实施方式也可以局限于分析用来识别哪些时钟门将传递时钟信号的指令,但是不分析用来识别处理单元中的哪些触发器将被切换的指令,或反之亦然。然而技术人员将得出针对以下的估计基础:在足够高的水平使供给电力适合系统以预充电电容来安全操作系统的触发器,同时仍得益于这里描述的技术的有利的电力节约效果。
在根据一些实施例的方面中,该说明书描述了一种在对系统的控制中使用的方法,该系统包括多个元件和用于向该多个元件供给电力的电源。实施例包括将时钟信号传递给该多个元件中的元件子集,该时钟信号限定时钟脉冲序列。在实施例中,多个元件子集是分离的并且每个包括至少一个元件。实施例包括对于第一时钟脉冲确定子集中的消耗与第二时钟脉冲相关联的电力的元件。具体而言,在第二时钟脉冲期间,该子集中的元件可以消耗与第二时钟脉冲相关联的电力。在实施例中,第二时钟脉冲紧跟在目前时钟脉冲之后。实施例包括基于确定消耗电力的元件来控制电源。至少一个效果可以是通过该多个元件的功耗可以被保持得与支持所述元件的操作所需的一样低。
在实施例中,在该多个元件中,每个元件包括一组晶体管。在实施例中,该组晶体管形成相应的元件以便包括至少一个触发器。在实施例中,该元件由用于控制传递给该元件的时钟信号的时钟控制单元限定。在实施例中,时钟控制单元包括被配置用于开启和关闭时钟信号到该元件的传递的时钟门。在实施例中,时钟门形成时钟树的一部分并且该元件形成与时钟门相关联的时钟树中的时钟分支。至少一个效果可以是系统控制可以基于已知在用在时钟门选通的时钟信号馈给的元件中发生的功耗。
实施例包括给电源提供缓冲器,该缓冲器被配置用于具有与在电源的操作中使用的电荷相当的电容。至少一个效果可以是缓冲器可以接受电荷并由此防止电流尖峰损坏电路。实施例包括控制电源供给电力高达可接受的功耗水平。至少一个效果可以是通过该多个元件的功耗可以由所述可接受的功耗限制。
实施例包括为每个元件提供在对电源的控制中使用的相关联的控制信号,所述相关联的控制信号与该元件相关联。实施例包括将所述相关联的控制信号与用于由该元件进行消耗的电力贡献组合。实施例包括形成组合控制信号,所述组合控制信号控制电源。在实施例中,所述相关联的控制信号被提供作为数字信号。在实施例中,将所述相关联的控制信号与电力贡献组合是逻辑功能。在实施例中,所述组合由包括与(AND)、或(OR)和异或(XOR)的逻辑门组中的至少一个逻辑门提供。在实施例中,所述组合控制信号是被加权的电力贡献的总和。在实施例中,所述被加权的电力贡献由与时钟门相关联的时钟分支的数目加权。
在根据一些实施例的方面中,该说明书描述了一种在系统中使用的设备,该系统包括多个元件和用于向该多个元件供给电力的电源。实施例包括该多个元件中的元件子集。实施例包括被配置用于将时钟信号传递给该多个元件中的元件子集的时钟信号传递机构,该时钟信号限定时钟脉冲序列。实施例包括被配置用于对于第一时钟脉冲确定所述子集中的消耗与第二时钟脉冲相关联的电力的元件的控制模块。在实施例中,控制模块被进一步配置以基于所述确定消耗电力的元件控制电源。
在实施例中,在该多个元件中,每个元件包括一组晶体管。在实施例中,该元件由用于控制传递给该元件的时钟信号的时钟控制单元限定。在实施例中,时钟控制单元包括被配置用于开启和关闭时钟信号到该元件的传递的时钟门。在实施例中,时钟门形成时钟树的一部分并且该元件形成与时钟门相关联的时钟树中的时钟分支。实施例包括给每个元件提供缓冲器,该缓冲器被配置用于具有与在电源的操作中使用的电荷量相当的电容。在实施例中,控制模块被进一步配置用于控制电源供给电力高达可接受的功耗水平。在实施例中,控制模块被进一步配置用于为每个元件提供在对电源的控制中使用的相关联的控制信号,所述相关联的控制信号与该元件相关联。在实施例中,控制模块被进一步配置用于形成组合控制信号,所述组合控制信号控制电源。在实施例中,所述组合控制信号是被加权的电力贡献的总和。
在根据一些实施例的方面中,该说明书描述了一种在对系统的控制中使用的装置,该系统包括多个元件和用于向该多个元件供给电力的电源。该装置被配置用于接收与该多个元件中的至少一个元件子集相关联的时钟信号,该时钟信号限定时钟脉冲序列。该装置被进一步配置用于基于在第一时钟脉冲中确定消耗与第二时钟脉冲相关联的电力的元件来将控制信号提供给电源。在实施例中,在该多个元件中,每个元件包括一组晶体管。在实施例中,该元件由用于控制传递给该元件的时钟信号的时钟控制单元限定。在实施例中,时钟控制单元包括被配置用于开启和关闭时钟信号到该元件的传递的时钟门。在实施例中,时钟门形成时钟树的一部分并且该元件形成与时钟门相关联的时钟树中的时钟分支。实施例缓冲器,该缓冲器被配置用于具有与在电源的操作中使用的电荷相当的电容。在实施例中,该装置被配置用于控制电源供给电力高达可接受的功耗水平。在实施例中,该装置被配置用于为每个元件提供在对电源的控制中使用的相关联的控制信号,所述相关联的控制信号与该元件相关联,并且该装置被进一步配置用于将所述相关联的控制信号与用于由该元件进行消耗的电力贡献组合。
在根据一些实施例的方面中,该说明书描述了一种用于数据处理中的系统。实施例包括包含元件子集的多个元件。实施例包括给该多个元件供给电力的电源。实施例包括被配置用于将时钟信号传递给该多个元件中的元件子集的时钟信号传递机构,该时钟信号限定时钟脉冲序列。实施例包括对于第一时钟脉冲在子集中的消耗与第二时钟脉冲相关联的电力的元件。在实施例中,控制模块被配置用于基于确定消耗电力的元件控制电源。在实施例中,所述元件子集包括至少一个存储元件。根据一些实施例,存储元件被配置用于接收将存储元件设置到一个状态的信号并保持该一个状态直到接收到将存储元件设置到另一个状态的另一信号为止-直到接收到将存储元件设置到该一个集合的又另一信号为止。在实施例中,存储元件被提供作为触发器。在实施例中,在该多个元件中,每个元件包括一组晶体管。在实施例中,该元件由用于控制传递给该元件的时钟信号的时钟控制单元限定。在实施例中,系统的至少一部分被提供作为集成电路。
词‘示例性的’在这里用于意指充当示例,例子,或者例证。这里被描述为‘示例性的’的任何方面或设计不必要解释为比其它方面或设计优选或者有利。更确切地说,使用词示例性的旨在以具体的方式呈现概念和技术。术语‘技术’例如可以指的是如由这里描述的上下文指示的一个或多个装置、设备、系统、方法、制造的物品和/或计算机可读指令。如本申请中所用的,术语‘或’旨在意指包括性的‘或’,而不是排他性的‘或’。也就是,除非另外规定或从上下文明白,‘X采用A或B’旨在意指自然包括性排列组合(natural inclusive permutations)中的任何一个。也就是,如果X采用A。如本申请和所附权利要求中所用的冠词‘一’和‘一个’通常应当解释为意指‘一个或多个’,除非另外规定或从上下文明白针对的是单数形式。为了本公开和权利要求的目的,术语‘耦合’和‘连接’已经可以用于描述各种元件如何对接。这样描述的各种元件的对接可以是直接的或者是间接的。
应当理解的是,除非另外特别指出,否则这里所描述的各个实施例的特征可以相互组合。虽然这里已经示出和描述了特定实施例,但本领域普通技术人员将认识到,在不脱离本发明的范围的情况下,多种替换和/或等效实施方式可替代所示出和描述的特定实施例。本申请旨在涵盖这里所讨论的特定实施例的任何改编或变型。本发明旨在仅由权利要求及其等同物限定。这里讨论的示例性实施方式/实施例可以具有搭配的各种部件。这里的实施方式是依据示例性实施例来描述的。然而,应当认识到所述实施方式的各个方面可以被单独要求保护,并且各种实施例的特征中的一个或多个可以被组合。在一些例子中,公知的特征被省略或简化以阐明示例性实施方式的描述。在上面示例性实施方式的描述中,为了解释的目的,具体数目、材料配置和其它细节被阐述以便更好地解释如所要求保护的发明。然而,对本领域技术人员来说将明显的是,所要求保护的发明可以使用不同于这里描述的示例性细节的细节来实践。这里所描述的示例性实施例/实施方式旨在主要是示例。描述实施例/实施方式和方法/过程所采用的次序并不旨在被解释为限制,并且任何数量的所描述的实施方式和过程可以被组合。具体而言,关于由上述部件(例如元件和/或资源)执行的各种功能,用于描述这种部件的术语旨在对应于(除非另外说明)执行所描述的部件的规定功能的任何部件(例如,其是功能上等效的),即使在结构上不等效于在该公开的这里示出的示例性实施方式中执行该功能的所公开的结构。尽管可以已经关于几个实施方式中的仅一个公开了该公开的具体特征,但是这种特征可以与其它实施方式的一个或多个其它特征组合,如对于任何给定的应用或具体应用来说可能是期望的和有利的。
取决于某些实施方式要求,本发明的实施例可以以硬件或以软件来实施。通常,能够实施状态机(所述状态机又能够实施这里描述和示出的方法)的任何设备可以用于实施根据实施方式的各种方法、协议和技术。这里描述和示出的通信布置、程序和协议以及其变型可以由适用领域的技术人员根据这里提供的功能描述并且利用计算机和电信领域的一般基本知识使用任何已知的或以后开发的系统或结构、装置和/或软件以硬件和/或软件来容易地实施。
Claims (20)
1.一种在对系统的控制中使用的方法,所述系统包括多个元件和用于向所述多个元件供给电力的电源,所述方法包括:
- 将时钟信号传递给所述多个元件中的元件子集,所述时钟信号限定时钟脉冲序列;
- 对于第一时钟脉冲确定所述子集中的消耗与第二时钟脉冲相关联的电力的元件;以及
- 基于确定消耗电力的元件来控制所述电源。
2.根据权利要求1所述的方法,其中,在所述多个元件中,每个元件包括一组晶体管,其中所述元件由用于控制传递给所述元件的时钟信号的时钟控制单元限定。
3.根据权利要求2所述的方法,其中所述时钟控制单元包括被配置用于开启和关闭所述时钟信号到所述元件的传递的时钟门。
4.根据权利要求1所述的方法,还包括:
给所述电源提供缓冲器,所述缓冲器被配置用于具有与在所述电源的操作中使用的电荷相当的电容;以及
控制所述电源供给电力高达所述可接受的功耗水平。
5.根据权利要求1所述的方法,还包括:
为每个元件提供在对所述电源的控制中使用的相关联的控制信号,所述相关联的控制信号与所述元件相关联。
6.根据权利要求5所述的方法,还包括:
将所述相关联的控制信号与用于由所述元件进行消耗的电力贡献组合;以及
形成组合控制信号,所述组合控制信号控制所述电源。
7.根据权利要求6所述的方法,其中所述相关联的控制信号被提供作为数字信号,其中将所述相关联的控制信号与所述电力贡献组合是逻辑功能,其中所述组合控制信号是被加权的电力贡献的总和,以及其中所述被加权的电力贡献由与所述时钟门相关联的时钟树分支的数目加权。
8.一种在系统中使用的设备,所述系统包括多个元件和用于向所述多个元件供给电力的电源,所述设备包括:所述多个元件中的元件子集;被配置用于将时钟信号传递给所述多个元件中的所述元件子集的时钟信号传递机构,所述时钟信号限定时钟脉冲序列;被配置用于对于第一时钟脉冲确定所述子集中的消耗与第二时钟脉冲相关联的电力的元件的控制模块,其中所述控制模块被进一步配置用于基于确定消耗电力的元件控制所述电源。
9.根据权利要求8所述的设备,其中在所述多个元件中,每个元件包括一组晶体管,其中所述元件由用于控制传递给所述元件的时钟信号的时钟控制单元限定。
10.根据权利要求9所述的设备,其中所述时钟控制单元包括被配置用于开启和关闭所述时钟信号到所述元件的传递的时钟门,其中所述时钟门形成时钟树的一部分并且所述元件形成与所述时钟门相关联的所述时钟树中的时钟树分支。
11.根据权利要求8所述的设备,还包括在每个元件的情况下的缓冲器,所述缓冲器被配置用于具有与在所述电源的操作中使用的电荷相当的电容,其中所述控制模块被进一步配置用于控制所述电源供给电力高达所述可接受的功耗水平。
12.根据权利要求8所述的设备,其中所述控制模块被进一步配置用于为每个元件提供在对所述电源的控制中使用的相关联的控制信号,所述相关联的控制信号与所述元件相关联。
13.根据权利要求12所述的设备,其中所述控制模块被进一步配置用于形成组合控制信号,所述组合控制信号控制所述电源,其中所述组合控制信号是被加权的电力贡献的总和。
14.一种在对系统的控制中使用的装置,所述系统包括多个元件和用于向所述多个元件供给电力的电源,
- 其中所述装置被配置用于接收与所述多个元件中的至少一个元件子集相关联的时钟信号,所述时钟信号限定时钟脉冲序列,以及
- 其中所述装置被进一步配置用于基于在第一时钟脉冲中确定消耗与第二时钟脉冲相关联的电力的元件来将控制信号提供给所述电源。
15.根据权利要求14所述的装置,其中在所述多个元件中,每个元件包括一组晶体管,其中所述元件由用于控制传递给所述元件的时钟信号的时钟控制单元限定。
16.根据权利要求15所述的装置,其中所述时钟控制单元包括被配置用于开启和关闭所述时钟信号到所述元件的传递的时钟门,以及其中所述时钟门形成时钟树的一部分并且所述元件形成与所述时钟门相关联的所述时钟树中的时钟树分支。
17.根据权利要求14所述的装置,还包括缓冲器,所述缓冲器被配置用于具有与在所述电源的操作中使用的电荷相当的电容,其中所述装置被配置用于控制所述电源供给电力高达所述可接受的功耗水平。
18.根据权利要求14所述的装置,其中所述装置被配置用于为每个元件提供在对电源的控制中使用的相关联的控制信号,所述相关联的控制信号与所述元件相关联,并且所述装置被进一步配置用于将所述相关联的控制信号与用于由所述元件进行消耗的电力贡献组合。
19.一种用于数据处理中的系统,所述系统包括:
- 包括包含元件子集的多个元件;
- 给所述多个元件供给电力的电源;
- 被配置用于将时钟信号传递给所述多个元件中的所述元件子集的时钟信号传递机构;和
- 被配置用于基于确定消耗电力的元件控制所述电源的控制模块,
其中所述时钟信号限定时钟脉冲序列,并且对于第一时钟脉冲限定所述子集中的消耗与第二时钟脉冲相关联的电力的元件。
20.根据权利要求19所述的系统,其中,在所述多个元件中,每个元件包括至少一个触发器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/171,837 US20150220128A1 (en) | 2014-02-04 | 2014-02-04 | Method and Apparatus for Use in a Data Processing System |
US14/171837 | 2014-02-04 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104820484A true CN104820484A (zh) | 2015-08-05 |
Family
ID=53730801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510057129.0A Pending CN104820484A (zh) | 2014-02-04 | 2015-02-04 | 用于数据处理系统中的方法和设备 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150220128A1 (zh) |
CN (1) | CN104820484A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106777437A (zh) * | 2015-11-24 | 2017-05-31 | 龙芯中科技术有限公司 | 时钟系统的构造方法、装置和时钟系统 |
CN109887469A (zh) * | 2017-11-15 | 2019-06-14 | 夏普株式会社 | 移位寄存器及具备该移位寄存器的显示装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI660587B (zh) * | 2018-07-30 | 2019-05-21 | 瑞昱半導體股份有限公司 | 具有分時及分頻啟動機制的時脈產生系統及方法 |
CN110413414A (zh) | 2019-07-29 | 2019-11-05 | 北京百度网讯科技有限公司 | 用于平衡负载的方法、装置、设备和计算机可读存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1795428A (zh) * | 2003-05-27 | 2006-06-28 | 皇家飞利浦电子股份有限公司 | 监测和控制功耗 |
CN101013477A (zh) * | 2007-02-05 | 2007-08-08 | 凤凰微电子(中国)有限公司 | 一种实现高速大容量智能卡时钟管理的单元及方法 |
CN101493717A (zh) * | 2009-02-19 | 2009-07-29 | 浪潮电子信息产业股份有限公司 | 一种用于soc的动态多时钟低功耗ahb总线的设计方法 |
US20120218707A1 (en) * | 2011-02-25 | 2012-08-30 | Gary Chan | Cooling fan control system |
CN202494949U (zh) * | 2012-03-23 | 2012-10-17 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种基于总线从单元接口的时钟管理模块 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7707442B2 (en) * | 2004-01-30 | 2010-04-27 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device including a plurality of units and a control circuit for varying the power supplied to the plurality of units |
JP2006178854A (ja) * | 2004-12-24 | 2006-07-06 | Toshiba Corp | 電子回路 |
US7417482B2 (en) * | 2005-10-31 | 2008-08-26 | Qualcomm Incorporated | Adaptive voltage scaling for an electronics device |
US7673160B2 (en) * | 2006-10-19 | 2010-03-02 | International Business Machines Corporation | System and method of power management for computer processor systems |
US7958476B1 (en) * | 2007-07-10 | 2011-06-07 | Magma Design Automation, Inc. | Method for multi-cycle path and false path clock gating |
US7710156B1 (en) * | 2008-12-23 | 2010-05-04 | Envis Corporation | Clock gating by usage of implied constants |
US8356194B2 (en) * | 2010-01-28 | 2013-01-15 | Cavium, Inc. | Method and apparatus for estimating overshoot power after estimating power of executing events |
US9037892B2 (en) * | 2011-04-13 | 2015-05-19 | International Business Machines Corporation | System-wide power management control via clock distribution network |
US8791647B2 (en) * | 2011-12-28 | 2014-07-29 | Dialog Semiconductor Inc. | Predictive control of power converter for LED driver |
US9594412B2 (en) * | 2012-03-30 | 2017-03-14 | Intel Corporation | Controlling power gate circuitry based on dynamic capacitance of a circuit |
JP5975107B2 (ja) * | 2012-09-13 | 2016-08-23 | 理化工業株式会社 | 電力制御装置及び電力制御方法 |
US9671844B2 (en) * | 2013-09-26 | 2017-06-06 | Cavium, Inc. | Method and apparatus for managing global chip power on a multicore system on chip |
-
2014
- 2014-02-04 US US14/171,837 patent/US20150220128A1/en not_active Abandoned
-
2015
- 2015-02-04 CN CN201510057129.0A patent/CN104820484A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1795428A (zh) * | 2003-05-27 | 2006-06-28 | 皇家飞利浦电子股份有限公司 | 监测和控制功耗 |
CN101013477A (zh) * | 2007-02-05 | 2007-08-08 | 凤凰微电子(中国)有限公司 | 一种实现高速大容量智能卡时钟管理的单元及方法 |
CN101493717A (zh) * | 2009-02-19 | 2009-07-29 | 浪潮电子信息产业股份有限公司 | 一种用于soc的动态多时钟低功耗ahb总线的设计方法 |
US20120218707A1 (en) * | 2011-02-25 | 2012-08-30 | Gary Chan | Cooling fan control system |
CN202494949U (zh) * | 2012-03-23 | 2012-10-17 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种基于总线从单元接口的时钟管理模块 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106777437A (zh) * | 2015-11-24 | 2017-05-31 | 龙芯中科技术有限公司 | 时钟系统的构造方法、装置和时钟系统 |
CN106777437B (zh) * | 2015-11-24 | 2020-05-19 | 龙芯中科技术有限公司 | 时钟系统的构造方法、装置和时钟系统 |
CN109887469A (zh) * | 2017-11-15 | 2019-06-14 | 夏普株式会社 | 移位寄存器及具备该移位寄存器的显示装置 |
CN109887469B (zh) * | 2017-11-15 | 2021-06-08 | 夏普株式会社 | 移位寄存器及具备该移位寄存器的显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20150220128A1 (en) | 2015-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9141178B2 (en) | Device and method for selective reduced power mode in volatile memory units | |
CN104820484A (zh) | 用于数据处理系统中的方法和设备 | |
CN105425928A (zh) | 电力管理集成电路、电力管理方法和移动设备 | |
WO1997016831A1 (en) | Program algorithm for low voltage single power supply flash memories | |
KR102020997B1 (ko) | 단일칩 컴퓨터 시스템 및 단일칩 컴퓨터 시스템을 위한 리셋 방법 | |
CN104049713A (zh) | 使用时钟级联互补开关逻辑的集成时钟选通器(icg) | |
JP2014501133A5 (zh) | ||
EP3631938B1 (en) | Efficient power distribution | |
US10924261B2 (en) | Efficient power distribution | |
CN102346205B (zh) | 无管脚测试模式 | |
CN109074339A (zh) | 用于线复用uart流控制的数字信令方案 | |
CN112867120B (zh) | 低功耗控制系统、方法、计算机设备和可读存储介质 | |
US20190019539A1 (en) | Power supply and power supplying method thereof for data programming operation | |
CN105607688A (zh) | 用于时钟信号产生的集成电路、方法及系统 | |
US10180786B1 (en) | Control circuit programming levels of pins and operating system utilizing the same | |
US10691836B2 (en) | System and method for switched-capacitor based side-channel countermeasures | |
US5497107A (en) | Multiple, selectable PLAS having shared inputs and outputs | |
US8207877B2 (en) | Serial interface, apparatus including the same, and method of using the same | |
CN111103959B (zh) | 寄存器复位系统及芯片 | |
US11543853B2 (en) | Pulse counting apparatus operating at low power and operation method thereof | |
CN101617301A (zh) | 集成电路和电子器件 | |
US20070271478A1 (en) | Robust power sequencing management solution for notebook computers | |
CN101911487A (zh) | 锁存电路装置的条件控制的系统和方法 | |
CN111338460A (zh) | 电子装置以及供电方法 | |
CN105684311A (zh) | 用于电气过载保护的低功率钳位器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150805 |
|
WD01 | Invention patent application deemed withdrawn after publication |