CN1795428A - 监测和控制功耗 - Google Patents

监测和控制功耗 Download PDF

Info

Publication number
CN1795428A
CN1795428A CNA2004800147744A CN200480014774A CN1795428A CN 1795428 A CN1795428 A CN 1795428A CN A2004800147744 A CNA2004800147744 A CN A2004800147744A CN 200480014774 A CN200480014774 A CN 200480014774A CN 1795428 A CN1795428 A CN 1795428A
Authority
CN
China
Prior art keywords
power consumption
electronic circuit
circuit
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800147744A
Other languages
English (en)
Other versions
CN1795428B (zh
Inventor
J·D·J·皮内达德格维滋
J·里尤斯瓦奎滋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1795428A publication Critical patent/CN1795428A/zh
Application granted granted Critical
Publication of CN1795428B publication Critical patent/CN1795428B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

本发明涉及用于监测和控制功耗的电子电路、设备以及方法。因此，提供一种电子电路、设备和方法，包括一个或多个时序逻辑元件(12)，该时序逻辑元件能接收时钟信号(CLK)以及输入信号(I)并能提供输出信号(O)。该时序逻辑元件(12)还包括用于监测输入和输出信号(I，O)并且响应该输入和输出信号(I，O)提供控制信号(CS)的电路(20)，其中IC的功耗可操作地响应该控制信号加以控制。

Description

监测和控制功耗
本发明涉及一种电子电路，该电子电路包括至少一种时序逻辑元件，该时序逻辑元件包括：用于接收时钟信号的至少一个时钟端；用于接收输入信号的至少一个输入端；用于提供输出信号的至少一个输出端。本发明还涉及一种包括具有上述特征的电子电路的设备；以及控制这种电子电路功耗的方法。
WO01/48584A1“具有数字功率调节的微处理器”描述了一种数字监测微处理器功耗的方案。
在本领域中，我们已经知道，随着例如像集成电路(IC)这样的现代电子电路的性能要求，即，功能性，复杂性，管芯大小，时钟速度等的增加，它们的功率消耗和耗散要求以及标准变得越来越关键。此外，在例如像电池供电计算机，多媒体设备以及移动通讯这样的设备的设计与运行中，功耗的问题是极其重要的因素。
此外，本领域中已经公知，以高时钟频率运行并且具有大量的有源电子电路部分的IC会产生大量的热量。这些热量无论怎样都必须要从IC以及相关的装置中以最快地，最有效并且最节省成本的可能方式去掉。在某些情况下，这些热量的去掉变得非常复杂和昂贵，这在本领域也已经是公知的。
本领域的技术人员已经知道处理IC功耗/耗散的各种技术，电路和系统。许多研究工作一直在面向以容许功耗值实现希望的性能标准的电路设计和技术。由于功耗取决于许多不同的因素，例如像：电源电压；时钟频率；切换电容，以及电路切换动作，因此，已经提出许多不同的方案来通过减小这些因素中的任意一个或者其组合来试图使功耗最小。此外，由于在IC工艺技术中出现变化时出现的物理效应，漏电流成为IC功耗预算中更重要的一个因素。其直接结果是，已经提出像反向偏压IC基板或者采用MTCMOS技术这样的方案作为控制这些漏电流以便控制IC功耗的有效途径。
减小IC功耗的大多数劳动都用在IC设计阶段中，其中关于IC功耗的信息从仿真和统计数据中进行采集。已经存在可以买到的基于软件的功耗仿真器，这些功耗仿真器有助于从功耗这方面参与优化电路的设计。然而，这些功耗仿真器根据一系列固定条件来优化功率源，这无疑是有缺陷的。
在WO01/48584A1中，微处理器被分成各种功能单元，每个单元具有其固定的、以数字字编码的“功率权重”(power weight)：功率权重必须要用校准工艺加以确定。当微处理器运行给定程序时，对每个功能单元的状态进行数字监测，即，它是活动的，还是不活动的，并且该信息被传递到特殊监测单元。该监测单元忽略与不活动的功能单元相关联的功率权重，但是要加上活动功能单元的功率权重，并且将它们的和与代表期望的最大功耗的阈值进行比较。如果它们的和大于该阈值，那么通过减小时钟频率或者在指令流水线中引入空位(bubble)而降低指令执行速率。如果它们的和小于该阈值，则不采取任何行动。
功耗处理技术的某些其它实施例包括：特别依据将要进行的数据处理任务(一个或者多个)来把系统时钟的频率调节到其最佳频率；响应给定的一组情况来调节电源；或者一起去掉功率供给。
对于本领域的技术人员来说，用于耗散由IC所产生的热量的许多和各种方法和设备中的一些已经是公知的，例如包括：散热器和液体冷却法。这些方法和技术在金钱和空间方面通常都是非常复杂和昂贵的。
WO01/48584A1中披露的方案具有一些代表性的缺陷。一个缺陷就在于功耗被数字监测。其它的缺陷是：由于功耗非常依赖于输入数据的量和类型，因此每个功能单元所消耗的功率并不能很好地用“固定权重”方案来表示；并且每个功能单元必须要加以校准以便限定它们适当的功率权重。
本发明的一个目的是提供一种减小功耗的改进方案。
本发明由独立权利要求所限定。
从属权利要求限定了本发明的有益实施例。
该目的用一种电子电路实现，该电子电路还包括：用于监测输入和输出信号以响应该输入和输出信号提供控制信号的电路，其中响应该控制信号，电子电路的功耗被可操作地加以控制。
根据本发明电路的一个实施例，该电子电路能以由时钟信号确定的速率加以控制。这种实施例具有的好处是：时钟频率的任何变换都可被自始至终地应用到该电子电路。因此，当要求节省功率时，就可以快速并且充分地实现。
根据本发明电路的另一实施例，该电子电路能提供与未来功耗相关的信息。当主动地控制功耗时，知道或者预测未来功耗将是或者可能是什么样子能够有明显的好处。在可能会在正常情况下导致功耗增加的、已知的或者可能“将要发生的”事件之前，可以作出决定。
此外，根据本发明电路的另一实施例，该电子电路具有基于过去的逻辑事件使未来功耗预先可控的能力。当积极地控制功耗时，基于过去的事件知道或者预测未来功耗将是或者可能是什么样子也具有明显的好处。关于已知的，或者可能“将要发生的”事件，可再一次采取重要的，预先的功率节省决定。
本发明的电子电路，设备以及方法的其它特征和优点可从所附的示意性附图以及随后的描述中阐明。
在附图(它们旨在作为根据本发明的非限定性实施例给出)中：
图1示出示例性的现有技术状态的数字电路；
图2示出根据本发明电子电路的概括性实施例；
图3示出根据本发明电子电路的另一实施例；
图4示出根据本发明电子电路的又一实施例；
图5示出图1中结合根据本发明的电子电路的数字电路；
图6a和6b示出现有技术的互导体；
图7示出根据本发明的电子电路的基本系统框图；
图8示出用于根据本发明的电压控制的电子电路的框图；
图9示出用于根据本发明的频率控制的电子电路的框图；
图10示出用于根据本发明的功耗控制的电子电路的概括性框图。
尽管参考IC尤其是CMOS工艺技术IC描述本发明的电路，但本领域技术人员应该清楚其基本原理是也可应用于其它电子电路和IC工艺技术中。
数字IC的功耗可分成两个单独的类别。第一类是动态功耗，并且第二类是静态功耗。
动态功耗出现在逻辑状态改变的过程中，其中逻辑状态改变发生在IC数字电路内。另一方面，当数字电路处于稳态或者静止状态时出现静态功耗。动态功耗是例如CMOS的电荷控制电路功耗中的主要因素，并且当由于适当的输入激励而导致各个元件的节点(它们形成电路)改变状态时出现动态功耗。
为简明起见，此处所使用的术语“功率”既包括实际功率，也包括像例如电流、电压、或与实际功率成比例的或表示实际功率的另一测量结果这样的值。
参考图1，电子电路10的这个特定实施例包括一组D型数据锁存器(有时也称作触发器或者时序逻辑电路)12a-12e以及两个组合逻辑块14，16。
应该注意到，为了描述本发明，已经描述和示出了D型触发器。然而，如本领域技术人员所知道的，本发明的目的和优点也可通过使用其它类型的逻辑，时序或者别的，如J-K或S-R型触发器来实现。此外，组合逻辑块14，16旨在作为例如处理逻辑块和数据路径逻辑块的非穷尽型示例。
参考图1，触发器12a接收输入信号I1并产生适当的输出信号O1，该输出信号充当第一逻辑块14的第一输入信号。触发器12b接收输入信号I2，并且产生适当的输出信号O2，其中输入信号I2是来自第一逻辑块14的第一输出信号，输出信号O2充当第二逻辑块16的第一输入信号。触发器12c接收输入信号I3，并且产生适当的输出信号O3，其中输入信号I3是来自第二逻辑块16的第一输出信号。触发器12d接收输入信号I4，并产生适当的输出信号O4，其中输入信号I4是来自第一逻辑块14的第二输出信号，输出信号O4充当第一逻辑块14的第二输入信号。触发器12e接收输入信号I5，并产生适当的输出信号O5，其中输入信号I5是来自第二逻辑块16的第二输出信号，并且输出信号O5充当第二逻辑块16的第二输入信号。每个触发器12a-12e还接收时钟信号CLK，该时钟信号CLK用于可操作地控制输入和输出信号。
如果触发器12a-12e中任一触发器的数据内容未改变，那么由于没有逻辑状态改变，所以为了图示起见忽略了时钟信号CLK，图1中所示的电路的动态功耗将为零。然而，如果由于适当的激励而导致在一个或者多个触发器12a-12e之内出现状态改变，并且在逻辑块14，16中的一个或者两者中，或者其各个部分中出现状态改变，那么这种状态改变就传播通过电路10。这种传播在电路10内产生一定量的动态功耗。因此，对于给定的时钟周期，以和发生在组成电路10的元件中的状态改变数目成比例的速率来消耗功率。平均起来，状态改变的元件数量越多，即，电路的“动作”越大，那么功耗越大。因此，知道给定时钟周期期间状态改变的元件数量就提供了与该特定时钟周期的功耗之间的直接相关性。应该注意到，现代数字IC设计方法和工具使得设计者预先并且相当确定地知道响应输入激励而正在发生什么状态变化，并且知道这种状态改变发生在什么地方。这种预先的知识是有优势的，这将从下面的说明中更加清楚。
如果电路的功耗，即动作被实时知道，那么从这个知识就可以可操作地控制操作，并且因此相应地控制电路10随后的功耗。这种控制例如可包括：电路10的元件内的状态改变；电源电压的调节；IC反向偏压-即基板电压的调节；或者时钟信号频率的调节。本领域技术人员应该清楚，上述示意性控制技术以及其他技术能够以不同程度以及组合来加以使用以减小功耗并且提高性能。因此，有能力监测电路10的动作以确定功耗对于提高集成电路的总体性能是有益的，这将从下面的代表性描述和本发明的图示中会非常清楚。
如果任一触发器12的内容响应适当的输入激励而改变，那么这种改变将传播通过电路10，产生一定量的动态功耗。此后，几乎在下一个时钟CLK边沿之前的某个时间，在触发器12输入上的新逻辑状态值I1-I5就固定下来了，由此为新的动作周期准备了触发器12。相应地，电路10的功耗依赖于在每个时钟周期中状态改变的触发器12的数量。因此通过在每个时钟周期可操作地监测在适当切换节点(即，触发器输入和输出端，分别为D和Q)上的动作，就可以确定电路10的功耗。适当的切换节点作为IC设计周期的一部分容易被确定。如先前所提及的，现代设计方法和工具使得设计者能够确定数据路径是什么，并且因此电路对于已知的输入激励将是活动的。这种预先的知识可被用于从战略上在电路中的最适当节点上部署监测器。例如，这在当例如逻辑块的特性是已知时是非常有利的，原因在于监测器的数量可被保持在最小数量上，由此减小了监测器所占有的面积和功率。
根据本发明，将电子电路添加到电路10中，以便监测，即确定，其动作。实际上，这种监测可通过将某个额外电路添加到所有触发器12或者添加到其特定部分而实现，用于监测电路10的动作。
参考图2，动作监测器20是用于监测根据本发明的电路动作以及随后的功耗的基本组成块。
在这个特定的实施例中，触发器，或者逻辑级12具有相关的两个输入，一个输出，动作监测器20。动作监测器20的第一输入连接到触发器12的输入D，并且动作监测器20的第二输入连接到触发器12的输出Q。动作监测器20产生输出信号CS，该输出信号CS由触发器12的各个D和Q端上的输入和输出信号I，O的状态所确定。
参考图3，如切换触发器12的数量所示，一种确定功耗的方法可以是将二输入XOR逻辑门30连接在需要监测的每个触发器12的输入和输出端D和Q之间。在这个特定的实施例中，仅当触发器12的输入端D上的输入信号I的值不等于其相应的输出端Q上的输出信号Q值时，触发器12才改变状态。
表1是示出与图3的XOR逻辑门动作监测器相关的状态输入和输出值的逻辑表。
  I(D)   O(Q)   CS
  0   0   0
  0   1   1
  1   0   1
  1   1   0
                            表1
在触发器12的输入和输出端D，Q上的逻辑状态改变使得它们不相等时，即I≠0时，XOR门30的输出信号CS为逻辑“高”或者“1”状态，这表示触发器12并且因此电路切换动作的状态改变。因此，通过在每个时钟周期中计数已经改变到逻辑“1”状态的XOR输出信号CS而提供与电路切换动作相关的必要信息。由于在一个时钟周期中希望得到这个结果，因此前述的计数可能会不得不通过加法器电路实现，其中加法器电路未示出。然而，对于具有N个触发器12的电路，其中N为整数，这种基于图3的图示的实现方式可能会需要N个二输入XOR门30以及数字加法器，未示出该数字加法器，并且该数字加法器具有N个一位输入和log2N个输出。本领域技术人员应该清楚的是，其中N可以很大，这种方案可能不如其它方案(例如下面即将要描述的0那描述的方案)那么有吸引力。
参考图4，动作监测器20包括两个PMOS晶体管P1，P2以及两个NMOS晶体管N1，N2。
晶体管P1和P2的源极端都连接到正电源电压VDD，而晶体管N1和N2的源极端都连接在一起以形成动作监测器20的输出端40。在这个特定实施例中，晶体管P1和N1的栅极端都连接到触发器12的输入端D，同时晶体管P2和N2的栅极端都连接到触发器12的相应输出端Q。四个晶体管P1，P2，N1和N2中的每个晶体管的各漏极端都连接到一起。
为个让该动作监测器20检测触发器12中的状态变化，晶体管P1，P2，N1，N2的各个配置在性质上必须是差动的。
表2是示出与图4的动作监测器相关的输入和输出逻辑状态及其四个晶体管中每个的导电状态的逻辑表。
  I(D)   O(Q)   CS   P1   P2   N1   N2
  0   0   0   导通   导通   关断   关断
  0   1   1   导通   关断   关断   导通
  1   0   1   关断   导通   导通   关断
  1   1   0   关断   关断   导通   导通
                        表2
如我们所见到的那样，图4和表2中所示的晶体管P1，P2，N1和N2的配置和控制因此是差动电流源，其能检测触发器12的任何一种逻辑状态变化，即动作。
因此，当触发器12的输入信号I，O不相等时，即I≠O时，接着仅仅将有一对晶体管，或者P1和N2或者P2和N1，可导电。相反，当触发器12的输入信号I，O相等时，即I＝O时，晶体管对P1，N2或者P2，N1中的任何一对都不导通，并且在这种情况下，动作监测器20的输出端40表现出高的输出阻抗并且因此不提供电流。
参考图5，每一个触发器12a-12e各自具有相关的动作监测器20a-20e，这些监测器可操作地连接在它们各自的输入和输出端D，Q之间。对各个动作监测器20a-20e产生的电流求和，可通过将它们各自的输出端40连接在一起而实现，从而产生公共输出端50(如果这样要求的话)。
再次，如果由于适当的输入激励所致，状态变化出现在一个或多个触发器12a-12e中并且出现在逻辑块14，16中的任一一个或者两个，或者其一部分中时，那么这个状态变化将传播通过电路10。当任何一个触发器12a-12e改变状态时，其各自的动作监测器20a-20e由于运行的差动模式而产生各自的电流。
本领域技术人员可以理解的是：由每个动作监测器20a-20e响应相关触发器12a-12e的状态变化而产生的电流量，能够被独立地设定和/或控制以满足特定的应用或需要。
设定由动作监测器20产生的电流量的一种方法就是：通过在设计和制造阶段确定的晶体管P1，P2，N1和N2的纵横比，即栅极宽度W与长度L的比率。因此，如果希望特定的动作监测器指示相对大的功率量的消耗(原因在于其与监测电路的大部分相关)，那么通过调节纵横比可以增加由该动作监测器传递的电流量，通常仅调节一个或多个晶体管P1，P2，N1和N2的宽度。其中可以使用“较宽”的晶体管P1，P2，N1和N2的一种可能方案可以结合监测时钟信号CLK的切换动作。这一点可通过增加未示出的虚拟触发器并且然后监测其切换动作即功耗而实现，其中该虚拟触发器的nQ输出，即其反相逻辑Q输出连接到其D输入，我们通常可能会希望为高的那一个。
一种控制由动作监测器20产生的电流量的方法是通过导通或者切断与主要晶体管P1，P2，N1和N2并联连接的未示出的附加晶体管。本领域技术人员应该清楚可应用许多技术来设定和/或控制由单个或者一组晶体管P1，P2，N1和N2所产生的电流。可以设定和/或控制由动作监测器20所产生的电流是有好处的。一种这样的好处就是动作监测器可以使它的电流输出与相关逻辑块的例如功能性；大小；和/或功耗等进行平衡。另一个好处是来自动作监测器20的电流可进行设定/控制，以克服与其输出路径50相关的寄生效应。
动作监测器20的运行/响应速度，仅受其输出电流用于充电与电流路径相关的任何电容(寄生电容或者其它)所需的时间的限制。如果这种电容例如由于电流路径的长度而导致很大，那么未示出的一个或多个电流镜可被可操作地部署以便抵消这种电容，并且因此增加运行的速度/响应。这种克服寄生的-即主要的电容效应的可替换方法可代替或者补充设定和/或控制来自动作监测器20电流的方法。使用放大器，例如电流镜来代替控制来自一组动作监测器20电流的一个好处是所有晶体管P1，P2，N1和N2的纵横比可保持为最小。以触发器为基础，这样有助于节省面积以及功耗和耗散。根据本发明，使用四个最小尺寸的晶体管来构造动作监测器的好处可突出显示如下。典型地，每个D型触发器本身由约30个晶体管构成。因此，在一个典型的D型触发器中包括四个晶体管的动作监测器20的面积开销就是4/30＝13.3％，这在其本身并不是太大的负担。然而，在(动作监测器20典型地可以使用在其中的)IC设计的多数应用中包括的额外晶体管的数量可能会在形成该IC的晶体管总数的分数量级上。
由于已经响应切换动作从一个或者多个动作监测器20a-20e产生电流，所以现在就可以通过使用电流到电压(I/V)变换器将所产生的电流转换成电压(如果希望的话)。
参考图6a，电路10的输出端50通过电阻性元件如所示的电阻器60连接到负电源端GND，也可以可替换地通过未示出的工作在其线性区的NMOS晶体管连接到负电源端GND。电流通过电阻器60流到负电源端GND，其在电阻器60的两端产生与来自动作监测器20a-20e的电流成比例的输出电压Va。
现在参考图6b，电路10的输出端50通过电容器62连接到负电源端GND。在图6b中还示出的是NMOS晶体管N3，其与电容器62并联连接。该晶体管N3充当一个开关，该开关被可操作地控制以放电(即复位或者初始化)电容器62。假定开关N3断开，从动作监测器20a-20e流出的电流在电容器62积累并且为电容器62充电，这使得电容器62上具有输出电压Va，其与源自动作监测器20a-20e的电流总量成比例。当开关N3一被可操作地闭合时，电容器62的两端就被连接到负电源端GND，这样就对电容器62进行了放电，并且通常该事件会发生在累积的开始，累积的开始通常在每个时钟周期的开始。当开关N 3可操作地重新断开并且电流从动作监测器20a-20e流动时，电容器62再次开始充电并且产生与源自动作监测器20a-20e的电流成比例的输出电压Va。输出电压Va的峰值反应出电路10在给定累积期间，即，在电容器62的充电期间所消耗的能量。晶体管N3例如可使其栅极端进行连接以接收时钟信号CLK。在本发明的优选实施例中，希望确保输出电压Va保持在如下值以下，该值确保晶体管P1，P2，N1和N2在导通时工作在其各自的饱和区。本领域技术人员很容易理解这种运行条件，并且因此可在以后针对特定应用而加以取舍。
现在参考图5，动作监测器20a-20e的输出执行电路10的当前逻辑状态和其下一个逻辑状态之间的海明(Hamming)距离的模拟计算。如本领域技术人员所公知的，该海明距离与电路10的平均功耗相关。
本发明的另一个好处是动作监测器20a-20e还响应可能出现在触发器12的端子上的切换瞬变而产生电流。因此，在电路10的输出端50上所得的电压Va的波形还以时钟为周期更准确地反应出它的瞬变功耗。
为便于解释和简明起见，如图7所示的电路10被分成两个不同的部分：逻辑电路70和动作监测器72。逻辑电路70分别代表前面各图中所有示例性的触发器12以及组合逻辑14，16，而动作监测器72分别代表前面各图中所有示例性的单个监测器20。在图7中所示的还有控制器74。
控制器74从动作监测器72接收输出电压Va，并且做出响应而通过单独地或者各种组合地例如改变它的：电源电压；时钟频率；和/或阈值电压来从总体上或者部分地且可操作地控制逻辑电路70。
本领域技术人员将知道，图7所示的框图在IC是大型的情况下可以重复和分布在该IC的各个区域上。例如，逻辑电路70可能具有三个不同的元件：处理器；存储器；输入/输出，其中这三个元件中的每个元件都可能具有其自身的专用逻辑，动作监测器和/或控制器。由于已经披露了这种变型，所以其它的这种组合也是容易想象到的，因此可被修改成满足所要求的单个具体需求。
本领域的技术人员也将理解的、本发明的其它优点与功耗预测相关。由于触发器12的工作，使得各动作监测器20中的每个的输出信号Va在每个时钟周期提供电路的真实功耗测量。每个输出信号Va包含两个有用的信息。首先，它提供与过去相关的信息，即，在相关触发器中有多少个状态变化已经出现在当前时钟周期中，其次，它提供与未来相关的信息，即，在下一个时钟周期中在相关的触发器中将产生多少个状态变化。因此，动作监测器的输出信号Va实际预测它的相关电路的未来功耗(即，切换动作)在发生之前的情况。此外，也可以检测出预定功率值被超过，可能被超过，或者已经被超过的情况。从这种预测中，可以预先做出反应并且启动某种形式的策略，以便提高性能。
与本发明相关的另一好处源自事实：动作监测器20的输出信号Va为给定的输入数据流提供功耗波形分布图，或者特征波行，包括假信号动作。尽管未示出，然后对这种分布图或者特征波行进行实时或者采用其它方式加以分析，以便例如确定不改变考虑中的电路的逻辑行为但可能是潜在危险的任何异常。此外，通过记录动作监测器的输出信号Va，例如执行给定指令或者例行程序，并且对该数据求平均，就能够确定出与该事件相关的平均功耗测量。例如，高电平控制器74然后就可以使用该信息来根据情况采用硬件和/或软件来控制电路。硬件控制可通常采用导通或者切断不同电路或其一部分的形式。软件控制通常可采取执行可替换的指令或者路径的形式。
参考图8，该框图示出缓冲器80；动作监测器72；采样和保持放大器82；电压调节器84；以及逻辑电路70。
输入数据被缓冲在FIFO存储器80中，FIFO存储器80具有连接到动作监测器72以及逻辑电路70的可操作连接。在把输入数据流施加到逻辑电路70之前，FIFO存储器接收输入数据流。在该实施例中，FIFO存储器80的目的是将输入数据的平均数量调整到逻辑电路70的处理速度。尽管未示出，FIFO存储器80中的每个触发器，即，移位寄存器，还可包括它自己的动作监测器20，这样就能够通过监测FIFO存储器80的动作，来得到关于逻辑电路70的未来动作的信息，该信息对于控制和监测功耗是非常有益的。
在每个时钟周期中，来自动作监测器72的输出信号Va通过采样和保持放大器82进行采样并且重新调节到更适当的值。放大器82的输出信号Vc被施加到电源调节器84上，电源调节器做出响应根据信号Vc可操作地增加或者减小逻辑电路70的电源电压VDD。
图9的框图包括：微处理器90；求和电路92；比较器94以及频率调节器96。
该微处理器还包括一组功能单元FU1-FUN，其中N为整数。这些功能单元代表例如ALU；放大器；移位器；解码器等，并且在这个特定实施例中，这些功能单元的每一个单元都具有它自己相应的动作监测器AM1-AMN。每个动作监测器AM1-AMN的输出信号(该输出信号是在给定时间周期上每个动作监测器相应的功能单元的每个功能单元动作的测量)，馈送到求和电路92中。求和电路92产生与来自动作监测器的所有输入信号的和相对应的输出信号Va。比较器接收“阈值”参考信号，还接收该求和电路的输出信号Va，并且求和电路92的输出信号Va与该阈值参考信号进行比较。如果在例如N个时钟周期内由电压Va所表示的累计动作大于阈值电压信号，那么比较器输出电压信号Vb改变状态。比较器94中的这种状态变化由频率调节器96检测，频率调节器96相应地以可操作方式调节微处理器的时钟信号CLK’，以便响应动作监测器AM1-AMN的输出信号。
图10的框图示出缓冲器80；动作监测器72；模数转换器，该模数转换器包括查询表100；三个开关S1-S3；以及逻辑电路70。
输入数据被缓冲在FIFO存储器80中，该FIFO存储器具有可连接到动作监测器72和逻辑电路70的可操作连接部。来自动作监测器72的输出信号Va馈送到模数转换器100中，该模数转换器也包括查询表，并且转换成数字字。然后将该数字字输入到查询表中，该查询表确定每个开关S1，S2和S3最可能的状态。在该特定实施例中，每个开关S1，S2和S3分别馈送给逻辑电路70两个可能值：晶体管阈值电压高电平VtH或者晶体管阈值电压低电平VtL；时钟频率高电平FB或者时钟频率低电平FL；以及电源电压高电平VDDH或者电源电压低电平VDDL。因此，根据所测量的动作电平Va以及查询表的内容，电源电压，晶体管阈值电压和/或时钟频率的最佳组合可通过开关S1-S3进行选择。很清楚的是，从上面的说明中可明显看出，任一或者全部开关S1-S3都可能具有所示的两个以上的离散电平。
总的来说，本发明中披露的动作监测器在例如对于平均功耗(平均功耗在很大程度上是从仿真和/或统计分析加以确定的)不方便或者不可能固定电子电路的工作条件的应用中是很有用的。在这种情况下，本发明的主体使用控制模式来把这些条件调整到变化的功耗，变得很有益。此外，电路的功耗和计算要求通常强烈依赖于输入数据或者正在执行的算法，并且在这种情况下，在速度和功率之间的某种折衷也是很有利的。
根据本发明，动作监测器的输出信号提供与每个时钟周期或者N个时钟周期期间的功耗相关的信息，其中N为整数。可得到的信息在某些情况下分成两部分。由于时序逻辑的特性，所以信息可从过去向将来收集。从过去开始，该信息与在当前时钟周期或者过去N个时钟周期期间已经产生的触发器输入中的逻辑状态改变的数量相关。这种信息是有用的并且是有益的，因为它可以使得预测能够根据未来功耗而做出。对于未来，这种信息与在下一个时钟周期过程中将产生的触发器输出上的逻辑状态改变的数量相关。这种能够预测未来逻辑改变的能力在改进功耗，性能或者这两方面都改进之时是有益的。
应该注意的是，上述实施例仅仅是说明而不是限制本发明，并且本领域的技术人员能设计许多不脱离所附权利要求范围的可替换实施例。在权利要求中，位于括号之间的附图标记将不对权利要求构成限制。单词“包括”，“组成”等并不排除作为整体列在任一权利要求或者说明书中的那些元件或者步骤以外的元件或步骤的存在。一个元件的单数引用并不排除这种元件的多数引用，相反也是这样。本发明可通过包括几种不同的元件，并且合适的可编程计算机来实现。在枚举几个装置中的设备权利要求中，几种这样的装置可通过一个或者相同系列的硬件实施。在互不相同的从属权利要求中记载了特定手段这一纯粹的事实，并不表明这些手段的组合不能被有益地使用。

Claims (6)

1.一种电子电路，包括至少一个时序逻辑元件(12)，该时序逻辑元件包括：
用于接收时钟信号(CLK)的至少一个时钟端；
用于接收输入信号(I)的至少一个输入端(D)；
用于提供输出信号(O)的至少一个输出端(Q)；
其特征在于所述电子电路还包括：
用于监测所述输入和输出信号(I，O)以响应所述输入和输出信号(I，O)提供控制信号(CS)的电路(20)；以及用于响应所述控制信号(CS)来控制该电子电路的功耗的装置。
2.如权利要求1所述的电子电路，其特征在于，所述电子电路能以所述时钟信号(CLK)所确定的速率加以控制。
3.如权利要求1或2所述的电子电路，其特征在于所述电子电路能提供与未来功耗相关的信息。
4.如上述任一权利要求所述的电子电路，其特征在于所述电子电路具有基于过去的逻辑事件可使未来功耗预先受到控制的能力。
5.一种包括如权利要求1所述的电子电路的设备。
6.一种控制电子电路的功耗的方法，该电子电路包括至少一个时序逻辑元件(12)，该时序逻辑元件包括：
用于接收时钟信号(CLK)的至少一个时钟端；
用于接收输入信号(I)的至少一个输入端(D)；
用于提供输出信号(O)的至少一个输出端(Q)；
其特征在于，该方法包括步骤：
监测所述输入和输出信号(I，O)；
响应该输入和输出信号(I，O)提供控制信号(CS)；以及
响应该控制信号可操作地控制所述功耗。
CN2004800147744A 2003-05-27 2004-05-17 监测和控制功耗 Expired - Fee Related CN1795428B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03101534 2003-05-27
EP03101534.0 2003-05-27
PCT/IB2004/050720 WO2004107144A1 (en) 2003-05-27 2004-05-17 Monitoring and controlling power consumption

Publications (2)

Publication Number Publication Date
CN1795428A true CN1795428A (zh) 2006-06-28
CN1795428B CN1795428B (zh) 2010-09-01

Family

ID=33483987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800147744A Expired - Fee Related CN1795428B (zh) 2003-05-27 2004-05-17 监测和控制功耗

Country Status (5)

Country Link
US (1) US7457971B2 (zh)
EP (1) EP1631892A1 (zh)
JP (1) JP2007502477A (zh)
CN (1) CN1795428B (zh)
WO (1) WO2004107144A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104820484A (zh) * 2014-02-04 2015-08-05 英飞凌科技股份有限公司 用于数据处理系统中的方法和设备
WO2016127665A1 (zh) * 2015-02-13 2016-08-18 小米科技有限责任公司 控制功耗的方法和装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237386B2 (en) 2003-08-15 2012-08-07 Apple Inc. Methods and apparatuses for operating a data processing system
US20060236278A1 (en) * 2005-04-19 2006-10-19 International Business Machines Corporation Method of automatic generation of micro clock gating for reducing power consumption
US7562234B2 (en) * 2005-08-25 2009-07-14 Apple Inc. Methods and apparatuses for dynamic power control
US7529948B2 (en) * 2005-08-25 2009-05-05 Apple Inc. Methods and apparatuses for dynamic power estimation
US8374730B2 (en) * 2005-08-25 2013-02-12 Apple Inc. Methods and apparatuses for dynamic thermal control
US8060765B1 (en) * 2006-11-02 2011-11-15 Nvidia Corporation Power estimation based on block activity
US20080256343A1 (en) * 2007-04-11 2008-10-16 The Royal Institution For The Advancement Of Learning/Mcgill University Convergence determination and scaling factor estimation based on sensed switching activity or measured power consumption
DE102007030569B4 (de) 2007-07-02 2012-11-08 Austriamicrosystems Ag Schaltungsanordnung und Verfahren zum Auswerten eines Datensignals
US8166326B2 (en) * 2007-11-08 2012-04-24 International Business Machines Corporation Managing power consumption in a computer
US20090132842A1 (en) * 2007-11-15 2009-05-21 International Business Machines Corporation Managing Computer Power Consumption In A Computer Equipment Rack
US8041521B2 (en) * 2007-11-28 2011-10-18 International Business Machines Corporation Estimating power consumption of computing components configured in a computing system
US8095353B2 (en) * 2007-12-03 2012-01-10 Fujitsu Limited Power index computing apparatus, method of computing power index, and computer product
US7949888B2 (en) * 2008-01-07 2011-05-24 Apple Inc. Forced idle of a data processing system
US7949889B2 (en) * 2008-01-07 2011-05-24 Apple Inc. Forced idle of a data processing system
KR20090085944A (ko) * 2008-02-05 2009-08-10 삼성전자주식회사 전력 소모를 감소시킨 프로세서 및 반도체 장치
US8315746B2 (en) * 2008-05-30 2012-11-20 Apple Inc. Thermal management techniques in an electronic device
US8103884B2 (en) 2008-06-25 2012-01-24 International Business Machines Corporation Managing power consumption of a computer
US8041976B2 (en) * 2008-10-01 2011-10-18 International Business Machines Corporation Power management for clusters of computers
US8306772B2 (en) 2008-10-13 2012-11-06 Apple Inc. Method for estimating temperature at a critical point
US8514215B2 (en) * 2008-11-12 2013-08-20 International Business Machines Corporation Dynamically managing power consumption of a computer with graphics adapter configurations
CN102395937B (zh) * 2009-04-17 2014-06-11 惠普开发有限公司 功率封顶系统及方法
US8860484B2 (en) * 2013-03-15 2014-10-14 Oracle International Corporation Fine grain data-based clock gating
WO2015031055A1 (en) 2013-08-29 2015-03-05 International Business Machines Corporation Passgate strength calibration techniques for voltage regulators
US9477243B2 (en) * 2014-12-22 2016-10-25 Intel Corporation System maximum current protection
US10345882B2 (en) * 2015-03-30 2019-07-09 Mediatek Inc. Dynamic power meter with improved accuracy and single cycle resolution
CN110413414A (zh) * 2019-07-29 2019-11-05 北京百度网讯科技有限公司 用于平衡负载的方法、装置、设备和计算机可读存储介质

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61169022A (ja) * 1985-01-22 1986-07-30 Nec Corp 半導体集積回路
JPH04143819A (ja) * 1989-12-15 1992-05-18 Hitachi Ltd 消費電力制御方法、半導体集積回路装置およびマイクロプロセツサ
US5324992A (en) * 1992-07-01 1994-06-28 Carnegie Mellon University Self-timing integrated circuits having low clock signal during inactive periods
US5339445A (en) * 1992-11-16 1994-08-16 Harris Corporation Method of autonomously reducing power consumption in a computer sytem by compiling a history of power consumption
US5498988A (en) * 1994-11-25 1996-03-12 Motorola, Inc. Low power flip-flop circuit and method thereof
IT1267366B1 (it) * 1994-12-30 1997-01-28 Edison Termoelettrica Spa Procedimento per la realizzazione di un elettrodo per batterie al piombo-acido dipolari con cornice periferica sigillante, e prodotto
US5719800A (en) * 1995-06-30 1998-02-17 Intel Corporation Performance throttling to reduce IC power consumption
US5815725A (en) * 1996-04-03 1998-09-29 Sun Microsystems, Inc. Apparatus and method for reducing power consumption in microprocessors through selective gating of clock signals
US5781783A (en) * 1996-06-28 1998-07-14 Intel Corporation Method and apparatus for dynamically adjusting the power consumption of a circuit block within an integrated circuit
JPH11145789A (ja) * 1997-07-29 1999-05-28 Sharp Corp 低消費電力化レジスタ回路
US5954820A (en) * 1997-09-26 1999-09-21 International Business Machines Corporation Portable computer with adaptive demand-driven power management
US6219796B1 (en) * 1997-12-23 2001-04-17 Texas Instruments Incorporated Power reduction for processors by software control of functional units
US6212641B1 (en) * 1998-07-23 2001-04-03 Inside Out Networks Method and apparatus for improving power characteristics in a system having a reduced power mode
US6367023B2 (en) * 1998-12-23 2002-04-02 Intel Corporation Method and apparatus of measuring current, voltage, or duty cycle of a power supply to manage power consumption in a computer system
US6564328B1 (en) * 1999-12-23 2003-05-13 Intel Corporation Microprocessor with digital power throttle
US6822478B2 (en) * 2001-07-03 2004-11-23 Texas Instruments Incorporated Data-driven clock gating for a sequential data-capture device
ATE335276T1 (de) * 2002-08-28 2006-08-15 Koninkl Philips Electronics Nv Verfahren zur verringerung der stromaufnahme in einer zustandshalteschaltung, zustandshalteschaltung und elektronische einrichtung
US7240223B2 (en) * 2003-05-07 2007-07-03 Apple Inc. Method and apparatus for dynamic power management in a processor system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104820484A (zh) * 2014-02-04 2015-08-05 英飞凌科技股份有限公司 用于数据处理系统中的方法和设备
WO2016127665A1 (zh) * 2015-02-13 2016-08-18 小米科技有限责任公司 控制功耗的方法和装置
US10216248B2 (en) 2015-02-13 2019-02-26 Xiaomi Inc. Method and device for controlling power consumption

Also Published As

Publication number Publication date
EP1631892A1 (en) 2006-03-08
US7457971B2 (en) 2008-11-25
JP2007502477A (ja) 2007-02-08
CN1795428B (zh) 2010-09-01
WO2004107144A1 (en) 2004-12-09
US20060248354A1 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
CN1795428A (zh) 监测和控制功耗
Peiravi et al. Robust low leakage controlled keeper by current-comparison domino for wide fan-in gates
Datta et al. Modeling and circuit synthesis for independently controlled double gate FinFET devices
Corsonello et al. Gate‐level body biasing technique for high‐speed sub‐threshold CMOS logic gates
Ramalingam et al. Sleep transistor sizing using timing criticality and temporal currents
Wei et al. Power minimization by simultaneous dual-V/sub th/assignment and gate-sizing
Murotiya et al. Design of high speed ternary full adder and three-input XOR circuits using CNTFETs
Shah et al. Dual threshold voltage and sleep switch dual threshold voltage DOIND approach for leakage reduction in domino logic circuits
Pradeep et al. Design and development of high performance MOS current mode logic (MCML) processor for fast and power efficient computing
Seifoori et al. A power gating switch box architecture in routing network of SRAM-based FPGAs in dark silicon era
Chandra et al. Electrical Characteristics of Double Gate FINFET under Different Modes of Operation
Chakraverty et al. Low power design practices for power optimization at the logic and architecture levels for VLSI system design
Jalan et al. Analysis of leakage power reduction techniques in digital circuits
Rahin et al. Ultra-low-voltage and high-speed 1-bit full adder cell using finfet transistors for mobile applications
Tsai et al. Low-power high-speed current mode logic using tunnel-fets
Maleknejad et al. Multi-V tTernary circuits by carbon nanotube filed effect transistor technology for low-voltage and low-power applications
Priya et al. A novel leakage power reduction technique for CMOS VLSI circuits
Murotiya et al. CNTFET-based design of dynamic ternary full adder cell
Liu et al. Characterization of wake-up delay versus sleep mode power consumption and sleep/active mode transition energy overhead tradeoffs in MTCMOS circuits
Hussain et al. A high-performance hybrid full adder circuit
Keerthi et al. An Energy Efficient High-Performance CMOS Transmission Gate Full Adder Circuit
Korshunov et al. Power gating multi-modal design approach for autonomous low power circuits with sensors
Lorenzo et al. Low leakage and minimum energy consumption in CMOS logic circuits
Nezamfar et al. Energy–performance tunable logic
Beiu et al. Sub-pico Joule switching: High-speed reliable CMOS circuits are feasible

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071109

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071109

Address after: Holland Ian Deho Finn

Applicant after: NXP B.V.

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100901