CN105684311A - 用于电气过载保护的低功率钳位器 - Google Patents

Abstract

描述了一种装置，该装置包括：用于检测第一数据线和第二数据线上的单端零(SE0)状态的进入并且用于检测所述SE0状态的退出的传感器；以及用于在所述SE0状态的所检测到的进入和退出期间对所述第一数据线或第二数据线上的过冲状况或下冲状况进行钳位的钳位器单元。

Description

用于电气过载保护的低功率钳位器

背景技术

当耦合到互连件的驱动器进入或退出单端零(SE0)状态时可以在互连件上观察到大的过冲(例如，大于或等于4.2V)和下冲(例如，小于或等于-0.6V)。例如，在兼容通用串行总线(USB)2互连件中，当下行USB2设备进入或退出SE0状态时，可以产生大的过冲和下冲。这些过冲和下冲是由于互连路径上的共模电压的互感耦合而产生的。大的过冲和下冲可能引起对连接到互连件的晶体管的可靠性担心。过多的可靠性暴露可能损害耦合到互连件的设备。

附图说明

根据以下所给出的具体实施方式并且根据本公开内容的各个实施例的附图将更充分地理解本公开内容的实施例，然而，具体实施方式和附图不应被看作将本公开内容限制于具体实施例，而是仅出于解释和理解的目的。

图1示出了根据本公开内容的一个实施例的具有用于抑制共模噪声以改进EMI(电磁干扰)的装置的输入-输出(I/O)系统。

图2示出了具有分组结束(EOP)期间的波形的曲线图，在分组结束(EOP)中，数据线状态是跟随J-状态的1个UI(单位间隔)的单端零(SE0)状态的两个UI。

图3示出了根据本公开内容的一个实施例的具有用于对数据线上的过冲和下冲进行钳位的高电平装置的处理器。

图4示出了根据本公开内容的一个实施例的用于对数据线上的过冲和下冲进行钳位的更详细的装置。

图5示出了根据本公开内容的一个实施例的具有多个波形的曲线图，所述多个波形由用于控制过冲&下冲钳位器的所提出的实施例在内部产生并且还示出了用于对过冲和下冲进行钳位的装置的操作。

图6A-B示出了根据本公开内容的一个实施例的用于感测SE0进入检测的边缘传感器。

图7A-B示出了根据本公开内容的一个实施例的用于感测SE0退出检测的边缘传感器。

图8示出了根据本公开内容的一个实施例的延迟和锁存单元，该延迟和锁存单元用于产生信号以启用和禁用用于抑制数据线上的过冲和下冲的钳位器。

图9A-B示出了根据本公开内容的一个实施例的分别用于过冲和下冲钳位器的电路。

图10示出了根据本公开内容的一个实施例的用于启用和禁用过冲和下冲钳位器电路的流程图。

图11示出了根据本公开内容的一个实施例的具有用于对过冲和下冲进行钳位的装置的智能设备或计算机系统或SoC(片上系统)。

具体实施方式

实施例提供了用于对过冲和下冲进行钳位以保护设备免受电气过载(EOS)的低功率装置。在一个实施例中，装置包括用于检测单端零(SE0)状态的进入并且用于检测SE0状态的退出的传感器。在一个实施例中，传感器是用于检测第一数据线和第二数据线上的信号的边缘的边缘传感器。在一个实施例中，装置还包括用于在SE0状态的所检测到的进入和退出期间对第一数据线或第二数据线上的过冲或下冲状况进行钳位的钳位器单元。在一个实施例中，传感器包括用于接收第一数据线的第一施密特触发器，其中，第一施密特触发器产生第一输出。在一个实施例中，传感器还包括用于接收第二数据线的第二施密特触发器，其中，第二施密特触发器产生第二输出。在一个实施例中，装置包括用于将第一输出与第二输出进行比较以产生结果输出的逻辑单元。在该实施例中，结果输出被用于产生用于控制钳位器单元的(多个)脉冲。在一个实施例中，传感器还包括：第三施密特触发器，第三施密特触发器与第一施密特触发器和第二施密特触发器不同，其中，第三施密特触发器接收第一数据线并且产生第三输出。在该实施例中，第三输出还被用于产生用于控制钳位器单元的(多个)脉冲。

对于在电源(例如，3.3V)上操作的I/O驱动器，装置能够操作用于将过冲钳位到接近电源的电压电平(例如，3.4V)。装置还能够操作用于将下冲钳位到接近地面的电压电平(例如，-46mV)。在一个实施例中，装置的钳位器在低电压(例如，1V)下进行操作，而I/O驱动器在相同或更高的电源(例如，3.3V)上进行操作。实施例使用与传统电路相比更小的区域以用于降低过冲和下冲。实施例使用了大部分数字的解决方案，与传统的EOS保护电路相比，该数字的解决方案易于调试、设计、在工艺节点上缩放、并且消耗更低的功率。实施例的钳位器的响应时间比传统的电路快，因为实施例的钳位器使用了在低电压下操作的数字解决方案，并且连同简单的有源钳位器一起可以更快速且有效地抑制过冲和下冲。以上的技术效果不是限制性效果。利用所描述的实施例，其它技术效果将是显而易见的。

在以下描述中，讨论了许多细节以提供对本公开内容的实施例的更加全面的解释。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本公开内容的实施例。在其它实例中，以框图形式而非用细节示出公知的结构和设备，以便避免使本公开内容的实施例难以理解。

注意，在实施例的相对应的附图中，用线表示信号。一些线可以较粗，以指示更多成分的信号路径；和/或一些线可以在一端或多端上具有箭头，以指示主要的信息流动方向。这种指示并不是要进行限制。相反，结合一个或多个示例性实施例来使用这些线有助于更容易理解电路或逻辑单元。由设计需要或偏好决定的任何所表示的信号实际上可以包括可以在任一方向上行进并且可以利用任何适合类型的信号方案来实施的一个或多个信号。

在整个说明书和权利要求书中，术语“连接”意指连接的物体之间的直接电连接，而没有任何中间设备。术语“耦合”意指连接的物体之间的直接电连接或通过一个或多个无源或有源中间设备的间接连接。术语“电路”意指被布置为彼此协作以提供期望的功能的一个或多个无源和/或有源部件。术语“信号”意指至少一个电流信号、电压信号或数据/时钟信号。“一”和“所述”的含义包括复数引用。“在……中”的含义包括“在……中”和“在……上”。

术语“缩放”通常指的是将设计(方案和布局)从一种工艺技术转换为另一种工艺技术。术语“缩放”通常还指的是在相同的技术节点内缩小布局和设备的尺寸。术语“缩放”还可以指的是相对于另一个参数(例如，电源电平)来调整(例如，减慢)信号频率。术语“大体上”、“接近”、“近似”、“附近”、和“大约”通常指的是在目标值的+/-20％内。

除非另外规定，否则使用序数词“第一”、“第二”和“第三”等来描述共同的对象，仅指示指代相同对象的不同实例，并且不是要暗示所描述的对象必须采用时间上、空间上的给定的顺序、排名或任何其它方式。

出于实施例的目的，晶体管是包括漏极端子、源极端子、栅极端子和体端子的金属氧化物半导体(MOS)晶体管。晶体管还包括三栅极晶体管和鳍式场效应(FinFet)晶体管、栅极全包围圆柱体晶体管或实施晶体管功能的其它器件，例如碳纳米管或自旋电子器件。源极端子和漏极端子可以是相同的端子并且在本文中可以互换地使用。本领域中的技术人员将意识到，在不脱离本公开内容的范围的情况下，可以使用其它晶体管，例如双极结型晶体管(BJTPNP/NPN、BiCMOS、CMOS、eFET等)。术语“MN”指示n型晶体管(例如，NMOS、NPNBJT等)，并且术语“MP”指示p型晶体管(例如，PMOS、PNPBJT等)。

图1示出了根据本公开内容的一个实施例的具有用于对过冲和下冲进行钳位的装置的输入-输出(I/O)系统100。在该实施例中，讨论了兼容USB的I/O系统。然而，实施例不限于兼容USB的I/O系统。例如，实施例可以适用于其它I/O系统，例如，兼容高速外围部件接口(PCIe)的接口等。这里所讨论的用于保护设备上由信号上的过冲和/或下冲引起的电气过载的装置可以用于任何I/O或非I/O系统。

在一个实施例中，系统100包括主机101、短迹线、USB连接器、扼流圈(choke)103、长迹线、和USB设备102。此处，主机101处于发送(Tx)模式并且包括用于对发生在扼流圈103与长迹线之间的互连件上的过冲和/或下冲进行钳位的装置。主机101在此处还被成为USB下行面向端口(downstreamfacingport)。USB下行面向端口101在发送模式期间产生信号并且将信号传送到处于接收模式(Rx)的上行面向端口设备102。

在一个实施例中，上行面向端口或设备102包括用于检测长迹线的第一数据线和第二数据线上的SE0状态的进入并且用于检测SE0状态的退出的传感器。在一个实施例中，传感器是检测第一数据线和第二数据线上的信号的边缘的边缘传感器。在一个实施例中，设备102还包括用于在SE0状态的所检测到的进入和退出期间对第一数据线或第二数据线上的过冲或下冲状况进行钳位的钳位器单元。在该示例性系统100中，扼流圈103在参考图2进行描述的SE0状况下产生过冲和下冲。系统中的其它部件还可以在SE0状况下对过冲和下冲做贡献。为了不使实施例难以理解，参考SE0状况讨论了过冲和下冲抑制方案。然而，此处所描述的实施例与过冲和下冲的成因无关，并且可以用于抑制在任何状况下产生的过冲和下冲。

该实施例使用了下行面向端口101处于发送模式并且上行面向端口102处于接收模式的示例。在该状况下，通过检测SE0进入和退出状况，由102内部的钳位器电路来抑制由扼流圈103产生的过冲和下冲。在一个实施例中，当下行面向端口102处于接收模式并且上行面向端口102处于发送模式时，通过检测SE0进入和退出状况，由101内部的钳位器电路来抑制由扼流圈103产生的过冲和下冲。

图2示出了具有处于SE0状态的波形的曲线图200。要指出的是，图2的具有与任何其它图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式(但不限于这些方式)来操作或运行。

此处，x-轴为时间，并且y-轴为电压。在曲线图200中所示的两个信号是dp(也被称为DP)和dm(也被称为DM)信号，dp和dm信号是USB2互连件的数据信号。实线信号是dp信号并且虚线信号是dm信号。该示例中的dp和dm信号两者都在3.3V与0V之间进行切换。用于识别逻辑高电平的参考电压为2.4V并且用于识别逻辑低电平的参考电压为0.8V。在该示例中，信号的上升时间在4ns到20ns的范围内，并且信号的水平部分(高和低)至少为60ns。

窗201和202分别为dp和dm突出显示了在进入和退出SE0的时间(被指定为T0和T2)的过冲和下冲。T1与T2之间的时间区域是SE0状态，其中，dp和dm两者在2个UI(单位间隔)内都处于逻辑低电平状态。T3是当dp和dm再次变得稳定时(即，过冲和下冲结束)的时间。T2到T3的时间是一个UI(即，单位间隔)。在一个实施例中，传感器在时间T0检测SE0的进入点，使得下冲钳位器能够对互连件的dp和dm上的下冲电压进行钳位。在这种实施例中，降低了下冲电压(或仅仅下冲)。在一个实施例中，传感器检测SE0状态的退出点T2，并且响应于对SE0状态退出的检测而使得过冲钳位器能够对互连件的dp进行钳位并且使得下冲钳位器能够对互连件的dm进行钳位。在这种实施例中，在dp上降低了过冲并且在dm上降低了下冲。

图3示出了根据本公开内容的一个实施例的具有处理器的系统300，该处理器具有用于对过冲和下冲进行钳位的高电平装置。要指出的是，图3的具有与任何其它图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式(但不限于这些方式)来操作或运行。

在一个实施例中，系统300包括具有用于对信号dp和dm上的过冲和下冲进行钳位的装置并且具有分别提供信号dp和dm的互连件(或传输线(TL))TL1和TL2的处理器301。在一个实施例中，装置包括边缘传感器302、延迟和锁存单元303、以及(多个)钳位器304。在一个实施例中，边缘传感器302监测dp和dm信号并且检测SE0状态，即，当dp和/或dm信号从高电平转换为低电平以使得dp和dm信号两者都为逻辑低电平时，以及当dp和/或dm信号从高电平转换为低电平时。尽管参考检测SE0状态进入和退出时间并且继而分别对下冲和过冲进行钳位而对实施例进行描述，但是实施例可以用于对一个或多个互连件上的信号上的任何过冲和/或下冲状况进行钳位。

在一个实施例中，边缘传感器302产生由延迟和锁存单元303接收的边缘检测信号。在一个实施例中，延迟和锁存单元303包括时序单元，以对边缘传感器302的输出进行锁存并且产生信号或脉冲来控制钳位持续时间。在一个实施例中，(多个)钳位器304接收控制信号或脉冲，以使得钳位器能够通过在互连件上供入(source)或减少(sink)电流来对dp和dm信号进行钳位，从而降低信号上的下冲和过冲。在一个实施例中，钳位器304是I/O驱动器的部分并且耦合到焊盘，所述焊盘随后耦合到互连件的dp和互连件的dm。

图4示出了根据本公开内容的一个实施例的用于对过冲和下冲进行钳位的更详细的装置400。要指出的是，图4的具有与任何其它图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式(但不限于这些方式)来操作或运行。

在一个实施例中，dp和dm信号由处理器(或装置)301来接收，以用于进行适合的钳位。在一个实施例中，该处理器或装置301存在于主机101中。在一个实施例中，dp和dm还耦合到发送器Tx和接收器Rx。在一个实施例中，Tx和Rx是处理器301的部分。

在一个实施例中，钳位器401(例如，钳位器304)包括过冲钳位器和至少两个下冲钳位器。如在图2中所示，dp和dm两者都在进入SE0状态时经历下冲，而dp在退出SE0状态时经历过冲。在一个实施例中，过冲钳位器对dp上的过冲进行钳位。在一个实施例中，下冲钳位器对dp和dm上的下冲进行钳位。在一个实施例中，添加了附加的过冲钳位器以对dm上的任何过冲进行钳位。在一个实施例中，过冲钳位器接收输入信号en(启用)、en_dly(延迟的启用)、以及biasp(偏置电压Vrefp，例如，1.8V)。在一个实施例中，过冲钳位器在SE0状态结束时从焊盘(耦合到dp)减少电流。在一个实施例中，下冲钳位器接收输入信号enb(启用的反向形式)、enb_dly(延迟的启用的反向形式)、以及biasn(偏置电压Vrefn，例如，0.7V)。在一个实施例中，下冲钳位器在SE0状态开始时向焊盘(耦合到dp和/或dm)供入电流。

在一个实施例中，边缘传感器402(例如，传感器302)检测dp和dm的转换边缘以产生输出信号。在一个实施例中，由传感器(例如，施密特触发器)产生这些输出信号。在一个实施例中，施密特触发器在低电源(例如，1V)的电源下进行操作，而dp和dm可以在较高的电源与地面(例如，3.3V与0V)之间进行切换。在一个实施例中，输出信号是SE0_dp(其指示dp上的转换变化)和SE0_dm(其指示dm上的转换变化)。

在一个实施例中，附加的传感器(即，另一个施密特触发器)检测dp上的转换边缘并且产生idiscc信号。在一个这种实施例中，其它的施密特触发器在较高的电源(例如，1.8V)下进行操作。在一个实施例中，可以使用输出SE0_dp来替代idiscc。在这种实施例中，可以去除其它的施密特触发器。此处，SE0_dp还被称为第一输出信号；SE0_dm被称为第二输出信号；并且idiscc被称为第三输出信号。在一个实施例中，SE0_dp和SE0_dm是在逻辑上进行“OR”运算(例如，使用NOR1门)，以产生输出iSE0_Det(也被称为结果输出)。

在一个实施例中，延迟和锁存单元403(例如，303)接收iSE0_Det和idiscc信号，并且产生许多信号来控制钳位器单元401的过冲和下冲钳位器。在一个实施例中，延迟和锁存单元403对边缘传感器402(例如，301)的输出进行锁存，并且对过冲/下冲保护事件进行排序。在一个实施例中，延迟和锁存单元403的输出为odischargeen、odischargeen_dly、ochargeen、和ochargeen_dly。此处所使用的输出信号是用于解释各个电路的操作的示例性信号。其它信号(更少或更多)可以用于实现所概述的功能。

在一个实施例中，由缓存器来缓存odischargeen和odischargeen_dly，以分别产生os_clampp和os_clampp_dly信号，os_clampp和os_clampp_dly信号分别耦合到钳位器单元401的过冲钳位器的输入en和en_dly。在一个实施例中，由反相器inv2和inv3分别对ochargeen和ochargeen_dly信号进行反相，反相器inv2和inv3分别耦合到钳位器单元401的下冲钳位器的输入enb和enb_dly。在一个实施例中，由反相器inv1和OR门接收odischargeen和ochargeend，以产生由钳位器单元401的下冲钳位器的输入enb和enb_dly接收的us_clampp。

图5示出了根据本公开内容的一个实施例的曲线图500，曲线图500具有示出用于对过冲和下冲进行钳位的装置的操作的多个波形。要指出的是，图5的具有与任何其它图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式(但不限于这些方式)来操作或运行。

参考USB2操作对实施例进行描述。然而，实施例不限于兼容USB2的接口，并且可以与任何信令方案(其中，期望过冲和/或下冲被抑制或降低)一起使用。例如，实施例可以应用于兼容高速外围部件接口(PCIe)的接收器/发送器。此处，x-轴为时间，并且y-轴为电压。在顶部的两个波形是dp和dm信号，dp和dm信号首先正常地进行切换并且随后它们进入和退出SE0状态。参考图2对这两个波形进行描述。

回顾参考图5，当USB2PHY正以经典的接收模式进行操作时(由Rxen和hsbcl信号在t0的断言(assert)来限定)，装备EOS(电气过载)保护电路(即，图4的钳位器单元401、边缘传感器402、延迟和锁存单元403、以及其它组合逻辑单元)来保护前端电路(即，主机101)。

在该示例中，两条数据线(DP和DM)都在每一个数据分组结束时经历下冲(其中，两条线都被拉低)，这被表示为SE0事件。当NOR1门在t1检测到SE0状况时，边缘传感器402的输出(即，iSE0_det)被触发为高电平。参考图6-7对边缘传感器402的实施例进行描述。回顾参考图5，在一个实施例中，通过延迟和锁存单元403对iSE0_det信号进行锁存。在一个实施例中，延迟和锁存单元402包括粘性触发器(stickyflops)(或锁存器)，粘性触发器被触发为输出“1”(即，逻辑高电平)。参考图8对延迟和锁存单元403的实施例进行描述。回顾参考图5，在一个实施例中，粘性触发器的输出(ochargeen和ochargeen_dly)激活用于DP和DM的下冲钳位器。

在一个实施例中，一旦DP和DM电压下降到低于Vrefn-Vtn，利用Vrefn(例如，0.7V)进行偏置的下冲钳位器的NMOS器件就会供应电流。参考图9B对钳位器单元401的下冲钳位器的实施例进行描述。回顾参考图5，在一个实施例中，ochargeen和ochargeen_dly信号在SE0转换之后继续保持高电平，从而对该线进行预充电以为即将到来的SE0-退出事件(其中，在t2，DM线经历下冲而DP线经历过冲)做准备。

在SE0-退出期间，当DP线电压在t3高于阈值(例如，1.3V)时，边缘传感器电路的输出idiscc被触发为高电平。该信号被锁存并且触发用于输出“1”的粘性触发器(i2和i3)。粘性触发器的输出(odischargeen和odischargeen_dly)继续激活用于DP的过冲钳位器。参考图9A对钳位器单元401的过冲钳位器的实施例进行描述。一旦DP和DM的引脚超过Vrefp+2Vtn+2Vdsat，过冲钳位器的采用二极管形式连接的且用Vrefp(例如，1.8V)偏置的PMOS就会排出电流。

回顾参考图5，在该示例中，扼流器103中的互连件的互耦使DM线在DP变为高电平时转到相反的方向。由于信号ochargeen和ochargeen_dly保持为高电平，DM的下冲钳位器保持起作用以克服下冲。对SE0事件的检测(即，iSE0_det＝‘1’)也触发延迟和锁存单元403以将SE0检测延迟若干时钟周期(例如，30MHz时钟的14和15个周期)并且如在t4和t5所示的分别断言信号SE0_det_dly1和SE0_det_dly2。这些信号被用于以交错的方式关断保护电路(即，钳位器单元401、传感器402、延迟和锁存单元403)，以避免由于扼流器103的感应性质而引起的反冲(kickback)。在一个实施例中，延迟信号还将保护电路重置回到默认状态，以为接下来的SE0事件做准备。

图6A-B示出了根据本公开内容的一个实施例的用于感测SE0进入检测的边缘传感器600和620。要指出的是，图6A-B的具有与任何其它图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式(但不限于这些方式)来操作或运行。

在一个实施例中，边缘传感器600包括第一施密特触发器601和第二施密特触发器602。在该实施例中，第一施密特触发器601接收输入DP并且产生输出SE0_dp。在该实施例中，第二施密特触发器602接收输入DM并且产生输出SE0_dm。继续USB2的示例，SE0的进入在DP和/或DM从逻辑高电平(例如，3.3V)转换到逻辑低电平(例如，0V)时发生。在该实施例中，第一施密特触发器601和第二施密特触发器602分别在低电压(例如，1V)下进行操作，因为它们被用于检测SE0进入。在电路实施例620中示出了第一施密特触发器601(或第二施密特触发器602)的电路实施方式。

在一个实施例中，施密特触发器620包括n型器件MNs1、MNs2、MNs3、MNNs、p型器件MPs1、MPs2和MPs3。在该实施例中，施密特触发器620的输入为IN并且输出为Out。在一个实施例中，MPs1、MPs2、MNs2和MNs1是串联耦合的，其中，MPs1的源极端子耦合到电源(例如，1V)，而MNs1的源极端子耦合到地面。

在一个实施例中，MNs3的源极端子耦合到MNs1的漏极端子和MNs2的源极端子，MNs3的漏极端子耦合到电源(例如，1V)，并且栅极端子耦合到Out。在一个实施例中，MPs3的源极端子耦合到MPs2的源极端子和MPs1的漏极端子，MPs3的漏极端子耦合到地面，并且MPs3的栅极端子耦合到Out。在一个实施例中，MNNs是厚栅极器件，而电路620的其它器件是薄栅极(或具有正常栅极厚度的)器件。在一个实施例中，MNNs的栅极端子耦合到高电平电源(例如，1.8V)，并且源极/漏极端子耦合到IN，并且漏极/源极端子耦合到MNs1、MNs2、MPs2、和MPs1的栅极输入。

在一个实施例中，施密特触发器620具有接近电源中值(midsupply)的低至高开关阈值(例如，0.6V)和低于低至高开关阈值的高至低开关阈值(例如，0.4V)。在一个实施例中，在SE0状态期间(当数据线DP和DM都经历下冲状况时)，施密特触发器620在数据线下降至0.4V以下时发生跳变。在该时刻，施密特触发器620识别SE0状态的进入。

图7A-B示出了根据本公开内容的一个实施例的用于感测SE0退出检测的边缘传感器700和720。要指出的是，图7A-B的具有与任何其它图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式(但不限于这些方式)来操作或运行。

在一个实施例中，边缘传感器700包括耦合到DP和输出idiscc的施密特触发器(也被称为第三施密特触发器)。在一个实施例中，施密特触发器在分别比第一施密特触发器601和第二施密特触发器602高的电源电压(例如，1.8V)下进行操作，因为第三施密特触发器被用于检测SE0状态的退出。SE0状态在DP从低电平(例如，0V)转换到高电平(例如，3.3V)时退出。在电路实施例720中示出了边缘传感器700中的施密特触发器的电路实施方式。

在一个实施例中，施密特触发器720包括n型器件MNs4、MNs5、MNs6、MNNs1、和MNNs2、以及p型器件MPs4、MPs5、和MPs6。在一个实施例中，n型器件MNs4、MNs5、MNs6、MNNs1、和MNNs2是厚栅极器件。在一个实施例中，MNs4、MNs5、MPs5、和MPs4是串联耦合在一起的，其中，MPs4的漏极端子耦合到电源(例如，1.8V)，并且MNs4的源极端子耦合到地面(例如，0V)。

在一个实施例中，MNs6的源极端子耦合到MNs4的漏极端子和MNs5的源极端子，MNs6的漏极端子耦合到电源(例如，1.8V)，并且栅极端子耦合到Out。在一个实施例中，MPs6的源极端子耦合到MPs5的源极端子和MPs4的漏极端子，MPs6的漏极端子耦合到地面，并且MPs6的栅极端子耦合到Out。在一个实施例中，MNNs1的栅极端子耦合到高电平电源(例如，1.8V)，并且源极/漏极端子耦合到IN，并且漏极/源极端子耦合到MNs4、MNs5、MPs5、和MPs4的栅极输入。在一个实施例中，MNNs2的源极端子耦合到MNs4、MNs5、MPs5、和MPs4的栅极输入，MNNs2的栅极端子耦合到IN，并且MNNs2的漏极端子耦合到电源(例如，1.8V)。

在一个实施例中，施密特触发器720具有低至高开关阈值(例如，1.3V)和高至低开关阈值(例如，1.1V)以用于检测上升的DP。在一个实施例中，当焊盘电压超过低至高开关阈值(例如，1.3V)时，施密特触发器720在idiscc上输出‘1’。

图8示出了根据本公开内容的一个实施例的用于产生对过冲和下冲进行钳位的信号的锁存和延迟单元800(例如，303、403)。要指出的是，图8的具有与任何其它图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式(但不限于这些方式)来操作或运行。

在一个实施例中，锁存和延迟单元800包括时序单元i0、i1、i2和i3、延迟单元801、以及组合逻辑门(例如，NAND、OR逻辑门等)。在一个实施例中，延迟单元801包括接收输入“in”(即，ISE0_Det)并且产生SE0_Det_dly1和SE0_Det_dly2输出的一个或多个延迟元件。在一个实施例中，SE0_Det_dly1和SE0_Det_dly2被用作时序单元i2和i3的重置(rst)信号。在一个实施例中，由OR门OR1和OR2单独对SE0_Det_dly1和SE0_Det_dly2与NAND门的输出进行“OR”运算，以产生用于时序单元i0和i1的重置(rst)信号。

在一个实施例中，iSE0_Det作为用于时序单元i0和i1的时钟信号被接收。在一个实施例中，用于时序单元i0、i1、i2和i3的数据输入连结到电源(例如，Vcc)。在一个实施例中，时序单元i0的输出是ochargeen_dly。在一个实施例中，时序单元i1的输出是ochargeen。在一个实施例中，时序单元i2的输出是odischargeen_dly。在一个实施例中，时序单元i3的输出是odischargeen。在一个实施例中，当RXen和hsbcl都为高电平时，启用锁存和延迟单元800。在一个实施例中，由NAND门接收RXen和hsbcl，该NAND门产生用于延迟单元801和时序单元i0和i1的输出重置(rst)信号。

在一个实施例中，粘性时序单元i0、i1、i2和i3用作保持边缘传感器403的状态的锁存器。此处，术语“粘性”指的是具有可以通过重置、置位或清除信号输入来改变的恒定输出的时序单元。在一个实施例中，延迟单元801产生SE0检测的延迟形式并且被用于关断钳位器并且将保护电路重置为默认状态。

图9A-B分别示出了根据本公开内容的一个实施例的过冲和下冲钳位器900和920。要指出的是，图9A-B的具有与任何其它图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式(但不限于这些方式)来操作或运行。

在一个实施例中，过冲钳位器900包括p型器件MPc1、MPc2、MPc3、和MPc4、以及n型器件MNc1、MNc2、MNc3、和MNc4。在一个实施例中，MPc1和MPc2的源极端子耦合到Vpad(即，DP或DM)。在一个实施例中，MPc1的栅极端子耦合到MPc1的漏极端子。在一个实施例中，MPc2的栅极端子耦合到MPc2的漏极端子。在一个实施例中，MPc3、MPc4、MNc1、和MNc2的栅极端子耦合到具有电压Vrefp(例如，1.8V)的偏置端子biasp。在一个实施例中，MNc3、MNc1、MPc3、和MPc1串联耦合，其中，MNc3的源极端子耦合到地面。在一个实施例中，MNc3的栅极端子耦合到os_clampp。在一个实施例中，MNc4的栅极端子耦合到os_clampp_dly。在一个实施例中，MNc4、MNc2、MPc4、和MPc2串联耦合，其中，MNc4的源极端子耦合到地面。

在一个实施例中，利用具有不同尺寸(W/L)的权重-寿命的两条腿对过冲钳位器900和下冲钳位器920进行设计。例如，器件腿尺寸的比例是‘M’，其中‘M’是整数。在一个实施例中，同时启用这两条腿。在一个实施例中，在关断期间，在关断较弱的腿之前一个时钟周期(例如，30MHz)关断具有‘M’尺寸的较强的腿。在一个实施例中，这种交错被用于使由于扼流器103的感应性质而产生的反冲效应最小化。

在一个实施例中，当线的电压大于Vrefp+2Vdsat+2Vtp时，过冲钳位器900从线(Vpad，即，DP或DM)排出电流。在该示例中，Vrefp是1.8V，标称Vdsat大约是0.1V并且标称Vtp大约是0.5V，并且因此钳位器在大约3V下开始实施。

在一个实施例中，下冲钳位器920包括p型晶体管MPc5、MPc6、n型晶体管MNc5和MNc6。在一个实施例中，MNc5和MPc5串联耦合，其中，MPc5的源极端子耦合到电源(即，Vcc)。在一个实施例中，MNc6和MPc6串联耦合，其中，MPc6的源极端子耦合到电源(即，Vcc)。在一个实施例中，MNc5和MNc6的源极端子耦合到Vpad(即，DP或DM)。在一个实施例中，MPc5的栅极端子耦合到us_clampp。在一个实施例中，MPc6的栅极端子耦合到us_clampm-dly。在一个实施例中，MNc5和MNc6的栅极端子耦合到接收vbias电压Vrefn(例如，0.7V)的偏置端子biasn。

在一个实施例中，当线的电压小于Vrefn-Vtn时，下冲钳位器920向线Vpad(即，DP或DM)供应电流。在该示例中，Vrefn为0.7V，并且对于厚栅极，标称Vtn大约是0.5V，并且因此钳位器在大约0.2V下开始实施。

图10示出了根据本公开内容的一个实施例的用于对过冲和下冲进行钳位的流程图1000。要指出的是，图10的具有与任何其它图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式(但不限于这些方式)来操作或运行。

尽管以特定的顺序示出了参考图10的流程图中的方框，但是可以修改动作的顺序。因此，可以以不同的顺序来执行所示出的实施例，并且可以并行执行一些动作/方框。图10中所列出的方框和/或操作中的一些方框和/或操作是根据特定实施例任选的。对所呈现的方框进行编号是出于清晰的目的而不是要规定操作的顺序(其中，各个方框必须发生)。另外，可以以各种组合来使用各个流程的操作。

在方框1001，做出(主机101的)接收器Rx是否处于经典接收模式的确定。如果接收器Rx处于经典接收模式，那么过程继续进行至方框1003，否则其继续进行至方框1002。在方框1002，(主机101的)I/O处于发送模式并且禁用保护电路(即，禁用钳位器401、边缘传感器402、锁存和延迟单元403等)。在方框1003，做出是否由边缘传感器402检测到SE0状态的确定。如果没有检测到SE0状态，那么过程循环回到方框1003，否则过程继续进行至方框1004。

在方框1004，启用钳位器单元401，即，启用DP和DM下冲钳位器和过冲钳位器。过程随后继续进行至方框1005。在方框1005，启用定时器电路，并且边缘传感器402开始检测SE0状态的退出。在方框1006，做出是否检测到SE0状态的结束的确定。如果未检测到SE0状态的结束，那么过程循环回到方框1006，否则过程继续进行至方框1007。在方框1007，启用钳位器单元401的过冲钳位器。在方框1008，禁用钳位器，因为已经小心地去掉了过冲和下冲，并且过程继续进行至方框1001。

图11是根据本公开内容的一个实施例的具有用于对过冲和下冲进行钳位的装置的智能设备或计算机系统或SoC(片上系统)。要指出的是，图11的具有与任何其它图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式(但不限于这些方式)来操作或运行。

图11示出了移动设备的实施例的框图，其中，可以使用平面接口连接器。在一个实施例中，计算设备1600代表移动计算设备，例如计算平板电脑、移动电话或智能电话、支持无线的电子阅读器、或其它无线移动设备。可以理解的是，总体上示出了某些部件，而未在计算设备1600中示出这种设备的所有部件。

在一个实施例中，计算设备1600包括具有参考所讨论的实施例而描述的用于对过冲和下冲进行钳位的装置的第一处理器1610。计算设备1600的其它框也可以包括参考实施例所描述的用于对过冲和下冲进行钳位的装置。本公开内容的各个实施例还可以包括1670内的网络接口，例如无线接口，以使系统实施例可以被并入到例如蜂窝电话或个人数字助理或可穿戴设备的无线设备中。

在一个实施例中，处理器1610(和/或处理器1690)可以包括一个或多个物理设备，例如：微处理器、应用处理器、微控制器、可编程逻辑器件、或其它处理模块。处理器1690可以是任选的。尽管实施例示出了两个处理器，但是可以使用单个处理器或者两个以上的处理器。由处理器1610执行的处理操作包括操作平台或操作系统的执行，在所述操作平台或操作系统上执行应用程序和/或设备功能。处理操作包括与同人类用户或其它设备的I/O(输入/输出)有关的操作、与功率管理有关的操作、和/或与将计算设备1600连接到另一个设备有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。

在一个实施例中，计算设备1600包括音频子系统1620，音频子系统1620代表与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编码解码器)部件。音频功能可以包括扬声器和/或耳机输出、以及麦克风输入。用于这种功能的设备可以被集成到计算设备1600中，或被连接到计算设备1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算设备1600交互。

显示子系统1630代表为用户提供视觉和/或触觉显示以用于与计算设备1600交互的硬件(例如，显示设备)和软件(例如，驱动器)部件。显示子系统1630包括显示接口1632，显示接口1632包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口1632包括与处理器1610分开的逻辑单元，以执行与显示有关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入两者的触摸屏(或触摸板)设备。

I/O控制器1640代表与同用户的交互有关的硬件设备和软件部件。I/O控制器1640能够操作用于管理硬件，所述硬件是音频子系统1620和/或显示子系统1630的部分。另外，I/O控制器1640示出了用于连接到计算设备1600的附加设备的连接点，用户可以通过该附加设备与系统交互。例如，可以附接到计算设备1600的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或辅助键盘设备、或与诸如读卡器或其它设备等特定应用一起使用的其它I/O设备。

如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630交互。例如，通过麦克风或其它音频设备的输入可以为计算设备1600的一个或多个应用或功能提供输入或命令。另外，替代显示输出，或者除了显示输出之外，可以提供音频输出。在另一个示例中，如果显示子系统1630包括触摸屏，那么显示设备也可以充当输入设备，所述输入设备可以至少部分地由I/O控制器1640来管理。在计算设备1600上还可以存在附加的按钮或开关，以提供由I/O控制器1640管理的I/O功能。

在一个实施例中，I/O控制器1640管理诸如如下设备：加速度计、照相机、光传感器或其它环境传感器、或可以包括在计算设备1600中的其它硬件。输入可以是直接用户交互的部分、以及向系统提供环境输入以影响其操作(例如，对噪声的滤波、针对亮度检测来调整显示、给相机应用闪光等、或其它特征)。

在一个实施例中，计算设备1600包括功率管理1650，功率管理1650管理电池用电量、电池的充电、以及与节能操作有关的特征。存储器子系统1660包括用于在计算设备1600中存储信息的存储器设备。存储器可以包括非易失性(在中断对存储器设备的供电的情况下，状态不改变)和/或易失性(在中断对存储器设备的供电的情况下，状态不确定)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、相片、文档、或其它数据、以及与执行计算设备1600的应用和功能有关的系统数据(无论是长期的或是暂时的)。

实施例的元件还被提供为用于存储计算机可执行指令(例如，用于实施本文中所讨论的任何其它过程的指令)的机器可读介质(例如，存储器1660)。机器可读介质(例如，存储器1660)可以包括但不限于：闪速存储器、光盘、CD-ROM、DVDROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)、或适合于存储电子或计算机可执行指令的其它类型的机器可读介质。例如，本公开内容的实施例可以作为计算机程序(例如，BIOS)被下载，可以经由通信链路(例如，调制解调器或网络连接)通过数据信号的方式将计算机程序从远程计算机(例如，服务器)传输到请求计算机(例如，客户)。

连接1670包括硬件设备(例如，无线和/或有线连接器和通信硬件)和软件部件(例如，驱动器、协议堆栈)，以使计算设备1600能够与外部设备进行通信。计算设备1600可以是单独的设备，例如其它计算设备、无线接入点或基站、以及诸如耳机、打印机、或其它设备等外围设备。

连接1670可以包括多个不同类型的连接。概括地说，计算设备1600被示出为具有蜂窝式连接1672和无线连接1674。蜂窝式连接1672通常指代由无线运营商提供的蜂窝式网络连接，例如经由GSM(全球移动通信系统)或变体或衍生物、CDMA(码分多址)或变体或衍生物、TDM(时分复用)或变体或衍生物、或其它蜂窝服务标准所提供的蜂窝式网络连接。无线连接(或无线接口)1674指代非蜂窝式无线连接，并且可以包括个域网(例如蓝牙、近场等)、局域网(例如Wi-Fi)、和/或广域网(例如WiMax)、或其它无线通信。

外围连接1680包括用于进行外围连接的硬件接口和连接器、以及软件部件(例如，驱动器，协议堆栈)。可以理解的是，计算设备1600既可以是至其它计算设备的外设设备(“至”1682)、也可以具有连接到它的外围设备(“来自”1684)。计算设备1600通常具有用于连接到其它计算设备的“对接”连接器，以用于例如管理(例如，下载和/或上传、改变、同步)计算设备1600上的内容的目的。另外，对接连接器可以允许计算设备1600连接到允许计算设备1600控制输出到例如影音系统或其它系统的内容的特定的外围设备。

除了专用的对接连接器或其它专用的连接硬件以外，计算设备1600可以经由常见的或基于标准的连接器来进行外围连接1680。常见的类型可以包括通用串行总线(USB)连接器(其可以包括任何数量的不同硬件接口)、包括微型显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI)、火线或其它类型。

在说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其它实施例”的引用意指结合实施例所描述的特定特征、结构或特性包括在至少一些实施例中，而不一定包括在所有实施例中。“实施例”“一个实施例”或“一些实施例”的多处出现不一定全都指代同一实施例。如果说明书陈述“可以”、“可能”、或“能够”包括部件、特征、结构、或特性，则不需要包括特定的部件、特征、结构或特性。如果说明书或权利要求书提及“一”元件，那么这并非意指仅存在元件中的一个元件。如果说明书或权利要求书提及“附加”元件，那么这并不排除存在多于一个附加元件。

此外，特定特征、结构、功能或特性可以以任何适合的方式结合到一个或多个实施例中。例如，第一实施例可以与第二实施例在与这两个实施例相关联的特定特征、结构、功能或特性不相互排斥的任何地方进行结合。

尽管已经结合本公开内容的特定实施例对本公开内容进行了描述，但是按照前述描述，对于本领域技术人员而言，对这些实施例的许多替换、修改和变形将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。本公开内容的实施例旨在包含落入所附权利要求书的宽泛范围内的所有这种替代、修改和变形。

另外，为了图示和讨论简单，并且为了不使本公开内容难以理解，可以或可以不在所呈现的图中显示与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，为了避免使本公开内容难以理解，并且还鉴于关于这种框图布置的实施方式的细节高度依赖要实施本公开内容的平台的事实(即，这种细节应该完全在本领域技术人员的见识内)，可以用框图的形式显示布置。在阐述了具体细节(例如，电路)以便描述本公开内容的示例性实施例的情况下，对于本领域技术人员显而易见的是，可以在没有这些具体细节或在这些具体细节发生改变的情况下实践本公开内容。因此，说明书被认为是说明性的而非限制性的。

以下示例属于进一步的实施例。示例中的细节可以在一个或多个实施例中的任何地方使用。还可以针对方法或过程来实施本文中所描述的装置中的所有可选的特征。

例如，提供了一种装置，该装置包括：传感器，其用于检测第一数据线和第二数据线上的单端零(SE0)状态的进入并且用于检测SE0状态的退出；以及钳位器单元，其用于在SE0状态的所检测到的进入和退出期间对第一数据线或第二数据线上的过冲或下冲电压进行钳位。在一个实施例中，传感器包括：第一施密特触发器，其用于接收第一数据线，第一施密特触发器用于产生第一输出；第二施密特触发器，其用于接收第二数据线，第二施密特触发器用于产生第二输出；以及逻辑单元，其用于将第一输出与第二输出进行比较以产生作为结果的输出。

在一个实施例中，传感器还包括：第三施密特触发器，所述第三施密特触发器与第一施密特触发器和第二施密特触发器不同，第三施密特触发器用于接收第一数据线并且用于产生第三输出。在一个实施例中，所述装置还包括第一逻辑单元，所述第一逻辑单元用于根据作为结果的输出来产生第一脉冲信号。在一个实施例中，所述装置还包括第二逻辑单元，所述第二逻辑单元用于根据第三输出来产生第二脉冲信号。在一个实施例中，钳位器单元包括过冲钳位器，所述过冲钳位器用于根据第一脉冲信号从第一数据线减少电流。在一个实施例中，钳位器单元包括第一下冲钳位器，所述第一下冲钳位器用于根据第一脉冲信号向第一数据线供应电流。在一个实施例中，钳位器单元包括第二下冲钳位器，所述第二下冲钳位器用于根据第二脉冲信号向第二数据线供应电流。

在另一个示例中，提供了一种方法，所述方法包括：确定是否在第一数据线或第二数据线上检测到信令进入状态；以及当在第一数据线和第二数据线上检测到信令进入状态时启用下冲钳位器，下冲钳位器用于降低第一数据线或第二数据线上的下冲。在一个实施例中，所述方法还包括：确定是否在第一数据线或第二数据线上检测到信令退出状态；以及当在第一数据线或第二数据线上检测到信令退出状态时启用过冲钳位器。在一个实施例中，所述方法还包括在预定时间后禁用下冲钳位器和过冲钳位器。在一个实施例中，对下冲钳位器的禁用发生在与对过冲钳位器的禁用不同的时间。

在另一个实施例中，提供了一种系统，该系统包括：存储器单元；处理器，其耦合到存储器单元，所述处理器具有通用串行总线(USB)接口，所述通用串行总线(USB)接口具有第一数据线和第二数据线，所述处理器包括：传感器，其用于检测第一数据线和第二数据线上的信令状态的进入并且用于检测信令状态的退出；以及钳位器单元，其用于在信令状态的所检测到的进入和退出期间对第一数据线和第二数据线上的过冲或下冲状况进行钳位；以及无线接口，其用于允许处理器与另一个设备进行通信。在一个实施例中，所述传感器包括：第一施密特触发器，其用于接收第一数据线，第一施密特触发器用于产生第一输出；第二施密特触发器，其用于接收第二数据线，第二施密特触发器用于产生第二输出；以及逻辑单元，其用于将第一输出与第二输出进行比较以产生结果输出。

在一个实施例中，所述传感器还包括：第三施密特触发器，所述第三施密特触发器与第一施密特触发器和第二施密特触发器不同，第三施密特触发器用于接收第一数据线并且用于产生第三输出。在一个实施例中，处理器还包括第一逻辑单元，所述第一逻辑单元用于根据结果输出来产生第一脉冲信号。在一个实施例中，处理器还包括第二逻辑单元，所述第二逻辑用于根据第三输出来产生第二脉冲信号。在一个实施例中，钳位器单元包括过冲钳位器，所述过冲钳位器用于根据第一脉冲信号从第一数据线减少电流。在一个实施例中，所述钳位器单元包括：第一下冲钳位器，所述第一下冲钳位器用于根据第一脉冲信号向第一数据线供应电流；以及第二下冲钳位器，所述第二下冲钳位器用于根据第二脉冲信号向第二数据线供应电流。在一个实施例中，所述系统还包括显示单元。在一个实施例中，所述显示单元是触摸屏。

在另一个示例中，提供了一种装置，所述装置包括：传感器，所述传感器用于检测第一数据线和第二数据线上的信令状态的进入并且用于检测信令状态的退出；以及钳位器单元，所述钳位器单元用于在信令状态的所检测到的进入和退出期间对第一数据线或第二数据线上的过冲或下冲电压进行钳位。在一个实施例中，传感器包括：第一施密特触发器，其用于接收第一数据线，第一施密特触发器用于产生第一输出；第二施密特触发器，其用于接收第二数据线，第二施密特触发器用于产生第二输出；以及逻辑单元，其用于将第一输出与第二输出进行比较以产生作为结果的输出。

在一个实施例中，传感器还包括：第三施密特触发器，所述第三施密特触发器与第一施密特触发器和第二施密特触发器不同，第三施密特触发器用于接收第一数据线并且用于产生第三输出。在一个实施例中，所述装置还包括第一逻辑单元，所述第一逻辑单元用于根据作为结果的输出来产生第一脉冲信号。在一个实施例中，所述装置还包括第二逻辑单元，所述第二逻辑用于根据第三输出来产生第二脉冲信号。

提供了摘要从而允许读者确定本技术公开内容的本质和要旨。在理解该摘要不用于限制权利要求的范围或含义的情况下提交了摘要。所附权利要求书由此被并入到具体实施方式中，其中，每个权利要求自身都作为单独的实施例。

Claims (25)

1.一种装置，包括：

传感器，所述传感器用于检测第一数据线和第二数据线上的单端零(SE0)状态的进入，并且用于检测所述SE0状态的退出；以及

钳位器单元，所述钳位器单元用于在所述SE0状态的所检测到的进入和退出期间对所述第一数据线或所述第二数据线上的过冲电压或下冲电压进行钳位。

2.根据权利要求1所述的装置，其中，所述传感器包括：

第一施密特触发器，所述第一施密特触发器用于接收所述第一数据线，所述第一施密特触发器用于产生第一输出；

第二施密特触发器，所述第二施密特触发器用于接收所述第二数据线，所述第二施密特触发器用于产生第二输出；以及

逻辑单元，所述逻辑单元用于将所述第一输出与所述第二输出进行比较以产生作为结果的输出。

3.根据权利要求2所述的装置，其中，所述传感器还包括：

第三施密特触发器，所述第三施密特触发器与所述第一施密特触发器和所述第二施密特触发器不同，所述第三施密特触发器用于接收所述第一数据线并且用于产生第三输出。

4.根据权利要求3所述的装置，还包括第一逻辑单元，所述第一逻辑单元用于根据所述作为结果的输出来产生第一脉冲信号。

5.根据权利要求3所述的装置，还包括第二逻辑单元，所述第二逻辑单元用于根据所述第三输出来产生第二脉冲信号。

6.根据权利要求4所述的装置，其中，所述钳位器单元包括过冲钳位器，所述过冲钳位器用于根据所述第一脉冲信号从所述第一数据线减少电流。

7.根据权利要求5所述的装置，其中，所述钳位器单元包括第一下冲钳位器，所述第一下冲钳位器用于根据所述第一脉冲信号向所述第一数据线供应电流。

8.根据权利要求5所述的装置，其中，所述钳位器单元包括第二下冲钳位器，所述第二下冲钳位器用于根据所述第二脉冲信号向所述第二数据线供应电流。

9.一种方法，包括：

确定是否在第一数据线或第二数据线上检测到信令进入状态；以及

当在所述第一数据线和所述第二数据线上检测到所述信令进入状态时启用下冲钳位器，所述下冲钳位器用于降低所述第一数据线或所述第二数据线上的下冲。

10.根据权利要求9所述的方法，还包括：

确定是否在所述第一数据线或所述第二数据线上检测到信令退出状态；以及

当在所述第一数据线或所述第二数据线上检测到所述信令退出状态时启用过冲钳位器。

11.根据权利要求10所述的方法，还包括在预定时间后禁用所述下冲钳位器和所述过冲钳位器。

12.根据权利要求11所述的方法，其中，对所述下冲钳位器的禁用发生在与对所述过冲钳位器的禁用不同的时间。

13.一种系统，包括：

存储器单元；

处理器，所述处理器耦合到所述存储器单元，所述处理器具有通用串行总线(USB)接口，所述通用串行总线(USB)接口具有第一数据线和第二数据线，所述处理器包括：

传感器，所述传感器用于检测所述第一数据线和所述第二数据线上的信令状态的进入，并且用于检测所述信令状态的退出；以及

钳位器单元，所述钳位器单元用于在所述信令状态的所检测到的进入和退出期间对所述第一数据线和所述第二数据线上的过冲状况或下冲状况进行钳位；以及

无线接口，所述无线接口用于允许所述处理器与另一个设备进行通信。

14.根据权利要求13所述的系统，其中，所述传感器包括：

第一施密特触发器，所述第一施密特触发器用于接收所述第一数据线，所述第一施密特触发器用于产生第一输出；

第二施密特触发器，所述第二施密特触发器用于接收所述第二数据线，所述第二施密特触发器用于产生第二输出；以及

逻辑单元，所述逻辑单元用于将所述第一输出与所述第二输出进行比较以产生结果输出。

15.根据权利要求14所述的系统，其中，所述传感器还包括：

第三施密特触发器，所述第三施密特触发器与所述第一施密特触发器和所述第二施密特触发器不同，所述第三施密特触发器用于接收所述第一数据线并且用于产生第三输出。

16.根据权利要求15所述的系统，还包括第一逻辑单元，所述第一逻辑单元用于根据所述结果输出来产生第一脉冲信号。

17.根据权利要求16所述的系统，还包括第二逻辑单元，所述第二逻辑单元用于根据所述第三输出来产生第二脉冲信号。

18.根据权利要求17所述的系统，其中，所述钳位器单元包括过冲钳位器，所述过冲钳位器用于根据所述第一脉冲信号从所述第一数据线减少电流。

19.根据权利要求18所述的系统，其中，所述钳位器单元包括：

第一下冲钳位器，所述第一下冲钳位器用于根据所述第一脉冲信号向所述第一数据线供应电流；以及

第二下冲钳位器，所述第二下冲钳位器用于根据所述第二脉冲信号向所述第二数据线供应电流。

20.根据权利要求13所述的系统，还包括显示单元。

21.一种装置，包括：

传感器，所述传感器用于检测第一数据线和第二数据线上的信令状态的进入，并且用于检测所述信令状态的退出；以及

钳位器单元，所述钳位器单元用于在所述信令状态的所检测到的进入和退出期间对所述第一数据线或所述第二数据线上的过冲电压或下冲电压进行钳位。

22.根据权利要求21所述的装置，其中，所述传感器包括：

第一施密特触发器，所述第一施密特触发器用于接收所述第一数据线，所述第一施密特触发器用于产生第一输出；

第二施密特触发器，所述第二施密特触发器用于接收所述第二数据线，所述第二施密特触发器用于产生第二输出；以及

逻辑单元，所述逻辑单元用于将所述第一输出与所述第二输出进行比较以产生作为结果的输出。

23.根据权利要求22所述的装置，其中，所述传感器还包括：

第三施密特触发器，所述第三施密特触发器与所述第一施密特触发器和所述第二施密特触发器不同，所述第三施密特触发器用于接收所述第一数据线并且用于产生第三输出。

24.根据权利要求23所述的装置，还包括第一逻辑单元，所述第一逻辑单元用于根据所述作为结果的输出来产生第一脉冲信号。

25.根据权利要求23所述的装置，还包括第二逻辑单元，所述第二逻辑单元用于根据所述第三输出来产生第二脉冲信号。