JP2008204258A - メモリを制御するメモリコントローラ、メモリの制御方法。 - Google Patents
メモリを制御するメモリコントローラ、メモリの制御方法。 Download PDFInfo
- Publication number
- JP2008204258A JP2008204258A JP2007040797A JP2007040797A JP2008204258A JP 2008204258 A JP2008204258 A JP 2008204258A JP 2007040797 A JP2007040797 A JP 2007040797A JP 2007040797 A JP2007040797 A JP 2007040797A JP 2008204258 A JP2008204258 A JP 2008204258A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- address
- read request
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】リード要求によって要求されたデータをメモリから取得した後に、次のリード要求の受信に先だって、リードコマンドの供給と、クロック信号の供給停止とが行い、次リード要求の受信に応答して、クロック信号の供給を再開し、対象アドレスをメモリに供給し、そして、次リード要求に対応するデータをメモリから取得し、取得されたデータを外部装置に供給する。
【選択図】図6
Description
A.第1実施例:
B.第2実施例:
C,第3実施例:
D.第4実施例:
E.変形例:
図1は、本発明の一実施例としてのデータ処理装置を示す概略図である。このデータ処理装置900は、バス500と、バス500に接続された中央処理装置700(以下「CPU700」と呼ぶ)と、バス500に接続されたメモリモジュール100と、を有している。メモリモジュール100は、メモリコントローラ200とシリアルフラッシュメモリ300(以下「シリアルメモリ300」とも呼ぶ)とを有している。CPU700は、バス500を介して、メモリモジュール100に対してリード要求を送信する。メモリコントローラ200は、リード要求に応答して、リード要求で指定されたアドレス(以下「要求アドレス」と呼ぶ)に対応するデータを、バス500を介してCPU700に供給する。メモリコントローラ200は、供給すべきデータを、シリアルメモリ300から読み出す。
図8は、メモリコントロール処理の別の例の手順を示すフローチャートである。図7に示すメモリコントロール処理との差違は、ステップS100、S110が省略され、そして、ステップS130がステップS132に置換されている点だけである。他のステップの処理は、図7と同じである。このメモリコントロール処理では、モジュールコントローラ210は、CPU700からの指示の代わりに、要求アドレスに従って、供給処理のモードを選択する。
図10は、データ処理装置の別の例を示す概略図である。図1に示すデータ処理装置900との差違は、2つある。第1の差違は、CPU700aが、プリフェッチモジュール710と、実行モジュール720とを有している点である。第2の差違は、モジュールコントローラ210が、プリフェッチモジュール710(判断モジュール712)の判断結果に従って、供給処理のモードを選択する点である。なお、図10のデータ処理装置900aでは、メモリモジュール100の構成は図1に示すメモリモジュール100と同じであり、メモリコントローラ200のモジュールコントローラ210以外の要素は図示が省略されている。
図12は、データ処理装置の別の例を示す概略図である。図1に示すデータ処理装置900との差違は、2点ある。第1の差違は、メモリモジュール100bのメモリコントローラ200bに、バッファメモリ260とセレクタ270とが追加されている点である。第2の差違は、出力モジュール250bが、2つのアドレスメモリTAG0、TAG1を有している点である。各アドレスメモリTAG0、TAG1は、それぞれ、1つのアドレスを表すデータを格納する。データ処理装置900bの他の構成は、図1に示すデータ処理装置900と同じである。
なお、上記各実施例における構成要素の中の、独立クレームでクレームされた要素以外の要素は、付加的な要素であり、適宜省略可能である。また、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
上述の各実施例において、CPU700、700aのデータ長と、シリアルメモリ300のデータ長とが、互いに異なっていても良い(ここで、データ長とは、1つのアドレスに対応付けられたデータのサイズを意味している)。この場合には、要求アドレスと対象アドレスとの対応関係を予め決定し、メモリコントローラ200、200bは、その対応関係に従って、要求アドレスに対応付けられた対象アドレスを特定すればよい。例えば、CPU700、700aのデータ長が、シリアルメモリ300のデータ長の2倍である場合には、1つの要求アドレスに2つの対象アドレスが対応付けられる。そして、メモリコントローラ200、200bは、1つのリード要求に応答して、2つの対象アドレスのデータを、CPU700、700aに供給する。
上述の各実施例において、供給処理の実行のためのモードをシーケンシャルモードとランダムモードとから選択する選択処理としては、図7、図8、図11に示した処理に限らず、任意の処理を採用可能である。例えば、モジュールコントローラ210が、ユーザの指示に従って供給処理のモードを選択してもよい。具体的には、メモリコントローラ200に指示信号線を接続すればよい。そして、その指示信号線がHレベルに設定された場合にはシーケンシャルモードが選択され、その信号線がLレベルに設定された場合にはランダムモードが選択されてもよい。
上述の各実施例において、メモリコントローラ200、200bが、シーケンシャルモードとランダムモードとの内のいずれか一方のみの機能を有していても良い。一般には、メモリコントローラ200、200bは、シーケンシャルモードとランダムモードとの少なくとも一方による供給処理を実行可能であればよい。
上述の各実施例のシーケンシャルモードにおいて、クロック信号Cの供給を再開するための条件(以下「再開条件」とも呼ぶ)としては、シリアルメモリ300から出力されるデータをメモリコントローラ200が失わずに受信可能であることを示す任意の条件を採用可能である。例えば、シリアルメモリ300から取得したデータをバス500(より一般的には、外部装置)に直ぐに供給可能であることを採用してもよく、また、バッファメモリが空いたことを採用してもよい。いずれの場合も、モジュールコントローラ210は、所定の再開条件が成立したことに応答して、クロック信号Cの供給を再開すればよい。
上述の各実施例において、メモリコントローラ200、200bによって制御されるメモリとしては、シリアルフラッシュメモリ300に限らず、種々のメモリ(例えば、種々の半導体メモリ)を採用可能である。例えば、出力データ信号Qが複数の信号線で表されていても良い。
上述の各実施例において、シーケンシャルモードによる供給処理としては、図3、5、13、14、15に示す処理に限らず、種々の処理を採用可能である。また、ランダムモードによる供給処理としては、図6に示す処理に限らず、種々の処理を採用可能である。例えば、モジュールコントローラ210は、メモリコントローラ200、200bの起動後の最初のリードコマンドの供給を、最初のリード要求の受信に先立って、自動的に実行してもよい。また、チップセレクト信号/S無しで動作可能なメモリを利用する場合には、チップセレクト信号/Sの制御を省略してもよい。また、リードコマンドの形式としては、メモリの設計に応じた任意の形式を採用可能である。例えば、所定の1つの信号のアサートがリードコマンドとして扱われてもよい。
図12に示すメモリコントローラ200bにおいて、バッファメモリ260の容量は、任意に設定可能である。例えば、1つのアドレスのデータ量に相当する容量を採用してもよい。この場合には、モジュールコントローラ210は、シーケンシャルモードにおいて、リード要求を受信し、かつ、そのリード要求で要求されたデータのCPU700、700aへの供給が完了したことに応答して、クロック信号の供給を再開すればよい。こうすれば、メモリから取得したデータを失わずに、次のリード要求を受信する前に、次のアドレスのデータをバッファメモリ260に格納することができる。また、3以上のアドレスのデータ量に相当する容量を採用してもよい。
上述の各実施例において、データ処理装置の構成としては、図1、図10、図12に示す構成に限らず、種々の構成を採用可能である。例えば、CPU700、700aとメモリコントローラ200、200bとがバス500を介さずに直接に接続されてもよい。
上述の各実施例のメモリモジュール100、100bは、任意の装置に適用可能である。例えば、プリンタにおける入力画像データから印刷データを生成するデータ処理装置を採用してもよい。また、プロジェクタにおける入力画像データから表示用画像データを生成するデータ処理装置を採用してもよい。また、デジタルカメラにおける画像データを生成するデータ処理装置を採用してもよい。また、汎用のコンピュータを採用してもよい。
上記各実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしてもよい。例えば、図1のモジュールコントローラ210の機能を、CPUとメモリとを有するコンピュータにプログラムを実行させることによって実現してもよい。
200、200b…メモリコントローラ
210…モジュールコントローラ
220…チップセレクトモジュール
230…クロックモジュール
240…入力モジュール
250、250b…出力モジュール
260…バッファメモリ
270…セレクタ
280…タイミングパルス制御モジュール
300…シリアルフラッシュメモリ
500…バス
700、700a…中央処理装置(CPU)
710…プリフェッチモジュール
712…判断モジュール
720…実行モジュール
900、900a、900b…データ処理装置
TAG0…第0アドレスメモリ
TAG1…第1アドレスメモリ
MM…モードメモリ(レジスタ)
BF0…第0バッファ領域
BF1…第1バッファ領域
Claims (5)
- クロック信号に同期して動作するメモリを制御するメモリコントローラであって、
前記メモリは、リードコマンドと対象アドレスとを受信した後に、前記対象アドレスのデータを出力するメモリであり、
前記メモリコントローラは、外部装置からの要求アドレスを指定するリード要求に応答して前記メモリ内の前記要求アドレスに対応するデータを前記外部装置に供給する供給処理を実行する供給制御モジュールを備え、
前記供給処理は、ランダムモードによる供給処理を含み、
前記ランダムモードによる供給処理は、
受信したリード要求によって要求されたデータを前記メモリから取得した後に、前記リード要求の次のリード要求の受信に先立って、前記メモリへ前記リードコマンドを供給し、前記メモリへの前記クロック信号の供給を停止する処理と、
前記次リード要求を受信したことに応答して、前記クロック信号の供給を再開し、前記次リード要求で指定された要求アドレスに対応する対象アドレスを前記メモリに供給し、前記次リード要求によって要求されたデータを前記メモリから取得し、取得したデータを前記外部装置へ供給する処理と、
を含む、メモリコントローラ。 - 請求項1に記載のメモリコントローラであって、
前記メモリは、与えられたチップセレクト信号がアクティブな状態に維持されている間に、1つの前記リードコマンドの開始から終了までの処理を実行するメモリであり、
前記ランダムモードによる供給処理は、さらに、
前記次リード要求の受信に先立つ前記リードコマンドの前記メモリへの供給の開始から、前記次リード要求によって要求されたデータの前記メモリからの取得完了までの間、前記チップセレクト信号をアクティブな状態に維持する処理を含む、
メモリコントローラ。 - 請求項2に記載のメモリコントローラであって、
前記メモリは、前記チップセレクト信号がインアクティブな状態からアクティブな状態に切り換えられることに応答して、新たなリードコマンドの受信が可能となるメモリであり、
前記ランダムモードによる供給処理は、さらに、
前記次リード要求の受信に先立つ前記リードコマンドの前記メモリへの供給の前に、前記チップセレクト信号をインアクティブな状態に設定し、続けて、前記チップセレクト信号をアクティブな状態に設定する処理を含む、
メモリコントローラ。 - 請求項1ないし請求項3のいずれかに記載のメモリコントローラと、
前記メモリと、
を備える、メモリモジュール。 - クロック信号に同期して動作するメモリを制御する方法であって、
前記メモリは、リードコマンドと対象アドレスとを受信した後に、前記対象アドレスのデータを出力するメモリであり、
前記方法は、外部装置からの要求アドレスを指定するリード要求に応答して前記メモリ内の前記要求アドレスに対応するデータを前記外部装置に供給する供給処理を実行する工程を備え、
前記供給処理は、ランダムモードによる供給処理を含み、
前記ランダムモードによる供給処理は、
受信したリード要求によって要求されたデータを前記メモリから取得した後に、前記リード要求の次のリード要求の受信に先立って、前記メモリへ前記リードコマンドを供給し、前記メモリへの前記クロック信号の供給を停止する処理と、
前記次リード要求を受信したことに応答して、前記クロック信号の供給を再開し、前記次リード要求で指定された要求アドレスに対応する対象アドレスを前記メモリに供給し、前記次リード要求によって要求されたデータを前記メモリから取得し、取得したデータを前記外部装置へ供給する処理と、
を含む、方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007040797A JP4957283B2 (ja) | 2007-02-21 | 2007-02-21 | メモリを制御するメモリコントローラ、メモリの制御方法。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007040797A JP4957283B2 (ja) | 2007-02-21 | 2007-02-21 | メモリを制御するメモリコントローラ、メモリの制御方法。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008204258A true JP2008204258A (ja) | 2008-09-04 |
JP4957283B2 JP4957283B2 (ja) | 2012-06-20 |
Family
ID=39781686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007040797A Expired - Fee Related JP4957283B2 (ja) | 2007-02-21 | 2007-02-21 | メモリを制御するメモリコントローラ、メモリの制御方法。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4957283B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102667736A (zh) * | 2010-01-27 | 2012-09-12 | 株式会社东芝 | 存储器管理装置及存储器管理方法 |
JP2014127060A (ja) * | 2012-12-27 | 2014-07-07 | Brother Ind Ltd | 処理装置 |
JP2015032015A (ja) * | 2013-07-31 | 2015-02-16 | ブラザー工業株式会社 | 処理装置 |
JP2017045388A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社東芝 | メモリシステム |
JP2022148977A (ja) * | 2021-03-24 | 2022-10-06 | パナソニックIpマネジメント株式会社 | メモリコントローラおよびメモリアクセス制御方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH052877A (ja) * | 1991-06-27 | 1993-01-08 | Sanyo Electric Co Ltd | 映像表示メモリアクセス方式 |
JPH05274864A (ja) * | 1992-03-30 | 1993-10-22 | Toshiba Corp | 画像専用半導体記憶装置 |
JPH0749780A (ja) * | 1993-08-05 | 1995-02-21 | Hitachi Ltd | 情報処理装置および記憶手段の先読み制御方法 |
JP2004206832A (ja) * | 2002-12-26 | 2004-07-22 | Fujitsu Ltd | 半導体記憶装置、および半導体記憶装置の制御方法 |
US20050283598A1 (en) * | 2004-06-22 | 2005-12-22 | International Business Machines Corporation | Method and system for loading processor boot code from serial flash memory |
JP2006127092A (ja) * | 2004-10-28 | 2006-05-18 | Sony Corp | 同期型メモリのクロック信号制御方法および装置、同期型メモリ制御装置並びに同期型メモリ |
-
2007
- 2007-02-21 JP JP2007040797A patent/JP4957283B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH052877A (ja) * | 1991-06-27 | 1993-01-08 | Sanyo Electric Co Ltd | 映像表示メモリアクセス方式 |
JPH05274864A (ja) * | 1992-03-30 | 1993-10-22 | Toshiba Corp | 画像専用半導体記憶装置 |
JPH0749780A (ja) * | 1993-08-05 | 1995-02-21 | Hitachi Ltd | 情報処理装置および記憶手段の先読み制御方法 |
JP2004206832A (ja) * | 2002-12-26 | 2004-07-22 | Fujitsu Ltd | 半導体記憶装置、および半導体記憶装置の制御方法 |
US20050283598A1 (en) * | 2004-06-22 | 2005-12-22 | International Business Machines Corporation | Method and system for loading processor boot code from serial flash memory |
JP2006127092A (ja) * | 2004-10-28 | 2006-05-18 | Sony Corp | 同期型メモリのクロック信号制御方法および装置、同期型メモリ制御装置並びに同期型メモリ |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102667736A (zh) * | 2010-01-27 | 2012-09-12 | 株式会社东芝 | 存储器管理装置及存储器管理方法 |
JP2014127060A (ja) * | 2012-12-27 | 2014-07-07 | Brother Ind Ltd | 処理装置 |
JP2015032015A (ja) * | 2013-07-31 | 2015-02-16 | ブラザー工業株式会社 | 処理装置 |
JP2017045388A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社東芝 | メモリシステム |
JP2022148977A (ja) * | 2021-03-24 | 2022-10-06 | パナソニックIpマネジメント株式会社 | メモリコントローラおよびメモリアクセス制御方法 |
JP7369954B2 (ja) | 2021-03-24 | 2023-10-27 | パナソニックIpマネジメント株式会社 | メモリコントローラおよびメモリアクセス制御方法 |
US12001691B2 (en) | 2021-03-24 | 2024-06-04 | Panasonic Automotive Systems Co., Ltd. | Memory controller and memory access control method |
Also Published As
Publication number | Publication date |
---|---|
JP4957283B2 (ja) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4325685B2 (ja) | メモリを制御するメモリコントローラ、メモリモジュール、メモリの制御方法、および、コンピュータ。 | |
JP4957283B2 (ja) | メモリを制御するメモリコントローラ、メモリの制御方法。 | |
JP2004133577A (ja) | 半導体装置 | |
JP2006323469A (ja) | システムlsi | |
US8504743B2 (en) | Information processing system and data transfer method | |
US7757054B2 (en) | Memory control system and memory data fetching method | |
JP2009093227A (ja) | メモリアクセス制御装置及びメモリアクセス制御方法 | |
JP2007048022A (ja) | 非同期バスインタフェース及びその処理方法 | |
JP2008225608A (ja) | メモリを制御するメモリコントローラ、メモリモジュール、メモリの制御方法 | |
US20060047866A1 (en) | Computer system having direct memory access controller | |
US7552301B2 (en) | Information processing apparatus and memory access arranging method | |
JP6590662B2 (ja) | メモリを制御する制御装置及びメモリの省電力制御方法 | |
JP2006323817A (ja) | データバスの利用における効率を向上させる方法及び装置 | |
JP5489871B2 (ja) | 画像処理装置 | |
JP4107278B2 (ja) | プロセッサ制御回路および情報処理装置 | |
JP6840470B2 (ja) | 情報転送装置および情報転送方法 | |
JP2001022692A (ja) | マイクロコンピュータ及び制御システム | |
JP6119997B2 (ja) | データ処理装置、データ処理装置の制御方法 | |
JP2005063351A (ja) | データ転送装置およびデータ転送方法 | |
JP2006331248A (ja) | データ転送装置 | |
KR20070101805A (ko) | 메모리 액세스 장치 | |
JP2005063358A (ja) | 命令供給制御装置および半導体装置 | |
JP4389538B2 (ja) | 画像形成装置 | |
JP2000285013A (ja) | インターフェース装置 | |
JP2968749B2 (ja) | マイクロプログラム調速制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091021 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091105 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |