JP7369954B2 - メモリコントローラおよびメモリアクセス制御方法 - Google Patents

メモリコントローラおよびメモリアクセス制御方法 Download PDF

Info

Publication number
JP7369954B2
JP7369954B2 JP2021050871A JP2021050871A JP7369954B2 JP 7369954 B2 JP7369954 B2 JP 7369954B2 JP 2021050871 A JP2021050871 A JP 2021050871A JP 2021050871 A JP2021050871 A JP 2021050871A JP 7369954 B2 JP7369954 B2 JP 7369954B2
Authority
JP
Japan
Prior art keywords
mode
command
issue
memory
issuing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021050871A
Other languages
English (en)
Other versions
JP2022148977A (ja
Inventor
和人 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2021050871A priority Critical patent/JP7369954B2/ja
Priority to US17/702,624 priority patent/US12001691B2/en
Publication of JP2022148977A publication Critical patent/JP2022148977A/ja
Application granted granted Critical
Publication of JP7369954B2 publication Critical patent/JP7369954B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Description

本発明は、ＳＤＲＡＭへのアクセスを制御するメモリコントローラおよびメモリアクセス制御方法に関する。
特許文献１は、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）の同一のバンクに連続してアクセスすることを防止し処理時間を向上させるメモリ制御装置を提案している。
特許文献２は、同じバンクの同じローに対する連続アクセスが発生した場合の、ＳＤＲＡＭに対するアクセスに要するクロックサイクルを削減して、効率の良いメモリアクセスをなし得るアクセス制御装置を提案している。
特開２００４－２５２９６０号公報 特開２００４－０１３６１８号公報
しかしながら、上記特許文献１および特許文献２のメモリコントローラには改善の余地がある。
そこで、本開示では、さらなる改善を図ることが可能なメモリコントローラおよびメモリアクセス制御方法を提供する。
本開示の一態様に係るメモリコントローラは、複数のバンクを有するＳＤＲＡＭへのアクセスを制御するメモリコントローラであって、アクセスマスターからメモリアクセス要求を受け付ける受付部と、コマンド発行に関する第１発行モードおよび第２発行モードのうちの一方を選択する選択部と、選択した発行モードに従って前記メモリアクセス要求に対応するコマンド列を前記ＳＤＲＡＭに発行する発行部と、を備え、前記第１発行モードは、バンクを活性化するアクティベートコマンドを分割しないで連続するクロックサイクルで発行するモードであり、前記第２発行モードは、バンクを活性化するアクティベートコマンドを分割して連続しないクロックサイクルで発行するモードである。
また、本開示の一態様に係るメモリアクセス制御方法は、複数のバンクを有するＳＤＲＡＭへのアクセスを制御するメモリアクセス制御方法であって、アクセスマスターからメモリアクセス要求を受け付け、コマンド発行に関する第１発行モードおよび第２発行モードのうちの一方を選択し、選択した発行モードに従って前記メモリアクセス要求に対応するコマンド列を前記ＳＤＲＡＭに発行し、前記第１発行モードは、バンクを活性化するアクティベートコマンドを分割しないで連続するクロックサイクルで発行するモードであり、前記第２発行モードは、バンクを活性化するアクティベートコマンドを分割して連続しないクロックサイクルで発行するモードである。
なお、これらの包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラムまたはコンピュータ読み取り可能なＣＤ－ＲＯＭなどの記録媒体で実現され
てもよく、システム、方法、集積回路、コンピュータプログラムおよび記録媒体の任意な組み合わせで実現されてもよい。
本開示の一態様に係るメモリコントローラおよびメモリアクセス制御方法によれば、さらなる改善を図ることができる。
図１は、実施の形態におけるメモリコントローラ、アクセスマスターおよびＳＤＲＡＭを含むシステムの構成例を示すブロック図である。 図２は、実施の形態におけるメモリコントローラの動作例を示すタイムチャートである。 図３は、実施の形態におけるメモリコントローラの動作例を示すフローチャートである。 図４は、実施の形態における選択部の動作例を示すフローチャートである。 図５は、実施の形態における選択部の他の動作例を示すフローチャートである。
（本開示の一態様を得るに至った経緯）
本発明者は、「背景技術」の欄において記載したＳＤＲＡＭである半導体メモリデバイスに関し、以下の問題が生じることを見出した。
ＬＰＤＤＲ５（Low Power Double Data Rate 5）と呼ばれるＳＤＲＡＭ規格では、新たなクロックシステムが導入され、それに伴い、コマンド発行の仕様も変更されている。
各種コマンドは、クロックの両エッジ（立ち上がりエッジと立ち下りエッジ）に同期してメモリコントローラからＳＤＲＡＭに発行される。各種コマンドのうちアクティベートコマンドは、ＳＤＲＡＭ内の指定されたバンク上のローを活性化するためのコマンドであり、２サイクル長で構成される。このアクティベートコマンドは、１サイクル長の２つのコマンドに分割可能である。２つに分割された部分的なコマンドを、ＡＣＴ１コマンドとＡＣＴ２コマンドとする。ＡＣＴ１コマンドとＡＣＴ２コマンドは、不連続な２サイクルで発行可能である。ＡＣＴ１コマンドとＡＣＴ２コマンドとは、最大８サイクルの間を置くことができる。
また、リードコマンド、ライトコマンド等は、１サイクル長で構成される。ＬＰＤＤＲ５のリードコマンドおよびライトコマンドの標準的な最小アクセス単位であるバースト長は１６ビートである。なお、データバスのクロック信号は、コマンドバスのクロック信号の４倍速である。上記の１６ビートは、データバスのクロック信号の８サイクルであり、コマンドバスのクロック信号の２サイクルである。
１６ビートのバースト長のリードまたはライトを複数回連続実行するためには、コマンドバスの２サイクル毎に１回（つまり１サイクル置きに）リードコマンドまたはライトコマンドを発行すればよい。
ところが、先行するアクセス要求のコマンド発行と、後行するアクセス要求のコマンド発行とが競合する場合には次の問題が生じ得る。例えば、先行するアクセス要求の連続アクセスの際中に、後行するアクセス要求に対応する新たなバンクにアクセスするためのアクティベートコマンド（２サイクル長）を発行すると、アクティベートコマンドを発行したタイミングの前後のリードコマンドまたはライトコマンドは、２サイクルの間が空くの
で、データバスにバブルが発生し、連続アクセスできなくなりデータバスの効率を悪化させる。
この場合のバブルの発生は、１サイクル（データバスクロックでは４サイクル）であり、単発のアクセス要求では、わずかであるかもしれない。しかし、例えば動画のエンコードやデコードなど大量のデータアクセスを伴う処理で、頻繁に新たなバンクに対してアクティベートコマンドを発行する場合には、発生するバブルによるＳＤＲＡＭへのアクセスの効率劣化が発生する。
そこで、本開示は、アクティベートコマンドが分割可能であることを利用して、ＳＤＲＡＭアクセス性能の最適化を図る。
このような問題を解決するために、本開示の一態様に係るメモリコントローラは、（複数のバンクを有するＳＤＲＡＭへのアクセスを制御するメモリコントローラであって、アクセスマスターからメモリアクセス要求を受け付ける受付部と、コマンド発行に関する第１発行モードおよび第２発行モードのうちの一方を選択する選択部と、選択した発行モードに従って前記メモリアクセス要求に対応するコマンド列を前記ＳＤＲＡＭに発行する発行部と、を備え、前記第１発行モードは、バンクを活性化するアクティベートコマンドを分割しないで連続するクロックサイクルで発行するモードであり、前記第２発行モードは、バンクを活性化するアクティベートコマンドを分割して連続しないクロックサイクルで発行するモードである。
これによれば、さらなる改善を図ることができる。例えば、アクティベートコマンドを分割しない第１発行モードとアクティベートコマンドを分割する第２発行モードとを選択可能にすることによりアクセス効率を最適化することが可能である。例えば、メモリデータを処理する用途に応じて第１発行モードと第２発行モードとを選択可能にすることにより最適化することが可能である。
ここで、前記メモリアクセス要求を受け付けたとき、先行するメモリアクセス要求に対応する未発行のコマンドが存在するか否かを判定し、未発行のコマンドが存在すると判定した場合には、受け付けたメモリアクセス要求の対象となるバンクと、未発行のリードコマンドまたはライトコマンドの対象となるバンクとが異なるか否かを判定する判定部を備え、前記判定部により異なると判定された場合には、前記選択部は、前記第１発行モードおよび前記第２発行モードのうちの一方を選択してもよい。
これによれば、第１発行モードおよび第２発行モードそれぞれのメリットとデメリットとを選択により最適化することができる。
第１発行モードでは、先行するアクセス要求の連続アクセスにバブルが発生しバス効率が劣化する半面、後続するアクセス要求の異なるバンクのリードデータまたはライトデータは最小のレイテンシにすることができる。
一方、第２発行モードでは、先行するアクセス要求の連続アクセスを保証できバス効率を劣化させない半面、後続するアクセス要求のリードデータまたはライトデータは最小のレイテンシに１サイクルの遅延が発生する。
言い換えれば、第１発行モードでは、後続するアクセス要求のレイテンシの最小化を優先する。第２発行モードでは、先行するアクセス要求の連続アクセスを保証しデータバスの効率を優先する。
ここで、前記判定部により未発行コマンドが存在しないと判定された場合に、前記選択部は前記第１発行モードを選択してもよい。
これによれば、先行アクセス要求のコマンドと、後行アクセス要求のコマンドとが競合しない場合には、後行のアクセス要求を第１発行モードにするので、先行アクセス要求の連続アクセスを保証し、かつ、後行アクセス要求のレイテンシを最小にすることができる。
ここで、前記選択部は、受け付けたメモリアクセス要求の要求元が、複数のアクセスマスターのうちの第１アクセスマスターである場合は、前記第１発行モードを選択し、受け付けたメモリアクセス要求の要求元が、前記複数のアクセスマスターのうちの第２アクセスマスターである場合は、前記第２発行モードを選択してもよい。
これによれば、アクセスマスターと発行モードとを対応づけているので、それぞれのアクセスマスター個別に最適な発行モードを選択することができる。
ここで、前記受付部は、前記第１発行モードまたは前記第２発行モードを指定するモード指定コマンドを受け付け、前記選択部は、前記モード指定コマンドに従って前記第１発行モードおよび前記第２発行モードの一方を選択してもよい。
これによれば、モード指定コマンドにより最適な発行モードを選択することができる。
ここで、前記第１発行モードまたは前記第２発行モードを指定するフラグ情報を保持するメモリを備え、前記選択部は、前記メモリからフラグ情報を読み出し、読み出した前記フラグ情報に従って前記第１発行モードおよび前記第２発行モードの一方を選択してもよい。
これによれば、フラグ情報により最適な発行モードを高速に選択することができる。
ここで、前記受付部は、前記第１発行モードまたは前記第２発行モードを指定するモード指定コマンドを受け付け、前記モード指定コマンドに従って前記フラグ情報を生成しメモリに保存してもよい。
これによれば、モード指定コマンドによりフラグ情報を設定することができ、より最適な発行モードを選択することができる。
ここで、前記受付部は、前記アクセスマスターまたは他の装置から前記モード指定コマンドを受け付けてもよい。
これによれば、モード指定コマンドを発行可能な装置が複数あるので、システムの柔軟さを向上させることができる。
ここで、前記フラグ情報は、複数のアクセスマスターのそれぞれに対応して前記メモリに保存され、前記選択部は、受け付けたメモリアクセス要求の要求元のアクセスマスターに対応するフラグ情報を読み出し、読み出した前記フラグ情報に従って前記第１発行モードおよび前記第２発行モードの一方を選択してもよい。
これによれば、フラグ情報とアクセスマスターとを対応づけているので、それぞれのアクセスマスター個別に最適な発行モードを選択することができる。
また、本開示の本開示の一態様に係るメモリアクセス制御方法は、複数のバンクを有するＳＤＲＡＭへのアクセスを制御するメモリアクセス制御方法であって、アクセスマスターからメモリアクセス要求を受け付け、コマンド発行に関する第１発行モードおよび第２発行モードのうちの一方を選択し、選択した発行モードに従って前記メモリアクセス要求に対応するコマンド列を前記ＳＤＲＡＭに発行し、前記第１発行モードは、バンクを活性化するアクティベートコマンドを分割しないで連続するクロックサイクルで発行するモードであり、前記第２発行モードは、バンクを活性化するアクティベートコマンドを分割して連続しないクロックサイクルで発行するモードである。
これによれば、例えば、メモリデータを処理する用途に応じて第１発行モードと第２発行モードとを選択可能にすることにより最適化することが可能である。
ここで、前記メモリアクセス要求が受け付けられたとき、先行するメモリアクセス要求に対応する未発行のコマンドが存在するか否かを判定し、未発行のコマンドが存在すると判定した場合には、受け付けたメモリアクセス要求の対象となるバンクと、未発行のコマンドの対象となるバンクとが異なるか否かを判定し、異なると判定した場合には、前記発行モードの選択において前記第１発行モードおよび前記第２発行モードのうちの一方を選択してもよい。
これによれば、第１発行モードおよび第２発行モードそれぞれのメリットとデメリットとを選択により最適化することができる。
第１発行モードでは、先行するアクセス要求の連続アクセスにバブルが発生しバス効率が劣化する半面、後続するアクセス要求の異なるバンクのリードデータまたはライトデータは最小のレイテンシにすることができる。
一方、第２発行モードでは、先行するアクセス要求の連続アクセスを保証できバス効率を劣化させない半面、後続するアクセス要求のリードデータまたはライトデータは最小のレイテンシに１サイクルの遅延が発生する。
言い換えれば、第１発行モードでは、後続するアクセス要求のレイテンシの最小化を優先する。第２発行モードでは、先行するアクセス要求の連続アクセスを保証しデータバスの効率を優先する。
ここで、未発行のコマンドが存在しないと判定した場合には、前記選択において前記第１発行モードを選択してもよい。
これによれば、先行アクセス要求のコマンドと、後行アクセス要求のコマンドとが競合しない場合には、後行のアクセス要求を第１発行モードにするので、先行アクセス要求の連続アクセスを保証し、かつ、後行アクセス要求のレイテンシを最小にすることができる。
ここで、 前記発行モードの選択において、受け付けたメモリアクセス要求の要求元が、複数のアクセスマスターのうちの第１アクセスマスターである場合は、前記第１発行モードを選択し、受け付けたメモリアクセス要求の要求元が、前記複数のアクセスマスターのうちの第２アクセスマスターである場合は、前記第２発行モードを選択してもよい。
これによれば、アクセスマスターと発行モードとを対応づけているので、それぞれのアクセスマスター個別に最適な発行モードを選択することができる。
ここで、さらに、前記第１発行モードまたは前記第２発行モードを指定するモード指定コマンドを受け付け、前記発行モードの選択において、前記モード指定コマンドに従って前記第１発行モードおよび前記第２発行モードの一方を選択してもよい。
これによれば、モード指定コマンドにより最適な発行モードを選択することができる。
ここで、前記発行モードの選択において、前記第１発行モードまたは前記第２発行モードを指定するフラグ情報を保持するメモリからフラグ情報を読み出し、読み出した前記フラグ情報に従って前記第１発行モードおよび前記第２発行モードの一方を選択してもよい。
これによれば、フラグ情報により最適な発行モードを選択することができる。
ここで、 前記第１発行モードまたは前記第２発行モードを指定するモード指定コマンドを受け付け、前記モード指定コマンドに従って前記フラグ情報を生成しメモリに保存してもよい。
これによれば、モード指定コマンドによりフラグ情報を設定することができ、より最適な発行モードを選択することができる。
ここで、前記アクセスマスターまたは他の装置から前記モード指定コマンドを受け付けてもよい。
これによれば、モード指定コマンドを発行可能な装置が複数あるので、システムの柔軟さを向上させることができる。
ここで、前記フラグ情報は、複数のアクセスマスターのそれぞれに対応して前記メモリに保存され、前記発行モードの選択において、受け付けたメモリアクセス要求の要求元のアクセスマスターに対応するフラグ情報を読み出し、読み出した前記フラグ情報に従って前記第１発行モードおよび前記第２発行モードの一方を選択してもよい。
これによれば、フラグ情報とアクセスマスターとを対応づけているので、それぞれのアクセスマスター個別に最適な発行モードを選択することができる。
なお、これらの包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラムまたはコンピュータ読み取り可能なＣＤ－ＲＯＭなどの記録媒体で実現されてもよく、システム、方法、集積回路、コンピュータプログラムまたは記録媒体の任意な組み合わせで実現されてもよい。
以下、実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。
（実施の形態）
［１．１ 構成例］
図１は、実施の形態におけるメモリコントローラ、アクセスマスターおよびＳＤＲＡＭを含むシステムの構成例を示すブロック図である。
同図のシステムは、ＳＤＲＡＭ１、メモリコントローラ２および複数のアクセスマスター３を備える。
ＳＤＲＡＭ１は、複数のメモリアレイ１１と、コマンド実行回路１２とを備える。
複数のメモリアレイ１１は、バンク０からバンク（ｎー１）までのｎ個のバンクを構成する。複数のメモリアレイ１１のそれぞれは、行列状に配置されたメモリセルと、センスアンプとを含む。
コマンド実行回路１２は、メモリコントローラ２から発行される各種コマンドを受信および実行する。
ＳＤＲＡＭ１は、ＬＰＤＤＲ５に準拠するＳＤＲＡＭであるものとする。特に、ＳＤＲＡＭ１が実行可能な、アクティベートコマンドは２サイクル長であり、１サイクル長の２つに分割可能である。２サイクル長の分割されていないアクティベートコマンドをＡＣＴコマンドと記す。分割されたアクティベートコマンドを、ＡＣＴ１コマンド、ＡＣＴ２コマンドと記す。アクティベートコマンドは、バンクアドレスとローアドレスとを含み、バンク内のローを活性化するためのコマンドである。コマンド実行回路１２は、ＡＣＴコマンドを受信すると、バンクアドレスで指定されたバンクを選択し、当該バンク内のローアドレスで指定されたローに属するメモリセルのデータを、センスアンプに転送する。
また、データバスのクロック信号は、コマンドバスのクロック信号の４倍速である。最小アクセス単位である連続バースト長は１６ビート（データ用のクロック信号の８サイクルであり、コマンド用のクロック信号で２サイクル）である。データ用のクロック信号は差動信号であり、コマンド用のクロック信号も差動信号である。
また、リードコマンドは１サイクル長であり、ライトコマンドも１サイクル長である。
メモリコントローラ２は、受付部２１、判定部２２、選択部２３、発行部２４、フラグメモリ２５を備える。
受付部２１は、複数のアクセスマスター３のそれぞれからメモリアクセス要求を受け付ける。
判定部２２は、受付部２１が受け付けたメモリアクセス要求に対応するコマンドを発行すべきタイミングと、先行するメモリアクセス要求に対応するコマンドを発行すべきタイミングとが競合するか否かを判定する。具体的には、判定部２２は、受付部２１がメモリアクセス要求を受け付けた時、先行するメモリアクセス要求に対応する未発行のリードコマンドまたはライトコマンドが発行部２４に存在するか否かを判定する。さらに、判定部２２は、未発行のリードコマンドまたはライトコマンドが存在すると判定した場合には、受け付けたメモリアクセス要求の対象となるバンクと、未発行のリードコマンドまたはライトコマンドの対象となるバンクとが異なるか否かを判定する。
選択部２３は、判定部２２の判定結果に応じて、コマンド発行に関する第１発行モードおよび第２発行モードのうちの一方を選択する。ここで、第１発行モードは、バンクを活性化するアクティベートコマンドを分割しないで連続する２クロックサイクルで発行するモードである。第２発行モードは、バンクを活性化するアクティベートコマンドを分割して連続しない２クロックサイクルで発行するモードである。なお、選択部２３は、フラグメモリ２５からフラグ情報を読み出し、読み出したフラグ情報に従って第１発行モードお
よび第２発行モードの一方を選択してもよい。フラグ情報は、第１発行モードまたは第２発行モードを指定する情報である。なお、コマンドを分割する例として、アクティベートコマンドを２つに分割する例を取り上げるが、分割数は３以上であってもよいし、アクティベートコマンド以外のコマンドであってもよい。
発行部２４は、受付部２１が受け付けたメモリアクセス要求を実現するために、ＳＤＲＡＭ１が解読および実行可能なコマンド列を生成し、コマンド列に含まれる各コマンドをＳＤＲＡＭ１の仕様として規定されたタイミングで順次ＳＤＲＡＭ１に発行する。このとき、発行部２４は、選択部２３で選択された発行モードに従ってコマンド列を発行する。つまり、選択部２３が第１発行モードを選択している場合は、発行部２４は、アクティベートコマンドを分割しないで連続する２クロックサイクルで発行する。一方、選択部２３が第２発行モードを選択している場合は、発行部２４は、アクティベートコマンドを分割して連続しない２以上のクロックサイクルで発行する。
フラグメモリ２５は、第１発行モードまたは第２発行モードを指定するフラグ情報を保持する。なお、フラグメモリ２５は、工場出荷時に書き込まれるフラグ情報を記憶する不揮発メモリであってもよい。また、フラグメモリ２５は、システムの電源オン時、および、リセット時に、初期化処理で書き込まれるフラグ情報を保持するレジスタであってもよい。レジスタのフラグ情報は、外部の装置からの書き換え可能であってもよい。
複数のアクセスマスター３のそれぞれは、具体的には、ビデオデコーダ、ビデオエンコーダ、オーディオデコーダ、オーディオエンコーダ、ＣＰＵ、キャッシュメモリ、ＤＭＡＣ（Direct Memory Access Controller）、グラフィックスコントローラ、ＤＳＰ（Digital Signal Processor）などである。各アクセスマスター３は、メモリアクセス要求をメモリコントローラ２に送信する。
［２．１ 全体動作例］
以上のように構成されたメモリコントローラ２の動作について説明する。
図２は、実施の形態におけるメモリコントローラ２の動作例を示すタイムチャートである。図中のクロック信号ＣＬＫｐは、コマンドバスの差動クロック信号に含まれるプラス側の信号を示す。マイナス側のクロック信号ＣＬＫｎは図示を省略している。
コマンド欄は、コマンド名を示している。バンク欄は、コマンド中のバンクアドレスで指定されるバンク名を示す。データバス欄は、リードコマンドに対応するリードデータを示す。
同図中の白背景の黒文字のコマンド、バンクは、先行するメモリアクセス要求に対応するコマンド、バンクを示す。黒背景の白文字の各コマンドは後行するメモリアクセス要求に対応するコマンドを示す。
リードコマンドＲＤ０～ＲＤ３は、先行するメモリアクセス要求に対応し、バンクＭへのリードコマンドである。ＲＬ（Read Latency）は、リードコマンドのサイクルからリードデータが主力されるサイクルまでの遅延サイクル数を示す。
リードデータＤ０～Ｄ３は、リードコマンドＲＤ０～ＲＤ３に従ってバンクＭから読み出されたリードデータである。リードデータＤ０～Ｄ３のそれぞれは、最小アクセス単位である連続バースト長の１６ビートのデータを示している。
同図上段の（ａ）は、第１発行モードに従うコマンド列を示している。また、同図の（
ｂ）は、第２発行モードに従うコマンド列を示している。
アクティベートコマンドＡＣＴは、後行するメモリアクセス要求に対応し、分割されていない２サイクル長のコマンドであり、バンクＮの活性化を示す。このアクティベートコマンドＡＣＴは、先行メモリアクセス要求の未発行のリードコマンドＲＤ３と競合する。
同図の（ａ）の第１発行モードでは、アクティベートコマンドＡＣＴは、先行するアクセス要求のリードコマンドＲＤ３よりも優先的に発行される。リードコマンドＲＤ３は、アクティベートコマンドＡＣＴの次に発行される。
このように、第１発行モードでは、先行するアクセス要求の連続アクセスにバブルが発生し、先行するアクセス要求でのバス効率が劣化する。その半面、後行するアクセス要求の異なるバンクのリードデータまたはライトデータは最小のレイテンシにすることができる。
同図の（ｂ）の第２発行モードでは、アクティベートコマンドはＡＣＴ１とＡＣＴ２に分割される。先行するアクセス要求のリードコマンドＲＤ３は、リードコマンドＲＤ２の発行から１サイクル置いたサイクルで発行され、アクティベートコマンドＡＣＴ１とＡＣＴ２の間に発行される。リードコマンドＲＤ３も、１サイクル置きの発行間隔が維持される。その結果、最小アクセス単位を途切れさせないでリードデータＤ２とＤ３とを連続させることができる。
このように、第２発行モードでは、先行するアクセス要求の連続アクセスを維持でき、先行するアクセス要求でのバス効率を劣化させない。その半面、後行するアクセス要求のリードデータまたはライトデータは最小のレイテンシに１サイクルの遅延が発生する。これはＡＣＴ２が、第１発行モードと比べて、１サイクルだけ後ろにずれるからである。
図２に示すように、第１発行モードでは、後続するアクセス要求のレイテンシの最小化を優先する。第２発行モードでは、先行するアクセス要求の連続アクセスを保証しデータバスの効率を優先する。こうして、メモリコントローラ２は、第１発行モードおよび第２発行モードそれぞれのメリットとデメリットとを選択により最適化することができる。
図３は、実施の形態におけるメモリコントローラ２の動作例を示すフローチャートである。図３において、受付部２１は、いずれかのアクセスマスター３からメモリアクセス要求を付け付ける（Ｓ１）。判定部２２は、受付部２１でメモリアクセス要求が受け付けられたとき、先行するメモリアクセス要求に対応する未発行のコマンドが存在するか否かを判定し（Ｓ２）、未発行のコマンドが存在すると判定した場合には、受け付けたメモリアクセス要求の対象となるバンクと、未発行のリードコマンドまたはライトコマンドの対象となるバンクとが異なるか否かを判定する（Ｓ３）。なお、ここでいう未発行のコマンドは、未発行のリードコマンドまたは未発行のライトコマンドでよい。
判定部２２によりバンクが異なると判定された場合には（Ｓ３でｙｅｓ）、選択部２３は、フラグメモリ２５のフラグ情報等に基づいて第１発行モードおよび前記第２発行モードのうちの一方を選択する（Ｓ４）。
つづいて、発行部２４は、選択部２３が第１発行モードを選択している場合は、アクティベートコマンドＡＣＴを分割しないで連続する２クロックサイクルで発行し（Ｓ１１）、先行するメモリアクセス要求の未発行のコマンドを次の１サイクルで発行する（Ｓ１２）。さらに、発行部２４は、後行するメモリアクセス要求のコマンド列に含まれる残りのリードコマンドまたはライドコマンドを順次発行する（Ｓ１３）。
一方、発行部２４は、選択部２３が第２発行モードを選択している場合は、アクティベートコマンドをＡＣＴ１とＡＣＴ２とに分割し（Ｓ２１）、連続しない２以上のクロックサイクルで発行する。つまり、発行部２４は、まずアクティベートコマンドＡＣＴ１を1サイクルで発行し（Ｓ２２）、先行するメモリアクセス要求の未発行のコマンドを次の１サイクルで発行し（Ｓ２３）する。さらに、発行部２４は、アクティベートコマンドＡＣＴ２を1サイクルで発行する（Ｓ２４）。その後、発行部２４は、後行するメモリアクセス要求のコマンド列に含まれる残りのリードコマンドまたはライドコマンドを順次発行する（Ｓ２５）。
このように、図３のフローチャートによれば、メモリコントローラ２は、図２のタイムチャートと同様に動作することができる。第１発行モードでは、後行するアクセス要求のレイテンシの最小化を優先する。第２発行モードでは、先行するアクセス要求の連続アクセスを保証しデータバスの効率を優先する。こうして、メモリコントローラ２は、第１発行モードおよび第２発行モードそれぞれのメリットとデメリットとを選択により最適化することができる。
また、判定部２２により未発行コマンドが存在しないと判定された場合（Ｓ２でｎｏ）、、選択部２３はデフォルトとして第１発行モードを選択する。
これによれば、先行アクセス要求のコマンドと、後行アクセス要求のコマンドとが競合しない場合には、後行のアクセス要求を第１発行モードにするので、先行アクセス要求の連続アクセスを保証し、かつ、後行アクセス要求のレイテンシを最小にすることができる。
また、判定部２２によりバンクが異ならないと判定された場合には（Ｓ３でｎｏ）、受け付けたメモリアクセス要求の対象となるローと、未発行のリードコマンドまたはライトコマンドの対象となるローとが同じか否かを判定する（Ｓ３１）。同じであると判定した場合には（Ｓ３１でｙｅｓ）、ステップＳ２５に進む。この場合、先行するメモリアクセス要求の未発行コマンドは、ステップＳ２５における後行するメモリアクセス要求のコマンド列の発行の前後または合間に、発行すればよい。一方、ローが異なると判定した場合には（Ｓ３１でｎｏ）、先行するメモリアクセス要求の未発行コマンドを発行し（Ｓ３２）、プリチャージコマンドを発行して（Ｓ３３）当該バンクを一旦閉じてから、当該バンク内の異なるローに対するＡＣＴコマンドを発行し（Ｓ３４）、ステップＳ２５に進む。
［２．２ 選択動作例］
次に、図３のステップＳ４の動作例について説明する。
図４は、実施の形態における選択部の動作例を示すフローチャートである。判定部２２によりバンクが異なると判定された場合に、選択部２３は、フラグメモリ２５のフラグ情報を読み出し（Ｓ４１）、フラグ情報に含まれるフラグＦ１が１であるか否かを判定する（Ｓ４２）。選択部２３は、フラグＦ１が１である場合は第１発行モードを選択し（Ｓ４３）、フラグＦ１が１でない場合は第２発行モードを選択する（Ｓ４４）。
これによれば、選択部２３は、フラグ情報により最適な発行モードを高速に選択することができる。
次に、図３のステップＳ４の他の動作例について説明する。
図５は、実施の形態における選択部の他の動作例を示すフローチャートである。判定部
２２によりバンクが異なると判定された場合に、選択部２３は、メモリアクセス要求の要求元が、複数のアクセスマスター３のうちの第２アクセスマスターであるか否かを判定する（Ｓ５１）。選択部２３は、要求元が第２アクセスマスターであると判定したとき（Ｓ５１でｙｅｓ）、第２発行モードを選択する（Ｓ５２）。
また、選択部２３は、メモリアクセス要求の要求元が第１アクセスマスターであるか否かを判定する（Ｓ５３）。選択部２３は、要求元が第１アクセスマスターであると判定したとき（Ｓ５３でｙｅｓ）、第１発行モードを選択する（Ｓ５４）。
さらに、選択部２３は、要求元が第１アクセスマスターでも第２アクセスマスターでもないとき（Ｓ５３でｎｏ）、第１発行モードを選択する（Ｓ５５）。
これによれば、アクセスマスターと発行モードとを対応付けているので、それぞれのアクセスマスター個別に最適な発行モードを選択することができる。
なお、ステップＳ５５では、選択部２３は第２発行モードを選択してもよい。
また、図２、図３では、メモリアクセス要求がメモリリードを要求する場合を説明したが、メモリアクセス要求がメモリライトを要求する場合も同様である。
以上のように実施の形態におけるメモリコントローラ２によれば、アクティベートコマンドを分割しない第１発行モードと、アクティベートコマンドを分割する第２発行モードとを選択可能にすることによりアクセス効率を最適化することが可能である。
以上説明してきたように、本開示に係るメモリコントローラ２は、複数のバンクを有するＳＤＲＡＭ１へのアクセスを制御するメモリコントローラであって、アクセスマスター３からメモリアクセス要求を受け付ける受付部２１と、コマンド発行に関する第１発行モードおよび第２発行モードのうちの一方を選択する選択部２３と、選択した発行モードに従ってメモリアクセス要求に対応するコマンド列をＳＤＲＡＭ１に発行する発行部２４と、を備え、第１発行モードは、バンクを活性化するアクティベートコマンドを分割しないで連続するクロックサイクルで発行するモードであり、第２発行モードは、バンクを活性化するアクティベートコマンドを分割して連続しないクロックサイクルで発行するモードである。
これによれば、さらなる改善を図ることができる。例えば、アクティベートコマンドを分割しない第１発行モードとアクティベートコマンドを分割する第２発行モードとを選択可能にすることによりアクセス効率とレイテンシーとを最適化することが可能である。例えば、メモリデータを処理する用途に応じて第１発行モードと第２発行モードとを選択可能にすることにより最適化することが可能である。
たとえば、メモリアクセス要求を受け付けたとき、先行するメモリアクセス要求に対応する未発行のコマンドが存在するか否かを判定し、未発行のコマンドが存在すると判定した場合には、受け付けたメモリアクセス要求の対象となるバンクと、未発行のリードコマンドまたはライトコマンドの対象となるバンクとが異なるか否かを判定する判定部２２を備え、判定部２３により異なると判定された場合には、選択部２３は、第１発行モードおよび第２発行モードのうちの一方を選択してもよい。
これによれば、第１発行モードおよび第２発行モードそれぞれのメリットとデメリットとを選択により最適化することができる。
第１発行モードでは、先行するアクセス要求の連続アクセスにバブルが発生しバス効率が劣化する半面、後続するアクセス要求の異なるバンクのリードデータまたはライトデータは最小のレイテンシにすることができる。
一方、第２発行モードでは、先行するアクセス要求の連続アクセスを保証できバス効率を劣化させない半面、後続するアクセス要求のリードデータまたはライトデータは最小のレイテンシに１サイクルの遅延が発生する。
言い換えれば、第１発行モードでは、後続するアクセス要求のレイテンシの最小化を優先する。第２発行モードでは、先行するアクセス要求の連続アクセスを保証しデータバスの効率を優先する。
たとえば、判定部２２により未発行コマンドが存在しないと判定された場合に、選択部２３は第１発行モードを選択してもよい。
これによれば、先行アクセス要求のコマンドと、後行アクセス要求のコマンドとが競合しない場合には、後行のアクセス要求を第１発行モードにするので、先行アクセス要求の連続アクセスを保証し、かつ、後行アクセス要求のレイテンシを最小にすることができる。
たとえば、選択部２３は、受け付けたメモリアクセス要求の要求元が、複数のアクセスマスターのうちの第１アクセスマスターである場合は、第１発行モードを選択し、受け付けたメモリアクセス要求の要求元が、複数のアクセスマスターのうちの第２アクセスマスターである場合は、第２発行モードを選択してもよい。
これによれば、アクセスマスターと発行モードとを対応づけているので、それぞれのアクセスマスター個別に最適な発行モードを選択することができる。
たとえば、受付部２１は、第１発行モードまたは第２発行モードを指定するモード指定コマンドを受け付け、選択部２３は、モード指定コマンドに従って第１発行モードおよび第２発行モードの一方を選択してもよい。
これによれば、モード指定コマンドにより最適な発行モードを選択することができる。
たとえば、第１発行モードまたは第２発行モードを指定するフラグ情報を保持するメモリを備え、選択部２３は、メモリからフラグ情報を読み出し、読み出したフラグ情報に従って第１発行モードおよび第２発行モードの一方を選択してもよい。
これによれば、フラグ情報により最適な発行モードを高速に選択することができる。
たとえば、受付部２１は、第１発行モードまたは第２発行モードを指定するモード指定コマンドを受け付け、モード指定コマンドに従ってフラグ情報を生成しメモリに保存してもよい。
これによれば、モード指定コマンドによりフラグ情報を設定することができ、より最適な発行モードを選択することができる。
たとえば、受付部２１は、アクセスマスターまたは他の装置からモード指定コマンドを受け付けてもよい。
これによれば、モード指定コマンドを発行可能な装置が複数あるので、システムの柔軟さを向上させることができる。
たとえば、フラグ情報は、複数のアクセスマスターのそれぞれに対応してメモリに保存され、選択部２３は、受け付けたメモリアクセス要求の要求元のアクセスマスターに対応するフラグ情報を読み出し、読み出したフラグ情報に従って第１発行モードおよび第２発行モードの一方を選択してもよい。
これによれば、フラグ情報とアクセスマスターとを対応づけているので、それぞれのアクセスマスター個別に最適な発行モードを選択することができる。
以上説明してきたように、本開示に係るメモリアクセス制御方法は、複数のバンクを有するＳＤＲＡＭ１へのアクセスを制御するメモリアクセス制御方法であって、アクセスマスター３からメモリアクセス要求を受け付け、コマンド発行に関する第１発行モードおよび第２発行モードのうちの一方を選択し、選択した発行モードに従ってメモリアクセス要求に対応するコマンド列をＳＤＲＡＭに発行し、第１発行モードは、バンクを活性化するアクティベートコマンドを分割しないで連続するクロックサイクルで発行するモードであり、第２発行モードは、バンクを活性化するアクティベートコマンドを分割して連続しないクロックサイクルで発行するモードである。
これによれば、さらなる改善を図ることができる。例えば、アクティベートコマンドを分割しない第１発行モードとアクティベートコマンドを分割する第２発行モードとを選択可能にすることによりアクセス効率とレイテンシーを最適化することが可能である。例えば、メモリデータを処理する用途に応じて第１発行モードと第２発行モードとを選択可能にすることにより最適化することが可能である。
たとえば、メモリアクセス要求が受け付けられたとき、先行するメモリアクセス要求に対応する未発行のコマンドが存在するか否かを判定し、未発行のコマンドが存在すると判定した場合には、受け付けたメモリアクセス要求の対象となるバンクと、未発行のコマンドの対象となるバンクとが異なるか否かを判定し、異なると判定した場合には、発行モードの選択において第１発行モードおよび第２発行モードのうちの一方を選択してもよい。
これによれば、第１発行モードおよび第２発行モードそれぞれのメリットとデメリットとを選択により最適化することができる。
第１発行モードでは、先行するアクセス要求の連続アクセスにバブルが発生しバス効率が劣化する半面、後続するアクセス要求の異なるバンクのリードデータまたはライトデータは最小のレイテンシにすることができる。
一方、第２発行モードでは、先行するアクセス要求の連続アクセスを保証できバス効率を劣化させない半面、後続するアクセス要求のリードデータまたはライトデータは最小のレイテンシに１サイクルの遅延が発生する。
言い換えれば、第１発行モードでは、後続するアクセス要求のレイテンシの最小化を優先する。第２発行モードでは、先行するアクセス要求の連続アクセスを保証しデータバスの効率を優先する。
たとえば、未発行のコマンドが存在しないと判定した場合には、、選択において第１発行モードを選択してもよい。
これによれば、先行アクセス要求のコマンドと、後行アクセス要求のコマンドとが競合しない場合には、後行のアクセス要求を第１発行モードにするので、先行アクセス要求の連続アクセスを保証し、かつ、後行アクセス要求のレイテンシを最小にすることができる。
たとえば、発行モードの選択において、受け付けたメモリアクセス要求の要求元が、複数のアクセスマスターのうちの第１アクセスマスターである場合は、第１発行モードを選択し、受け付けたメモリアクセス要求の要求元が、複数のアクセスマスターのうちの第２アクセスマスターである場合は、第２発行モードを選択してもよい。
これによれば、アクセスマスターと発行モードとを対応づけているので、それぞれのアクセスマスター個別に最適な発行モードを選択することができる。
たとえば、さらに、第１発行モードまたは第２発行モードを指定するモード指定コマンドを受け付け、発行モードの選択において、モード指定コマンドに従って第１発行モードおよび第２発行モードの一方を選択してもよい。
これによれば、モード指定コマンドにより最適な発行モードを選択することができる。
たとえば、発行モードの選択において、第１発行モードまたは第２発行モードを指定するフラグ情報を保持するメモリからフラグ情報を読み出し、読み出したフラグ情報に従って第１発行モードおよび第２発行モードの一方を選択してもよい。
これによれば、フラグ情報により最適な発行モードを高速に選択することができる。
たとえば、第１発行モードまたは第２発行モードを指定するモード指定コマンドを受け付け、モード指定コマンドに従ってフラグ情報を生成しメモリに保存してもよい。
これによれば、モード指定コマンドによりフラグ情報を設定することができ、より最適な発行モードを選択することができる。
たとえば、アクセスマスターまたは他の装置からモード指定コマンドを受け付けてもよい。
これによれば、モード指定コマンドを発行可能な装置が複数あるので、システムの柔軟さを向上させることができる。
たとえば、フラグ情報は、複数のアクセスマスターのそれぞれに対応してメモリに保存され、発行モードの選択において、受け付けたメモリアクセス要求の要求元のアクセスマスターに対応するフラグ情報を読み出し、読み出したフラグ情報に従って第１発行モードおよび第２発行モードの一方を選択してもよい。
これによれば、フラグ情報とアクセスマスターとを対応づけているので、それぞれのアクセスマスター個別に最適な発行モードを選択することができる。
以上、メモリコントローラ２およびメモリアクセス制御方法について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものも、本開示の範囲内に含まれてもよい。
なお、上記各実施の形態において、各構成要素は、専用のハードウェアで構成されるか、各構成要素に適したソフトウェアプログラムを実行することによって実現されてもよい。各構成要素は、ＣＰＵまたはプロセッサなどのプログラム実行部が、ハードディスクまたは半導体メモリなどの記録媒体に記録されたソフトウェアプログラムを読み出して実行することによって実現されてもよい。
１ ＳＤＲＡＭ
２ メモリコントローラ
３ アクセスマスター
１１ メモリアレイ
１２ コマンド実行回路
２１ 受付部
２２ 判定部
２３ 選択部
２４ 発行部
２５ フラグメモリ

Claims (14)

  1. 複数のバンクを有するＳＤＲＡＭへのアクセスを制御するメモリコントローラであって、
    アクセスマスターからメモリアクセス要求を受け付ける受付部と、
    コマンド発行に関する第１発行モードおよび第２発行モードのうちの一方を選択する選択部と、
    選択した発行モードに従って前記メモリアクセス要求に対応するコマンド列を前記ＳＤＲＡＭに発行する発行部と、を備え、
    前記第１発行モードは、バンクを活性化するアクティベートコマンドを分割しないで連続するクロックサイクルで発行するモードであり、
    前記第２発行モードは、バンクを活性化するアクティベートコマンドを分割して連続しないクロックサイクルで発行するモードであり、
    前記選択部は、
    受け付けたメモリアクセス要求の要求元が、複数のアクセスマスターのうちの第１アクセスマスターである場合は、前記第１発行モードを選択し、
    受け付けたメモリアクセス要求の要求元が、前記複数のアクセスマスターのうちの第２アクセスマスターである場合は、前記第２発行モードを選択する、
    メモリコントローラ。
  2. 前記メモリアクセス要求を受け付けたとき、先行するメモリアクセス要求に対応する未発行のコマンドが存在するか否かを判定し、未発行のコマンドが存在すると判定した場合には、受け付けたメモリアクセス要求の対象となるバンクと、未発行のリードコマンドまたはライトコマンドの対象となるバンクとが異なるか否かを判定する判定部を備え、
    前記判定部により異なると判定された場合には、前記選択部は、前記第１発行モードおよび前記第２発行モードのうちの一方を選択する
    請求項１に記載のメモリコントローラ。
  3. 前記判定部により未発行コマンドが存在しないと判定された場合に、前記選択部は前記第１発行モードを選択する
    請求項２に記載のメモリコントローラ。
  4. 複数のバンクを有するＳＤＲＡＭへのアクセスを制御するメモリコントローラであって、
    アクセスマスターからメモリアクセス要求を受け付ける受付部と、
    コマンド発行に関する第１発行モードおよび第２発行モードのうちの一方を選択する選択部と、
    選択した発行モードに従って前記メモリアクセス要求に対応するコマンド列を前記ＳＤＲＡＭに発行する発行部と、を備え、
    前記第１発行モードは、バンクを活性化するアクティベートコマンドを分割しないで連続するクロックサイクルで発行するモードであり、
    前記第２発行モードは、バンクを活性化するアクティベートコマンドを分割して連続しないクロックサイクルで発行するモードであり、
    前記第１発行モードまたは前記第２発行モードを指定するフラグ情報を保持するメモリを備え、
    前記選択部は、前記メモリからフラグ情報を読み出し、読み出した前記フラグ情報に従って前記第１発行モードおよび前記第２発行モードの一方を選択し、
    前記フラグ情報は、複数のアクセスマスターのそれぞれに対応して前記メモリに保存され、
    前記選択部は、受け付けたメモリアクセス要求の要求元のアクセスマスターに対応するフラグ情報を読み出し、読み出した前記フラグ情報に従って前記第１発行モードおよび前記第２発行モードの一方を選択する
    メモリコントローラ。
  5. 前記メモリアクセス要求を受け付けたとき、先行するメモリアクセス要求に対応する未発行のコマンドが存在するか否かを判定し、未発行のコマンドが存在すると判定した場合には、受け付けたメモリアクセス要求の対象となるバンクと、未発行のリードコマンドまたはライトコマンドの対象となるバンクとが異なるか否かを判定する判定部を備え、
    前記判定部により異なると判定された場合には、前記選択部は、前記第１発行モードおよび前記第２発行モードのうちの一方を選択する
    請求項４に記載のメモリコントローラ。
  6. 前記判定部により未発行コマンドが存在しないと判定された場合に、前記選択部は前記第１発行モードを選択する
    請求項５に記載のメモリコントローラ。
  7. 前記受付部は、前記第１発行モードまたは前記第２発行モードを指定するモード指定コマンドを受け付け、前記モード指定コマンドに従って前記フラグ情報を生成しメモリに保存する
    請求項４から６のいずれか１項に記載のメモリコントローラ。
  8. 複数のバンクを有するＳＤＲＡＭへのアクセスを制御するメモリアクセス制御方法であって、
    アクセスマスターからメモリアクセス要求を受け付け、
    コマンド発行に関する第１発行モードおよび第２発行モードのうちの一方を選択し、
    選択した発行モードに従って前記メモリアクセス要求に対応するコマンド列を前記ＳＤＲＡＭに発行し、
    前記第１発行モードは、バンクを活性化するアクティベートコマンドを分割しないで連続するクロックサイクルで発行するモードであり、
    前記第２発行モードは、バンクを活性化するアクティベートコマンドを分割して連続しないクロックサイクルで発行するモードであり、
    前記発行モードの選択において、
    受け付けたメモリアクセス要求の要求元が、複数のアクセスマスターのうちの第１アクセスマスターである場合は、前記第１発行モードを選択し、
    受け付けたメモリアクセス要求の要求元が、前記複数のアクセスマスターのうちの第２アクセスマスターである場合は、前記第２発行モードを選択する、
    メモリアクセス制御方法。
  9. 前記メモリアクセス要求が受け付けられたとき、先行するメモリアクセス要求に対応する未発行のコマンドが存在するか否かを判定し、
    未発行のコマンドが存在すると判定した場合には、受け付けたメモリアクセス要求の対象となるバンクと、未発行のコマンドの対象となるバンクとが異なるか否かを判定し、
    異なると判定した場合には、前記発行モードの選択において前記第１発行モードおよび前記第２発行モードのうちの一方を選択する
    請求項８に記載のメモリアクセス制御方法。
  10. 未発行のコマンドが存在しないと判定した場合には、前記選択において前記第１発行モードを選択する
    請求項９に記載のメモリアクセス制御方法。
  11. 複数のバンクを有するＳＤＲＡＭへのアクセスを制御するメモリアクセス制御方法であって、
    アクセスマスターからメモリアクセス要求を受け付け、
    コマンド発行に関する第１発行モードおよび第２発行モードのうちの一方を選択し、
    選択した発行モードに従って前記メモリアクセス要求に対応するコマンド列を前記ＳＤＲＡＭに発行し、
    前記第１発行モードは、バンクを活性化するアクティベートコマンドを分割しないで連続するクロックサイクルで発行するモードであり、
    前記第２発行モードは、バンクを活性化するアクティベートコマンドを分割して連続しないクロックサイクルで発行するモードであり、
    前記発行モードの選択において、前記第１発行モードまたは前記第２発行モードを指定するフラグ情報を保持するメモリからフラグ情報を読み出し、読み出した前記フラグ情報に従って前記第１発行モードおよび前記第２発行モードの一方を選択し、
    前記フラグ情報は、複数のアクセスマスターのそれぞれに対応して前記メモリに保存され、
    前記発行モードの選択において、受け付けたメモリアクセス要求の要求元のアクセスマスターに対応するフラグ情報を読み出し、
    読み出した前記フラグ情報に従って前記第１発行モードおよび前記第２発行モードの一方を選択する
    メモリアクセス制御方法。
  12. 前記メモリアクセス要求が受け付けられたとき、先行するメモリアクセス要求に対応する未発行のコマンドが存在するか否かを判定し、
    未発行のコマンドが存在すると判定した場合には、受け付けたメモリアクセス要求の対象となるバンクと、未発行のコマンドの対象となるバンクとが異なるか否かを判定し、
    異なると判定した場合には、前記発行モードの選択において前記第１発行モードおよび前記第２発行モードのうちの一方を選択する
    請求項１１に記載のメモリアクセス制御方法。
  13. 未発行のコマンドが存在しないと判定した場合には、前記選択において前記第１発行モードを選択する
    請求項１２に記載のメモリアクセス制御方法。
  14. 前記第１発行モードまたは前記第２発行モードを指定するモード指定コマンドを受け付け、
    前記モード指定コマンドに従って前記フラグ情報を生成しメモリに保存する
    請求項１１から１３のいずれか１項に記載のメモリアクセス制御方法。
JP2021050871A 2021-03-24 2021-03-24 メモリコントローラおよびメモリアクセス制御方法 Active JP7369954B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021050871A JP7369954B2 (ja) 2021-03-24 2021-03-24 メモリコントローラおよびメモリアクセス制御方法
US17/702,624 US12001691B2 (en) 2021-03-24 2022-03-23 Memory controller and memory access control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021050871A JP7369954B2 (ja) 2021-03-24 2021-03-24 メモリコントローラおよびメモリアクセス制御方法

Publications (2)

Publication Number Publication Date
JP2022148977A JP2022148977A (ja) 2022-10-06
JP7369954B2 true JP7369954B2 (ja) 2023-10-27

Family

ID=83363368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021050871A Active JP7369954B2 (ja) 2021-03-24 2021-03-24 メモリコントローラおよびメモリアクセス制御方法

Country Status (2)

Country Link
US (1) US12001691B2 (ja)
JP (1) JP7369954B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008204258A (ja) 2007-02-21 2008-09-04 Seiko Epson Corp メモリを制御するメモリコントローラ、メモリの制御方法。
US20170365309A1 (en) 2015-09-08 2017-12-21 Samsung Electronics Co., Ltd. Synchronous dynamic random access memory (sdram) device, memory controller for same, and method of operating same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7093094B2 (en) * 2001-08-09 2006-08-15 Mobilygen Corporation Random access memory controller with out of order execution
US6615326B1 (en) * 2001-11-09 2003-09-02 Lsi Logic Corporation Methods and structure for sequencing of activation commands in a high-performance DDR SDRAM memory controller
JP2004013618A (ja) 2002-06-07 2004-01-15 Renesas Technology Corp 同期型半導体記憶装置のアクセス制御装置
CN100501701C (zh) 2003-01-27 2009-06-17 松下电器产业株式会社 存储器控制装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008204258A (ja) 2007-02-21 2008-09-04 Seiko Epson Corp メモリを制御するメモリコントローラ、メモリの制御方法。
US20170365309A1 (en) 2015-09-08 2017-12-21 Samsung Electronics Co., Ltd. Synchronous dynamic random access memory (sdram) device, memory controller for same, and method of operating same

Also Published As

Publication number Publication date
US12001691B2 (en) 2024-06-04
JP2022148977A (ja) 2022-10-06
US20220308771A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
JP4820566B2 (ja) メモリアクセス制御回路
JP4786209B2 (ja) メモリアクセス装置
US6963516B2 (en) Dynamic optimization of latency and bandwidth on DRAM interfaces
US8149643B2 (en) Memory device and method
US20120239873A1 (en) Memory access system and method for optimizing SDRAM bandwidth
JP2007183959A (ja) 改善されたアディティブレイテンシを有したメモリシステム及び制御方法
JP2009193107A (ja) メモリアクセス装置
JP5391833B2 (ja) メモリコントローラ、システムおよび半導体メモリのアクセス制御方法
JP2016218721A (ja) メモリ制御回路およびメモリ制御方法
JP5034551B2 (ja) メモリコントローラ、半導体メモリのアクセス制御方法およびシステム
JP7369954B2 (ja) メモリコントローラおよびメモリアクセス制御方法
WO2009125572A1 (ja) メモリ制御回路及びメモリ制御方法
JP2005215762A (ja) 情報処理装置およびメモリアクセス方法
JP5204777B2 (ja) メモリ装置及びその制御方法
JP2007018222A (ja) メモリアクセス制御回路
US10061737B2 (en) Signal processing device, method of signal processing, storage medium, and electronic musical instrument
JPH09237492A (ja) メモリ制御装置
JP2003271445A (ja) メモリ制御装置及び方法
JP4969811B2 (ja) 情報処理システム及びメモリ制御装置
WO2012070247A1 (ja) メモリ装置、メモリ制御回路およびメモリ制御システム
EP4379721A1 (en) Address decoding method, and memory controller and semiconductor memory system using the same
JP5226161B2 (ja) 半導体記憶装置および情報処理システム
WO2023189358A1 (ja) メモリ制御装置
US20210319824A1 (en) Memory device including a plurality of area having different refresh periods, memory controller controlling the same and memory system including the same
JP2009266152A (ja) コントローラ、ハードディスクドライブおよびコントロール方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231004

R151 Written notification of patent or utility model registration

Ref document number: 7369954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z03

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350