JP2008171751A - プラズマディスプレイパネル - Google Patents

プラズマディスプレイパネル Download PDF

Info

Publication number
JP2008171751A
JP2008171751A JP2007005601A JP2007005601A JP2008171751A JP 2008171751 A JP2008171751 A JP 2008171751A JP 2007005601 A JP2007005601 A JP 2007005601A JP 2007005601 A JP2007005601 A JP 2007005601A JP 2008171751 A JP2008171751 A JP 2008171751A
Authority
JP
Japan
Prior art keywords
film
protective film
substrate
vapor deposition
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007005601A
Other languages
English (en)
Other versions
JP4321593B2 (ja
Inventor
Satoshi Maejima
聡 前嶋
Masafumi Morita
雅史 森田
Mitsuhisa Saito
光央 齋藤
Koji Okazaki
浩司 岡崎
Yoshiyasu Honma
義康 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007005601A priority Critical patent/JP4321593B2/ja
Priority to US12/013,753 priority patent/US7795811B2/en
Priority to KR1020080004162A priority patent/KR20080067306A/ko
Priority to CN2008100031697A priority patent/CN101226866B/zh
Publication of JP2008171751A publication Critical patent/JP2008171751A/ja
Application granted granted Critical
Publication of JP4321593B2 publication Critical patent/JP4321593B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40Layers for protecting or enhancing the electron emission, e.g. MgO layers

Abstract

【課題】放電遅れ時間の基板面内のばらつきを抑制した保護膜を有するPDPを提供する。
【解決手段】前面ガラス基板103上に形成された表示電極106と、誘電体層107と、保護膜108とを有するPDPであって、保護膜108が酸化マグネシウムを含む金属酸化膜であり、かつ保護膜108の任意の点における膜厚と、任意の点におけるカソードルミネッセンス法により測定した発光波長が330nmから370nmの間の最大発光強度に対する発光波長400nmから450nmの間の最大発光強度の比率との積が、保護膜108の面内分布として±15%以内のばらつきの範囲としている。
【選択図】図1

Description

本発明は、放電遅れ時間の基板面内のばらつきを抑制した保護膜を有するプラズマディスプレイパネルに関する。
近年、コンピュータやテレビなどの画像表示に用いられているカラー表示デバイスにおいて、液晶表示パネル(LCD)、フィールドエミッションディスプレイパネル(FED)、プラズマディスプレイパネル(以下、PDPと呼ぶ)などのフラットディスプレイパネルが大型化と薄型化とを実現可能にする表示デバイスとして注目されている。その中で、特にPDPは高速応答性や高視野角などの優れた特徴を備え、高精細・高画質化に向けた開発が活発に行われている。
PDPは、基本的には前面板と背面板とで構成されている。前面板は、ガラス基板と、その一方の主面上に形成されたストライプ状の透明電極およびバス電極よりなる走査電極および維持電極とで構成された表示電極と、表示電極を覆ってコンデンサとして働き放電による壁電荷を形成する誘電体層と、誘電体層上に形成された保護膜とで構成されている。一方、背面板は、ガラス基板と、その一方の主面上に表示電極と交差する方向に形成されたストライプ状のアドレス電極と、アドレス電極を覆う誘電体層と、その上に形成された隔壁と、各隔壁間に形成された赤色、緑色および青色をそれぞれ発光する蛍光体層とで構成されている。
前面板と背面板とはその電極形成面側を対向させて気密封着され、隔壁によって放電セルが形成された放電空間にはNe−Xeなどの放電ガスが400Torr〜600Torrの圧力で封入されている。表示電極に映像信号電圧を選択的に印加することによって放電ガスを放電させ、それによって発生した紫外線が各色蛍光体層を励起して赤色、緑色、青色の発光をさせてカラー画像表示を実現している。
前面板の誘電体層上に形成された保護膜は、耐スパッタ性と2次電子放出特性に優れる酸化マグネシウム(MgO)などの金属酸化膜が電子ビーム蒸着法などの薄膜プロセスで形成され広く用いられている。MgOの優れた耐スパッタ性により、放電によるイオン衝撃(スパッタリング)から誘電体層を保護する。また、その高い2次電子放出特性により、放電セル内に2次電子を効率よく放出し放電開始電圧を低下させる働きをする。
また、保護膜であるMgO薄膜は、例えば酸素欠損や不純物混入などの違いによりその膜質や物性が変化することが知られている。保護膜を形成する工程おいては、酸素(O)ガスを、例えば電子ビーム蒸着室内に所定の分圧で供給することにより、MgO薄膜の酸素欠損量を調整し、目標の物性となるように制御して形成している。Oガスの供給なしで形成した膜に酸素欠損が生じやすいのは、電子ビーム照射により膜原料であるMgOなどの金属酸化物を蒸発させる際に膜原料から酸素原子が脱離しやすいことに起因している。したがって、成長表面には常にOガスを供給する必要がある。
PDPは大画面フルハイビジョンなどによる大画面高精細化への要求がさらに高まっており、画面面積や走査線数の増加、それに伴うアドレス期間の短縮がさらに要望されている。アドレス期間を短縮するために、保護膜にはさらに高い2次電子放出性能が求められる。すなわち、放電セル構造の高精細化に伴って走査線数が増加し、アドレス期間に印加するアドレスパルスのパルス幅を狭くしてさらに高速駆動を行う必要がある。放電現象は、印加パルスの立ち上がりからかなり遅れて実際の放電が行われるという放電遅れが存在する。そのため、印加されたパルス幅内で放電が終了する確率が低くなり、本来点灯すべきセルに書き込みができないなどの点灯不良が生じて画面表示のちらつきとして観察される。この放電遅れ時間をさらに短くするために、保護膜にはさらに良好な2次電子放出性能が要求される。
保護膜の屈折率を波長400nm〜1000nmの光に対して1.4〜2.0とすることにより、放電遅れ時間を短くし、耐スパッタ性能も向上して良好な表示品質が維持される例が開示されている(例えば、特許文献1参照)。
また、Oガスを導入して形成した保護膜を水素プラズマ処理することにより、保護膜の体積抵抗率を3.5×1011Ω・cm以上とすること、あるいは、このとき全体の原子の数に100に対して水素原子の数を3以上含有させることにより放電遅れ時間の短縮、放電電圧の低下が達成されることが開示されている(例えば、特許文献2参照)。
特開2003−317631号公報 特開2002−33053号公報
放電遅れ時間はMgO薄膜の膜厚によっても変化することが知られている。これは、膜厚に対してMgO薄膜の結晶成長の程度が異なり2次電子放出特性に違いが生じるためであると考えている。したがって、保護膜の膜厚分布の影響が放電遅れ時間の基板面内分布に影響を及ぼすことになる。従来のPDPの解像度が1366×768であるハイディフィニッションにおいては、放電遅れ時間の基板面内分布が±50%以内であれば、不灯などの不具合が発生しない画像表示を実現できる。しかし、PDPの解像度が1920×1080であるフルハイディフィニッションにおいては、放電遅れ時間の基板面内分布をさらに小さくしないと画像表示に不具合が発生する課題がある。
したがって、近年の高精細化、高画質化のPDPに対しては更なる放電遅れ時間の短縮と面内での均一性が要求される。上記特許文献1あるいは特許文献2の技術による保護膜を用いた場合では、放電遅れ時間の基板面内分布が±40%以上の範囲のPDPとなって不均一となって安定化しない。そのため、十分な放電特性が得られない放電セルが面内に存在し、不灯や初期化時の誤放電などの点灯不良や表示ちらつきが発生するという課題が生じた。
本発明は、上記の課題を解決するためになされたもので、放電遅れ時間の基板面内のばらつきを抑制した保護膜を有するPDPを提供することを目的とする。
上記の目的を達成するために、本発明のPDPは、基板上に形成された表示電極と、誘電体層と、保護膜とを有するPDPであって、保護膜が酸化マグネシウムを含む金属酸化膜であり、かつ保護膜の任意の点における膜厚と、任意の点におけるカソードルミネッセンス法により測定した発光波長が330nmから370nmの間の最大発光強度に対する発光波長400nmから450nmの間の最大発光強度の比率との積が、保護膜の面内分布として±15%以内のばらつきの範囲としている。
このような構成とすることにより、放電遅れ時間の基板面内のばらつきを抑制して、フルハイディフィニッションの高精細表示でも高画質の画像表示が実現可能なPDPを提供することができる。
さらに、カソードルミネッセンス法により測定した発光波長が330nmから370nmの間の最大発光強度に対する発光波長400nmから450nmの間の最大発光強度の比率が1.08以上であってもよく、さらには、保護膜の平均膜厚が700nmから900nmの範囲にあり、かつ面内分布が±5%以上±10%以下であることが望ましい。
このような構成によれば、放電遅れ時間の基板面内のばらつきをさらに抑制して、大画面でも高精細、高画質の画像表示が可能なPDPを実現することができる。
本発明のPDPによれば、放電電遅れ時間の基板面内のばらつきを抑制し、大画面でも高精細、高画質の画像表示が可能なPDPを実現することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態)
図1は、本発明の実施の形態におけるPDPの構成を示す斜視図である。なお、以下の実施の形態において、同一構成要素には同じ符号を付与している。
図1に示すように、PDP1は、前面板102と背面板109とを対向して有する面放電型のAC型PDPの構造である。前面板102の前面ガラス基板103の主面上には、順次表示用の走査信号を入力するための走査電極104と、放電の維持信号を入力するための維持電極105とがそれぞれ対をなして平行に形成され、行電極となる複数のライン状の表示電極106を構成している。走査電極104、維持電極105はそれぞれ透明電極104a、105bとその上に形成されたバス電極104b、105bとで構成される。
表示電極106を覆って放電による壁電荷を形成するための誘電体層107が形成されている。さらに、誘電体層107上には、放電によるイオン衝撃から誘電体層107を保護するとともに、2次電子放出性薄膜となる金属酸化物の誘電体保護膜(以下、保護膜と呼ぶ)108が被覆形成されている。また、隣り合う走査電極104と維持電極105の対間には、表示面のコントラストを高めるための遮光層(図示せず)を形成することもある。
背面板109は、背面ガラス基板110の主面上には、表示データ信号を入力するための列電極となる複数のアドレス電極111が、前面板102の表示電極106と交差する方向に複数形成されている。アドレス電極111の上に下地誘電体層112が成膜されている。さらに下地誘電体層112上にはアドレス電極111と平行して隔壁113が形成され、各隔壁113間には赤色、緑色および青色をそれぞれ発光する蛍光体層114R、114G、114Bが設けられている。
前面板102と背面板109とをその電極形成面側を対向させ、その周縁部をフリットガラスなどのシール材を用いて封着する。その後、加熱しながら脱ガス処理を行った後、放電ガスとしてHe、Ne、Xeなどの希ガスを、例えば400Torr〜600Torrの圧力で封入する。さらに、各電極に所定の電圧、波形の駆動パルスを印加して放電を行うエージングを行い、放電空間115を有する放電セル116が複数形成されたPDP1が完成する。
完成したPDP1には、走査電極104、維持電極105からなる表示電極106およびアドレス電極111にそれぞれ電気信号を供給するための駆動用のドライバICが搭載された回路基板が接続され、制御信号回路や電源回路とともに筐体に組み込んで表示装置として完成する。
PDP1は以下によって駆動している。前面板102と背面板109の各電極間で順次にアドレス放電を行い、各電極に所定の信号の電圧パルスを印加して、点灯したい放電セル116の保護膜108表面に電荷を形成し、電荷の形成された放電セルにおける前面板102の隣接する表示電極106間で維持放電を行う。これによって、封入された希ガスを放電させ、放電により放射される紫外線で隔壁113間に設けられた各色蛍光体層114R、114G、114Bを励起して赤色、緑色、青色の可視光に変換発光させて、カラー画像などからなる情報を表示する。
本発明の実施の形態における保護膜108は、MgO(酸化マグネシウム)を含む金属酸化膜であり、保護膜の任意の点における膜厚と、任意の点のカソードルミネッセンス法における発光波長範囲330nmから370nmの間の最大発光強度に対する400nmから450nmの間の最大発光強度の比率との積が、面内複数点における積の平均値に対して±15%以内のばらつきの範囲にあるように構成している。
カソードルミネッセンス法とは、試料に電子線を照射したときにそのエネルギー緩和過程としての発光を検出し、試料中の欠陥などの情報を得る分析手法である。本発明の実施の形態では電子線を直接保護膜108の任意の各点に照射し、励起されて発光したカソードルミネッセンスを検出する。そして、保護膜108の膜厚とカソードルミネッセンス法によって得られた上記波長範囲の最大発光強度の比率との積の値のばらつき範囲を規定した保護膜108を有する前面板102を用いてPDP1を構成するものである。
このように、保護膜108の任意の点における膜厚と最大発光強度の比率との積を基板面内分布の所定の範囲内に規定することにより、放電遅れ時間が前面ガラス基板103面内の複数点においてその分布が平均値に対して±25%以下に抑制される。その結果、放電遅れ時間の基板面内のばらつきが抑制され、表示ちらつきなどのない高品質の画像表示を大画面、高精細で実現できる。
なお、上記において、望ましくは、波長範囲330nmから370nmの間の最大発光強度に対する400nmから450nmの間の最大発光強度の比率が、1.08以上であることが好ましい。さらに、望ましくは、保護膜は、保護膜の膜厚平均値が700nmから900nmの範囲にあり、かつ保護膜の膜厚変化の面内分布が±5%以上±10%以下であることが好ましい。これにより、放電遅れ時間の基板面内のばらつきをさらに抑制して、さらに高品質のPDPを実現することができる。
次に、本発明の実施の形態におけるPDPの製造方法を図2を用いて詳細に説明する。図2は、本発明の実施の形態におけるPDPの製造方法の一工程で用いる成膜装置を示す図である。
図1に示す前面板102として、まず、前面ガラス基板103上に走査電極104および維持電極105を複数対でストライプ状に形成する。具体的には、前面ガラス基板103上に、例えばITOなどの透明導電性膜を蒸着法やスパッタリング法などを利用した成膜プロセスにより形成し、その後でフォトリソ法などを用いてパターニングし透明電極104a、105aを形成する。さらにその上に積層する形で、例えばAgなどによる膜を印刷法などを利用した成膜プロセスにより形成してから、フォトリソ法などを用いてパターニングしバス電極104b、105bを形成する。このようにして、走査電極104および維持電極5からなる表示電極106を得る。
次に、上述した方法で形成した表示電極106を覆って誘電体層107を形成する。誘電体層107は、例えばスクリーン印刷法により鉛系あるいは非鉛系のガラス材料を含むペーストを塗布した後、加熱焼成することによって形成する。例えば鉛系のガラス材料を含むペーストとしては、例えば、PbO(70wt%)−B(15wt%)−SiO(10wt%)−Al(5wt%)と有機バインダ(一例を挙げるとα−ターピネオールに10%のエチルセルローズを融解したバインダ材料)との混合物が使用される。続いて、このようにして表示電極106上に被覆形成した誘電体層107を、例えばMgOを含む金属酸化膜の保護膜108で被覆し、前面板102を形成する。保護膜を形成する工程については、使用する成膜装置とともに、後で詳しく述べる。
他方、図1に示す背面板109として、まず、背面ガラス基板110上に複数のストライプ状のアドレス電極111を形成する。具体的には、背面ガラス基板110の一方の表面上に、例えばAgなどの導電性材料膜を印刷法などを利用した成膜プロセスにより形成してから、フォトリソ法などを用いてパターニングしてアドレス電極111を形成する。このアドレス電極111を下地誘電体層112により被覆し、さらに、下地誘電体層112上にアドレス電極111間に平行に配置した隔壁113を形成する。そして、赤色(R)、緑色(G)、青色(B)の蛍光体粒子と有機バインダとからなるペースト状の蛍光体インキを各隔壁113間の溝部分に塗布し、これを焼成して有機バインダを焼失させることによって各蛍光体粒子が結着して蛍光体層114R、114G、114Bが形成され、背面板109を形成する。
上述した方法で作製した前面板102と背面板109とを、前面板102の表示電極106と背面板109のアドレス電極111とが直交するように重ね合わせるとともに、周縁に低融点ガラスが含まれる封着部材を介挿し、これを焼成して気密シール層(図示せず)化することで封着する。そして、一旦、放電空間115内を高真空に排気した後、放電ガス(例えば、He−Xe系、Ne−Xe系の混合希ガス)を所定の圧力で封入することによってPDP1の表示パネルが完成する。
次に、MgOなどの金属酸化膜による保護膜108を成膜形成する工程について、図2の成膜装置20を参照しながら説明する。本発明の実施の形態では、成膜速度が高く比較的良質な金属酸化膜を形成できる電子ビーム蒸着法による成膜装置20を用いて成膜する。金属酸化膜であるMgOの保護膜を形成する方法としては、電子ビーム蒸着法の他にスパッタリング法、イオンプレーティング法などを用いることができる。
図2に示すように、成膜装置20は、前面ガラス基板103に対しMgO薄膜の保護膜108を形成する成膜室となる蒸着室21と、蒸着室21に前面ガラス基板103を投入する前に前面ガラス基板103を予備加熱するとともに予備排気を行うための基板搬入室22と、蒸着室21での蒸着が終了後、取り出された前面ガラス基板103を冷却するための基板搬出室23とを備えている。これらの基板搬入室22、蒸着室21、基板搬出室23の各々は、内部を真空雰囲気にできるよう密閉構造となっており、各室毎に独立して真空排気系24a、24b、24cをそれぞれ備えている。基板搬入室22、蒸着室21、基板搬出室23を貫いて、搬送ローラ、ワイヤ、チェーンなどによる搬送手段25を配設している。また、外気と基板搬入室22との間、基板搬入室22と蒸着室21との間、蒸着室21と基板搬出室23との間、基板搬出室23と外気との間を開閉可能な仕切壁(遮断壁)26a、26b、26c、26dでそれぞれ仕切っている。搬送手段25の駆動と仕切壁26a、26b、26c、26dの開閉との連動によって、基板搬入室22、蒸着室21、基板搬出室23それぞれの真空度の変動を最低限に調整している。
前面ガラス基板103を外部から仕切壁を通して成膜装置20の基板搬入室22に導入し、蒸着室21、基板搬出室23を順次に通過させる。それぞれの室での所定の処理を行った上で、成膜装置20の外部に搬出することが可能であり、複数枚の前面ガラス基板103に対して連続してMgO薄膜を成膜する枚葉式処理を行うことができる。基板搬入室22、蒸着室21の各室には、前面ガラス基板103を加熱するための基板加熱手段27a、27bをそれぞれ設置している。なお、前面ガラス基板103の搬送は、通常、トレイと呼ばれる基板保持具(キャリア)30に保持した状態で行う。
次に、成膜室である蒸着室21について説明する。蒸着室21には、真空排気系24bが接続された密閉容器となる蒸着室21内に、MgOの粒を入れたハース28b、電子銃28c、磁場を印加する偏向マグネット(図示せず)などを設けている。偏向マグネットにより発生する磁場によって、電子銃28cから放出された電子ビーム28dを偏向して蒸着源28aのMgOの粒に照射することにより、熱量が投入されて加熱・蒸発し、蒸着源28aであるMgOから蒸気流28eを発生させる。このとき、前面ガラス基板103は、開口部を有する基板支持用の基板保持具30に載せられ、搬送手段25により図2に示す矢印の方向に沿って左側から右側に移動する。このとき、蒸気流28eを遮断する上流側シャッタ28g、下流側シャッタ28hを開けて基板保持具30の下側を開放状態に保つ。蒸発したMgOは基板保持具30の開口部を通過し、赤外線ランプなどのヒータを用いた基板加熱手段27a、27bにより所定温度まで加熱された前面ガラス基板103の表面上に付着・堆積する。これによって、所望の形状、膜厚のMgO薄膜の保護膜108が連続的に形成される。なお、上流側とは基板が搬入されてくる側であり、下流側とは基板が搬出される側を意味する。
また、図2に示すように、成膜装置20では、特に成膜終了時間近傍の蒸着室21内の雰囲気を制御するため、複数のガス導入手段29a、29bおよび、例えば四重極質量分析計などの分圧検出手段29cを、基板搬送方向に対して垂直方向に、基板搬出室23側の仕切壁26cの周辺近傍に配置する。また、成膜室となる蒸着室21において、一方のガス導入手段29aにより、例えばOガスを導入し、別のガス導入手段29bにより、例えばHO(水)を含むガスを導入する。
そして、保護膜108の成膜過程において、特に成膜終了時間近傍の蒸着室21内の雰囲気を制御するため、以下のようにガス状態を適正に制御する。本発明の実施の形態では、成膜室となる蒸着室21内のガス状態の適正な制御を行うためのパラメータとして、蒸着室21における特に成膜が終了する時間付近のガスの分圧を用い、この分圧を成膜場で一定範囲内に保ちながら成膜を行う。これにより、金属酸化膜であるMgO薄膜が安定して良質に形成できる。
ここにいう成膜場とは、蒸着室21内の、ハース28bと前面ガラス基板103との間の空間を指し、また、以降の説明においては、分圧とはその成膜場における成膜終了近傍時の分圧を指す。また、成膜終了近傍時とは、MgO薄膜の所定膜厚に対して半分の厚さが成膜された時間から成膜終了時までの時間の範囲である。
具体的には、蒸着室21の基板搬出室23側の下流側突出部21c周辺に設けた分圧検出手段29cからの情報に基づいて、蒸着室21内における成膜終了時間近傍のガスの分圧を検出し、制御手段(図示省略)により蒸着室21内のガスの分圧を一定範囲内とする。より具体的には、ガス導入手段29a、29bからのガス導入量と真空排気系24bによる排気量とを制御手段により制御し、蒸着室21内のガスの分圧を一定範囲内に制御する。
上記方法により、成膜室となる蒸着室21における成膜が終了する時間近傍での雰囲気ガス、例えばOガスやHOを含むガスの分圧を一定範囲内に保った状態に制御して蒸着を行うことにより、MgO薄膜内の特に表層部分の未結合手の量を制御した保護膜108を安定して形成できる。なお、分圧検出手段29cを配設する位置は、MgO薄膜が成膜できる状態において、下流側シャッタ28hの下流側の端縁281hより、さらに下流側突出部21c側に配設することが望ましい。これにより、導入したガスの分圧を一定範囲内にさらに保てる。
これに対して、従来の成膜装置では、ガス導入手段と分圧検出手段は基板搬入室側に設けられていた。このような成膜装置で蒸着室内の雰囲気を制御して成膜する場合、枚葉式成膜装置の蒸着室全体にわたって均一な雰囲気とすることは実際上困難である。すなわち、蒸着源のあるハースの上方部にある蒸着室の中央部と基板搬入室または基板搬出室側近傍の蒸着室の左右端部とでは雰囲気に差が発生する。特に、成膜が終了する時間付近においては、基板が蒸着室の左側の基板搬出室の近くに移動しており、蒸着室内のガスの雰囲気状態の差により、保護膜の特性に影響を及ぼす膜物性が大きく変化する。
上述のように、本発明の実施の形態においては、蒸着室21に導入するガスは、酸素欠損を防止し未結合手の量を制御するためにOガスを、また、積極的にH原子やOH分子といった不純物を膜中に混入させて未結合手の量を増やすためにHOを含むガスを用いる。従来、保護膜であるMgO薄膜の物性はその成膜過程での酸素欠損や不純物混入により変化することが知られている。
本発明者らは、その成膜過程において、特に成膜終了近傍時の酸素欠損や不純物混入によるMgO薄膜の物性の変化が保護膜の特性である2次電子放出性能に影響を与えることを、各種特性の検討実験の過程で確認した。特に成膜終了近傍時に形成されるMgO薄膜表層は、酸素が欠損したりMgOの原料や雰囲気ガス中に極微量含まれるHOに起因するOH分子などの不純物が混入したりする。そのため、MgO薄膜、特にその表層のMg原子とO原子との結合に乱れが生じる。これにより発生する結合に関与しない未結合手(ダングリングボンド)の存在によってMgOのエネルギーバンドに影響を与え、保護膜の2次電子放出の状態が大きく変化するためであると考えられる。それ故、本発明の実施の形態では、成膜時にO、HOを含むガスを成膜室となる蒸着室21に導入してその雰囲気を制御し成膜する。これにより、MgO薄膜内の特に表層部分の未結合手の量を制御できる。
次に、保護膜を形成する工程について具体的に説明する。まず、図2に示すように、成膜室となる蒸着室21で、赤外線ランプなどを用いた基板加熱手段27bにより前面ガラス基板103を加熱して所定の温度で一定に保つ。加熱温度は、前面ガラス基板103上に前もって形成されている表示電極106や誘電体層107が熱劣化することがないように、100℃から400℃程度の温度範囲に設定される。そして、上流側シャッタ28gと下流側シャッタ28hとが蒸着室21の中央部に移動して基板保持具30の下側が閉じた状態で、電子銃28cから電子ビーム28dを蒸着源28aに照射して予備加熱し、蒸着源28aに含まれる不純物ガスの脱ガスを行う。それとともに真空排気系24bで不純物ガスを排気した後に、ガス導入手段29a、29bからガスを導入する。導入するガスは、上述のように、MgO薄膜中の酸素欠損を防止するためにOまたはOを含むガスを、また、積極的にHやOHなどの不純物を膜中に混入するためにHOを含むガスを用いる。そしてこれらのガスは蒸着室21の成膜場においてその分圧が一定範囲内となるように制御する。
図3は、MgO薄膜のカソードルミネッセンスによる発光スペクトルを示す図である。図3に示す発光スペクトルには、発光領域330nmから370nm内に最大発光強度A1が、発光波長400nmから450nmの間に最大発光強度A2のピークがある。図3から、最大発光強度A1と最大発光強度A2との比率A2/A1を求める。
図4は、分圧検出手段29cで検出されたHO分圧に対するカソードルミネッセンスによる最大発光強度A1と最大発光強度A2の比率A2/A1を示す図である。図4に示すように、HO分圧に対して比率A2/A1が変化することがわかる。これは、HOを含むガスを導入すると、MgOの結晶構造中にOH基の結合が発生し結果的に酸素欠損量に違いが生じ、カソードルミネッセンス発光における最大発光強度A1と最大発光強度A2の比率が大きく変化したものと考えられる。
本発明の実施の形態においては、前面ガラス基板103面内のMgO薄膜の膜厚とカソードルミネッセンス発光における最大発光強度A1と最大発光強度A2の比率との積が面内で所定の範囲となるように制御している。すなわち、前面ガラス基板103面内の膜厚分布はあらかじめ蒸着源28aの配置位置や個数などによって制御する。さらに、発光強度の比率A2/A1が所定の値になるように、図4のグラフを利用して分圧検出手段29cで検出される分圧が所定値になるようにガス導入手段29a、29bからHO導入量を制御する。
具体的には、蒸着室21に対して、真空排気系24bにより排気しながらガス導入手段29b、29cからHOを含むガスを導入して、排気量とガス導入量とを制御手段(図示せず)で制御して調整し、排気とガス導入を平衡させることで行う。そして、上流側シャッタ28gと下流側シャッタ28hをそれぞれ基板搬入室22、基板搬出室23側に移動させて基板保持具30の下側を開放した状態に保ち、MgOの蒸気流28eが前面ガラス基板103に向けて噴射する。その結果、基板面内において最大発光強度の比率に変化が生じ、保護膜の任意の点における膜厚と最大発光強度の比率の積を基板面内分布の所定の範囲内に規定し制御することができる。
次に、より具体的な本発明の実施の形態におけるPDPの保護膜を形成する工程について説明する。図2に示す成膜装置において、以下の設定条件で実施した。
前面ガラス基板103上に表示電極106、誘電体層107を所定の材料、条件で形成し、蒸着時基板温度は、形成した表示電極106、誘電体層107が熱劣化しない温度300℃に設定した。また、蒸着室21の到達圧力は、2×10−4Pa以下とし、蒸着時における電子銃エミッション電流は480mAとした。
基板搬送速度は、800mm/minの一定速度で前面ガラス基板103を蒸着室21内で移動させ、保護膜108の膜厚が所定の値の約900nmに達した後、仕切壁を通じて基板搬出室23へ搬送するように設定した。蒸着時の蒸着室21内の圧力は、Oガスの導入量と排気量を制御手段で制御して約2×10−2Paに平衡させた。また、ガス導入手段から導入したHOの導入量と真空排気系による排気量とを蒸着室21内でHOのガスの分圧を6×10−4Pa〜2×10−3Paの範囲に制御した。この場合、約5m程度の容積の蒸着室21に対して、ガス導入手段29aよりOガスを約120sccm導入し、蒸着時の圧力は真空排気系近傍で約2×10−2Paに平衡させた。そして、ガス導入手段29bからHOを10sccm〜30sccm導入した。
形成したMgO薄膜の保護膜108について複数箇所の膜厚測定およびカソードルミネッセンス分析を実施した。その結果、面内のMgO薄膜の膜厚平均値は900nmで、膜厚変化の面内分布は±8%の範囲内のMgO薄膜であった。また、各箇所におけるカソードルミネッセンスにおける発光の最大発光強度の比率A2/A1は1.08以上であった。特に、上述のようにHOを含むガスを導入した保護膜108は比率A2/A1が1.08以上となる。したがって、HOを含むガスの導入量を制御することによって、図4に示すように最大発光強度の比率を変化させてもよい。本発明の実施の形態では、膜厚と最大発光強度の比率の積は、基板面内の上記複数箇所の平均値に対して±15%以内となるように制御した。なお、上記において、基板面内の膜厚平均を900nm、膜厚のばらつきを±8%としたが、基板面内の膜厚平均値が700nmから900nmの間にあり、膜厚の面内分布が±5%以上±10%以下のMgO薄膜の場合であってもよい。
図5は、保護膜の膜厚と最大発光強度比率との積と、PDP1の規格化した放電遅れ時間との関係を示す図である。図5に示すように、膜厚と最大発光強度比率との積とPDP1の放電遅れ時間とに相関のあることがわかる。すなわち、上述の方法で基板面内の膜厚分布を制御するとともに、基板搬送方向下流でのHOを含むガスの導入量によって最大発光強度比率を制御することにより膜厚と最大発光強度比率との積を制御し、結果として基板面内の保護膜108の基板面内分布を制御することができる。
図5に示すように、本発明の実施の形態によれば、膜厚と最大発光強度比率との積を基板面内の平均値に対して±15%以内の範囲に制御することにより、放電遅れ時間の分布を±25%以内に抑制する保護膜とすることができる。表示の精細度としてハイディフィニッションのPDPにおいては、基板面内の放電遅れ時間が±50%程度変化する分布を有しても、十分な放電特性が得られるものであった。しかし、画素数が倍となり、1セル当りの面積が1/2以下となるさらに高精細のフルハイディフィニッションPDPにおいては、1セル当りのアドレス放電時間が約1/2、電気容量が1/2となる。それ故、放電遅れ時間として要求される面内分布がさらに小さいことが要求される。図5に示すように、膜厚と最大発光強度比率との積を基板面内の平均値に対して±15%以内の範囲に制御し、基板面内の複数点において放電遅れ時間が±25%以下に制御すると、高精細、高画質なフルハイディフィニッションPDPの画像表示品質を向上させることができる。
以上のように本発明におけるPDPによれば、特にフルハイディフィニッション対応の高精細、高画質のPDPなど、大画面表示装置に有用である。
本発明の実施の形態におけるPDPの構成を示す斜視図 同PDPの製造方法の一工程で用いる成膜装置を示す図 MgO薄膜のカソードルミネッセンスによる発光スペクトルを示す図 分圧検出手段で検出されたHO分圧に対するカソードルミネッセンスによる最大発光強度A1と最大発光強度A2の比率A2/A1を示す図 保護膜の膜厚と最大発光強度比率との積と、PDPの規格化した放電遅れ時間との関係を示す図
符号の説明
1 PDP
20 成膜装置
21 蒸着室
21c 下流側突出部
22 基板搬入室
23 基板搬出室
24a,24b,24c 真空排気系
25 搬送手段
26a,26b,26c,26d 仕切壁
27a,27b 基板加熱手段
28a 蒸着源
28b ハース
28c 電子銃
28d 電子ビーム
28e 蒸気流
28g 上流側シャッタ
28h 下流側シャッタ
29a,29b ガス導入手段
29c 分圧検出手段
30 基板保持具(キャリア)
102 前面板
103 前面ガラス基板
104 走査電極
104a,105a 透明電極
104b,105b バス電極
105 維持電極
106 表示電極
107 誘電体層
108 保護膜
109 背面板
110 背面ガラス基板
111 アドレス電極
112 下地誘電体層
113 隔壁
114R,114G,114B 蛍光体層
115 放電空間
116 放電セル
281h 端縁

Claims (3)

  1. 基板上に形成された表示電極と、誘電体層と、保護膜とを有するプラズマディスプレイパネルであって、
    前記保護膜が酸化マグネシウムを含む金属酸化膜であり、かつ前記保護膜の任意の点における膜厚と、前記任意の点におけるカソードルミネッセンス法により測定した発光波長が330nmから370nmの間の最大発光強度に対する発光波長400nmから450nmの間の最大発光強度の比率との積が、前記保護膜の面内分布として±15%以内のばらつきの範囲にあることを特徴とするプラズマディスプレイパネル。
  2. カソードルミネッセンス法により測定した発光波長が330nmから370nmの間の最大発光強度に対する発光波長400nmから450nmの間の最大発光強度の比率が1.08以上であることを特徴とする請求項1に記載のプラズマディスプレイパネル。
  3. 前記保護膜の平均膜厚が700nmから900nmの範囲にあり、かつ面内分布が±5%以上±10%以下であることを特徴とする請求項1または請求項2に記載のプラズマディスプレイパネル。
JP2007005601A 2007-01-15 2007-01-15 プラズマディスプレイパネル Expired - Fee Related JP4321593B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007005601A JP4321593B2 (ja) 2007-01-15 2007-01-15 プラズマディスプレイパネル
US12/013,753 US7795811B2 (en) 2007-01-15 2008-01-14 Plasma display panel
KR1020080004162A KR20080067306A (ko) 2007-01-15 2008-01-15 플라즈마 디스플레이 패널
CN2008100031697A CN101226866B (zh) 2007-01-15 2008-01-15 等离子显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007005601A JP4321593B2 (ja) 2007-01-15 2007-01-15 プラズマディスプレイパネル

Publications (2)

Publication Number Publication Date
JP2008171751A true JP2008171751A (ja) 2008-07-24
JP4321593B2 JP4321593B2 (ja) 2009-08-26

Family

ID=39699636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007005601A Expired - Fee Related JP4321593B2 (ja) 2007-01-15 2007-01-15 プラズマディスプレイパネル

Country Status (4)

Country Link
US (1) US7795811B2 (ja)
JP (1) JP4321593B2 (ja)
KR (1) KR20080067306A (ja)
CN (1) CN101226866B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099265A1 (ja) * 2010-02-12 2011-08-18 パナソニック株式会社 プラズマディスプレイパネル

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1079448A (en) * 1912-02-23 1913-11-25 Clarence E Mehlhope Refrigerating apparatus.
JP2008311203A (ja) * 2007-06-15 2008-12-25 Seoul National Univ Industry Foundation 特定の負極発光特性を有する酸化マグネシウムの微粒子を含むプラズマ素子
US7977883B2 (en) * 2008-09-05 2011-07-12 Samsung Sdi Co., Ltd. Plasma display panel comprising magnesium oxide protective layer
US11676632B2 (en) * 2019-12-26 2023-06-13 Resonac Corporation Magnetic recording medium, method of manufacturing magnetic recording medium and magnetic storage device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3314728B2 (ja) 1998-08-11 2002-08-12 三菱マテリアル株式会社 多結晶MgO蒸着材
US6269361B1 (en) * 1999-05-28 2001-07-31 Goto.Com System and method for influencing a position on a search result list generated by a computer network search engine
JP4153983B2 (ja) 2000-07-17 2008-09-24 パイオニア株式会社 保護膜、その成膜方法、プラズマディスプレイパネル及びその製造方法
JP2003317631A (ja) 2002-04-24 2003-11-07 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル
JP4225761B2 (ja) 2002-10-10 2009-02-18 三菱マテリアル株式会社 Si濃度を調整した多結晶MgO蒸着材
EP1691391A4 (en) * 2003-10-30 2009-04-01 Panasonic Corp PLASMA SCREEN
KR100670248B1 (ko) * 2004-12-13 2007-01-16 삼성에스디아이 주식회사 플라즈마 디스플레이 패널용 보호막, 이의 제조 방법 및상기 보호막을 구비한 플라즈마 디스플레이 패널

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099265A1 (ja) * 2010-02-12 2011-08-18 パナソニック株式会社 プラズマディスプレイパネル
US8283864B2 (en) 2010-02-12 2012-10-09 Panasonic Corporation Plasma display panel with protective layer comprising crystal particles of magnesium oxide
JP5158265B2 (ja) * 2010-02-12 2013-03-06 パナソニック株式会社 プラズマディスプレイパネル

Also Published As

Publication number Publication date
CN101226866B (zh) 2011-04-20
US7795811B2 (en) 2010-09-14
KR20080067306A (ko) 2008-07-18
CN101226866A (zh) 2008-07-23
US20090021164A1 (en) 2009-01-22
JP4321593B2 (ja) 2009-08-26

Similar Documents

Publication Publication Date Title
JP4153983B2 (ja) 保護膜、その成膜方法、プラズマディスプレイパネル及びその製造方法
KR100919443B1 (ko) 플라즈마 디스플레이 패널의 제조방법 및 그 제조장치
JP4321593B2 (ja) プラズマディスプレイパネル
JP4596005B2 (ja) プラズマディスプレイパネルの製造方法
JP2005050804A (ja) プラズマディスプレイパネルの製造方法およびその製造装置
US8163085B2 (en) Method and apparatus for forming protective layer
JP5152249B2 (ja) プラズマディスプレイパネルの製造方法
JP2007119833A (ja) 蒸着膜の形成方法、保護膜の形成方法及びプラズマディスプレイパネル製造装置
JP4543797B2 (ja) プラズマディスプレイパネルの製造方法
JP4788227B2 (ja) プラズマディスプレイパネル
KR100759444B1 (ko) 플라즈마 디스플레이 패널
JP2009146803A (ja) プラズマディスプレイパネル
KR100692032B1 (ko) 플라즈마 디스플레이 패널
JP4650201B2 (ja) プラズマディスプレイパネルの製造方法およびその製造装置
JP4697039B2 (ja) プラズマディスプレイパネルとその製造方法、製造装置
JP2007317414A (ja) プラズマディスプレイパネルの製造方法
JP2004273364A (ja) プラズマディスプレイパネルの製造方法
JP2007026794A (ja) 保護層用原材料
KR20070030589A (ko) 플라즈마 디스플레이 패널장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees