JP2008159620A - 発光ダイオードの製造方法および機能素子の製造方法 - Google Patents

発光ダイオードの製造方法および機能素子の製造方法 Download PDF

Info

Publication number
JP2008159620A
JP2008159620A JP2006343263A JP2006343263A JP2008159620A JP 2008159620 A JP2008159620 A JP 2008159620A JP 2006343263 A JP2006343263 A JP 2006343263A JP 2006343263 A JP2006343263 A JP 2006343263A JP 2008159620 A JP2008159620 A JP 2008159620A
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor layer
nitride
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006343263A
Other languages
English (en)
Other versions
JP4915234B2 (ja
Inventor
Nobukata Okano
展賢 岡野
Akira Omae
暁 大前
Toshikazu Yasuda
寿和 安田
Yoshiaki Watabe
義昭 渡部
Naoyoshi Kuramochi
尚叔 倉持
Tatsuo Ohashi
達男 大橋
Tomokimi Hino
智公 日野
Hironobu Narui
啓修 成井
Koichi Mori
幸一 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006343263A priority Critical patent/JP4915234B2/ja
Publication of JP2008159620A publication Critical patent/JP2008159620A/ja
Application granted granted Critical
Publication of JP4915234B2 publication Critical patent/JP4915234B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】発光ダイオード構造を形成する窒化物系III−V族化合物半導体層を基板上に成長させた後、この窒化物系III−V族化合物半導体層にほとんど物理的損傷を与えることなく基板を低コストで容易に剥離する。
【解決手段】基板11の一主面に磁歪材料からなる凸部12を形成し、凸部12の間の凹部13に、その底面を底辺とする三角形状の断面形状となる状態を経て窒化物系III−V族化合物半導体層15を成長させた後、この窒化物系III−V族化合物半導体層15から横方向成長を行う。この窒化物系III−V族化合物半導体15上に、活性層17を含む窒化物系III−V族化合物半導体層を成長させて発光ダイオード構造を形成する。その後、凸部12に磁界を印加して磁歪を発生させることにより基板11をこれらの窒化物系III−V族化合物半導体層から剥離する。
【選択図】図21

Description

この発明は、発光ダイオードの製造方法および機能素子の製造方法に関し、例えば、窒化物系III−V族化合物半導体を用いた発光ダイオードの製造に適用して好適なものである。
例えば垂直電流注入型のGaN系発光ダイオードを製造する場合には、サファイア基板上にGaN系半導体層を成長させて発光ダイオード構造を形成し、その上に一方の電極を形成した後、このGaN系半導体層からサファイア基板を剥離し、その裏面に他方の電極を形成する必要がある。従来、サファイア基板上にGaN系半導体層を成長させた後、このGaN系半導体層からサファイア基板を剥離する技術としては、KrFエキシマーレーザによる波長248nmのパルスレーザ光をサファイア基板を通してこのサファイア基板との界面の部分のGaN系半導体層に照射して熱分解する技術が多く用いられている(例えば、非特許文献1参照。)。最近、別の技術として、サファイア基板上に金属バッファ層を成長させてからその上にGaN系半導体層を成長させた後、この金属バッファ層を化学エッチングにより除去することによりサファイア基板を剥離する技術が提案されている(例えば、非特許文献2参照。)。そのほかの技術として、サファイア基板上にGaN系半導体層を成長させた後、温度を上下させて冷熱サイクルを加えることにより両者の熱膨張係数差によるひずみを生じさせることによりサファイア基板を剥離する技術も提案されている。
Appl.Phys.Lett.72,599(1998) [平成18年6月7日検索]、インターネット〈URL:http://www.cir.tohoku.ac.jp/j/3activity/seika/seika04/yao.html〉
サファイア基板上にGaN系半導体層を成長させた後、このGaN系半導体層からサファイア基板を剥離するために、パルスレーザ光をサファイア基板との界面の近傍の部分のGaN系半導体層に照射して熱分解する上述の従来の技術は、高価な設備を要するだけでなく、GaN系半導体層の剥離面が物理的損傷を受けたり荒れたりするため、剥離面をエッチングなどによって処理する必要があり、非生産的である。また、金属バッファ層を化学エッチングにより除去することによりサファイア基板を剥離する技術では、サファイア基板とGaN系半導体層との間にはさまれた金属バッファ層をサイドエッチングする必要があるが、サファイア基板とGaN系半導体層との間の隙間にエッチング液を途中で淀みを生ずることなく継続的に均一に供給することは容易ではないため、エッチングが不均一となったり、エッチングに長時間かかるなどの多くの点で問題がある。さらに、冷熱サイクルを加えることによりサファイア基板を剥離する技術では、GaN系半導体層に大きな負荷がかかるため、大きな物理的損傷が生じ、場合によっては亀裂破壊が生じてしまうおそれもある。
そこで、この発明が解決しようとする課題は、発光ダイオード構造を形成する窒化物系III−V族化合物半導体層を基板上に成長させた後、この基板を窒化物系III−V族化合物半導体層にほとんど物理的損傷を与えることなく低コストで容易に剥離することができ、垂直電流注入型の発光ダイオードを容易に製造することができる発光ダイオードの製造方法を提供することである。
この発明が解決しようとする他の課題は、発光ダイオード構造を形成する窒化物系III−V族化合物半導体層の結晶性の大幅な向上により発光効率が極めて高く、しかも一度のエピタキシャル成長により低コストで製造することができ、基板の凹凸加工も容易である発光ダイオードの製造方法を提供することである。
この発明が解決しようとするさらに他の課題は、発光ダイオード、半導体レーザ、トランジスタなどを含む各種の機能素子の素子構造を形成する窒化物系III−V族化合物半導体層その他の層を基板上に成長させた後、この基板をこれらの層にほとんど物理的損傷を与えることなく低コストで容易に剥離することができ、垂直電流注入型の発光ダイオードなどの機能素子を容易に製造することができる機能素子の製造方法を提供することである。
この発明が解決しようとするさらに他の課題は、素子構造を形成する窒化物系III−V族化合物半導体層その他の層の結晶性の大幅な向上により発光効率などの素子の性能が極めて高く、しかも一度のエピタキシャル成長により低コストで製造することができ、基板の凹凸加工も容易である機能素子の製造方法を提供することである。
上記課題および他の課題は、添付図面を参照した本明細書の記述により明らかとなるであろう。
上記課題を解決するために、第1の発明は、
一主面に複数の凸部を有する基板であって当該凸部は磁歪材料または電歪材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させる工程と、
上記第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させる工程と、
上記凸部に磁界または電界を印加して上記凸部に磁歪または電歪を発生させることにより上記基板を上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層から剥離する工程と
を有することを特徴とする発光ダイオードの製造方法である。
基板の凸部を磁歪材料により構成する場合、この磁歪材料としては、純Ni、Fe−Ni系合金、Fe−Co系合金、ソフトフェライトなどの従来公知の強磁性体を用いることができるが、磁界の印加により大きな磁歪(磁気ひずみ)を発生させることができる超磁歪材料を用いることが好ましい。このような超磁歪材料としては、Tb−Dy−Fe系合金(Tb0.27Dy0.73Fe1.9 )のほか、磁気モーメントの大きいランタノイド元素Rと鉄族元素T(Fe、Ni、Coなど)とで構成されるラーベス型の立方晶材料(RT2 )などが挙げられるが、これに限定されるものではない。磁歪材料としては、強磁性型形状記憶合金も大きな磁歪を得ることができるため好ましく、取り分け少なくともFeを含む合金、具体的には、例えば、Fe−Pd合金(例えば、Fe−31.2原子%Pd合金)やFe−Pt合金(例えば、Fe3 Pt合金など)などが挙げられるが、これに限定されるものではなく、Ti−Ni−Cu系合金なども挙げられる。特に、Fe−31.2原子%Pd合金では最大約3%、Fe3 Pt合金では最大約2.3%もの巨大な磁歪を発生させることができる。強磁性型形状記憶合金における磁歪の発生はマルテンサイト変態によるものである。より詳細には、強磁性体の結晶内では磁気モーメントは容易軸方向を向いているが、強磁性型形状記憶合金では、いくつかの結晶学的方位の異なる領域(バリアント)から構成されている場合、それぞれのバリアント内で磁気モーメントは、そのバリアントの容易軸方向を向いており、外部から磁界を印加すると、静磁エネルギーを減少させるように磁気モーメントは磁界の方向に回転する。その際、磁気モーメントが容易軸方向と異なる方向となったバリアントは磁界の下で不安定となる。一方、磁気モーメントが磁界方向を向いたバリアントは磁界の下でも安定である。したがって、もしバリアント間の界面が容易に移動することができるならば、この不安定なバリアントは、隣接する安定なバリアントへと変換される。このバリアント変換に伴い、大きな磁歪が現れることになる。必要に応じて、凸部を二種類以上の磁歪材料により構成してもよく、凸部に磁歪材料以外の材料を含ませてもよい。
基板の凸部を電歪材料により構成する場合、この電歪材料としては、従来公知のものを用いることができ、具体的には、チタン酸バリウム(BaTiO3 )、Ba(Ti,Zr)O3 、Pb(Zr,Ti)O3 (PZT)固溶体、Pb(Mg1/3 Nb2/3 )O3 −PbTiO3 (PMN−PT)固溶体、Pb(Ni1/3 Nb2/3 )O3 −PbTiO(PNN−PT)固溶体などが挙げられるが、これに限定されるものではない。必要に応じて、凸部を二種類以上の電歪材料により構成してもよく、凸部に電歪材料以外の材料を含ませてもよい。
凸部を構成する磁歪材料または電歪材料は、好適には、最も大きな磁歪または電歪が発生する方向が基板の一主面と垂直な方向になるように配置されるが、これに限定されるものではない。
凸部を構成する磁歪材料または電歪材料に印加する磁界または電界は直流磁界または直流電界であってもよいし、交流磁界または交流電界であってもよく、必要に応じて選ばれる。
凸部を構成する磁歪材料または電歪材料に磁界または電界を印加してこの凸部に磁歪または電歪を発生させることでこの凸部の厚さが大きくなると、この凸部の上下の基板と第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層との間にこれらを互いに離す方向の力が働き、それによって、これらの第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層と一体となった第1の窒化物系III−V族化合物半導体層基体と基板との間にもこれらを離す方向の力が働く。これと同時に、凸部と基板との間にこれらを互いに離す方向の力が働く。この結果、基板を第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層から剥離することができる。この際、凸部が基板上に残されたり、凸部が破壊されたりすることもある。基板はその全てが剥離される場合だけでなく、部分的に剥離される場合もある。例えば、基板のうち凸部と結合した部分だけが剥離される場合もある。
第1の窒化物系III−V族化合物半導体層および第2の窒化物系III−V族化合物半導体層の導電型は問わず、p型、n型、i型のいずれであってもよく、互いに同一導電型であってもそうでなくてもよく、さらには第1の窒化物系III−V族化合物半導体層あるいは第2の窒化物系III−V族化合物半導体層内に互いに導電型が異なる二つ以上の部分が混在してもよい。
典型的には、第1の窒化物系III−V族化合物半導体層を成長させる際に、基板の凹部の底面との界面から基板の一主面に対して垂直方向に転位が発生し、この転位が上記の三角形状の断面形状となる状態の第1の窒化物系III−V族化合物半導体層の斜面またはその近傍に到達したとき、上記の一主面に平行な方向に、三角形状部から遠ざかるように屈曲する。ここで、三角形状の断面形状あるいは三角形状部における三角形状とは、正確な三角形だけでなく、例えば頂部が丸まったものなど、近似的に三角形とみなすことができるものも含むことを意味する(以下同様)。また、好適には、第1の窒化物系III−V族化合物半導体層の成長初期に、基板の凹部の底面に複数の微小核が生成し、これらの微小核が成長し合体して行く過程で基板の凹部の底面との界面から基板の一主面に対して垂直方向に発生する転位が、上記の一主面に平行な方向に繰り返し屈曲される。こうすることで、第1の窒化物系III−V族化合物半導体層の成長時に上部に抜ける転位を少なくすることができる。
典型的には、基板の一主面に凸部と凹部とを交互に周期的に形成する。この場合、凸部および凹部の周期は、好適には、3〜5μmであるが、これに限定されるものではない。また、凸部の底辺の長さと凹部の底辺の長さとの比は、好適には0.5〜3であり、最も好適には0.5付近であるが、これに限定されるものではない。基板の一主面から見たこの凸部の高さは、好適には0.3μm以上、より好適には1μm以上であるが、これに限定されるものではない。この凸部は、好適には基板の一主面に対して傾斜した側面(例えば、基板の一主面と接する側面)を有し、この側面と基板の一主面とのなす角度をθとすると、光の取り出し効率の向上を図る観点より、例えば、好適には100°<θ<160°、より好適には132°<θ<139°あるいは147°<θ<154°であり、最も好適には135°あるいは152°であるが、これに限定されるものではない。この凸部の断面形状は、種々の形状であってよく、その側面も平面だけでなく曲面であってもよいが、例えば、n角形(ただし、nは3以上の整数)、具体的には三角形、四角形、五角形、六角形など、あるいはこれらの角部を切除したものや角が丸まっているもの、円形、楕円形などであり、これらの中でも基板の一主面から見て最も高い位置に頂点を一つ持つものが望ましく、特に三角形あるいはその頂部を切除したものや頂部が丸まっているものが最も望ましい。凹部の断面形状も種々の形状であってよいが、例えば、n角形(ただし、nは3以上の整数)、具体的には三角形、四角形、五角形、六角形など、あるいはこれらの角部を切除したものや角が丸まっているものや、円形、楕円形などである。光の取り出し効率の向上を図る観点より、好適には、この凹部の断面形状は逆台形状とする。ここで、逆台形状とは、正確な逆台形だけでなく、近似的に逆台形とみなすことができるものも含むことを意味する(以下同様)。この場合、第2の窒化物系III−V族化合物半導体層の転位密度を最小化する観点より、好適には、凹部の深さ(凸部の高さと同じ)をd、凹部の底面の幅をWg 、三角形状の断面形状となる状態の第1の窒化物系III−V族化合物半導体層の斜面と基板の一主面とがなす角度をαとしたとき、2d≧Wg tanαが成立するように、d、Wg 、αを決める。αは通常一定であるため、この式が成立するようにd、Wg を決める。dは、大きすぎると原料ガスが凹部の内部に十分に供給されず、凹部の底面からの第1の窒化物系III−V族化合物半導体層の成長に支障を来し、逆に小さすぎると基板の凹部だけでなく、その両側の凸部にも第1の窒化物系III−V族化合物半導体層が成長してしまうため、これらを防止する観点より、一般的には0.5μm<d<5μmの範囲内に選ばれ、典型的には1.0±0.2μmの範囲内に選ばれるが、これに限定されるものではない。Wg は、一般的には0.5〜5μmであり、典型的には2±0.5μmの範囲内に選ばれるが、これに限定されるものではない。また、凸部の上面の幅Wt は、凸部の断面形状が三角形状の場合は0であるが、凸部の断面形状が台形状の場合は、この凸部は第2の窒化物系III−V族化合物半導体層の横方向成長に使用する領域であるため、長ければ長いほど転位密度の少ない部分の面積を大きくすることができる。凸部の断面形状が台形状の場合、Wt は一般的には1〜1000μm、例えば4±2μmの範囲内であるが、これに限定されるものではない。
凸部または凹部は、例えば、基板上の一方向にストライプ状に延在するようにしてもよいし、少なくとも互いに交差する第1の方向および第2の方向にストライプ状に延在するようにすることにより凸部がn角形(ただし、nは3以上の整数)、具体的には三角形、四角形、五角形、六角形など、あるいはこれらの角部を切除したものや角が丸まっているもの、円形、楕円形、点状などの二次元パターンとなるようにしてもよい。好適な一つの例では、凸部が六角形の平面形状を有し、この凸部が蜂の巣状に二次元配列しており、この凸部を囲むように凹部が形成される。こうすることで、活性層から放出される光を360°の全方向に効率よく取り出すことができる。あるいは、凹部が六角形の平面形状を有し、この凹部が蜂の巣状に二次元配列しており、この凹部を囲むように凸部が形成されるようにしてもよい。基板の凹部がストライプ状である場合、この凹部は、例えば、第1の窒化物系III−V族化合物半導体層の〈1−100〉方向に延在し、あるいは、基板として例えばサファイア基板を用いる場合にはこのサファイア基板の〈11−20〉方向に延在してもよい。凸部は、例えば、n角錐(ただし、nは3以上の整数)、具体的には三角錐、四角錐、五角錐、六角錐など、あるいはこれらの角部を切除したものや角が丸まったもの、円錐、楕円錐などである。
基板の凹部にのみ第1の窒化物系III−V族化合物半導体層を成長させる観点より、例えば、凸部の少なくとも表面を非晶質層により形成してもよい。この非晶質層は成長マスクとなるものである。これは、非晶質層上では成長時に核形成が起きにくいことを利用したものである。この非晶質層は、各種の成膜法により基板上に成膜したり、金属などにより凸部を形成し、この凸部の表面を酸化することなどにより形成してもよい。この非晶質層は、例えば、SiOx 膜(SiO2 膜など)、SiNx 膜、非晶質Si(a−Si)膜、非晶質CrN膜あるいはこれらの二種類以上の積層膜などであり、一般的には絶縁膜である。
第3の窒化物系III−V族化合物半導体層には、これと電気的に接続された状態で第1の導電型側の電極を形成する。同様に、第4の窒化物系III−V族化合物半導体層にも、これと電気的に接続された状態で第2の導電型側の電極を形成する。
上述のように、第1の窒化物系III−V族化合物半導体層の成長時に上部に抜ける転位を少なくすることができるが、上部に抜けた転位は上層の第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層に伝播し、貫通転位となる。この貫通転位は、第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層のうちの凹部に対応する部分(凹部の上の部分)に集中する。この貫通転位およびその近傍は結晶性が悪く、非発光中心が多く存在するため、発光効率を低下させ、特に活性層に存在する非発光中心は発光効率に大きな悪影響を及ぼす。そこで、第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層のうちの凹部に対応する部分を、第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも第3の窒化物系III−V族化合物半導体層が露出するまで除去することにより溝を形成すると、この貫通転位のうちの少なくとも活性層およびその上層に発生したものを除去することができるため、非発光中心を大幅に減少させることができる。この除去する部分の幅は、例えばこの貫通転位の全部または大部分を除去することができる幅であればよく、凹部の幅と同じでも凹部の幅より小さくても凹部の幅より大きくてもよい。この除去は、例えば、反応性イオンエッチング(RIE)法、粉末ブラスト法、サンドブラスト法などの各種の方法により行うことができる。一方、第2の窒化物系III−V族化合物半導体層を横方向成長させる際、凸部の上の部分の第2の窒化物系III−V族化合物半導体層の会合部には貫通転位が集中し、この第2の窒化物系III−V族化合物半導体層の貫通転位が上層の第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層に伝播する。この貫通転位は、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層のうちの互いに隣接する凹部の間の中央部に対応する部分(凹部の間の中央部の上の部分)に集中する。そこで、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層のうちの互いに隣接する凹部の間の中央部に対応する部分を、第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、少なくとも第3の窒化物系III−V族化合物半導体層が露出するまで除去することにより溝を形成すると、この貫通転位のうちの少なくとも活性層およびその上層に発生したものを除去することができるため、非発光中心を大幅に減少させることができる。この除去する部分の幅は、例えばこの貫通転位の全部または大部分を除去することができる幅であればよい。この除去も、例えば、RIE法、粉末ブラスト法、サンドブラスト法などの各種の方法により行うことができる。
上述のように、第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層のうちの凹部および/または互いに隣接する凹部の間の中央部に対応する部分に溝を形成した後、活性層からの発光波長の光に対して透明な誘電体によりこの溝を埋め、この際、この誘電体の表面が凹部および/または凸部を有し、および/または、この誘電体が光散乱粒子を含むようにしてもよい。この誘電体は、好適には、第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層の屈折率よりも小さい屈折率を有するが、これに限定されるものではない。この後、典型的には、この第4の窒化物系III−V族化合物半導体層上に第2の導電型側の電極を、溝を埋めた誘電体の表面を覆うように形成する。この誘電体の表面には、必要に応じて、活性層からの発光波長の光の反射率が高い高反射材料からなる反射膜を形成する。この第2の導電型側の電極の材料としては、好適には、活性層からの発光波長の光の反射率が高い高反射材料が用いられる。
上記の溝を埋める誘電体の表面が凹部および/または凸部を有する場合、活性層から発生した光などのうち、第2の導電型側の電極と溝を埋めた誘電体との界面の凹部および/または凸部に入射した光は、この凹部および/または凸部の面で反射される。ここで、この光の入射点を通る、基板の主面の法線と入射光とのなす角度をθ1 、この法線と反射光とのなす角度をθ2 とすると、θ1 >θ2 となる光の量ができるだけ多くなるように凹部および/または凸部の面の傾斜角度を選ぶのが望ましい。凹部および/または凸部を形成せず、第4の窒化物系III−V族化合物半導体層の表面が平坦で、基板と第4の窒化物系III−V族化合物半導体層とが互いに平行である場合には、活性層から発生した光が第4の窒化物系III−V族化合物半導体層とその上に形成される第2の導電型側の電極との界面に大きな入射角で入射すると、この界面でほぼ入射角と等しい反射角で反射されて基板側に向かい、この基板の主面に対する光の入射角が臨界角よりも大きいとこの基板の主面で全反射され、第1〜第4の窒化物系III−V族化合物半導体層および活性層の内部でこの反射を繰り返し、その過程で活性層などにより吸収されて次第に減衰するため、その分だけ外部に取り出すことができる光の量が少なくなるのに対し、溝を埋める誘電体の表面が凹部および/または凸部を有する場合には、上述のようにθ1 >θ2 とすることができることにより、この問題がなくなり、最終的に外部に取り出すことができる光の量を多くすることができる。溝を埋める誘電体は、無機物質でも有機物質でもよく、溝を埋めた後のプロセスの温度などに応じて適宜最適なものが用いられる。誘電体は、具体的には、二酸化シリコン(SiO2 )、ポリイミド、水ガラスを固化してガラスとしたものなどであるが、これに限定されるものではない。また、溝を誘電体で埋め、その表面に凹部および/または凸部を形成するためには、例えば、誘電体としてSiO2 を用いる場合には、真空蒸着やスパッタリングなどの真空プロセスを用いて第4の窒化物系III−V族化合物半導体層上にSiO2 を成膜して溝を埋めた後、リソグラフィー技術およびエッチング技術を用いてこの誘電体をパターニングする。あるいは、誘電体としてポリイミドを用いる場合には、例えば、ポリエチレングリコールジメタクリレートなどからなる親水性のフォトレジスト膜を溝以外の部分の第4の窒化物系III−V族化合物半導体層上に形成した後、疎水性のポリイミド前駆体溶液をスピンコート法などにより成膜して溝を埋め、フォトレジスト膜を除去した後、焼成を行ってこのポリイミド前駆体溶液からなる膜を固化させることにより溝を埋めるポリイミドの表面を凸形状にすることができる。
一方、溝を埋めた誘電体が光散乱粒子を含む場合には、活性層から発生した光などがこの光散乱粒子に入射すると散乱されることにより、θ1 >θ2 となる光の量が多くなる。この光散乱粒子は、活性層からの発光波長の光を効率よく散乱することができるように、その大きさ(粒径)や材質などが選択される。この光散乱粒子は、具体的には、例えば、酸化アルミニウム、酸化チタン、酸化ジルコニウム、窒化シリコン、窒化ホウ素、チタン酸バリウム、シリコンカーバイドなどにより形成することができるが、これに限定されるものではない。この光散乱粒子の粒径は、この光散乱粒子による光の吸収損失を少なくするために、一般的には活性層からの光の波長(発光波長)と同程度またはそれ以下に選ばれ、具体的には、例えば20〜1000nmに選ばれる。溝をこの光散乱粒子を含む誘電体で埋めるためには、例えば、この光散乱粒子を分散させた水ガラスやポリイミド前駆体溶液をスピンコート法などにより成膜して溝を埋め、焼成を行ってガラスやポリイミドにする。
好適には、溝を埋める誘電体の表面が凹部および/または凸部を有し、かつ、この誘電体が光散乱粒子を含むようにする。こうすることで、θ1 >θ2 となる光の量がより一層多くなる。
なお、第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層のうちの凹部および/または互いに隣接する凹部の間の中央部に対応する部分を、第4の窒化物系III−V族化合物半導体層の表面から深さ方向に、基板が露出するまで除去することにより溝を形成することで、貫通転位をほとんど除去することができる。
基板としては種々のものを用いることができる。窒化物系III−V族化合物半導体と異なる物質からなる基板としては、具体的には、例えば、サファイア(c面、a面、r面などを含み、これらの面からオフした面のものも含む)、SiC(6H、4H、3Cを含む)、Si、ZnS、ZnO、LiMgO、GaAs、スピネル(MgAl2 4 、ScAlMgO4 )、ガーネット、CrN(例えば、CrN(111))などからなる基板を用いることができ、好適には、これらの材料からなる六方晶基板または立方晶基板、より好適には六方晶基板を用いる。基板としては、窒化物系III−V族化合物半導体(GaN、AlGaInN、AlN、GaInNなど)からなる基板を用いてもよい。あるいは、基板として、窒化物系III−V族化合物半導体と異なる物質からなる基板上に窒化物系III−V族化合物半導体層を成長させ、この窒化物系III−V族化合物半導体層に上記の凸部を形成したものであってもよい。
なお、例えば、基板上に窒化物系III−V族化合物半導体層などの層を成長させたものを基板として用いる場合、凸部の材料はこの凸部の直下の層と異なる材料のものが用いられる。
第1〜第4の窒化物系III−V族化合物半導体層および活性層を構成する窒化物系III−V族化合物半導体層は、最も一般的には、AlX y Ga1-x-y-z Inz Asu 1-u-v v (ただし、0≦x≦1、0≦y≦1、0≦z≦1、0≦u≦1、0≦v≦1、0≦x+y+z<1、0≦u+v<1)からなり、より具体的には、AlX y Ga1-x-y-z Inz N(ただし、0≦x≦1、0≦y≦1、0≦z≦1、0≦x+y+z<1)からなり、典型的には、AlX Ga1-x-z Inz N(ただし、0≦x≦1、0≦z≦1)からなり、具体例を挙げると、GaN、InN、AlN、AlGaN、InGaN、AlGaInNなどからなる。第1〜第4の窒化物系III−V族化合物半導体層および活性層を構成する窒化物系III−V族化合物半導体層は、例えばGaNにBやCrなどを含ませると転位の屈曲を促進する効果があるので、BGaN、GaNにBをドープしたGaN:B、GaNにCrをドープしたGaN:Crなどからなるものであってもよい。特に最初に基板の凹部に成長させる第1の窒化物系III−V族化合物半導体層としては、好適には、GaN、InX Ga1-x N(0<x<0.5)、AlX Ga1-x N(0<x<0.5)、AlX Iny Ga1-x-y N(0<x<0.5、0<y<0.2)からなるものが用いられる。第1の導電型はn型であってもp型であってもよく、それに応じて第2の導電型はp型またはn型である。また、基板上に最初に成長させるいわゆる低温バッファ層としてはGaNバッファ層、AlNバッファ層、AlGaNバッファ層などが一般的に用いられるが、これらにCrをドープしたものやCrNバッファ層などを用いてもよい。
第2の窒化物系III−V族化合物半導体層の厚さは、必要に応じて選ばれ、典型的には数μm程度以下であるが、用途などによってはより厚く、例えば数10〜300μm程度であってもよい。
第1〜第4の窒化物系III−V族化合物半導体層および活性層を構成する窒化物系III−V族化合物半導体層の成長方法としては、例えば、有機金属化学気相成長(MOCVD)、ハイドライド気相エピタキシャル成長あるいはハライド気相エピタキシャル成長(HVPE)、分子線エピタキシー(MBE)などの各種のエピタキシャル成長法を用いることができるが、これに限定されるものではない。
第2の発明は、
一主面に複数の凸部を有する基板であって当該凸部は水素吸蔵合金からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させる工程と、
上記第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させる工程と、
上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凸部の上の部分を除去することにより溝を形成し、この溝の内部に上記凸部を露出させる工程と、
上記溝を通して上記凸部に水素ガスを接触させることにより上記凸部に水素を吸蔵させて膨張させることにより上記基板を上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層から剥離する工程と
を有することを特徴とする発光ダイオードの製造方法である。
凸部を構成する水素吸蔵合金としては、例えば、AB2 型合金、AB5 型合金、Ti−Fe系合金、V系合金、Mg合金、Pd系合金、Ca系合金などが挙げられる。AB2 型合金は、チタン、マンガン、ジルコニウム、ニッケルなどの遷移元素の合金をベースとしたものはラーベス相と呼ばれる六方晶ベースの構造を有し、高い水素密度を得ることが可能である。AB5 型合金は、希土類元素、ニオブ、ジルコニウム1に対して触媒効果を有するニッケル、アルミニウムなどの遷移元素5を含む合金をベースとしたものであり、LaNi5 が代表例である。Ti−Fe系合金は、比較的空隙の多い体心立方晶の金属間化合物をベースとしたものである。V系合金は、水素と効率良く反応することが知られているV(バナジウム)をベースとした比較的空隙の多い体心立方晶の合金である。Mg合金は、7.6重量%もの水素を吸蔵することができるMg(マグネシウム)をベースとするものである。Pd系合金は、自己の体積の935倍もの大量の水素を吸蔵することができる合金である。Ca系合金は、水素との親和力が強いCa(カルシウム)とニッケルなどの遷移元素との合金が中心である。
この第2の発明においては、第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層に形成した溝を通して水素吸蔵合金からなる凸部に水素ガスを接触させることによりこの凸部に水素を吸蔵させる際には、この水素ガスをある圧力以上に加圧するが、これは従来公知の技術である。このように凸部に水素を吸蔵させて膨張させると、第1の発明におけると同様に、この凸部の厚さが大きくなり、この凸部の上下の基板と第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層との間にこれらを互いに離す方向の力が働き、それによって、これらの第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層と一体となった第1の窒化物系III−V族化合物半導体層と基板との間にもこれらを離す方向の力が働く。これと同時に、凸部と基板との間にこれらを互いに離す方向の力が働く。この結果、基板を第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層から剥離することができる。
第2の発明および後述の第3〜第10の発明においては、上記以外のことについては、その性質に反しない限り、第1の発明に関連して説明したことが成立する。
第3の発明は、
一主面に複数の凸部を有する基板であって当該凸部は酸化、窒化、硫化またはリチウム化することが可能な材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させる工程と、
上記第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させる工程と、
上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凸部の上の部分を除去することにより溝を形成し、この溝の内部に上記凸部を露出させる工程と、
上記溝を通して上記凸部を酸化、窒化、硫化またはリチウム化して膨張させることにより上記基板を上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層から剥離する工程と
を有することを特徴とする発光ダイオードの製造方法である。
凸部を構成する酸化、窒化、硫化またはリチウム化することが可能な材料としては、例えば、酸化することが可能な材料は、半導体や金属または合金などが挙げられる。半導体としては、例えばシリコン(Si)(アモルファスSi、多結晶Si、単結晶Si)が挙げられ、金属としては、チタン(Ti)、タングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、クロム(Cr)などが挙げられる。
この第3の発明においては、第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層に形成した溝を通して酸化、窒化、硫化またはリチウム化することが可能な材料からなる凸部に酸化種、窒化種、硫化種またはリチウム化種を接触させることによりこの凸部を酸化、窒化、硫化またはリチウム化すると、これに伴ってこの凸部が膨張して厚さが大きくなり、この凸部の上下の基板と第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層との間にこれらを互いに離す方向の力が働き、それによって、これらの第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層と一体となった第1の窒化物系III−V族化合物半導体層基体と基板との間にもこれらを離す方向の力が働く。これと同時に、凸部と基板との間にこれらを互いに離す方向の力が働く。この結果、基板を第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層から剥離することができる。
第4の発明は、
一主面に複数の凸部を有する基板であって当該凸部は光を吸収する材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させる工程と、
上記第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させる工程と、
上記凸部に光を照射して膨張または溶融させることにより上記基板を上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層から剥離する工程と
を有することを特徴とする発光ダイオードの製造方法である。
この第4の発明において、凸部を構成する、光を吸収する材料としては、各種の材料を用いることができ、具体的には、例えば、シリコン(Si)(アモルファスSi、多結晶Si、単結晶Si)が挙げられるが、これに限定されるものではない。この光は、基板を通して凸部に照射する場合には、この基板を透過する波長のものが用いられ、第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層を通して凸部に照射する場合には、これらの半導体層を透過する波長のものが用いられる。この光としては、好適には、各種のレーザ光源によるレーザ光が用いられるが、これに限定されず、発光ダイオードによる光や各種のランプ光源による光などを用いることもできる。
この第4の発明においては、外部から凸部に光を照射して吸収させるとこの凸部が加熱されて膨張または溶融する結果、この凸部の厚さが大きくなり、この凸部の上下の基板と第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層との間にこれらを互いに離す方向の力が働き、それによって、これらの第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層と一体となった第1の窒化物系III−V族化合物半導体層基体と基板との間にもこれらを離す方向の力が働く。これと同時に、凸部と基板との間にこれらを互いに離す方向の力が働く。この結果、基板を第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層から剥離することができる。
第5の発明は、
一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させ、当該第2の窒化物系III−V族化合物半導体層が完全に会合する前に成長を終了する工程と、
上記第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させる工程と、
上記基板を上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層から剥離する工程と
を有することを特徴とする発光ダイオードの製造方法である。
この第5の発明においては、第2の窒化物系III−V族化合物半導体層の間の隙間を通して凸部をエッチング除去した後、この第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させるようにしてもよい。このエッチングは、典型的にはウエットエッチングであるが、プラズマエッチングなどのドライエッチングを用いてもよい。この後、例えば従来公知のレーザ剥離法と同様にして、基板を通してこの基板との界面の部分の第1の窒化物系III−V族化合物半導体層にレーザ光を照射することにより基板を第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層から剥離することができる。あるいは、第2の窒化物系III−V族化合物半導体層の間の隙間を通して凸部をエッチング除去し、この隙間を第2の窒化物系III−V族化合物半導体層と異なる材料により埋めた後に、この第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させ、その後、基板を剥離するようにしてもよい。あるいは、第2の窒化物系III−V族化合物半導体層の間の隙間を通して凸部をエッチング除去し、この凸部がエッチング除去された空間を光を吸収する材料により埋め、上記の隙間を第2の窒化物系III−V族化合物半導体層と異なる材料により埋めた後に、第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させ、その後、基板を剥離するようにしてもよい。この場合、第4の発明と同様に、この凸部がエッチング除去された空間(空洞)に埋め込まれた材料に外部から光を照射して吸収させるとこの材料が加熱されて膨張または溶融する結果、この材料の厚さが大きくなり、この材料の上下の基板と第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層との間にこれらを互いに離す方向の力が働き、それによって、これらの第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層と一体となった第1の窒化物系III−V族化合物半導体層基体と基板との間にもこれらを離す方向の力が働く。これと同時に、この材料と基板との間にこれらを互いに離す方向の力が働く。この結果、基板を第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層から剥離することができる。
この第5の発明においては、凸部の材料は、各種のものであってよく、導電性の有無も問わないが、例えば、酸化物や窒化物や炭化物などの誘電体、金属や合金などの導電体(透明導電体を含む)などであり、第1〜第4の発明における凸部を構成する材料も含まれる。酸化物としては、例えば、酸化シリコン(SiOx )、酸化チタン(TiOx )、酸化タンタル(TaOx )などを用いることができ、これらの二種類以上を混合して、または積層膜の形で用いることもできる。窒化物としては、例えば、窒化シリコン(SiNx )、TiN、WN、SiON、CrN、CrNOなどを用いることができ、これらの二種類以上を混合して、または積層膜の形で用いることもできる。炭化物としては、SiC、HfC、ZrCなどを用いることができ、これらの二種類以上を混合して、または積層膜の形で用いることもできる。金属または合金としては、B、Al、Ga、In、W、Ni、Co、Pd、Pt、Ag、Hf、Zr、Au、Cu、Ru、Ir、AgNi、AgPd、AuNi、AuPd、AlCu、AlSi、AlSiCuなどを用いることができ、これらの二種類以上を混合して、または積層膜の形で用いることもできる。透明導電体としては、ITO(インジウム−スズ複合酸化物)、IZO(インジウム−亜鉛複合酸化物)、ZO(酸化亜鉛)、FTO(フッ素ドープ酸化スズ)、酸化スズなどを用いることができ、これらの二種類以上を混合して、または積層膜の形で用いることもできる。
第1〜第5の発明による発光ダイオードの製造方法により製造される発光ダイオードは各種の装置または機器に用いることができる。具体的には、例えば、赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードを例えば配線基板などの各種の基板上にそれぞれ複数個配列した光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイなどにおいて、赤色発光の発光ダイオード、緑色発光の発光ダイオードおよび青色発光の発光ダイオードのうちの少なくとも一つの発光ダイオードとして用いることができる。
第6の発明は、
一主面に複数の凸部を有する基板であって当該凸部は磁歪材料または電歪材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の層を成長させる工程と、
上記第1の層から上記基板上に第2の層を横方向成長させる工程と、
上記第2の層上に第3の層を成長させる工程と、
上記凸部に磁界または電界を印加して上記凸部に磁歪または電歪を発生させることにより上記基板を上記第1の層、上記第2の層および上記第3の層から剥離する工程と
を有することを特徴とする機能素子の製造方法である。
第7の発明は、
一主面に複数の凸部を有する基板であって当該凸部は水素吸蔵合金からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の層を成長させる工程と、
上記第1の層から上記基板上に第2の層を横方向成長させる工程と、
上記第2の層上に第3の層を成長させる工程と、
上記第1の層、上記第2の層および上記第3の層のうちの上記凸部の上の部分を除去することにより溝を形成し、この溝の内部に上記凸部を露出させる工程と、
上記溝を通して上記凸部に水素ガスを接触させることにより上記凸部に水素を吸蔵させて膨張させることにより上記基板を上記第1の層、上記第2の層および上記第3の層から剥離する工程と
を有することを特徴とする機能素子の製造方法である。
第8の発明は、
一主面に複数の凸部を有する基板であって当該凸部は酸化、窒化、硫化またはリチウム化することが可能な材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の層を成長させる工程と、
上記第1の層から上記基板上に第2の層を横方向成長させる工程と、
上記第2の層上に第3の層を成長させる工程と、
上記第1の層、上記第2の層および上記第3の層のうちの上記凸部の上の部分を除去することにより溝を形成し、この溝の内部に上記凸部を露出させる工程と、
上記溝を通して上記凸部を酸化、窒化、硫化またはリチウム化して膨張させることにより上記基板を上記第1の層、上記第2の層および上記第3の層から剥離する工程と
を有することを特徴とする機能素子の製造方法である。
第9の発明は、
一主面に複数の凸部を有する基板であって当該凸部は光を吸収する材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の層を成長させる工程と、
上記第1の層から上記基板上に第2の層を横方向成長させる工程と、
上記第2の層上に第3の層を成長させる工程と、
上記凸部に光を照射して膨張または溶融させることにより上記基板を上記第1の層、上記第2の層および上記第3の層から剥離する工程と
を有することを特徴とする機能素子の製造方法である。
第10の発明は、
一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の層を成長させる工程と、
上記第1の層から上記基板上に第2の層を横方向成長させ、当該第2の層が完全に会合する前に成長を終了する工程と、
上記第2の層上に第3の層を成長させる工程と、
上記基板を上記第1の層、上記第2の層および上記第3の層から剥離する工程と
を有することを特徴とする機能素子の製造方法である。
第11の発明は、
一主面に複数の凸部を有する基板であって当該凸部は磁歪材料または電歪材料からなるものを用い、当該基板の凹部に空隙を形成しないで当該基板上に第4の層を成長させる工程と、
上記凸部に磁界または電界を印加して上記凸部に磁歪または電歪を発生させることにより上記基板を上記第4の層から剥離する工程と
を有することを特徴とする機能素子の製造方法である。
第12の発明は、
一主面に複数の凸部を有する基板であって当該凸部は水素吸蔵合金からなるものを用い、当該基板の凹部に空隙を形成しないで当該基板上に第4の層を成長させる工程と、
上記第4の層のうちの上記凸部の上の部分を除去することにより溝を形成し、この溝の内部に上記凸部を露出させる工程と、
上記溝を通して上記凸部に水素ガスを接触させることにより上記凸部に水素を吸蔵させて膨張させることにより上記基板を上記第4の層から剥離する工程と
を有することを特徴とする機能素子の製造方法である。
第13の発明は、
一主面に複数の凸部を有する基板であって当該凸部は酸化、窒化、硫化またはリチウム化することが可能な材料からなるものを用い、当該基板の凹部に空隙を形成しないで当該基板上に第4の層を成長させる工程と、
上記凸部を酸化、窒化、硫化またはリチウム化して膨張させることにより上記基板を上記第4の層から剥離する工程と
を有することを特徴とする機能素子の製造方法である。
第14の発明は、
一主面に複数の凸部を有する基板であって当該凸部は光を吸収する材料からなるものを用い、当該基板の凹部に空隙を形成しないで当該基板上に第4の層を成長させる工程と、
上記凸部に光を照射して膨張または溶融させることにより上記基板を上記第4の層から剥離する工程と
を有することを特徴とする機能素子の製造方法である。
第15の発明は、
一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものを用い、当該基板の凹部に空隙を形成しないで当該基板上に第5の層を成長させ、当該第5の層が完全に会合する前に成長を停止する工程と、
上記第5の層上に第6の層を成長させる工程と、
上記基板を上記第5の層および上記第6の層から剥離する工程と
を有することを特徴とする機能素子の製造方法である。
第6〜第15の発明において、第1〜第6の層は、窒化物系III−V族化合物半導体のほか、ウルツ鉱型(wurtzit)構造、より一般的には六方晶系の結晶構造を有する他の半導体、例えばZnO、α−ZnS、α−CdS、α−CdSeなど、さらにはCrN(111)などの他の結晶構造を有する各種の半導体からなるものであってもよい。これらの半導体を用いた半導体素子には、一般的な発光ダイオード、サブバンド間遷移発光型(量子カスケード型)発光ダイオード、通常の半導体レーザ、サブバンド間遷移発光型(量子カスケード型)半導体レーザのような発光素子のほか、フォトダイオードなどの受光素子あるいはセンサ、太陽電池、さらには高電子移動度トランジスタなどの電界効果トランジスタ(FET)やヘテロ接合バイポーラトランジスタ(HBT)などのバイポーラトランジスタのようなトランジスタに代表される電子走行素子が含まれる。
機能素子は、上記の半導体素子(発光素子、受光素子、電子走行素子など)のほかに、圧電素子、焦電素子、光学素子(非線形光学結晶を用いる第2次高調波発生素子など)、誘電体素子(強誘電体素子を含む)、超伝導素子なども含む。この場合、第1〜第6の層の材料は、半導体素子では上記のような各種の半導体を用いることができ、圧電素子、焦電素子、光学素子、誘電体素子、超伝導素子などでは、六方晶系の結晶構造を有する酸化物などの各種の材料を用いることができる。
機能素子として発光ダイオードあるいは半導体レーザを含むものを用いることにより、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイなど、さらには発光ダイオードあるいは半導体レーザを光源とするプロジェクタあるいはリアプロジェクションテレビ、グレーティングライトバルブなどの電子機器を構成することができる。
上述のように構成された第1〜第4の発明においては、磁界印加などの外部からの操作により、凸部を基板の主面に垂直な方向に伸長させることができ、基板を第1の窒化物系III−V族化合物半導体層、第2の窒化物系III−V族化合物半導体層、第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層から容易に剥離することができる。この剥離の際には、これらの窒化物系III−V族化合物半導体層にほとんど物理的損傷が生じないようにすることができる。
また、第1〜第5の発明においては、基板の凹部の底面から第1の窒化物系III−V族化合物半導体層の成長を開始し、途中でこの底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させることによりこの凹部を隙間なく埋めることができる。そして、こうして成長された第1の窒化物系III−V族化合物半導体層から第2の窒化物系III−V族化合物半導体層を横方向成長させる。このとき、第1の窒化物系III−V族化合物半導体層では、基板の凹部の底面との界面から基板の一主面に対して垂直方向に転位が発生し、この転位が第1の窒化物系III−V族化合物半導体層の斜面またはその近傍に到達し、第2の窒化物系III−V族化合物半導体層の成長に伴い、この転位はそこから基板の一主面に平行な方向に屈曲する。第2の窒化物系III−V族化合物半導体層を十分に厚く成長させた時点で、この基板の一主面に平行な転位の上の部分は転位密度が極めて少ない領域となる。また、この方法では、第1〜第4の窒化物系III−V族化合物半導体層および活性層を一回のエピタキシャル成長により成長させることができる。さらに、基板上にこの基板と異なる材料からなる凸部を形成することは、基板をドライエッチングなどにより直接加工して凹凸を形成するのに比べて非常に簡単であり、加工精度も一般に高い。
上述のように構成された第6〜第9の発明においては、磁界印加などの外部からの操作により、凸部を基板の主面に垂直な方向に伸長させることができ、基板を第1の層、第2の層および第3の層から容易に剥離することができる。この剥離の際には、これらの層にほとんど物理的損傷が生じないようにすることができる。
また、第6〜第10の発明においては、基板の凹部の底面から第1の層の成長を開始し、途中でこの底面を底辺とする三角形状の断面形状となる状態を経て第1の層を成長させることによりこの凹部を隙間なく埋めることができる。そして、こうして成長された第1の層から第2の層を横方向成長させる。このとき、第1の層では、基板の凹部の底面との界面から基板の一主面に対して垂直方向に転位が発生し、この転位が第1の層の斜面またはその近傍に到達し、第2の層の成長に伴い、この転位はそこから基板の一主面に平行な方向に屈曲する。第2の層を十分に厚く成長させた時点で、この基板の一主面に平行な転位の上の部分は転位密度が極めて少ない領域となる。また、この方法では、第1〜第3の層を一回のエピタキシャル成長により成長させることができる。さらに、基板上にこの基板と異なる材料からなる凸部を形成することは、基板をドライエッチングなどにより直接加工して凹凸を形成するのに比べて非常に簡単であり、加工精度も一般に高い。
上述のように構成された第11〜第14の発明においては、磁界印加などの外部からの操作により、凸部を基板の主面に垂直な方向に伸長させることができ、基板を第4の層または第5の層および第6の層から容易に剥離することができる。この剥離の際には、これらの層にほとんど物理的損傷が生じないようにすることができる。
また、第11〜第15の発明において、基板上にこの基板と異なる材料からなる凸部を形成することは、基板をドライエッチングなどにより直接加工して凹凸を形成するのに比べて非常に簡単であり、加工精度も一般に高い。
この発明によれば、発光ダイオード構造を形成する窒化物系III−V族化合物半導体層を基板上に成長させた後、この基板を窒化物系III−V族化合物半導体層にほとんど物理的損傷を与えることなく低コストで容易に剥離することができ、垂直電流注入型の発光ダイオードを容易に製造することができる。また、第2の窒化物系III−V族化合物半導体層の結晶性が良好となるため、その上に成長させる第3の窒化物系III−V族化合物半導体層、活性層および第4の窒化物系III−V族化合物半導体層の結晶性も大幅に向上することから、発光効率が極めて高い発光ダイオードを得ることができる。しかも、一回のエピタキシャル成長により発光ダイオードを製造することができるため、低コストである。さらに、基板の凹凸加工も容易であり、加工精度も高い。そして、この発光効率が高い発光ダイオードを用いて、例えば、高性能の光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイ、発光ダイオード光通信装置、光空間伝送装置、各種の電子機器などを実現することができる。
また、各種の機能素子の素子構造を形成する層を基板上に成長させた後、この基板をこれらの層にほとんど物理的損傷を与えることなく低コストで容易に剥離することができ、垂直電流注入型の発光ダイオードなどの機能素子を容易に製造することができる。また、この素子構造を形成する層の結晶性の大幅な向上により発光効率などの素子性能が極めて高く、しかも一度のエピタキシャル成長により低コストで製造することができ、基板の凹凸加工も容易である。そして、この高性能の機能素子を用いて、高性能の各種の電子機器などを実現することができる。
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
まず、以下の実施形態において発光ダイオード構造を形成する窒化物系III−V族化合物半導体層の成長に用いる成長方法について説明する。
図1〜図3はこの成長方法を工程順に示す。
図1Aに示すように、まず、平坦な一主面を有し、窒化物系III−V族化合物半導体と異なる材料からなる基板11を用意し、この基板11上に断面形状が二等辺三角形状の凸部12を所定の平面形状で周期的に形成する。凸部12の間には逆台形状の断面形状を有する凹部13が形成される。この基板11としては、例えばすでに述べたものを用いることができるが、具体的には、例えばサファイア基板であり、その主面は例えばc面である。凸部12および凹部13の平面形状はすでに述べた各種の平面形状とすることができるが、例えば、図4に示すように、凸部12および凹部13とも一方向に延在するストライプ形状を有する場合や、図5に示すように、凸部12が六角形の平面形状を有し、これを蜂の巣状に二次元配列した場合などである。典型的には、図4における点線の方向(ストライプに直交する方向)が後述の窒化物系III−V族化合物半導体層15のa軸と平行となり、図5における点線の方向(最隣接の凸部12間を結ぶ方向)が、後述の窒化物系III−V族化合物半導体層15のm軸と平行となるようにする。例えば、基板11がサファイア基板である場合、図4におけるストライプ形状の凸部12および凹部13の延在方向はサファイア基板の〈1−100〉方向であり、図5における凹部13の延在方向は同じくサファイア基板の〈1−100〉方向である。これらの延在方向はサファイア基板の〈11−20〉方向であってもよい。
基板11上に断面形状が二等辺三角形状の凸部12を形成するためには、従来公知の方法を用いることができる。例えば、CVD法、真空蒸着法、スパッタリング法などにより基板11の全面に凸部12の材料となる膜を形成する。次に、この膜上に所定形状のレジストパターンをリソグラフィーにより形成する。次に、反応性イオンエッチング(RIE)法などにより、テーパーエッチングが行われる条件で、このレジストパターンをマスクとしてこの膜をエッチングすることにより、断面形状が二等辺三角形状の凸部12が形成される。
次に、サーマルクリーニングなどを行うことによりこの基板11および凸部12の表面を清浄化した後、この基板11上に従来公知の方法により例えば550℃程度の成長温度で例えばGaNバッファ層、AlNバッファ層、CrNバッファ層、CrドープGaNバッファ層あるいはCrドープAlNバッファ層(図示せず)を成長させる。次に、例えばMOCVD法により窒化物系III−V族化合物半導体のエピタキシャル成長を行う。この窒化物系III−V族化合物半導体は例えばGaNである。このとき、図1Bに示すように、まず凹部13の底面から成長を開始させ、窒化物系III−V族化合物半導体からなる微小核14を複数生成させる。次に、図1Cに示すように、微小核14の成長および合体の過程を経て、凹部13の底面を底辺とし、基板11の主面に対して傾斜したファセットを斜面に有する二等辺三角形状の断面形状となるように窒化物系III−V族化合物半導体層15を成長させる。この例では、この二等辺三角形状の断面形状の窒化物系III−V族化合物半導体層15の高さは凸部12の高さより大きい。例えば、この窒化物系III−V族化合物半導体層15の延在方向はその〈1−100〉方向であり、その斜面のファセットは(1−101)面である。この窒化物系III−V族化合物半導体層15は、アンドープであっても、n型不純物またはp型不純物をドープしてもよい。この窒化物系III−V族化合物半導体層15の成長条件については後述する。窒化物系III−V族化合物半導体層15の延在方向はその〈11−20〉方向であってもよい。
引き続いて、窒化物系III−V族化合物半導体層15の成長をその斜面のファセット面方位を維持しながら行うことにより、図2Aに示すように、窒化物系III−V族化合物半導体層15の両端部が凸部12の側面の下部まで成長して断面形状が五角形状となる状態とする。
次に、成長条件を横方向成長が支配的となる条件に設定して成長を続けると、図2Bに示すように、窒化物系III−V族化合物半導体層15は、矢印で示すように横方向成長して断面形状が六角形状となる状態で凸部12の上に広がって行く。図2B中、点線は成長途中の成長界面を示す(以下同様)。
さらに横方向成長を続けると、図2Cに示すように、窒化物系III−V族化合物半導体層15はその厚さを増しながら成長し、遂には隣接する凹部13から成長した窒化物系III−V族化合物半導体層15同士が凸部12上で接触し、会合する。
引き続いて、図2Cに示すように、窒化物系III−V族化合物半導体層15をその表面が基板11の主面と平行な平坦面となるまで横方向成長させる。こうして成長された窒化物系III−V族化合物半導体層15は、凹部13の上の部分の転位密度が極めて低くなる。
なお、場合によっては、図1Cに示す状態から、図2Aに示す状態を経ないで、図2Bに示す状態に直接移ることも可能である。
次に、図3に示すように、窒化物系III−V族化合物半導体層15上に、例えばMOCVD法により、n型窒化物系III−V族化合物半導体層16、窒化物系III−V族化合物半導体を用いた活性層17およびp型窒化物系III−V族化合物半導体層18を順次エピタキシャル成長させる。この場合、窒化物系III−V族化合物半導体層15はn型であるとする。
上記の窒化物系III−V族化合物半導体層の成長原料は、例えば、Gaの原料としてはトリエチルガリウム((C2 5 3 Ga、TEG)またはトリメチルガリウム((CH3 3 Ga、TMG)、Alの原料としてはトリメチルアルミニウム((CH3 3 Al、TMA)、Inの原料としてはトリエチルインジウム((C2 5 3 In、TEI)またはトリメチルインジウム((CH3 3 In、TMI)を、Nの原料としてはアンモニア(NH3 )を用いる。ドーパントについては、n型ドーパントとしては例えばシラン(SiH4 )あるいはジシラン(Si2 6 )を、p型ドーパントとしては例えばビス(メチルシクロペンタジエニル)マグネシウム((CH3 5 4 2 Mg)、ビス(エチルシクロペンタジエニル)マグネシウム((C2 5 5 4 2 Mg)あるいはビス(シクロペンタジエニル)マグネシウム((C5 5 2 Mg)を用いる。また、上記の窒化物系III−V族化合物半導体層の成長時のキャリアガス雰囲気としては、例えば、H2 ガスが用いられる。
ここでは、窒化物系III−V族化合物半導体層15の貫通転位密度を最小化するために、凹部13の底面の幅Wg 、凹部13の深さ、すなわち凸部12の高さd、および、図1Cに示す状態の窒化物系III−V族化合物半導体層15の斜面と基板11の主面とのなす角度αが下記の式を満たすように決められている(図6参照)。
2d≧Wg tanα
例えば、Wg =2.1μm、α=59°の場合にはd≧1.75μm、Wg =2μm、α=59°の場合にはd≧1.66μm、Wg =1.5μm、α=59°の場合にはd≧1.245μm、Wg =1.2μm、α=59°の場合にはd≧0.966μmとする。ただし、いずれの場合もd<5μmとするのが望ましい。
図1BおよびCならびに図2Aに示す工程における窒化物系III−V族化合物半導体層15の成長時には、成長原料のV/III比を高めに、成長温度を低めに設定するのが好ましい。具体的には、窒化物系III−V族化合物半導体層15の成長を1気圧の圧力条件下で行う場合は、成長原料のV/III比を例えば13000±2000の範囲、成長温度を例えば1100±50℃の範囲に設定するのが好ましい。成長原料のV/III比については、窒化物系III−V族化合物半導体層15の成長をx気圧の圧力条件下で行う場合は、流速と圧力との関係を規定するベルヌーイの法則から、圧力の変化量を二乗した分のV/III比、具体的には概ね(13000±2000)×x2 に設定するのが好ましい。例えば、0.92気圧(700Torr)で成長を行う場合は、成長原料のV/III比を11000±1700の範囲(例えば、10530)に設定するのが好ましい。xは一般的には0.01〜2気圧である。成長温度については、1気圧以下の圧力条件下で成長を行う場合は、窒化物系III−V族化合物半導体層15の横方向成長を抑え、凹部13への窒化物系III−V族化合物半導体層15の選択成長を容易にするため、より低い成長温度に設定するのが好ましい。例えば、0.92気圧(700Torr)で成長を行う場合は、成長温度を1050±50℃の範囲(例えば、1050℃)に設定するのが好ましい。以上のようにすることで、図1BおよびCならびに図2Aに示すように窒化物系III−V族化合物半導体層15が成長する。この際、凸部12上からは窒化物系III−V族化合物半導体層15は成長を開始しない。成長速度は一般的には0.5〜5.0μm/h、好適には3.0μm/h程度とする。窒化物系III−V族化合物半導体層15が例えばGaN層の場合、原料ガスの流量は、例えば、TMGは20SCCM、NH3 は20SLMである。一方、図2BおよびCに示す工程における窒化物系III−V族化合物半導体層15の成長(横方向成長)は、成長原料のV/III比を低めに、成長温度を高めに設定する。具体的には、窒化物系III−V族化合物半導体層15の成長を1気圧の圧力条件下で行う場合は、成長原料のV/III比を例えば5000±2000の範囲、成長温度を例えば1200±50℃の範囲に設定する。成長原料のV/III比については、窒化物系III−V族化合物半導体層15の成長をx気圧の圧力条件下で行う場合は、流速と圧力との関係を規定するベルヌーイの法則から、圧力の変化量を二乗した分のV/III比、具体的には概ね(5000±2000)×x2 に設定するのが好ましい。例えば、0.92気圧(700Torr)で成長を行う場合は、成長原料のV/III比を4200±1700の範囲(例えば、4232)に設定するのが好ましい。成長温度については、1気圧以下の圧力条件下で成長を行う場合は、窒化物系III−V族化合物半導体層15の表面の荒れを防止し、横方向成長を良好に行うため、より低い成長温度に設定するのが好ましい。例えば、0.92気圧(700Torr)で成長を行う場合は、成長温度を1150±50℃の範囲(例えば、1110℃)に設定するのが好ましい。窒化物系III−V族化合物半導体層15が例えばGaN層の場合、原料ガスの流量は、例えば、TMGは40SCCM、NH3 は20SLMである。こうすることで、図2BおよびCに示すように窒化物系III−V族化合物半導体層15が横方向成長する。
図7に、窒化物系III−V族化合物半導体層15の一例としてGaN層の成長時の原料ガスの流れおよび基板11上での拡散の様子を模式的に示す。この成長において最も重要な点は、成長初期に、基板11の凸部12にはGaNは成長せず、凹部13においてGaNの成長が開始することである。なお、図7では凸部12の断面形状が三角形状であるが、凸部12の断面形状が台形状であっても、同様に凸部12にはGaNは成長しない。これは、一般に、GaNの成長は、Ga原料としてTMG、N原料としてNH3 を用いる場合を考えると
Ga(CH3 3 (g)+3/2H2 (g)→Ga(g)+3CH4 (g)
NH3 (g)→(1−α)NH3 (g)+α/2N2 (g)+3α/2H2 (g)
Ga(g)+NH3 (g)=GaN(s)+3/2H2 (g)
なる反応式で表現されるように、NH3 とGaとが直接反応することで起きる。この際、H2 ガスが発生するが、このH2 ガスは結晶成長とは逆の作用、すなわちエッチング作用をする。図1BおよびCならびに図2Aに示す工程では、従来の平坦な基板上でのGaNの成長では行わない条件、すなわちエッチング作用を高め、成長しにくい条件(V/III比を高める)を用いることにより、凸部12での成長を抑制する。一方、凹部13の内部では、このエッチング作用が弱まるので、結晶成長が起きる。さらに、従来は、成長結晶表面の平坦性を向上させるため、横方向成長の度合いが高まる条件(より高温)で成長させるが、ここでは、貫通転位を基板11の主面に平行な方向に屈曲させることにより低減させたり、より早期に凹部13の内部を窒化物系III−V族化合物半導体層15で埋めたりする目的で、既に述べたように従来より低温(例えば、1050±50℃)で成長させる。
図8に、窒化物系III−V族化合物半導体層15の結晶欠陥分布を透過型電子顕微鏡(TEM)により調べた結果を模式的に示す。ただし、凸部12の表面は厚さ10nm程度の厚さのSiO2 膜で被覆した。図8中、符号19は貫通転位を示す。図8から分かるように、凸部12の中央部近傍、すなわち互いに隣接する凹部13から成長する窒化物系III−V族化合物半導体層15同士の会合部では転位密度が高くなっているものの、凹部13の上の部分を含む他の部分では転位密度は低くなっている。例えば、凹部13の深さd=1μm、底面の幅Wg =2μmの場合、この低転位密度の部分の転位密度は6×107 /cm2 であり、凹凸加工を施した基板11を用いない場合に比べて1〜2桁転位密度が低減されている。凹部13の側壁に対して垂直方向への転位の発生は一切起きていないことも分かる。
また、図8において、凹部13における基板11と接する窒化物系III−V族化合物半導体層15の高転位密度で結晶性が悪い領域の平均厚さは、凸部12における基板11と接する窒化物系III−V族化合物半導体層15の高転位密度で結晶性が悪い領域の平均厚さの1.5倍程度である。これは、凸部12上では窒化物系III−V族化合物半導体層15が横方向成長することを反映した結果である。
図9に、凸部12が図4に示す平面形状を有する場合の貫通転位19の分布を示す。また、図10に、凸部12が図5に示す平面形状を有する場合の貫通転位19の分布を示す。
次に、成長初期からの窒化物系III−V族化合物半導体層15の成長様式および転位の伝播の様子について図11を参照しながら説明する。
成長を開始すると、図11Aに示すように、まず凹部13の底面に窒化物系III−V族化合物半導体からなる微小核14が複数生成する。これらの微小核14では、基板11との界面から垂直方向に転位(点線で示す)が伝播し、この転位は微小核14の側面から抜ける。成長を続けると、図11Bおよび図11Cに示すように、微小核14の成長および合体の過程を経て窒化物系III−V族化合物半導体層15が成長する。これらの微小核14の成長および合体の過程で、基板11の主面に平行な方向に転位の屈曲が起きる結果、上部に抜ける転位が少なくなる。さらに成長を続けると、図11Dに示すように、窒化物系III−V族化合物半導体層15は、凹部13の底面を底辺とする二等辺三角形状の断面形状になる。この時点では、窒化物系III−V族化合物半導体層15から上部に抜ける転位は、大幅に減少している。次に、図11Eに示すように、窒化物系III−V族化合物半導体層15を横方向成長させる。この過程では、凹部13の底面を底辺とする二等辺三角形状の断面形状を有する窒化物系III−V族化合物半導体層15の側面に抜けた転位は、凸部12より低い位置にあるものは基板11の主面に平行に凸部12の側面まで延伸し続けて消失し、凸部12より高い位置にあるものは基板11の主面に平行に延伸して横方向成長した窒化物系III−V族化合物半導体層15の側面に抜ける。窒化物系III−V族化合物半導体層15の横方向成長をさらに続けると、図11Fに示すように、凸部12の上でその両側から成長した窒化物系III−V族化合物半導体層15同士が会合し、やがては窒化物系III−V族化合物半導体層15の表面が基板11の主面と平行な平坦面となる。窒化物系III−V族化合物半導体層15中の転位は、凸部12上で会合したときに上方(基板11の主面に垂直な方向)に屈曲し、貫通転位となる。
図12AおよびBを参照して、微小核14の生成から窒化物系III−V族化合物半導体層15の横方向成長後までの転位の挙動について改めて説明する。図12AおよびBに示すように、微小核14の生成、成長および合体の過程で、基板11との界面から発生した転位は水平方向への屈曲を繰り返して束ねられる(転位(1))。また、こうして水平方向に屈曲した転位が凸部12の側面に延伸して消失する(転位(2))。さらに、基板11との界面から発生した転位が一回だけ屈曲して窒化物系III−V族化合物半導体層15の表面に抜けていく(転位(3))。上記の転位が束ねられること、および、水平方向に屈曲した転位が凸部12の側面に延伸して消失することにより、微小核14が生成されない場合に比べて、貫通転位が少ない窒化物系III−V族化合物半導体層15を得ることができる。
図11Aに示すように凹部13の底面に微小核14が生成された状態の断面TEM写真を図13A〜Cに示す。図13BおよびCは図13Aの楕円で囲んだ部分を拡大した断面TEM写真である。図13A〜Cより、成長初期に微小核14が生成されている様子がよく分かる。
次に、成長初期に微小核14が生成する場合と生成しない場合とで窒化物系III−V族化合物半導体層15中に発生する転位の挙動がどのように異なるかについて説明する。
図14A〜Cは、窒化物系III−V族化合物半導体層15の成長初期に微小核14が生成しない場合における図11D〜Fに対応する状態を示す。図14Aに示すように、成長初期に微小核14が生成しない場合には、窒化物系III−V族化合物半導体層15が凹部13の底面を底辺とする二等辺三角形状の断面形状を有するように成長した時点では凹部13の底面との界面から上方に延伸した転位のみ存在するが、この転位密度は一般に図11Dの場合に比べて多い。成長を続けると、図14Bに示すように、凹部13の底面を底辺とする二等辺三角形状の断面形状を有する窒化物系III−V族化合物半導体層15の側面に抜けた転位は、凸部12より低い位置にあるものは基板11の主面に平行に凸部12の側面まで延伸し続けて消失し、凸部12より高い位置にあるものは基板11の主面に平行に延伸して横方向成長した窒化物系III−V族化合物半導体層15の側面に抜ける。窒化物系III−V族化合物半導体層15の横方向成長をさらに続けると、図14Cに示すように、凸部12の上でその両側から成長した窒化物系III−V族化合物半導体層15同士が会合し、やがて窒化物系III−V族化合物半導体層15の表面が基板11の主面と平行な平坦面となる。窒化物系III−V族化合物半導体層15中の転位は、凸部12上で会合したときに上方に屈曲し、貫通転位19となる。この貫通転位19の密度は、十分に低いものの、成長初期に凹部13の底面に微小核14が生成する場合に比べると高くなる。これは、図15AおよびBに示すように、微小核14を生成しない場合には、基板11との界面から発生する転位は、凹部13の底面を底辺とする二等辺三角状部の斜面に到達したときに一回だけ水平方向に屈曲するためである。すなわち、この場合には、微小核14の生成、成長および合体の過程で転位が束ねられる効果が得られない。
凹部13の底面を底辺とする二等辺三角形状の断面形状となるように窒化物系III−V族化合物半導体層15が成長した時点で、この窒化物系III−V族化合物半導体層15の高さが凸部12の高さ以下になるように凸部12の高さを選ぶこともできる。一例として図16AおよびBに、窒化物系III−V族化合物半導体層15の高さが凸部12の高さと等しい場合を示す。このようにすることにより、基板11との界面から発生し、凹部13の底面を底辺とする二等辺三角形状の断面形状を有する窒化物系III−V族化合物半導体層15の側面に抜けた転位は全て、基板11の主面に平行に凸部12の側面まで延伸し続けて消失するため、窒化物系III−V族化合物半導体層15の表面に抜ける貫通転位19は激減し、実質的に貫通転位密度をゼロとすることができる。
以上は凸部12の断面形状が二等辺三角形状である場合であるが、図17Aに示すように、基板11上に断面形状が台形状の凸部12を所定の平面形状で周期的に形成するようにしてもよい。この場合も、凸部12の間には逆台形状の断面形状を有する凹部13が形成される。
そして、上述と同様にしてこの基板11上に窒化物系III−V族化合物半導体層15を成長させる。具体的には、凹部13の底面上の微小核14の生成、成長および合体の過程を経て図17Bに示すように、凹部13の底面を底辺とする二等辺三角形状の断面形状を有する窒化物系III−V族化合物半導体層15を成長させ、さらに横方向成長を経て図17Cに示すように、平坦な表面を有し、貫通転位密度が低い窒化物系III−V族化合物半導体層15を成長させる。その後、図18に示すように、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を成長させる。
図19に、窒化物系III−V族化合物半導体層15の結晶欠陥分布をTEMにより調べた結果を模式的に示す。この場合も、凸部12の中央部近傍、すなわち互いに隣接する凹部13から成長する窒化物系III−V族化合物半導体層15同士の会合部では転位密度が高くなっているものの、凹部13の上の部分を含む他の部分では転位密度は低くなっている。凹部13の側壁に対して垂直方向への転位の発生は一切起きていないことも分かる。
以上のことを前提として、この発明の第1の実施形態による発光ダイオードの製造方法について説明する。
この第1の実施形態においては、まず、図17および図18に示すように、例えばすでに述べた磁歪材料からなる断面形状が台形状の凸部12を形成した基板11上に、窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を成長させる。
次に、こうして窒化物系III−V族化合物半導体層を成長させた基板11をMOCVD装置から取り出す。
次に、図20に示すように、p型窒化物系III−V族化合物半導体層18上にp側電極20を形成する。このp側電極20は、後述のように基板11を剥離した後に形成してもよい。
この後、p型窒化物系III−V族化合物半導体層18のp型不純物を活性化するために、例えばN2 とO2 との混合ガス(組成は例えばN2 が99%、O2 が1%)の雰囲気中において550〜750℃(例えば、650℃)あるいは580〜620℃(例えば、600℃)の温度で熱処理を行う。ここで、例えば、N2 にO2 を混合することで活性化が起きやすくなる。また、例えば、O、Nと同様に電気陰性度の高いF、Clなどの原料としてハロゲン化窒素(NF3 、NCl3 など)をN2 またはN2 とO2 との混合ガス雰囲気に混合するようにしてもよい。この熱処理の時間は例えば5分〜2時間あるいは40分〜2時間、一般的には10〜60分程度である。熱処理の温度を比較的低くするのは、熱処理時の活性層16などの劣化を防止するためである。なお、この熱処理は、p型窒化物系III−V族化合物半導体層18をエピタキシャル成長させた後、p側電極20を形成する前に行ってもよい。
次に、図21に示すように、外部から例えば基板11の主面に対して垂直方向に直流または交流の磁界Hを印加することにより、凸部12に磁歪を発生させる。例えば、凸部12を構成する磁歪材料として立方晶構造のFe3 Ptを用い、その[001]方向が基板11の主面に対して垂直方向を向いている場合、1テスラ(T)の磁界を印加することによりこの[001]方向、すなわち基板1の主面に対して垂直方向に最大で約2.3%(0.023)もの極めて大きな磁歪を発生させることができ、これに応じてこの凸部12はこの基板11の主面に対して垂直方向に伸長する。図21において、伸長後の凸部12を一点鎖線で示す。したがって、この凸部12の上下の基板11と窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18との間にこれらを互いに離す方向の力が働く。これと同時に、凸部12と基板11との間にこれらを互いに離す方向の力が働く。この結果、図22に示すように、基板11を窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18から剥離することができる。この際、凸部12が基板11上に残されたり、凸部12が破壊されたりすることもある。
必要に応じて、この後、こうして露出したn型窒化物系III−V族化合物半導体層15の裏面の凸部12をエッチング除去し、別の材料、例えばSiO2 やSiNなどにより再び凸部12を形成するようにしてもよい。
次に、図23に示すように、基板11の剥離により露出したn型の窒化物系III−V族化合物半導体層15の裏面にn側電極21を形成する。
ここで、p側電極20およびn側電極21を高反射電極あるいは透明電極とすることにより、光の取り出し方向を選択することができる。
また、基板11を除去することにより発光ダイオードの全体の厚さが極めて小さくなるので、機械的強度の向上を図るため、図24に示すように、p側電極20に支持基板22をその上の金属電極23を介して貼り付けて接合してもよい。支持基板22は導電性、非導電性のいずれであってもよく、金属電極23を介して発光ダイオードに電流を流すことが可能な構造を支持基板22に持たせればよい。
以上により、目的とする発光ダイオードが製造される。
この発光ダイオードの具体的な構造例について説明する。すなわち、例えば、窒化物系III−V族化合物半導体層15がn型GaN層、n型窒化物系III−V族化合物半導体層16が、下から順に、n型GaN層およびn型GaInN層、p型窒化物系III−V族化合物半導体層18が下から順に、p型AlInN層、p型GaN層およびp型GaInN層である。活性層17は例えばGaInN系の多重量子井戸(MQW)構造(例えば、GaInN量子井戸層とGaN障壁層とを交互に積層したもの)を有し、この活性層17のIn組成は発光ダイオードの発光波長に応じて選ばれ、例えば発光波長405nmでは〜11%、450nmでは〜18%、520nmでは〜24%である。p側電極20の材料としては、例えばAgやPd/Agなどを用い、あるいは必要に応じてこれに加えてTi、W、Cr、WN、CrNなどからなるバリアメタルを用いる。n側電極21としては、例えばTi/Pt/Au構造のものを用いる。
こうして得られた発光ダイオードにおいては、p側電極20とn側電極21との間に順方向電圧を印加して電流を流すことにより発光を行わせ、外部に光を取り出す。活性層17のIn組成の選定により、赤色〜紫外の発光、取り分け青色発光、緑色発光または赤色発光を得ることができる。
以上のように、この第1の実施形態によれば、基板11上に成長された発光ダイオード構造を形成する窒化物系III−V族化合物半導体層を、高価な装置を用いることなく、しかもこれらの窒化物系III−V族化合物半導体層に物理的損傷をほとんど与えることなく、基板11から容易に剥離することができることにより、互いに対向したp側電極20とn側電極21との間に電流を流す垂直電流注入型の発光ダイオードを低コストで製造ことができる。また、基板11を必要に応じて表面研磨などの表面処理を経てリサイクルすることができるので、資源を有効利用することができるとともに、発光ダイオードの製造コストの低減を図ることができる。
また、窒化物系III−V族化合物半導体層15の貫通転位は基板11の凸部12の中央部近傍に集中し、その他の部分の転位密度は例えば6×107 /cm2 程度と従来の凹凸加工基板を用いた場合に比べて大幅に低減されるため、窒化物系III−V族化合物半導体層15およびその上に成長される活性層17などの窒化物系III−V族化合物半導体層の結晶性は大幅に向上し、非発光中心なども大幅に減少する。これによって、発光効率が極めて高い窒化物系III−V族化合物半導体系発光ダイオードを得ることができる。
さらに、この窒化物系III−V族化合物半導体系発光ダイオードの製造に必要なエピタキシャル成長は1回で済み、しかも成長マスクが不要であるだけでなく、基板11上の凸部12は基板11上に凸部12の材料となる膜を形成し、これをエッチング、粉末ブラスト法、サンドブラスト法などにより加工するだけで形成することができるので、凹凸加工が困難なサファイア基板などの基板11の加工が不要であるため、製造工程が簡単であり、低コストで窒化物系III−V族化合物半導体系発光ダイオードを製造することができる。
次に、この発明の第2の実施形態による発光ダイオードの製造方法について説明する。
この第2の実施形態においては、凸部12の材料として、例えばすでに述べた電歪材料を用いる。
そして、第1の実施形態と同様に工程を進めてp側電極20まで形成した後、図25に示すように、外部から例えば基板11の主面に対して垂直方向に直流または交流の電界Eを印加することにより、凸部12に電歪を発生させる。例えば、凸部12を構成する電歪材料としてFeを微量添加したBaTiO3 を用い、そのc軸方向が基板11の主面に対して垂直方向を向いている場合、200V/mmの電界を印加することによりこのc軸方向、すなわち基板11の主面に対して垂直方向に最大で約0.75%(0.0075)もの極めて大きな電歪を発生させることができ、これに応じて凸部12はこの基板11の主面に対して垂直方向に伸長する。図25において、伸長後の凸部12を一点鎖線で示す。したがって、この凸部12の上下の基板11と窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18との間にこれらを互いに離す方向の力が働く。これと同時に、凸部12と基板11との間にこれらを互いに離す方向の力が働く。この結果、図22に示すと同様に、基板11を窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18から剥離することができる。
上記以外のことは第1の実施形態と同様である。
この第2の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
次に、この発明の第3の実施形態による発光ダイオードの製造方法について説明する。
この第3の実施形態においては、凸部12の材料として、すでに述べた水素吸蔵合金を用い、具体的には、例えばPd系合金などを用いる。
そして、第1の実施形態と同様に工程を進めてp型窒化物系III−V族化合物半導体層18の成長まで終了した後、p型窒化物系III−V族化合物半導体層18上にリソグラフィーにより、凸部12の上の部分の貫通転位19を含む所定部分に対応する部分が開口した所定形状のレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして例えばRIE法によりp型窒化物系III−V族化合物半導体層18、活性層17、n型窒化物系III−V族化合物半導体層16および窒化物系III−V族化合物半導体層15を順次エッチングすることで、図26に示すように、溝24を形成し、この溝24の内部に凸部12を露出させる。こうして溝24を形成することにより、この溝24の部分にあった貫通転位19が除去される。必要に応じて、凹部13の上の部分にも溝24を形成し、この溝24の部分にあった貫通転位19を除去するようにしてもよい。
次に、こうして発光ダイオード構造を形成する窒化物系III−V族化合物半導体層に溝24を形成した基板11を図示省略した処理容器内に入れ、この処理容器内に水素ガスを導入して所定の圧力の水素ガス雰囲気を形成し、溝24を通して凸部12を構成する水素吸蔵合金に水素を吸蔵させて膨張させる。これによって、凸部12はこの基板11の主面に対して垂直方向に伸長する。したがって、この凸部12の上下の基板11と窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18との間にこれらを互いに離す方向の力が働く。これと同時に、凸部12と基板11との間にこれらを互いに離す方向の力が働く。この結果、図27に示すように、基板11を窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18から剥離することができる。
次に、溝24の内部を例えばSiO2 などの絶縁材料(図示せず)により埋め込み、p型窒化物系III−V族化合物半導体層18の表面の全体を平坦化する。
次に、p型窒化物系III−V族化合物半導体層18上にp側電極20を形成する。
上記以外のことは第1の実施形態と同様である。
この第3の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
次に、この発明の第4の実施形態による発光ダイオードの製造方法について説明する。
この第4の実施形態においては、凸部12の材料として、すでに述べた酸化、窒化、硫化またはリチウム化することが可能な材料を用いる。
そして、第1の実施形態と同様に工程を進めてp型窒化物系III−V族化合物半導体層18の成長まで終了した後、第3の実施形態と同様にして、図28に示すように、凸部12の上の部分に溝24が形成され、この溝24の部分にあった貫通転位19が除去される。図28に示すように、凹部13の上の部分にも溝24を形成し、この溝24の部分にあった貫通転位19を除去するようにしてもよい。
次に、発光ダイオード構造を形成する窒化物系III−V族化合物半導体層に溝24を形成した基板11を図示省略した処理容器内に入れ、この処理容器内において凸部12を気相または液相で酸化、窒化、硫化またはリチウム化することで膨張させる。例えば、凸部12の材料としてアモルファスSiを用いた場合にはこのアモルファスSiを酸素などの酸化性雰囲気に晒して酸化し、または、アンモニアや窒素などの窒化性雰囲気に晒して窒化することによりSiO2 またはSiNに変化させる。また、例えば、凸部12の材料としてアモルファスSiまたはMoを用いた場合にはこのアモルファスSiまたはMoを硫化することによりSiS2 またはMoS2 に変化させる。図29に示すように、こうして凸部12の少なくとも一部が酸化、窒化、硫化またはリチウム化されて酸化層、窒化層、硫化層またはリチウム化層からなる反応層25が形成されることにより凸部12が全体として膨張し、凸部12はこの基板11の主面に対して垂直方向に伸長する。したがって、この凸部12の上下の基板11と窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18との間にこれらを互いに離す方向の力が働く。これと同時に、凸部12と基板11との間にこれらを互いに離す方向の力が働く。この結果、基板11を窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18から剥離することができる。
上記の凸部12の酸化、窒化、硫化またはリチウム化を行った後、必要に応じて、図30に示すように、基板11の裏面側から、基板11を透過し、かつ、凸部12により吸収される波長のレーザ光26を照射(レーザアブレーション)することにより、凸部12のうち酸化、窒化、硫化またはリチウム化しきれなかった部分を加熱して膨張または溶解させることにより基板11を剥離するようにしてもよい。このレーザ光26としては、例えばエキシマーレーザによる紫外レーザ光を用いることができる。
次に、溝24の内部を例えばSiO2 などの絶縁材料により埋め込み、p型窒化物系III−V族化合物半導体層18の表面の全体を平坦化する。
次に、p型窒化物系III−V族化合物半導体層18上にp側電極20を形成する。
上記以外のことは第1の実施形態と同様である。
この第4の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
次に、この発明の第5の実施形態による発光ダイオードの製造方法について説明する。
この第5の実施形態においては、凸部12の材料として、光を吸収する材料を用い、具体的には、例えばSiを用いる。
そして、第1の実施形態と同様に工程を進めてp側電極20の形成まで終了した後、図31に示すように、基板11の裏面側から、基板11を透過し、かつ、凸部12により吸収される波長のレーザ光26を照射し、凸部12に吸収させる。例えば、凸部12の材料としてSiを用いる場合、このレーザ光26としては例えばエキシマーレーザによる紫外レーザ光を用いることができる。こうしてレーザ光26が照射された凸部12は加熱されて膨張または溶融し、この基板11の主面に対して垂直方向に伸長する。図31において、伸長後の凸部12を一点鎖線で示す。したがって、凸部12の上下の基板11と窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18との間には、これらを離す方向に大きな力がかかることになる。このように大きな力が働くことにより、基板11の凹部13の底面から窒化物系III−V族化合物半導体層15が剥離し、併せて凸部13の底面も基板11から剥離する。こうして、図22に示すと同様に、基板11を窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18から剥離することができる。
上記以外のことは第1の実施形態と同様である。
この第5の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
次に、この発明の第6の実施形態について説明する。
この第6の実施形態においては、第1の実施形態と同様にして窒化物系III−V族化合物半導体層15の横方向成長を行うが、図32Aに示すように、隣接する凹部13から成長した窒化物系III−V族化合物半導体層15同士が凸部12上で接触し、会合する前に成長を終了する。
次に、図32Bに示すように、隣接する凹部13から成長した窒化物系III−V族化合物半導体層15の間の隙間を通して凸部12をウエットエッチングなどによりエッチング除去する。こうして凸部12が除去された部分には空洞27が形成される。
次に、図33Aに示すように、第1の実施形態と同様にしてn型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を順次成長させる。
次に、図33Bに示すように、基板11の裏面側から、基板11を透過する波長のレーザ光26を照射し、基板11と窒化物系III−V族化合物半導体層15との界面近傍を加熱する。このレーザ光26としては、例えばエキシマーレーザによる紫外レーザ光を用いることができる。これによって、図33Bに示すように、基板11を窒化物系III−V族化合物半導体層15から剥離することができる。
上記以外のことは第1の実施形態と同様である。
この第6の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
なお、図33AおよびBでは、窒化物系III−V族化合物半導体層15の間には、剥離するまで完全に隙間がある構造が示されているが、この剥離形態以外にも、図32Bに示す形態を経た後、窒化物系III−V族化合物半導体層15の横方向成長によって会合させ、窒化物系III−V族化合物半導体層15と基板11とによって完全に空洞27を孤立させてから、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を順次成長させた形態をとってもよい。
次に、この発明の第7の実施形態について説明する。
この第7の実施形態においては、第6の実施形態と同様にして凸部12の除去まで終了した後、図34Aに示すように、隣接する凹部13から成長した窒化物系III−V族化合物半導体層15の間の隙間を絶縁体28により埋め込んで蓋をする。この絶縁体28としては、例えば、SOG(Spin on Glass)などの塗布型絶縁膜を用いることができるが、これに限定されるものではない。
次に、図34Bに示すように、第1の実施形態と同様にしてn型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を順次成長させる。
次に、図35に示すように、基板11の裏面側から、基板11を透過する波長のレーザ光26を照射し、基板11と窒化物系III−V族化合物半導体層15との界面近傍を加熱し、膨張または溶融させることにより、基板11を窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18から剥離する。レーザ光26としては、例えばエキシマーレーザによる紫外レーザ光を用いることができる。
上記以外のことは第1の実施形態と同様である。
この第7の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
次に、この発明の第8の実施形態について説明する。
この第8の実施形態においては、第6の実施形態と同様にして凸部12の除去まで終了した後、図36Aに示すように、この凸部12の除去により形成された空洞27に光吸収材料29を埋め込み、さらに隣接する凹部13から成長した窒化物系III−V族化合物半導体層15の間の隙間を絶縁体28により埋め込んで蓋をする。光吸収材料29としては、例えば、Si系材料を用いることができる。
次に、図36Bに示すように、第1の実施形態と同様にしてn型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18を順次成長させる。
次に、図37に示すように、基板11の裏面側から、基板11を透過し、光吸収材料29により吸収される波長のレーザ光26を照射し、光吸収材料29を加熱し、膨張または溶解させることにより、基板11を窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18から剥離する。レーザ光26としては、例えばエキシマーレーザによる紫外レーザ光を用いることができる。
上記以外のことは第1の実施形態と同様である。
この第8の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
次に、この発明の第9の実施形態について説明する。
この第9の実施形態においては、第7の実施形態と同様にしてp側電極20の形成まで終了した後、図38に示すように、このp側電極20、p型窒化物系III−V族化合物半導体層18および活性層17をRIE法などにより順次エッチングして開口30を形成し、この開口30内にn型窒化物系III−V族化合物半導体層16を露出させる。次に、この開口30内を埋め込み、p側電極20を覆うようにSiO2 膜などの絶縁膜31を形成する。次に、この絶縁膜31のうちの開口30の部分を選択的にエッチングすることによりコンタクトホール32を形成し、このコンタクトホール32内にn型窒化物系III−V族化合物半導体層16を露出させる。また、この絶縁膜31のうちのp側電極20上にある所定の部分を選択的にエッチングすることによりコンタクトホール33を形成し、このコンタクトホール33内にp側電極20を露出させる。次に、コンタクトホール32を通じてn型窒化物系III−V族化合物半導体層16上にn側電極21を形成するとともに、コンタクトホール33を通じてp側電極20上に電極34を形成する。
次に、発光ダイオード駆動回路などが形成されたプリント配線基板などの配線基板35の一主面上に、発光ダイオードのn側電極21および電極34に対応する位置に電極35a、35bが形成されたものを別途用意し、この配線基板35の電極35a、35bをn側電極21および電極34とそれぞれ対向させ、図38に示すように、これらを圧着して接合する。こうして、配線基板35を一体化した発光ダイオードが得られる。
次に、この発明の第10の実施形態について説明する。
この第10の実施形態においては、第7の実施形態と同様にして基板11を窒化物系III−V族化合物半導体層15、n型窒化物系III−V族化合物半導体層16、活性層17およびp型窒化物系III−V族化合物半導体層18から剥離した後、図39に示すように、剥離面の凹部(凸部12が除去された部分)にn側電極21を埋め込む。
次に、発光ダイオード駆動回路などが形成されたプリント配線基板などの配線基板35の一主面上に電極35a、35bが形成されたものを別途用意し、発光ダイオードのp側電極20に対応する位置にこの配線基板35の電極35bを対向させ、図39に示すように、これらを圧着して接合する。電極35aとn側電極21との間はワイヤボンディングする。こうして、配線基板35を一体化した発光ダイオードが得られる。
次に、この発明の第11の実施形態について説明する。
この第11の実施形態においては、第1〜第5の実施形態のいずれかと同様にしてp型窒化物系III−V族化合物半導体層18の成長まで終了する。
次に、図40Aに示すように、p型窒化物系III−V族化合物半導体層18の表面に活性層17からの光を散乱し、光取り出し効率の向上を図るための表面テクスチャ51を形成するとともに、凹部13の上方の部分におけるp型窒化物系III−V族化合物半導体層18上にp側電極20を形成する。表面テクスチャ51は、例えば、p型窒化物系III−V族化合物半導体層18の表面を加工することにより形成される凹凸構造や、p型窒化物系III−V族化合物半導体層18上に誘電体膜などを形成し、これをパターニングすることにより形成される凹凸構造などであるが、これに限定されるものではない。
次に、図40Bに示すように、基板11を裏面側から研磨などにより加工し、基板11の厚さをλ/4n(λは発光ダイオードの発光波長、nは基板11の屈折率)またはその整数倍とする。
次に、第1〜第5の実施形態のいずれかと同様にして凸部12の伸長、膨張また溶融などを起こさせることにより基板11を剥離するが、この場合、図41Aに示すように、この基板11は凸部12に対応する部分のみ部分的に剥離し、その他の部分は窒化物系III−V族化合物半導体層15と結合したままとする。凸部12は基板11を部分的に剥離する際に一緒に剥離することもあるし、剥離しないで残存することもあるが、凸部12が残存する場合にはこの凸部12をエッチングなどにより除去する。
次に、図41Bに示すように、基板11の裏面側から真空蒸着法やスパッタリング法などにより全面にn側電極形成用の金属を堆積させることにより、基板11が除去された部分を埋め込むようにn側電極21を形成する。
こうして発光ダイオードが製造される。
次に、図42に示すように、この発光ダイオードのn側電極21に支持基板22をその上の金属電極23を介して取り付けて接合する。この場合、n側電極21と金属電極23とが接合された構造、すなわち金属と金属とが接合された構造となる。支持基板22としては放熱性が良好なものが望ましい。
この第11の実施形態によれば、図42に示すように、活性層17からの光は、剥離せず残った基板11を通ってn側電極21に入射し、その表面で反射されることにより、このn側電極21はいわゆるODR電極として働くため、表面テクスチャ51と相まってp型窒化物系III−V族化合物半導体層18の表面から外部に効率的に取り出される。このため、発光ダイオードの光取り出し効率の大幅な向上を図ることができる。また、p側電極20は、凸部12が除去された部分に埋め込まれたn側電極21の凸部に対してこの凸部のピッチの半分の距離だけ水平方向にずれた位置に形成されているため、発光ダイオードの動作時にp側電極20とn側電極21との間に流れる電流は、図42に示すように水平方向に広がって流れ、したがっていわゆるカレントクラウディング(current crowding)現象の発生を防止することができる。そのほか、第1の実施形態と同様な利点を得ることができる。
次に、この発明の第12の実施形態について説明する。
この第12の実施形態においては、第10の実施形態と同様にしてn側電極21の形成の工程まで進めるが、この場合、図43Aに示すように、n側電極21は、基板11が除去された部分だけを埋め込むように形成することが第10の実施形態と異なる。n側電極21および基板11の外部に露出した面は互いに同一平面上にあるか、少なくともn側電極21が基板11に比べて外部に突出した構造とする。
そして、図43Bに示すように、この発光ダイオードのn側電極21に支持基板22をその上の金属電極23を介して取り付けて接合する。この場合、n側電極21および基板11と金属電極23とが接合された構造、すなわち金属と金属とが接合された部分と金属と誘電体とが接合された部分とを含む構造となる。
この第12の実施形態によれば、第11の実施形態と同様な利点を得ることができるほか、次のような利点を得ることができる。すなわち、この場合、n側電極21と金属電極23とが全面にわたって接合した構造となっていないので、貼り合わせ時または発光ダイオードの動作中などにn側電極21と金属電極23との間で熱などによる金属の相互拡散が起き、n側電極21の反射率が劣化するなどの問題がなくなるか、大幅に改善される。
次に、この発明の第13の実施形態について説明する。
この第13の実施形態においては、第1の実施形態による方法により得られる青色発光の発光ダイオードおよび緑色発光の発光ダイオードに加え、別途用意する赤色発光の発光ダイオード(例えば、AlGaInP系発光ダイオード)を用いて発光ダイオードバックライトを製造する場合について説明する。
第1の実施形態による方法により青色発光の発光ダイオードをフリップチップの形で得る。同様にして、緑色発光の発光ダイオードをフリップチップの形で得る。一方、赤色発光の発光ダイオードとしては、n型GaAs基板上にAlGaInP系半導体層を積層してダイオード構造を形成し、その上部にp側電極を形成する工程を経る、AlGaInP系発光ダイオードをチップの形で用いるものとする。
そして、図44に示すように、配線基板61上に上述のような赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65を一単位(セル)とし、これを所定のパターンで必要な数配置する。次に、この一単位を覆うように透明樹脂のポッティングを行った後、この透明樹脂のキュア処理を行う。このキュア処理により透明樹脂は固化し、それに伴い少し縮小する。こうして、図45に示すように、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65を一単位としたものが透明樹脂68により封止されて配線基板61上にアレイ状に配列された発光ダイオードバックライトが得られる。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。
次に、この発明の第14の実施形態について説明する。
この第14の実施形態においては、第13の実施形態と同様にして、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65を配線基板61上に所定のパターンで必要な数配置した後、図46に示すように、赤色発光の発光ダイオードチップ63を覆うようにこの発光ダイオードチップ63に適した透明樹脂69のポッティングを行い、緑色発光の発光ダイオードチップ64を覆うようにこの発光ダイオードチップ64に適した透明樹脂70のポッティングを行い、青色発光の発光ダイオードチップ65を覆うようにこの発光ダイオードチップ65に適した透明樹脂71のポッティングを行う。この後、透明樹脂69〜71のキュア処理を行う。このキュア処理により透明樹脂69〜71は固化し、それに伴い少し縮小する。こうして、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65を一単位としたものが配線基板61上にアレイ状に配列された発光ダイオードバックライトが得られる。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。
次に、この発明の第15の実施形態について説明する。
この第15の実施形態においては、第1の実施形態による方法により得られる青色発光の発光ダイオードおよび緑色発光の発光ダイオードに加え、別途用意する赤色発光の発光ダイオードを用いて光源セルユニットを製造する場合について説明する。
図47Aに示すように、この第15の実施形態においては、第13の実施形態と同様にして、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65をそれぞれ少なくとも一つ含み、これらが所定のパターンで配置されたセル75をプリント配線基板76上に所定のパターンで必要な数配置する。この例では、各セル75は、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65をそれぞれ一つ含み、これらが正三角形の頂点に配置されている。図47Bにセル75を拡大して示す。各セル75における赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65の間隔aは例えば4mmであるが、これに限定されるものではない。セル75の間隔bは例えば30mmであるが、これに限定されるものではない。プリント配線基板76としては、例えば、FR4(Flame Retardant Type 4の略)基板やメタルコア基板やフレキシブル配線基板などを用いることができるが、放熱性を有するプリント配線基板であれば他のものを用いることもでき、これらに限定されるものではない。第13の実施形態と同様にして、各セル76を覆うように透明樹脂68のポッティングを行い、あるいは、第14の実施形態と同様にして、赤色発光の発光ダイオードチップ63を覆うように透明樹脂69のポッティングを行い、緑色発光の発光ダイオードチップ64を覆うように透明樹脂70のポッティングを行い、青色発光の発光ダイオードチップ65を覆うように透明樹脂71のポッティングを行う。こうして、赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65からなるセル75がプリント配線基板76上に配置された光源セルユニットが得られる。
プリント配線基板76上のセル75の配置の具体例を図48および図49に示すが、これらに限定されるものではない。図48に示す例はセル75を4×3の二次元アレイ状に配置したもの、図49に示す例はセル75を6×2の二次元アレイ状に配置したものである。
図50はセル75の他の構成例を示す。この例では、セル75は、赤色発光の発光ダイオードチップ63を一つ、緑色発光の発光ダイオードチップ64を二つ、青色発光の発光ダイオードチップ65を一つ含み、これらが例えば正方形の頂点に配置されている。二つの緑色発光の発光ダイオードチップ64はこの正方形の一つの対角線の両端の頂点に配置され、赤色発光の発光ダイオードチップ63および青色発光の発光ダイオードチップ65はこの正方形のもう一つの対角線の両端の頂点に配置されている。
この光源セルユニットを一つまたは複数配列することにより、例えば液晶パネルのバックライトに用いて好適な発光ダイオードバックライトを得ることができる。
次に、この発明の第16の実施形態について説明する。
この第16の実施形態においては、配線基板35、配線基板61およびプリント配線基板76の代わりに、図51に示すように、プリント配線基板76と同等の配線パターンを有する互いに電気的に絶縁された薄い導電性基板91a、91b、91c(例えば、リードフレーム)の所定部位に赤色発光の発光ダイオードチップ63、緑色発光の発光ダイオードチップ64および青色発光の発光ダイオードチップ65の一方の電極側をそれぞれダイレクトマウントし、他方の電極にそれぞれワイヤー67によりワイヤボンディングを行った後、例えば金型を用いた一体成型技術によりそれぞれ透明樹脂69〜71でモールドしてもよい。ここで、発光ダイオードチップ63、64、65は、例えば第1の実施形態による発光ダイオードのような垂直電流注入型である。また、発光ダイオードチップ63、64、65は、早期混色化(白色化、均一化)を目的として最適設計された所望の配置、配列でマウントするのが好ましい。発光ダイオードチップ63、64、65は透明樹脂68により一体でモールドしてもよい。導電性基板91a、91b、91cのうちの発光ダイオードチップ63、64、65をマウントする部分は、斜面を有するカップ状に形成してもよく、こうすることでこの斜面による反射により光取り出し量を増加させることができる。また、導電性基板91a、91b、91c上の発光ダイオードチップ63、64、65側から最終的に光を取り出す場合、放熱性能を向上させる目的で、最終的に発光ダイオードチップ63、64、65側だけに透明樹脂69〜71または透明樹脂68がモールドされた形態にして、発光ダイオードチップ63、64、65と反対側の、外部に露出した部分の導電性基板91から直接放熱を行うようにするのが望ましい。導電性基板91a、91b、91cが例えばリードフレームである場合、このリードフレームによる放熱構造の形成方法としては、例えば、金型成型時に発光ダイオード側(片側)のみが樹脂モールドされる形成方法を用いてもよいし、発光ダイオードの両側を樹脂モールドした後に片側のモールド樹脂を残すように除去する方法を用いてもよい。なお、発光ダイオードチップ63、64、65はフリップチップ(ワイヤボンディングなし)、フェースアップ(ワイヤボンディングあり)などの様々な形態があり、光取り出し側も、発光ダイオードチップ63、64、65側、発光ダイオードチップ63、64、65と反対側などがあるため、これらの形態などによっては、上記のモールド側と放熱側とが逆になる場合もあることは言うまでもない。
また、図51は断面図であるため図示されていないが、例えば一体モールド成型時のリードフレーム上の赤色、緑色および青色の発光ダイオードチップ63、64、65のパッケージは、例えば、少なくとも最小単位が、図47Bあるいは図50に示すセル75のような配置で、外部リード端子が3対(陽極・陰極一対)あるモールドパッケージの形態でもよい。
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の第1〜第16の実施形態において挙げた数値、材料、構造、形状、基板、原料、プロセス、凸部12および凹部13の方位などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、形状、基板、原料、プロセス、凸部12および凹部13の方位などを用いてもよい。
具体的には、例えば、上述の第1〜第16の実施形態において、p型層およびn型層の導電型を互いに逆にしてもよい。
また、第1〜第16の実施形態においては、基板11上の凸部12の断面形状が台形である場合について説明したが、凸部12の断面形状は二等辺三角形はもちろん、他の断面形状であってもよい。
また、剥離を起こし易くする目的で、二重、三重に層を重ねるように凸部積層を繰り返し、所望の基板剥離パターンを形成してもよいし、部分的に凸部層の形状や積層数(繰り返し数)を変えることによって、凸部密度を一次元、二次元、三次元的に変え、所望の最終剥離形態(例えば、外的作用により発生させたひずみを基板上で部分的に制御した剥離パターン)を得るようにしてもよい。
また、必要に応じて、上述の第1〜第16の実施形態のうちの二以上を組み合わせてもよい。
この発明の実施形態において発光ダイオード構造を形成する窒化物系III−V族化合物半導体層の成長に用いる方法を説明するための断面図である。 この発明の実施形態において発光ダイオード構造を形成する窒化物系III−V族化合物半導体層の成長に用いる方法を説明するための断面図である。 この発明の実施形態において発光ダイオード構造を形成する窒化物系III−V族化合物半導体層の成長に用いる方法を説明するための断面図である。 図1〜図3に示す窒化物系III−V族化合物半導体層の成長方法において基板上に形成する凸部の平面形状の例を示す平面図である。 図1〜図3に示す窒化物系III−V族化合物半導体層の成長方法において基板上に形成する凸部の平面形状の例を示す平面図である。 図1〜図3に示す窒化物系III−V族化合物半導体層の成長方法において用いる基板を示す略線図である。 図1〜図3に示す窒化物系III−V族化合物半導体層の成長方法における基板上の窒化物系III−V族化合物半導体層の成長の様子を説明するための略線図である。 図1〜図3に示す窒化物系III−V族化合物半導体層の成長方法において基板上に成長させた窒化物系III−V族化合物半導体層のTEM観察により得られた転位の振る舞いを説明するための略線図である。 図1〜図3に示す窒化物系III−V族化合物半導体層の成長方法において基板上に成長させた窒化物系III−V族化合物半導体層の貫通転位の分布の例を示す略線図である。 図1〜図3に示す窒化物系III−V族化合物半導体層の成長方法において基板上に成長させた窒化物系III−V族化合物半導体層の貫通転位の分布の例を示す略線図である。 図1〜図3に示す窒化物系III−V族化合物半導体層の成長方法において基板上に成長させる窒化物系III−V族化合物半導体層の成長の様子を示す略線図である。 図1〜図3に示す窒化物系III−V族化合物半導体層の成長方法において基板上に成長させる窒化物系III−V族化合物半導体層の転位の挙動を説明するための略線図である。 図1〜図3に示す窒化物系III−V族化合物半導体層の成長方法において基板上に成長させる窒化物系III−V族化合物半導体層の成長初期の様子を示す図面代用写真である。 図1〜図3に示す窒化物系III−V族化合物半導体層の成長方法において基板上に成長させる窒化物系III−V族化合物半導体層の成長初期に微小核の生成を伴わない場合の成長の様子を示す略線図である。 図1〜図3に示す窒化物系III−V族化合物半導体層の成長方法において基板上に成長させる窒化物系III−V族化合物半導体層の成長初期に微小核の生成を伴わない場合の成長の様子を示す略線図である。 図1〜図3に示す窒化物系III−V族化合物半導体層の成長方法と異なる成長方法を説明するための断面図である。 図1〜図3に示す窒化物系III−V族化合物半導体層の成長方法と異なる成長方法を説明するための断面図である。 図1〜図3に示す窒化物系III−V族化合物半導体層の成長方法と異なる成長方法を説明するための断面図である。 図17および図18に示す窒化物系III−V族化合物半導体層の成長方法において基板上に成長させた窒化物系III−V族化合物半導体層のTEM観察により得られた転位の振る舞いを説明するための略線図である。 この発明の第1の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第1の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第1の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第1の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第1の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第2の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第3の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第3の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第4の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第4の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第5の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第6の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第7の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第7の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第8の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第8の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第9の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第9の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第10の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第10の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第11の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第11の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第11の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第12の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第13の実施形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 この発明の第13の実施形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 この発明の第14の実施形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 この発明の第15の実施形態による光源セルユニットを示す平面図およびこの光源セルユニットのセルの拡大図である。 この発明の第15の実施形態による光源セルユニットの一つの具体例を示す平面図である。 この発明の第15の実施形態による光源セルユニットの他の具体例を示す平面図である。 この発明の第15の実施形態による光源セルユニットのセルの他の構成例を示す平面図である。 この発明の第16の実施形態による発光ダイオードの製造方法を説明するための断面図である。
符号の説明
11…基板、12…凸部、13…凹部、14…微小核、15…窒化物系III−V族化合物半導体層、16…n型窒化物系III−V族化合物半導体層、17…活性層、18…p型窒化物系III−V族化合物半導体層、19…貫通転位、20…p側電極、21…n側電極、24…溝、25…反応層、26…レーザ光、27…空洞、28…絶縁体、29…光吸収材料、32、33…コンタクトホール、35…配線基板、51…表面テクスチャ、63〜65…発光ダイオードチップ、68〜71…透明樹脂、75…セル、76…プリント配線基板、91a、91b、91c…導電性基板

Claims (18)

  1. 一主面に複数の凸部を有する基板であって当該凸部は磁歪材料または電歪材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
    上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させる工程と、
    上記第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させる工程と、
    上記凸部に磁界または電界を印加して上記凸部に磁歪または電歪を発生させることにより上記基板を上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層から剥離する工程と
    を有することを特徴とする発光ダイオードの製造方法。
  2. 一主面に複数の凸部を有する基板であって当該凸部は水素吸蔵合金からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
    上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させる工程と、
    上記第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させる工程と、
    上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凸部の上の部分を除去することにより溝を形成し、この溝の内部に上記凸部を露出させる工程と、
    上記溝を通して上記凸部に水素ガスを接触させることにより上記凸部に水素を吸蔵させて膨張させることにより上記基板を上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層から剥離する工程と
    を有することを特徴とする発光ダイオードの製造方法。
  3. 一主面に複数の凸部を有する基板であって当該凸部は酸化、窒化、硫化またはリチウム化することが可能な材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
    上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させる工程と、
    上記第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させる工程と、
    上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層のうちの上記凸部の上の部分を除去することにより溝を形成し、この溝の内部に上記凸部を露出させる工程と、
    上記溝を通して上記凸部を酸化、窒化、硫化またはリチウム化して膨張させることにより上記基板を上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層から剥離する工程と
    を有することを特徴とする発光ダイオードの製造方法。
  4. 一主面に複数の凸部を有する基板であって当該凸部は光を吸収する材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
    上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させる工程と、
    上記第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させる工程と、
    上記凸部に光を照射して膨張または溶融させることにより上記基板を上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層から剥離する工程と
    を有することを特徴とする発光ダイオードの製造方法。
  5. 一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の窒化物系III−V族化合物半導体層を成長させる工程と、
    上記第1の窒化物系III−V族化合物半導体層から上記基板上に第2の窒化物系III−V族化合物半導体層を横方向成長させ、当該第2の窒化物系III−V族化合物半導体層が完全に会合する前に成長を終了する工程と、
    上記第2の窒化物系III−V族化合物半導体層上に第1の導電型の第3の窒化物系III−V族化合物半導体層、活性層および第2の導電型の第4の窒化物系III−V族化合物半導体層を順次成長させる工程と、
    上記基板を上記第1の窒化物系III−V族化合物半導体層、上記第2の窒化物系III−V族化合物半導体層、上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層から剥離する工程と
    を有することを特徴とする発光ダイオードの製造方法。
  6. 上記第2の窒化物系III−V族化合物半導体層の間の隙間を通して上記凸部をエッチング除去した後、上記第2の窒化物系III−V族化合物半導体層上に上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層を順次成長させることを特徴とする請求項5記載の発光ダイオードの製造方法。
  7. 上記第2の窒化物系III−V族化合物半導体層の間の隙間を通して上記凸部をエッチング除去し、この隙間を上記第2の窒化物系III−V族化合物半導体層と異なる材料により埋めた後、上記第2の窒化物系III−V族化合物半導体層上に上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層を順次成長させることを特徴とする請求項5記載の発光ダイオードの製造方法。
  8. 上記第2の窒化物系III−V族化合物半導体層の間の隙間を通して上記凸部をエッチング除去し、当該凸部がエッチング除去された空間を光を吸収する材料により埋め、上記隙間を上記第2の窒化物系III−V族化合物半導体層と異なる材料により埋めた後、上記第2の窒化物系III−V族化合物半導体層上に上記第3の窒化物系III−V族化合物半導体層、上記活性層および上記第4の窒化物系III−V族化合物半導体層を順次成長させることを特徴とする請求項5記載の発光ダイオードの製造方法。
  9. 一主面に複数の凸部を有する基板であって当該凸部は磁歪材料または電歪材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の層を成長させる工程と、
    上記第1の層から上記基板上に第2の層を横方向成長させる工程と、
    上記第2の層上に第3の層を成長させる工程と、
    上記凸部に磁界または電界を印加して上記凸部に磁歪または電歪を発生させることにより上記基板を上記第1の層、上記第2の層および上記第3の層から剥離する工程と
    を有することを特徴とする機能素子の製造方法。
  10. 一主面に複数の凸部を有する基板であって当該凸部は水素吸蔵合金からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の層を成長させる工程と、
    上記第1の層から上記基板上に第2の層を横方向成長させる工程と、
    上記第2の層上に第3の層を成長させる工程と、
    上記第1の層、上記第2の層および上記第3の層のうちの上記凸部の上の部分を除去することにより溝を形成し、この溝の内部に上記凸部を露出させる工程と、
    上記溝を通して上記凸部に水素ガスを接触させることにより上記凸部に水素を吸蔵させて膨張させることにより上記基板を上記第1の層、上記第2の層および上記第3の層から剥離する工程と
    を有することを特徴とする機能素子の製造方法。
  11. 一主面に複数の凸部を有する基板であって当該凸部は酸化、窒化、硫化またはリチウム化することが可能な材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の層を成長させる工程と、
    上記第1の層から上記基板上に第2の層を横方向成長させる工程と、
    上記第2の層上に第3の層を成長させる工程と、
    上記第1の層、上記第2の層および上記第3の層のうちの上記凸部の上の部分を除去することにより溝を形成し、この溝の内部に上記凸部を露出させる工程と、
    上記溝を通して上記凸部を酸化、窒化、硫化またはリチウム化して膨張させることにより上記基板を上記第1の層、上記第2の層および上記第3の層から剥離する工程と
    を有することを特徴とする機能素子の製造方法。
  12. 一主面に複数の凸部を有する基板であって当該凸部は光を吸収する材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の層を成長させる工程と、
    上記第1の層から上記基板上に第2の層を横方向成長させる工程と、
    上記第2の層上に第3の層を成長させる工程と、
    上記凸部に光を照射して膨張または溶融させることにより上記基板を上記第1の層、上記第2の層および上記第3の層から剥離する工程と
    を有することを特徴とする機能素子の製造方法。
  13. 一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものを用い、当該基板の凹部に、その底面を底辺とする三角形状の断面形状となる状態を経て第1の層を成長させる工程と、
    上記第1の層から上記基板上に第2の層を横方向成長させ、当該第2の層が完全に会合する前に成長を終了する工程と、
    上記第2の層上に第3の層を成長させる工程と、
    上記基板を上記第1の層、上記第2の層および上記第3の層から剥離する工程と
    を有することを特徴とする機能素子の製造方法。
  14. 一主面に複数の凸部を有する基板であって当該凸部は磁歪材料または電歪材料からなるものを用い、当該基板の凹部に空隙を形成しないで当該基板上に第4の層を成長させる工程と、
    上記凸部に磁界または電界を印加して上記凸部に磁歪または電歪を発生させることにより上記基板を上記第4の層から剥離する工程と
    を有することを特徴とする機能素子の製造方法。
  15. 一主面に複数の凸部を有する基板であって当該凸部は水素吸蔵合金からなるものを用い、当該基板の凹部に空隙を形成しないで当該基板上に第4の層を成長させる工程と、
    上記第4の層のうちの上記凸部の上の部分を除去することにより溝を形成し、この溝の内部に上記凸部を露出させる工程と、
    上記溝を通して上記凸部に水素ガスを接触させることにより上記凸部に水素を吸蔵させて膨張させることにより上記基板を上記第4の層から剥離する工程と
    を有することを特徴とする機能素子の製造方法。
  16. 一主面に複数の凸部を有する基板であって当該凸部は酸化、窒化、硫化またはリチウム化することが可能な材料からなるものを用い、当該基板の凹部に空隙を形成しないで当該基板上に第4の層を成長させる工程と、
    上記凸部を酸化、窒化、硫化またはリチウム化して膨張させることにより上記基板を上記第4の層から剥離する工程と
    を有することを特徴とする機能素子の製造方法。
  17. 一主面に複数の凸部を有する基板であって当該凸部は光を吸収する材料からなるものを用い、当該基板の凹部に空隙を形成しないで当該基板上に第4の層を成長させる工程と、
    上記凸部に光を照射して膨張または溶融させることにより上記基板を上記第4の層から剥離する工程と
    を有することを特徴とする機能素子の製造方法。
  18. 一主面に複数の凸部を有する基板であって当該凸部は当該基板と異なる材料からなるものを用い、当該基板の凹部に空隙を形成しないで当該基板上に第5の層を成長させ、当該第5の層が完全に会合する前に成長を停止する工程と、
    上記第5の層上に第6の層を成長させる工程と、
    上記基板を上記第5の層および上記第6の層から剥離する工程と
    を有することを特徴とする機能素子の製造方法。
JP2006343263A 2006-12-20 2006-12-20 発光ダイオードの製造方法および機能素子の製造方法 Expired - Fee Related JP4915234B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006343263A JP4915234B2 (ja) 2006-12-20 2006-12-20 発光ダイオードの製造方法および機能素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006343263A JP4915234B2 (ja) 2006-12-20 2006-12-20 発光ダイオードの製造方法および機能素子の製造方法

Publications (2)

Publication Number Publication Date
JP2008159620A true JP2008159620A (ja) 2008-07-10
JP4915234B2 JP4915234B2 (ja) 2012-04-11

Family

ID=39660248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006343263A Expired - Fee Related JP4915234B2 (ja) 2006-12-20 2006-12-20 発光ダイオードの製造方法および機能素子の製造方法

Country Status (1)

Country Link
JP (1) JP4915234B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013058352A1 (ja) * 2011-10-21 2013-04-25 三菱化学株式会社 Iii族窒化物半導体結晶
JP2013179236A (ja) * 2012-02-29 2013-09-09 Oki Data Corp 窒化物半導体素子及び窒化物半導体素子の製造方法
JP2017139253A (ja) * 2016-02-01 2017-08-10 パナソニック株式会社 エピタキシャル基板の製造方法
CN113937199A (zh) * 2021-09-08 2022-01-14 福建中晶科技有限公司 一种低折射率疏水性SiO2图形化蓝宝石衬底的制备方法
CN116154069A (zh) * 2023-04-24 2023-05-23 江西兆驰半导体有限公司 用于Micro-LED的外延片及其制备方法、Micro-LED
CN116314321A (zh) * 2023-03-24 2023-06-23 厦门市三安集成电路有限公司 一种hemt射频器件及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105098000B (zh) * 2014-05-16 2018-01-26 北京纳米能源与系统研究所 磁场调控led发光亮度的复合结构及制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176813A (ja) * 1999-12-15 2001-06-29 Nichia Chem Ind Ltd 窒化物半導体基板の作製方法
JP2002261327A (ja) * 2001-03-06 2002-09-13 Sony Corp 半導体発光素子及び半導体発光素子の製造方法
JP2002261032A (ja) * 2000-06-19 2002-09-13 Nichia Chem Ind Ltd 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
JP2002353134A (ja) * 2001-05-23 2002-12-06 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176813A (ja) * 1999-12-15 2001-06-29 Nichia Chem Ind Ltd 窒化物半導体基板の作製方法
JP2002261032A (ja) * 2000-06-19 2002-09-13 Nichia Chem Ind Ltd 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
JP2002261327A (ja) * 2001-03-06 2002-09-13 Sony Corp 半導体発光素子及び半導体発光素子の製造方法
JP2002353134A (ja) * 2001-05-23 2002-12-06 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013058352A1 (ja) * 2011-10-21 2013-04-25 三菱化学株式会社 Iii族窒化物半導体結晶
JP2013179236A (ja) * 2012-02-29 2013-09-09 Oki Data Corp 窒化物半導体素子及び窒化物半導体素子の製造方法
JP2017139253A (ja) * 2016-02-01 2017-08-10 パナソニック株式会社 エピタキシャル基板の製造方法
CN113937199A (zh) * 2021-09-08 2022-01-14 福建中晶科技有限公司 一种低折射率疏水性SiO2图形化蓝宝石衬底的制备方法
CN113937199B (zh) * 2021-09-08 2023-11-21 福建中晶科技有限公司 一种低折射率疏水性SiO2图形化蓝宝石衬底的制备方法
CN116314321A (zh) * 2023-03-24 2023-06-23 厦门市三安集成电路有限公司 一种hemt射频器件及其制作方法
CN116314321B (zh) * 2023-03-24 2024-08-09 厦门市三安集成电路有限公司 一种hemt射频器件及其制作方法
CN116154069A (zh) * 2023-04-24 2023-05-23 江西兆驰半导体有限公司 用于Micro-LED的外延片及其制备方法、Micro-LED

Also Published As

Publication number Publication date
JP4915234B2 (ja) 2012-04-11

Similar Documents

Publication Publication Date Title
JP4462249B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
JP5152121B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
JP4910608B2 (ja) 発光ダイオードの製造方法および電子装置の製造方法
JP5082278B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
JP4915218B2 (ja) 発光ダイオードの製造方法
JP4462289B2 (ja) 半導体層の成長方法および半導体発光素子の製造方法
TWI317565B (en) Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode
JP3815335B2 (ja) 半導体発光素子及びその製造方法
KR100831843B1 (ko) 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
JP4915234B2 (ja) 発光ダイオードの製造方法および機能素子の製造方法
JP2006339534A (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP2008153634A (ja) 発光ダイオードの製造方法、発光ダイオード、光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
WO2007069774A1 (ja) 窒化ガリウム系化合物半導体発光素子
JP2006324331A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系iii−v族化合物半導体の成長方法ならびに窒化物系iii−v族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
JP4925580B2 (ja) 窒化物半導体発光素子およびその製造方法
JP2008130606A (ja) 半導体発光素子、半導体発光素子の製造方法、光源セルユニット、バックライト、照明装置、ディスプレイ、電子機器、半導体素子および半導体素子の製造方法
JP2008270431A (ja) 発光ダイオードの製造方法、半導体装置の製造方法、電子装置の製造方法および窒化物系iii−v族化合物半導体基板の製造方法
JP4735037B2 (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
JP2003124576A (ja) 窒化物半導体基板及びその成長方法
JP2005159278A (ja) 窒化物半導体レーザ素子、及びその製造方法
JP2009212256A (ja) 発光ダイオードの製造方法、半導体素子の製造方法および機能素子の製造方法
JP2003060233A (ja) 半導体発光素子、半導体発光素子の製造方法、及び半導体発光装置
JP5051192B2 (ja) 半導体層の成長方法、半導体発光素子の製造方法、半導体発光素子および電子機器
JP2006156802A (ja) Iii族窒化物半導体素子
JP2009043751A (ja) 発光ダイオードの製造方法、半導体素子の製造方法および機能素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees