JP2008141547A - 遅延回路 - Google Patents
遅延回路 Download PDFInfo
- Publication number
- JP2008141547A JP2008141547A JP2006326462A JP2006326462A JP2008141547A JP 2008141547 A JP2008141547 A JP 2008141547A JP 2006326462 A JP2006326462 A JP 2006326462A JP 2006326462 A JP2006326462 A JP 2006326462A JP 2008141547 A JP2008141547 A JP 2008141547A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- mos transistor
- channel mos
- capacitor
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Pulse Circuits (AREA)
Abstract
【解決手段】インバータINV1の出力でコンデンサを充放電することにより信号を遅延させて次段のインバータに入力する。次段のインバータに定電流源1もしくは2による電流供給制限手段を設ける構成とする。これにより、回路規模を小さくすることができる。さらに、過大な貫通電流が発生することを防止して、ノイズの発生を抑制するとともに消費電流を削減することができる。
【選択図】図1
Description
この発明は、上記の問題を解決するものであって、回路規模が小さく、また貫通電流の問題も生じない遅延回路を提供することを目的とする。
請求項3に係る発明は、請求項1または2に係る発明において、前記第2のインバータが、定電流源,PチャネルMOSトランジスタおよびNチャネルMOSトランジスタがこの順に直列に接続されてなることを特徴とする。
図1は入力信号を第1のインバータINV1で受け、インバータINV1の出力にコンデンサC11および電流供給制限手段を有するインバータの入力を接続したものである。インバータINV1はPチャネルMOSトランジスタP1とNチャネルMOSトランジスタN1の直列回路で構成され、その出力はコンデンサC1の一端およびインバータINV2またはINV3の入力に接続されている。図1(a)に示すインバータINV2は、定電流源1,PチャネルMOSトランジスタP2およびNチャネルMOSトランジスタN2がこの順で直列に接続されて構成されている。また、図1(b)に示すインバータINV3は、PチャネルMOSトランジスタP2,NチャネルMOSトランジスタN2および定電流源2がこの順で直列に接続されて構成されている。図1に示す遅延回路における入力信号INに対するコンデンサC1の充電電圧の変化、すなわち節点NODE1の電位の変化は図5に示す節点NODE11の変化と同じものになる。節点NODE1はPチャネルMOSトランジスタP2およびNチャネルMOSトランジスタN2のゲート電圧に入力され、その電位は図5(b)に示す節点NODE11の電位と同様に徐々に変化するものになる。しかしながら、図4,5に示す従来の遅延回路とは異なり、インバータINV2,INV3においては、電源VDDとPチャネルMOSトランジスタP2間に設けられられた定電流源1、もしくはNチャネルMOSトランジスタN2と接地電位(GND)の間に設けられた定電流源2が電流制限手段となって貫通電流の最大値を定電流源1の定電流値i1または定電流源2の定電流値i2で制限することができる。これにより、過大な貫通電流が発生することを防ぐことができる。また、コンパレータを用いないので、回路規模を抑制することができる。
C1,C10 コンデンサ
CMP コンパレータ
Vref 基準電圧源もしくはその出力電圧
IN 入力端子もしくは入力信号
INV1,INV2,INV3 インバータ
INV10 インバータ
P1,P2 PチャネルMOSトランジスタ
N1,N2,N3 NチャネルMOSトランジスタ
NODE1,NODE2 節点
NODE10,NODE11 節点
OUT 出力端子もしくは出力信号
Claims (4)
- 第1インバータ、該第1のインバータの出力が入力される第2のインバータおよび前記第1のインバータの出力に一端が接続されるコンデンサを有し、前記第2のインバータが電源から前記第2のインバータに供給する電流を制限する電流供給制限手段を有することを特徴とする遅延回路。
- 直列に接続された定電流源とコンデンサ、該コンデンサの電荷を放電するトランジスタ、および前記定電流源とコンデンサの接続点に入力が接続される第2のインバータを有し、前記第2のインバータが電源から前記第2のインバータに供給する電流を制限する電流供給制限手段を有することを特徴とする遅延回路。
- 前記第2のインバータが、定電流源,PチャネルMOSトランジスタおよびNチャネルMOSトランジスタがこの順に直列に接続されてなることを特徴とする請求項1または2に記載の遅延回路。
- 前記第2のインバータが、PチャネルMOSトランジスタ,NチャネルMOSトランジスタおよび定電流源がこの順に直列に接続されてなることを特徴とする請求項1または2に記載の遅延回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006326462A JP2008141547A (ja) | 2006-12-04 | 2006-12-04 | 遅延回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006326462A JP2008141547A (ja) | 2006-12-04 | 2006-12-04 | 遅延回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008141547A true JP2008141547A (ja) | 2008-06-19 |
Family
ID=39602539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006326462A Withdrawn JP2008141547A (ja) | 2006-12-04 | 2006-12-04 | 遅延回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008141547A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5484469A (en) * | 1977-12-19 | 1979-07-05 | Hitachi Ltd | Cmos inverter circuit of low power consumption |
JPS63132527A (ja) * | 1986-11-21 | 1988-06-04 | Mitsubishi Electric Corp | Cmos論理回路 |
JPH01126013A (ja) * | 1987-11-11 | 1989-05-18 | Matsushita Electric Ind Co Ltd | デューティー・サイクル変換回路 |
JPH02156672A (ja) * | 1988-12-09 | 1990-06-15 | Matsushita Electron Corp | 半導体装置 |
JPH04273718A (ja) * | 1991-02-28 | 1992-09-29 | Nec Corp | Cmos論理回路 |
JPH11145800A (ja) * | 1997-11-10 | 1999-05-28 | Toshiba Corp | Cmos型可変遅延回路及びその遅延時間の制御方法並びに半導体試験装置 |
JP2000332580A (ja) * | 1999-05-18 | 2000-11-30 | Denso Corp | シュミットトリガ回路 |
-
2006
- 2006-12-04 JP JP2006326462A patent/JP2008141547A/ja not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5484469A (en) * | 1977-12-19 | 1979-07-05 | Hitachi Ltd | Cmos inverter circuit of low power consumption |
JPS63132527A (ja) * | 1986-11-21 | 1988-06-04 | Mitsubishi Electric Corp | Cmos論理回路 |
JPH01126013A (ja) * | 1987-11-11 | 1989-05-18 | Matsushita Electric Ind Co Ltd | デューティー・サイクル変換回路 |
JPH02156672A (ja) * | 1988-12-09 | 1990-06-15 | Matsushita Electron Corp | 半導体装置 |
JPH04273718A (ja) * | 1991-02-28 | 1992-09-29 | Nec Corp | Cmos論理回路 |
JPH11145800A (ja) * | 1997-11-10 | 1999-05-28 | Toshiba Corp | Cmos型可変遅延回路及びその遅延時間の制御方法並びに半導体試験装置 |
JP2000332580A (ja) * | 1999-05-18 | 2000-11-30 | Denso Corp | シュミットトリガ回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4769108B2 (ja) | 出力バッファ回路 | |
JP2010166108A (ja) | 遅延回路 | |
JP3764135B2 (ja) | レベルシフタ | |
KR100895657B1 (ko) | 출력 버퍼 회로 | |
JP4174531B2 (ja) | レベル変換回路及びこれを有する半導体装置 | |
WO2018055666A1 (ja) | インターフェース回路 | |
KR100416625B1 (ko) | 기준전압 변동을 감소시키는 차동 타입의 입출력 버퍼 | |
US7545128B2 (en) | Regulator circuit | |
JP4774287B2 (ja) | 出力回路 | |
CN108233701B (zh) | 一种升降压电压转换电路 | |
JP2023009279A (ja) | 半導体装置及びパワーオンリセット信号の生成方法 | |
JP5133102B2 (ja) | 半導体集積回路 | |
JP2009169749A (ja) | ソフトスタート回路 | |
JP2008177755A (ja) | レベルシフト回路およびそれを用いた半導体装置 | |
JP6282124B2 (ja) | レベルシフト回路及び半導体装置 | |
JP2008141547A (ja) | 遅延回路 | |
JP2006352204A (ja) | 電位検出回路及びそれを備える半導体集積回路 | |
CN110297517B (zh) | 基准电压产生电路 | |
JP5481211B2 (ja) | 半導体集積回路装置 | |
JP3159182B2 (ja) | 半導体装置の出力回路 | |
JP2017153095A (ja) | 半導体回路及び半導体装置 | |
US20150263705A1 (en) | Signal transmission circuit and clock buffer | |
JP4456464B2 (ja) | レベルシフト回路 | |
US8742847B1 (en) | Amplifier and dynamic-bias generation device and dynamic-bias method thereof | |
JP5315087B2 (ja) | 昇圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091015 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111018 |