JP2008116936A5

JP2008116936A5 -

Info

Publication number: JP2008116936A5
Application number: JP2007267342A
Authority: JP
Filing date: 2007-10-15
Publication date: 2010-10-28
Anticipated expiration: 2027-10-15

Claims

複数の走査線と、前記複数の走査線と交差する複数のソース線と、前記複数の走査線および前記複数のソース線に接続された複数の画素を有する画素部と、を有するアクティブマトリクス型表示装置のソース線駆動回路であって、
ビデオ信号が入力される少なくとも１本のビデオ信号線と、
複数のサンプリングパルスを生成する回路と、
前記複数のソース線に接続され、前記複数のサンプリングパルスに従って前記複数のソース線を前記ビデオ信号線と導通させる複数のスイッチと、を有し、
前記複数のサンプリングパルスそれぞれの書き込み終了期間は、次段のサンプリングパルスの書き込み開始期間よりも後であり、
前記複数のサンプリングパルスそれぞれの書き込み期間は、前記ビデオ信号が、前段のサンプリングパルスによって書き込むべきビデオ信号である期間に開始し、前記ビデオ信号が、次段のサンプリングパルスによって書き込むべきビデオ信号に切り替わる前に終了することを特徴とするソース線駆動回路。
請求項１において、
前記複数のスイッチに接続された複数のバッファを有し、
前記複数のスイッチには、前記複数のバッファを介して、前記複数のサンプリングパルスがそれぞれ入力されることを特徴とするソース線駆動回路。
複数の走査線と、前記複数の走査線と交差する複数のソース線と、前記複数の走査線および前記複数のソース線に接続された複数の画素を有する画素部とを有するアクティブマトリクス型表示装置のソース線駆動回路であって、
ｋ系統（ｋは２以上の整数）に分割された前記ビデオ信号が入力されるｋ本のビデオ信号線と、
スタートパルス信号および第１のクロック信号が入力され、書き込み開始期間及び書き込み終了期間を前記第１のクロック信号に従って順次遅らせて複数の第１のパルスを生成して出力する第１のシフトレジスタと、
前記スタートパルス信号および、前記第１のクロック信号と同じ周期で位相がずれた第２のクロック信号が入力され、書き込み開始期間及び書き込み終了期間を前記第２のクロック信号に従って順次遅らせて複数の第２のパルスを生成して出力する第２のシフトレジスタと、
奇数段は隣り合う２つの第１のパルスの論理演算を行い、当該２つの第１のパルスが重ならない部分を奇数段目のサンプリングパルスとして出力し、かつ偶数段は隣り合う２つの第２のパルスの論理演算を行い、当該２つの第２のパルスが重ならない部分を偶数段目のサンプリングパルスとして出力する複数の論理回路と、
前記複数のソース線に接続され、前記サンプリングパルスに従って前記複数のソース線を前記ｋ本のビデオ信号線に導通させる複数のスイッチと、を有し、
前記論理回路の出力には前記複数のスイッチのうちｋ個のスイッチが接続され、
前記論理回路に接続されている前記ｋ個のスイッチは、互いに異なる前記ｋ本のビデオ信号線に接続され、
前記サンプリングパルスの書き込み終了期間は、次段のサンプリングパルスの書き込み開始期間よりも後であり、
前記サンプリングパルスの書き込み期間は、前記ビデオ信号が、前段のサンプリングパルスによって書き込むべきビデオ信号である期間に開始し、前記ビデオ信号が、次段のサンプリングパルスによって書き込むべきビデオ信号に切り替わる前に終了することを特徴とするソース線駆動回路。
請求項３において、
前記第１のクロック信号および前記第２のクロック信号は、ハイとなる期間またはローとなる期間の一方が長いことを特徴とするソース線駆動回路。
請求項３において、
前記第１のクロック信号及び前記第２のクロック信号のデューティー比を変化させることで、前記サンプリングパルスの書き込み期間が変化することを特徴とするソース線駆動回路。
請求項３乃至５のいずれか１項において、
複数のバッファを有し、
前記複数のスイッチには、前記複数のバッファをそれぞれ介して、前記サンプリングパルスが入力されることを特徴とするソース線駆動回路。
請求項３乃至６のいずれか１項において、
前記第１の論理回路および前記第２の論理回路は、ＮＡＮＤ回路であることを特徴とするソース線駆動回路。
請求項３乃至６のいずれか１項において、
前記第１の論理回路および前記第２の論理回路は、ＮＯＲ回路であることを特徴とするソース線駆動回路。
請求項１乃至８のいずれか１項に記載のソース線駆動回路を有することを特徴とするアクティブマトリクス型表示装置。
請求項１乃至８のいずれか１項に記載のソース線駆動回路を有することを特徴とするアクティブマトリクス型液晶表示装置。
請求項１乃至８のいずれか１項に記載のソース線駆動回路を有することを特徴とするフィールドシーケンシャル方式のアクティブマトリクス型液晶表示装置。
請求項１乃至８のいずれか１項に記載のソース線駆動回路を有することを特徴とするアクティブマトリクス型エレクトロルミネッセンス表示装置。
複数の走査線と、前記複数の走査線と交差する複数のソース線と、前記複数の走査線および前記複数のソース線に接続された複数の画素を有する画素部と、ビデオ信号が入力される少なくとも１本のビデオ信号線とを有するアクティブマトリクス型表示装置の駆動方法であって、
スタートパルス信号およびクロック信号に従って、複数のサンプリングパルスを生成し、前記複数のサンプリングパルスに従って、前記ビデオ信号線に入力されているビデオ信号を前記複数のソース線に書き込み、
選択された前記複数の走査線に接続された画素に、前記複数のソース線を介して前記ビデオ信号を入力し、当該画素で表示させるビデオ信号を確定することを含み、
書き込み終了期間が次段のサンプリングパルスの書き込み開始期間よりも後になるように、前記複数のサンプリングパルスを生成し、
前記画素に前記ビデオ信号を入力している期間は前記画素部を非表示状態とし、全ての前記画素のビデオ信号が確定した後、前記画素部を非表示状態から表示状態とし、
前記複数のサンプリングパルスそれぞれの書き込み期間は、前記ビデオ信号線に入力されているビデオ信号が、前段のサンプリングパルスによって書き込むべきビデオ信号である期間に開始し、かつ前記ビデオ信号線に入力されているビデオ信号が、次段のサンプリングパルスによって書き込むべきビデオ信号に切り替わる前に終了することを特徴とするアクティブマトリクス型表示装置の駆動方法。
請求項１３において、
前記クロック信号のデューティー比を変えることで、前記複数のサンプリングパルスの書き込み期間を変化させることを特徴とするアクティブマトリクス型表示装置の駆動方法。
複数の走査線と、前記複数の走査線と交差する複数のソース線と、前記複数の走査線および前記複数のソース線に接続された複数の画素を有する画素部とを有するアクティブマトリクス型表示装置の駆動方法であって、
スタートパルス信号、第１のクロック信号および第２のクロック信号に従って、複数のサンプリングパルスを生成し、前記複数のサンプリングパルスに従って、前記ビデオ信号を前記複数のソース線に書き込み、選択された前記複数の走査線に接続された画素に、前記複数のソース線を介して前記ビデオ信号を入力し、当該画素で表示させるビデオ信号を確定することを含み、
前記第１のクロック信号に同期させて、１／２周期よりもパルス幅が長い第１のパルスと、前記第２のクロック信号に同期させて１／２周期よりもパルス幅が長い第２のパルスを交互に複数生成することで前記複数のサンプリングパルスを生成し、
前記第１のクロック信号と第２のクロック信号は周期が等しく、位相が異なり、前記第１のクロック信号はローとなる期間又はハイとなる期間の一方が１／２周期より長く、第２のクロック信号は他方が１／２周期よりも長く、
前記画素に前記ビデオ信号を入力している期間は前記画素部を非表示状態とし、全ての前記画素のビデオ信号が確定した後、前記画素部を非表示状態から表示状態とすることを特徴とするアクティブマトリクス型表示装置の駆動方法。
請求項１５において、前記第１のクロック信号および前記第２のクロック信号のローとなる期間又はハイとなる期間を変化させることを特徴とするアクティブマトリクス型表示装置の駆動方法。
請求項１３乃至１６のいずれか１項に記載のアクティブマトリクス型表示装置は液晶表示装置であることを特徴とするアクティブマトリクス型表示装置の駆動方法。
請求項１３乃至１６のいずれか１項に記載のアクティブマトリクス型表示装置はフィールドシーケンシャル方式の液晶表示装置であることを特徴とするアクティブマトリクス型表示装置の駆動方法。
請求項１３乃至１６のいずれか１項に記載のアクティブマトリクス型表示装置はエレクトロルミネッセンス表示装置であることを特徴とするアクティブマトリクス型表示装置の駆動方法。