JP2008112524A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2008112524A
JP2008112524A JP2006295780A JP2006295780A JP2008112524A JP 2008112524 A JP2008112524 A JP 2008112524A JP 2006295780 A JP2006295780 A JP 2006295780A JP 2006295780 A JP2006295780 A JP 2006295780A JP 2008112524 A JP2008112524 A JP 2008112524A
Authority
JP
Japan
Prior art keywords
line
bit line
memory device
constant current
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006295780A
Other languages
English (en)
Inventor
Tomoya Kawagoe
知也 河越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Grandis Inc
Original Assignee
Renesas Technology Corp
Grandis Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Grandis Inc filed Critical Renesas Technology Corp
Priority to JP2006295780A priority Critical patent/JP2008112524A/ja
Publication of JP2008112524A publication Critical patent/JP2008112524A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】レイアウト面積を増大させることなく読み出し精度を向上させる。
【解決手段】メモリセルアレイ4と、センスアンプ回路10とを備えた半導体記憶装置において、定電流源CCSを備える。メモリセルアレイ4は、それぞれビット線BLix(i=0,1,…,m,…,M;x=0,1)及びソース線SLix(i=0,1,…,m,…,M;x=0,1)に接続された複数の抵抗体メモリ素子Rix(i=0,1,…,m,…,M;x=0,1)に対してデータを記憶保持する。センスアンプ回路10は、読み出し線LIOFx,LIOBx(x=0,1)を介してメモリセルアレイ4からデータを読み出すために用いる。定電流源CCSは、データの読み出し時に、ビット線BLix(i=0,1,…,m,…,M;x=0,1)に定電流Iconstを供給する。
【選択図】図1

Description

本発明は、抵抗体メモリ素子に対してデータを記憶保持するための半導体記憶装置に関する。
従来例の磁気抵抗素子を用いてデータを記憶保持するMRAM(Magneto-resistive Random Access Memory)が非特許文献1に開示されている。フォールデッドビット線構成のMRAMは、読み出しの対象であるメモリセルが接続されるビット線とリファレンスビット線とが、並行でかつ近接し、レイアウト上、メモリセル内が対称に構成されるため、同相ノイズをキャンセルでき、優れた読み出し性能を有する。MRAM等を含む一般的なメモリ装置においては、メモリセルから読み出された電圧は非常に小さいので、それを増幅するためのセンスアンプ回路を必要とする。
従来例のセンスアンプ回路は、センスアンプ用トランジスタを備え、センスアンプ用トランジスタのゲートに印加されるセンスアンプ電圧により決定されるほぼ一定のバイアス電圧を、ビット線を介して磁気抵抗素子に印加する。従来例のセンスアンプ回路は、印加されたバイアス電圧により磁気抵抗素子に流れる電流を検出することによって、磁気抵抗素子の抵抗値を検出し、それにより磁気抵抗素子に書き込まれたデータを判別する。
Takaharu Tsuji et al., "A 1.2V 1Mbit Embedded MRAM Core with Folded Bit-Line Array Architecture", 2004 Symposium on VLSI Circuits Digest of Technical Papers, pp.450-453, Hawaii, U.S.A., June 2004. Thomas W. Andre et al., "A 4-Mb 0.18-μm 1T1MTJ Toggle MRAM With Balanced Three Input Sensing Scheme and Locally Mirrored Unidirectional Write Drivers", IEEE Journal of Solid-State Circuits, pp.301-309, Vol. 40, No.1, January 2005. M. Hosomi et al., "A Novel Nonvolatile Memory with Spin Torque Transfer Magnetization Switching: Spin-RAM", IEEE International Electron Devices Meeting (IEDM), pp.459-462, Washington, D.C., U.S.A., December 2005. W. C. Jeong et al., "Highly scalable MRAM using field assisted current induced switching", 2005 Symposium on VLSI Technology Digest of Technical Papers, pp.184-185, Kyoto, Japan, June 2005.
しかしながら、例えばSTT(Spin Torque Transfer)書き込み方式によりデータを書き込まれる磁気抵抗素子を用いるSTT−MRAM等においては、磁気抵抗素子の抵抗値が小さいので、読み出し時の電流による誤書き込み(リードディスターブ)を防ぐために、読み出し時に磁気抵抗素子に流すことができる電流値が制限される。そのため、従来例のセンスアンプ回路においては、センスアンプ用トランジスタのゲート電圧を低くして、磁気抵抗素子に印加されるバイアス電圧を低くしなければならない。しかし、センスアンプ用トランジスタのしきい値電圧にはバラツキがあるため、磁気抵抗素子に印加されるバイアス電圧にもバラツキが発生し、それにより、読み出しマージンが低下し、読み出し精度が悪化するという問題があった。センスアンプ用トランジスタのしきい値電圧のバラツキを低減するためには、トランジスタのサイズを大きくする必要があり、センスアンプ回路のレイアウト面積を増大させる。
本発明の目的は以上の問題点を解決し、レイアウト面積を増大させることなく読み出し精度を向上させる半導体記憶装置を提供することにある。
第1の発明に係る半導体記憶装置は、それぞれビット線及びソース線に接続された複数の抵抗体メモリ素子に対してデータを記憶保持するメモリセルアレイと、読み出し線を介して前記メモリセルアレイから前記データを読み出すためのセンスアンプ回路とを備えた半導体記憶装置において、前記データの読み出し時に、前記ビット線に定電流を供給するための定電流源を備えたことを特徴とする。
上記半導体記憶装置において、前記定電流源は、前記センスアンプ回路を介して前記読み出し線の一端に接続されたことを特徴とする。とって代わって、前記定電流源は、前記ビット線の両端のうち、前記センスアンプ回路と接続される一端とは異なる他端に接続され、前記センスアンプ回路は、前記ビット線の一端に接続され、前記読み出し線からのデータの電圧を所定の基準電圧と比較して比較結果を出力する高入力インピーダンス増幅器を含むことを特徴とする。ここで、前記データの読み出し時に、前記ソース線の両端を所定の電位に保持する手段をさらに備えたことを特徴とする。
また、上記半導体記憶装置において、前記定電流源は、前記ビット線がプリチャージされている間は定電流を供給することを中止することを特徴とする。
さらに、上記半導体記憶装置において、前記抵抗体メモリ素子は、磁気抵抗素子であることを特徴とする。ここで、前記磁気抵抗素子は、STT(Spin Torque Transfer)書き込み方式によりデータを書き込まれる抵抗体メモリ素子であることを特徴とする。
またさらに、上記半導体記憶装置において、前記ソース線は、前記ビット線に対して実質的に平行に配線されることを特徴とする。
また、上記半導体記憶装置において、前記メモリセルアレイは、所定のフォールデッドビット線構成であることを特徴とする。
さらに、上記半導体記憶装置において、それぞれ前記ビット線及び前記ソース線に接続され、それぞれ所定の基準電圧を発生するために用いる別の複数の抵抗体メモリ素子を含むダミーメモリ列をさらに備えたことを特徴とする。
従って、本発明に係る半導体記憶装置によれば、定電流源によりビット線に定電流を供給することによって抵抗体メモリ素子の抵抗値を読み出すので、センスアンプ用トランジスタを必要とせず、レイアウト面積を増大させることなく読み出し精度を向上させることができる。
また、定電流源は、ビット線の両端のうち、センスアンプ回路と接続される一端とは異なる他端に接続され、センスアンプ回路は、ビット線の一端に接続され、読み出し線からのデータの電圧を所定の基準電圧と比較して比較結果を出力する高入力インピーダンス増幅器を含むことにより、ビット線上に存在する寄生抵抗による電圧差の影響を低減できるので、さらに読み出し精度を向上させることができる。
さらに、ソース線の両端を所定の電位に保持する手段をさらに備えることにより、寄生抵抗による電圧差の影響を低減できるので、さらに読み出し精度を向上させることができる。
以下、本発明に係る実施の形態について図面を参照して説明する。なお、以下の各実施の形態において、同様の構成要素については同一の符号を付している。
実施の形態1.
図1は、本発明の実施の形態1に係る半導体記憶装置の構成を示すブロック図である。図1において、本実施の形態に係る半導体記憶装置は、STT(Spin Torque Transfer)書き込み方式によりデータを書き込まれるSTT−MRAM(Spin Torque Transfer Magneto-resistive Random Access Memory)であり、列アドレスバッファ1と、列デコーダ及びWLドライバ2と、ダミーメモリ列3と、メモリセルアレイ4と、R/W制御回路5と、行アドレスバッファ6と、行デコーダ及びBLドライバ7と、2ビット信号及び切り替え信号生成器8と、センスアンプ回路10とを備えて構成される。列アドレスバッファ1は、外部から入力される列アドレス信号RA0_xを一時的に保管する。列デコーダ及びWLドライバ2は、列アドレスバッファ1から入力した列アドレス信号RA0_xをデコードして、メモリセルアレイ4内の書き込み又は読み出しを行う所望のメモリセルにアクセスするためのワード線(WL)を選択する。行アドレスバッファ6は、外部から入力される行アドレス信号CA0_xを一時的に保管する。行デコーダ及びBLドライバ7は、行アドレスバッファ6から入力した行アドレス信号CA0_xをデコードして、メモリセルアレイ4内の書き込み又は読み出しを行う所望のメモリセルにアクセスするためのビット線(BL)を選択するために行選択線(CSL)を選択する。
メモリセルアレイ4は、データを蓄積するためのTMR(Tunnel Magnetic Resistance)素子等の磁気抵抗素子と、その磁気抵抗素子への電流の経路を開閉するためのトランジスタとを含む複数のメモリセルを備える(図2参照)。メモリセルアレイ4において、各メモリセルが接続されるビット線(BL)及びワード線(WL)が選択されることによって、そのメモリセルに対してデータの書き込み又は読み出しが行われる。ダミーメモリ列3は、メモリセルアレイ4に隣接して配置され、メモリセルアレイ4の各メモリセルと同一の構成を有する複数のダミーメモリセルを備える(図2参照)。ダミーメモリ列3において、メモリセルアレイ4内の所望のメモリセルに接続されるワード線が活性化されたとき、ダミーメモリセルのワード線も同時に活性化される。
2ビット信号及び切り替え信号生成器8は、2ビットの書き込みデータD0,D1と、R/W制御回路5の書き込み動作及び読み出し動作を切り替えるための切り替え信号R/Wとを生成し、R/W制御回路5に出力する。R/W制御回路5は、2ビット信号生成器8から入力される切り替え信号R/Wによって書き込み動作に切り替えられたとき、書き込みデータD0,D1をメモリセルアレイ4に書き込む一方、2ビット信号生成器8から入力される切り替え信号R/Wによって読み出し動作に切り替えられたとき、メモリセルアレイ4の所望のメモリセルから読み出したデータQ0,Q1を、センスアンプ回路10を介して出力する。センスアンプ回路10は、所望のメモリセルの読み出し電圧と、ダミーメモリセルに印加されるリファレンス電圧(基準電圧)との電圧差をデジタルレベルとして取り扱いが可能になるレベルにまで増幅して、メモリセル内に蓄積されたデータが「0」であるか、「1」であるかを判別して読み出したデータQ0,Q1を出力する。なお、読み出し線LIOF0,LIOF1及びリファレンス読み出し線LIOB0,LIOB1上には、それぞれ寄生容量C5,C7,C6,C8が存在する。
図2は、図1のダミーメモリ列3及びメモリセルアレイ4の詳細な構成を示す回路図である。図2において、メモリセルアレイ4は、フォールデッドビット線構成であり、それぞれがトランジスタ及び磁気抵抗素子を含む1対の直列回路を備えた複数のメモリセルMCを格子状に配置する。フォールデッドビット線構成においては、1つのメモリセルMC内でビット線BLix(i=0,1,…,m,…,M;x=0,1)とリファレンスビット線BL_Bix(i=0,1,…,m,…,M;x=0,1)とが対をなし、互いに平行かつ近接して配置されるので、同一メモリセルアレイ内で発生した同相ノイズをキャンセルできる。メモリセルアレイ4の各メモリセルMCにおいて、各磁気抵抗素子Rix(i=0,1,…,m,…,M;x=0,1)及びRix_B(i=0,1,…,m,…,M;x=0,1)は、互いに異なるデータを記憶保持する。各メモリセルMCは、配置される行に応じて、所定のソース線SLix(i=0,1,…,m,…,M;x=0,1)と、所定のビット線BLix(i=0,1,…,m,…,M;x=0,1)と、所定のリファレンスビット線BL_Bix(i=0,1,…,m,…,M;x=0,1)とに接続され、配置されている列に応じて、所定のワード線WLy(y=0,1,…2n,2n+1,…)に接続される。さらに、本実施の形態においては、2ビットのデータを記憶保持できるように、上下2段のメモリセルMC0,MC1が対をなしている。従って、例えば、メモリセルMC0において、磁気抵抗素子Rm0には書き込みデータD0,D1のうち1ビット目のデータD0が記憶保持され、磁気抵抗素子Rm0_Bには書き込みデータD0の逆のデータが記憶保持される一方、メモリセルMC1において、磁気抵抗素子Rm1には2ビット目のデータD1が記憶保持され、磁気抵抗素子Rm1_Bには2ビット目のデータD1の逆のデータが記憶保持される。
ダミーメモリ列3は、前述のように、メモリセルアレイ4内の各メモリセルMCと同様の構成を有する複数のダミーメモリセルDMCを備える。各ダミーメモリセルDMCは、配置されている行に応じて、所定のソース線SLixと、所定のビット線BLixと、所定のリファレンスビット線BL_Bix(i=0,1,…,m,…,M;x=0,1)とに接続され、左右のトランジスタは、それぞれダミーワード線DummyWL0及びDummyWL1に接続される。ダミーメモリセルDMCの磁気抵抗素子Rmax,Rmin(以下、リファレンス抵抗Rmax,Rminという。)は、リファレンス電流を生成するために利用される。リファレンス抵抗Rmaxは、ソース線SLi0と、ビット線BLi0又はリファレンスビット線BL_Bi0(i=0,1,…m,…M)とに接続され、リファレンス抵抗Rminは、ソース線SLi1と、ビット線BLi1又はリファレンスビット線BL_Bi1(i=0,1,…m,…M)とに接続される。なお、リファレンス抵抗Rmaxの抵抗値と、リファレンス抵抗Rminの抵抗値との間には、次式(1)が成り立つ。
[数1]
Rmax>Rmin (1)
なお、ソース線SLixと、ビット線BLixと、リファレンスビット線BL_Bixとは、実質的に平行に配置され、ソース線SLix、ビット線BLix及びリファレンスビット線BL_Bixと、ワード線WLyとは、実質的に垂直に配置される。
また、ビット線BLi0,BLi1及びリファレンスBL_Bi0,BL_Bi1上には、それぞれ寄生抵抗R1,R3,R2,R4が存在し、各ビット線BLi0,BLi1及び各リファレンスビット線BL_Bi0,BL_Bi1とグラウンドとの間には、それぞれ寄生容量C1,C3,C2,C4が存在する。簡易のため、寄生抵抗R1〜R4及び寄生容量C1〜C4は、ビット線BLm0,BLm1及びリファレンスビット線BL_Bm0,BL_Bm1上にのみ図示している。
図3は、図1のR/W制御回路5の詳細な構成を示す回路図である。R/W制御回路5は、データの書き込み時、図3に示されるような、複数のトランジスタ及び演算回路を含む周知のドライバ回路を制御して、行選択線CSLi(i=0,1,…m,…M)に入力される信号に応じて、いずれか1対の所望のメモリセルを選択するためにソース線SLix(i=0,1,…,m,…,M;x=0,1)、ビット線BLix(i=0,1,…,m,…,M;x=0,1)、及びリファレンスビット線BL_Bix(i=0,1,…,m,…,M;x=0,1)に印加される電圧のレベルを制御し、メモリセルアレイ4の所望のメモリセルの磁気抵抗素子に流れる電流を制御して、2ビットの書き込みデータD0,D1をメモリセルに書き込む。また、R/W制御回路5は、データの読み出し時、同様に、上記周知のドライバ回路を制御して、メモリセルアレイ4の所望のメモリセルの磁気抵抗素子に電流を流し、読み出した電流を各読み出し線LIOFx,LIOBx(x=0,1)に出力して、センスアンプ回路10に伝達する。
具体的には、書き込みデータD0,D1の書き込み時、まず、外部から入力された列アドレス信号RA0_x及び行アドレス信号CA0_xに応じて、所望のメモリセルにアクセスするために、例えば、図2のワード線WL2nと図3の列選択線CSLmを列デコーダ及びWLドライバ2及び行デコーダ及びBLドライバ7によりハイレベル電圧(イネーブル)にする。次に、2ビット信号及び切り替え信号生成器8からの切り替え信号R/Wにより、図3中のREAD線及びBLEQ線がロウレベル電圧(ディスエーブル)に制御され、R/W制御回路5が書き込み動作に切り替えられる。次に、R/W制御回路5は、書き込みデータD0が「0」である場合、BBP0線及びBFP0線をハイレベル電圧(電源電位VDD)に制御し、S0線をロウレベル電圧(接地電位Vgnd)に制御することで、所望のメモリセルのトランジスタ及び磁気抵抗素子Rm0にバイアス電圧Vbias(=VDD−Vgnd)を印加し、ビット線BLm0からソース線SLm0への方向に電流を流して、磁気抵抗素子Rm0に「0」のデータを書き込む。一方、書き込みデータD0が「1」である場合、BBP0線及びBFP0線をロウレベル電圧(接地電位Vgnd)に制御し、S0線をハイレベル電圧(電源電位VDD)に制御することで、図2の磁気抵抗素子Rm0にバイアス電圧Vbias(=Vgnd−VDD)を印加し、ソース線SLm0からビット線BLm0への方向に電流を流して、磁気抵抗素子Rm0に「1」のデータを書き込む。同様に、書き込みデータD1が「0」である場合、R/W制御回路5は、BBP1線及びBFP1線をハイレベル電圧(電源電位VDD)に制御し、S1線をロウレベル電圧(接地電位Vgnd)に制御することで、磁気抵抗素子Rm1に「0」のデータを書き込む。一方、書き込みデータD1が「1」である場合、BBP1線及びBFP1線をロウレベル電圧(接地電位Vgnd)に制御し、S1線をハイレベル電圧(電源電位VDD)に制御することで、磁気抵抗素子Rm1に「1」のデータを書き込む。なお、同様にして、磁気抵抗素子Rm0_B及びRm1_Bには、それぞれ磁気抵抗素子Rm0及びRm1とは逆の信号が書き込まれる。
図4は、図1のセンスアンプ回路10の詳細な構成を示す回路図である。図4において、センスアンプ回路10は、定電流供給回路20と、バススワップスイッチ回路35,41と、差動増幅器36,42と、プリチャージ回路43とを備えて構成される。プリチャージ回路43は、各読み出し線LIOFx,LIOBx(x=0,1)をそれぞれプリチャージ電圧VPCにプリチャージするための回路である。
バススワップスイッチ35は、読み出し線LIOF0上に接続された第1のN型トランジスタ50と、リファレンス読み出し線LIOB0上に接続された第2のN型トランジスタ51と、第1のN型トランジスタ50のソース端子と第2のN型トランジスタ51のドレイン端子との間に接続された第3のN型トランジスタ52と、第2のN型トランジスタ51のソース端子と第1のN型トランジスタ50のドレイン端子との間に接続された第4のN型トランジスタ53とを備え、第3及び第4のトランジスタ52,53は、列アドレス信号RA0_xと同じである列アドレス信号RA0により制御され、第1及び第2のN型トランジスタ50,51は、列アドレス信号RA0の反転信号である列アドレス信号RA0_Bにより制御される。同様に、バススワップスイッチ回路41は、読み出し線LIOF1上に接続された第5のN型トランジスタ54と、リファレンス読み出し線LIOB1上に接続された第6のN型トランジスタ55と、第5のN型トランジスタ54のソース端子と第6のN型トランジスタ55のドレイン端子との間に接続された第7のN型トランジスタ56と、第6のN型トランジスタ55のソース端子と第5のN型トランジスタ54のドレイン端子との間に接続された第8のN型トランジスタ57とを備え、第7及び第8のトランジスタ56,57は、列アドレス信号RA0により制御され、第5及び第6のN型トランジスタ54,55は、列アドレス信号RA0_Bにより制御される。バススワップスイッチ35は、各N型トランジスタを制御することにより、各読み出し線LIOF0及びLIOB0に流れる電流を入れ替える。バススワップスイッチ回路41は、各N型トランジスタを制御することにより、各読み出し線LIOF1及びLIOB1に流れる電流を入れ替える。差動増幅器36は、非反転入力端子に印加された、所望のメモリセルの磁気抵抗素子Rm0のデータに応じた電圧VRm0と、反転入力端子に印加された、リファレンス抵抗Rmaxによるリファレンス電圧(基準電圧)である電圧VRmaxの差分を算出し、算出された差分を増幅してそれぞれ読み出しデータQ0として出力し、差動増幅器42は、非反転入力端子に印加された、所望のメモリセルの磁気抵抗素子Rm1のデータに応じた電圧VRm1と、反転入力端子に印加された、リファレンス抵抗Rminによるリファレンス電圧(基準電圧)である電圧VRminの差分を算出し、算出された差分を増幅してそれぞれ読み出しデータQ1として出力する。
定電流供給回路20は、P型電界効果トランジスタ(以下、P型トランジスタという。)31,33,37,39を備えたセンス制御回路STと、P型トランジスタ32,34,38,40を備えた定電流源CCSとを備えて構成される。P型トランジスタ31,33,37,39は、センスイネーブル信号/SEによりオン及びオフを制御され、P型トランジスタ32,34,38,40は、ビット線電圧制御信号BLVCTLによりオン及びオフを制御される。P型トランジスタ31は、P型トランジスタ32とN型トランジスタ50とを介して読み出し線LIOF0に接続され、P型トランジスタ33は、P型トランジスタ34とN型トランジスタ51とを介してリファレンス読み出し線LIOB0に接続され、P型トランジスタ37は、P型トランジスタ38とN型トランジスタ54とを介して読み出し線LIOF1に接続され、P型トランジスタ39は、P型トランジスタ40とN型トランジスタ55とを介してリファレンス読み出し線LIOB1に接続される。また、センスイネーブル信号/SEは、メモリセルアレイ4からのデータの読み出し時にロウレベル電圧(接地電位Vgnd)に制御され、それ以外の時はハイレベル電圧(電源電位VDD)に制御され、ビット線電圧制御信号BLVCTLは、常にロウレベル(接地電位Vgnd)に維持される。
上記構成を有するセンスアンプ回路10において、例えば、メモリセルアレイ4内の磁気抵抗素子Rm0,Rm1のデータを読み出す場合、列デコーダ及びWLドライバ2及び行デコーダ及びBLドライバ7により図2のワード線WL2nと図3の行選択線CSLmをハイレベル電圧(イネーブル)とするのに先立って、まず、センスイネーブル信号/SEをハイレベル電圧(ディスエーブル)にし、プリチャージ線PC(LIOEQ)と図3のBLEQ線をハイレベル電圧(イネーブル)にし、プリチャージ回路43により各読み出し線LIOFx,LIOBx(x=0,1)をプリチャージ電圧VPCでプリチャージし、それにより、ビット線BLmx及びリファレンスビット線BL_Bmx(x=0,1)を接地電位にプリチャージする。バススワップスイッチ回路35,41は、列アドレス信号RA0,RA0_Bにより制御され、読み出し線LIOFx及びリファレンス読み出し線LIOBx(x=0,1)を、それぞれP型トランジスタ32,38側とP型トランジスタ34,40側のいずれに接続するかを判断する。
次に、上記プリチャージが終了すると、プリチャージ線PC(LIOEQ)とBLEQ線をロウレベル電圧(ディスエーブル)にしてプリチャージをオフし、センスイネーブル信号/SEをロウレベル電圧(イネーブル)にし、ワード線WL2n及び行選択線CSLmをハイレベル電圧(イネーブル)にする。センスイネーブル信号/SEがロウレベル電圧(イネーブル)となり、ワード線WL2nがイネーブルに制御されることにより、定電流源CCSは各読み出し線LIOFx,LIOBx(x=0,1)に定電流Iconstを供給する。各読み出し線LIOFx,LIOBx(x=0,1)に供給された定電流Iconstは、ビット線を介して磁気抵抗素子Rm0,Rm1に供給され、磁気抵抗素子Rm0,Rm1の抵抗値に応じた電圧VRm0,VRm1がそれぞれ差動増幅器36,42に入力される。また、ワード線WL2nがイネーブルに制御されると同時に、ダミーメモリセルが接続されたダミーワード線DummyWL0もイネーブルに制御され、ダミーメモリセル内のリファレンス抵抗Rmax,Rminにも同様に定電流Iconstが供給され、リファレンス抵抗Rmax,Rminの抵抗値に応じた電圧VRmax,VRminがそれぞれ差動増幅器36,42に入力される。差動増幅器36は、各磁気抵抗素子Rm0の抵抗値に応じた電圧VRm0と、リファレンス抵抗Rmaxの抵抗値に応じた電圧VRmaxとを比較することにより、磁気抵抗素子Rm0に書き込まれたデータを判別し、差動増幅器42は、各磁気抵抗素子Rm1の抵抗値に応じた電圧VRm1と、リファレンス抵抗Rminの抵抗値に応じた電圧VRminとを比較することにより、磁気抵抗素子Rm1に書き込まれたデータを判別し、それぞれ読み出しデータQ0,Q1として出力する。差動増幅器36に入力される各電圧VRm0,VRmax及び差動増幅器42に入力される各電圧VRm1,VRminは、それぞれ次式(2)〜(5)により表される。なお、各メモリセル又は各ダミーメモリセルのトランジスタのオン抵抗は無視できるものとする。
[数2]
VRm0=Iconst×Rm0 (2)
[数3]
VRm1=Iconst×Rm1 (3)
[数4]
VRmax=Iconst×Rmax (4)
[数5]
VRmin=Iconst×Rmin (5)
従って、以上説明したように、本実施の形態に係る半導体装置によれば、定電流供給回路20を備えるので、磁気抵抗素子の抵抗が小さく、メモリセルアレイ4への読み出し電流の制限の厳しいSTT−MRAMにおいて、センスアンプ用トランジスタを必要としないので、レイアウト面積を増大することなく読み出し精度を向上させることができる。この構成では、定電流源CCSを構成するP型トランジスタのしきい値電圧のバラツキが大きい場合でも、定電流源CCSを構成するP型トランジスタのゲート−ソース間電圧を大きく設定することにより相対的な定電流供給回路のバラツキを小さくし、バラツキの影響を小さくすることができるので、レイアウト面積を大きくする必要がない。
なお、定電流供給回路20Aは、センスアンプ回路10内に含まれたが、本発明はこの構成に限らず、センスアンプ回路10を介して読み出し線の一端に接続される構成であれば、センスアンプ回路10の外部に設けられてもよい。
実施の形態2.
図5は、実施の形態2に係る半導体記憶装置の定電流供給回路20A、ダミーメモリ列3、メモリセルアレイ4の構成を示す回路図である。図6は、本実施の形態に係る半導体記憶装置のセンスアンプ回路10Aの構成を示す回路図である。本実施の形態に係る半導体記憶装置は、定電流供給回路20AとトランジスタTRix(i=0,1,…,m,…,M;x=0,1)と、NAND論理回路Lix(i=0,1,…,m,…,M:x=0,1)とを備えた点、及び、センスアンプ回路10に代えてセンスアンプ回路10Aを備えた点において、図1〜図4に示した実施の形態1に係る半導体記憶装置とは異なる。センスアンプ回路10Aは、定電流供給回路20を除いた点、及び差動増幅器36,42に代えて高入力インピーダンス差動増幅器36A,42Aを備えた点において、図4に示した実施の形態1のセンスアンプ回路10とは異なる。それ以外の点においては、実施の形態1に係る半導体装置と同様であり、同一符号を付した構成要素についての詳細な説明は省略する。
図5において、定電流供給回路20Aは、ダミーメモリ列3を介してメモリセルアレイ4のビット線BLix及びリファレンスビット線BL_Bix(i=0,1,…,m,…,M;x=0,1)に接続される。定電流供給回路20Aは、センス制御回路ST2と、定電流源CCS2とを備えて構成される。センス制御回路ST2は、ビット線BLix及びリファレンスビット線BL_Bix(i=0,1,…,m,…,M;x=0,1)の各線に接続され、センスイネーブル信号/SEによりオン及びオフを制御される複数のP型トランジスタを備える。定電流源CCS2は、ビット線BLix及びリファレンスビット線BL_Bix(i=0,1,…,m,…,M;x=0,1)の各線に接続され、ビット線電圧制御信号BLVCTLによりオン及びオフを制御される複数のP型トランジスタを備える。NAND論理回路Li0(i=0,1,…m,…M)の一方の入力端子は行選択線CSLmに接続され、その他方の入力端子はソース線S0に接続され、NAND論理回路Li0(i=0,1,…m,…M)は、NAND演算を行い、演算結果を出力する。NAND論理回路Li1(i=0,1,…m,…M)の一方の入力端子は行選択線CSLmに接続され、その他方の入力端子はソース線S1に接続され、NAND論理回路Li1(i=0,1,…m,…M)は、NAND演算を行い、演算結果を出力する。N型トランジスタTRix(i=0,1,…m,…M;x=0,1)は、NAND論理回路Lix(i=0,1,…m,…M;x=0,1)により出力される演算結果によってオン及びオフを制御され、オンのときソース線SLix(i=0,1,…m,…M;x=0,1)を接地する。
以上の構成によれば、定電流供給回路20Aが、ビット線BLix(i=0,1,…,m,…,M;x=0,1)の両端のうち、センスアンプ回路10A側とは異なる側の一端に接続され、センスアンプ回路10Aが高入力インピーダンス差動増幅器36A,42Aを備えることにより、センスアンプ回路10A内には実質的に電流が流れないので、センスアンプ回路10Aは、ビット線上の寄生抵抗R1〜R4の値に拘わらず所望のメモリセルの磁気抵抗素子に印加される電圧をそのままセンスできる。これにより、読み出しマージンを大きくすることができ、読み出し精度を向上させることができる。
また、ソース線SLix(i=0,1,…m,…M;x=0,1)の電圧を、ソース線S0及びS1によりソース線SLix(i=0,1,…m,…M;x=0,1)の両端で制御するので、イネーブルとなるワード線の位置によって異なるソース線SLix(i=0,1,…m,…M;x=0,1)上の寄生抵抗の差による、高入力インピーダンス差動増幅器36A及び42Aに入力される読み出し電圧差を低減でき、読み出しマージンの低下を防ぎ、読み出し精度を向上させることができる。フォールデッドビット線構成のダミー列方式では、通常、所望のメモリセルのワード線に依存してダミーメモリセルとの寄生抵抗差が生じるので、この構成による効果が特に大きい。
従って、以上説明したように、本実施の形態に係る半導体記憶装置によれば、ビット線BLix(i=0,1,…,m,…,M;x=0,1)の両端のうち、センスアンプ回路10A側とは異なる側の一端に接続され、センスアンプ回路10Aが高入力インピーダンス差動増幅器36A,42Aを備え、ソース線SLix(i=0,1,…m,…M;x=0,1)の電圧を、ソース線S0及びS1によりソース線SLix(i=0,1,…m,…M;x=0,1)の両端で制御するので、読み出し精度を向上させることができる。
なお、上記実施の形態1及び2において、センスアンプ回路10又は10Aはプリチャージ回路43を含むが、本発明はこの構成に限らず、プリチャージ回路43は、STT−MRAM内の他の構成要素に含まれてもよい。
また、上記実施の形態1及び2において、メモリ装置を構成するメモリ素子は磁気抵抗素子であったが、本発明はこの構成に限らず、磁気抵抗素子に代えてPCM(Phase Change Memory:相変化メモリ)等の他の抵抗体メモリ素子を用いても良い。
本発明に係る半導体記憶装置によれば、定電流源によりビット線に定電流を供給することによって抵抗体メモリ素子の抵抗値を読み出すので、センスアンプ用トランジスタを必要とせず、レイアウト面積を増大させることなく読み出し精度を向上させることができる。本発明に係るセンスアンプ回路は、例えば、MRAM全般、特に磁気抵抗素子の抵抗が小さく、読み出し電流制限の厳しいSTT−MRAMに利用することができる。
本発明の実施の形態1に係る半導体記憶装置の構成を示すブロック図である。 図1のダミーメモリ列3及びメモリセルアレイ4の詳細な構成を示す回路図である。 図1のR/W制御回路5の詳細な構成を示す回路図である。 図1のセンスアンプ回路10の詳細な構成を示す回路図である。 本発明の実施の形態2に係る半導体記憶装置の定電流供給回路20A、ダミーメモリ列3及びメモリセルアレイ4の詳細な構成を示す回路図である。 本発明の実施の形態2に係る半導体記憶装置のセンスアンプ回路10Aの詳細な構成を示す回路図である。
符号の説明
1…列アドレスバッファ、
2…列デコーダ及びBLドライバ、
3…ダミーメモリ列、
4…メモリセルアレイ、
5…R/W制御回路、
6…行アドレスバッファ、
7…行デコーダ及びWLドライバ、
8…2ビット信号生成器、
10,10A…センスアンプ回路、
20,20A…定電流供給回路、
35,41…バススワップスイッチ回路、
36,36A,42,42A…差動増幅器、
43…プリチャージ回路、
C1〜C8…寄生容量、
CCS,CCS2…定電流源、
R1〜R4…寄生抵抗、
ST,ST2…センス制御回路。

Claims (10)

  1. それぞれビット線及びソース線に接続された複数の抵抗体メモリ素子に対してデータを記憶保持するメモリセルアレイと、読み出し線を介して前記メモリセルアレイから前記データを読み出すためのセンスアンプ回路とを備えた半導体記憶装置において、
    前記データの読み出し時に、前記ビット線に定電流を供給するための定電流源を備えたことを特徴とする半導体記憶装置。
  2. 前記定電流源は、前記センスアンプ回路を介して前記読み出し線の一端に接続されたことを特徴とする請求項1記載の半導体記憶装置。
  3. 前記定電流源は、前記ビット線の両端のうち、前記センスアンプ回路と接続される一端とは異なる他端に接続され、
    前記センスアンプ回路は、前記ビット線の一端に接続され、前記読み出し線からのデータの電圧を所定の基準電圧と比較して比較結果を出力する高入力インピーダンス増幅器を含むことを特徴とする請求項1記載の半導体記憶装置。
  4. 前記データの読み出し時に、前記ソース線の両端を所定の電位に保持する手段をさらに備えたことを特徴とする請求項3記載の半導体記憶装置。
  5. 前記定電流源は、前記ビット線がプリチャージされている間は定電流を供給することを中止することを特徴とする請求項1乃至4のうちのいずれか1つに記載の半導体記憶装置。
  6. 前記抵抗体メモリ素子は、磁気抵抗素子であることを特徴とする請求項1乃至5のうちのいずれか1つに記載の半導体記憶装置。
  7. 前記磁気抵抗素子は、STT(Spin Torque Transfer)書き込み方式によりデータを書き込まれる抵抗体メモリ素子であることを特徴とする請求項6記載の半導体記憶装置。
  8. 前記ソース線は、前記ビット線に対して実質的に平行に配線されることを特徴とする請求項1乃至7のうちのいずれか1つに記載の半導体記憶装置。
  9. 前記メモリセルアレイは、所定のフォールデッドビット線構成であることを特徴とする請求項1乃至8のうちのいずれか1つに記載の半導体記憶装置。
  10. それぞれ前記ビット線及び前記ソース線に接続され、それぞれ所定の基準電圧を発生するために用いる別の複数の抵抗体メモリ素子を含むダミーメモリ列をさらに備えたことを特徴とする請求項1乃至9のうちのいずれか1つに記載の半導体記憶装置。
JP2006295780A 2006-10-31 2006-10-31 半導体記憶装置 Pending JP2008112524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006295780A JP2008112524A (ja) 2006-10-31 2006-10-31 半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006295780A JP2008112524A (ja) 2006-10-31 2006-10-31 半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2008112524A true JP2008112524A (ja) 2008-05-15

Family

ID=39444955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006295780A Pending JP2008112524A (ja) 2006-10-31 2006-10-31 半導体記憶装置

Country Status (1)

Country Link
JP (1) JP2008112524A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013045483A (ja) * 2011-08-24 2013-03-04 Toppan Printing Co Ltd 不揮発性メモリセルおよび不揮発性メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013045483A (ja) * 2011-08-24 2013-03-04 Toppan Printing Co Ltd 不揮発性メモリセルおよび不揮発性メモリ

Similar Documents

Publication Publication Date Title
US7233537B2 (en) Thin film magnetic memory device provided with a dummy cell for data read reference
US6185143B1 (en) Magnetic random access memory (MRAM) device including differential sense amplifiers
JP4242117B2 (ja) 記憶装置
TWI671741B (zh) 記憶體裝置及其控制方法
JP4046513B2 (ja) 半導体集積回路
JP2004103104A (ja) 薄膜磁性体記憶装置
JP4071531B2 (ja) 薄膜磁性体記憶装置
US9245609B2 (en) Semiconductor storage device
JP2004164766A (ja) 不揮発性記憶装置
JP4208498B2 (ja) 薄膜磁性体記憶装置
KR20030009123A (ko) 자기 터널 접합부를 갖는 박막 자성체 기억 장치
JP2003173700A (ja) 半導体記憶装置
US6903965B2 (en) Thin film magnetic memory device permitting high precision data read
JP5135609B2 (ja) 半導体装置
JP2004086934A (ja) 不揮発性記憶装置
JP4731219B2 (ja) 不揮発性記憶装置
JP2008084533A (ja) 薄膜磁性体記憶装置
JP2008258362A (ja) 半導体記憶装置
JP2004103202A (ja) 薄膜磁性体記憶装置
JP2008112524A (ja) 半導体記憶装置
JP2008097665A (ja) センスアンプ回路
JP4712779B2 (ja) 薄膜磁性体記憶装置
JP2004096002A (ja) 薄膜磁性体記憶装置
JP2008097666A (ja) ドライバ回路及びそれを備えた半導体記憶装置
JP2008112525A (ja) 半導体記憶装置