JP2008109174A - 相関値生成方法及び相関器 - Google Patents

Abstract

【課題】等電力相当の長遅延パスを含む受信信号を受信している場合であっても、最大相関時間位置の変動が小さく、ＦＦＴ時間同期が安定し、シンボル間干渉による受信特性劣化を軽減する。
【解決手段】相関器２０における相関値生成方法では、受信信号Ｓ１９を入力し、遅延回路２１−１〜２１−５、掛け算回路２２−１〜２２−３、及び積分回路２３−１〜２３−３により、時間位置がずれた３つの相関値を求め、この３つの相関値を加算回路２４で加算して１つの相関値として出力する。これにより、主到来波となるパスと同等の受信電力をもつ長遅延パスが存在する場合において、主到来パスと長遅延パスの中間位置に強い相関が現れることで、時間同期のふらつきを抑えることが可能となる。
【選択図】図１

Description

本発明は、ＯＦＤＭ（Orthogonal Frequency Division Multiplex；直交周波数分割多重）変調方式により変調された受信信号から、復調用のＦＦＴ（Fast Fourier Transform；高速フーリエ変換）部に与えるＦＦＴ入力信号を生成するための、時間同期に用いられる相関値を生成する相関値生成方法と、その相関値を生成するＦＦＴ時間同期用の相関器に関するものである。

従来、複数の直交サブキャリア（搬送波）を同時に伝送するＯＦＤＭ方式は、例えば、下記の特許文献に記載されているように、地上系デジタルテレビジョン放送システム（以下単に「地上デジタル放送」という。）等の種々の用途に使用可能である。

特開平１０−３２７１２２号公報

図６は、特許文献１等に記載された従来のＯＦＤＭ方式における伝送信号のフレーム構成を示す図である。

各伝送シンボルＳＢは、ガードインターバル（「サイクリックプリフィックス」とも言う。）ＧＩと有効ＯＦＤＭシンボル（以下単に「有効シンボル」という。）Ｓとにより構成されている。ガードインターバルＧＩは、有効シンボルＳの時間波形の後部Ｓａを抽出し、先頭にコピーしたものである。ＯＦＤＭは周期波形を用いる複数の周期波形を用いるため、ＯＦＤＭ変調波形の一部をコピーしたガードインターバルＧＩを、繰り返し波形として加えることで、マルチパス受信における耐性を強くしている。

即ち、ＯＦＤＭ方式を用いたデジタル伝送では、伝送路に歪みやマルチパスが存在すると、受信信号の直交性は損傷を受けて乱され、復調信号に符号間干渉（Inter Symbol Interference、以下「ＩＳＩ」という。）を生じることになり、誤り率を悪化させる。これを解決するために、送信エネルギー（送信電力）の一部を犠牲にして、本来伝送したい有効シンボルＳの前に、この有効シンボルＳの後部（全体の数十分の１から数分の１の期間）Ｓａのデータを用い、緩衝データ部分として無効なＩＳＩ吸収用のガードインターバルＧＩが設けられる。このようなガードインターバルＧＩを設けると、直接波の他に、障害物により反射された遅延波が存在しても、この遅延量がガードインターバルＧＩよりも短かければ、ＩＳＩを生じることなく良好な受信が可能となる。

このような構成の送信信号が受信側に送られてくると、受信側では、ガードインターバルＧＩの情報を無視することで、あるキャリアだけに遅延が生じた場合でも、このガードインターバルＧＩ内であれば、遅延が無視されるので、正しく受信できる。特に、ガードインターバルＧＩには有効シンボルＳの後部Ｓａのデータがコピーされているので、あるキャリアがずれても情報が欠落することはない。

図７は、前記特許文献１等に記載された従来のＯＦＤＭ方式の復調装置を示す概略の構成図である。

ＯＦＤＭ方式の復調装置は、受信信号Ｓｉｎを入力する周波数変換部１を有し、この出力側に、アナログ／デジタル（以下「Ａ／Ｄ」という。）変換部２、ガードインターバル除去部３、ＦＦＴ部４、パラレル／シリアル（以下「Ｐ／Ｓ」という。）変換部５、及び復号部６等が縦続接続されている。Ａ／Ｄ変換部２の出力側には、ＦＦＴ時間同期用の相関器１０が接続され、この相関器１０の出力側が、ガードインターバル除去部３、ＦＦＴ部４、及びＰ／Ｓ変換部５に接続されている。

このような構成の復調装置では、ＯＦＤＭ変調された図６のような伝送信号が、フィルタリング等の信号処理が施された後、受信信号Ｓｉｎとして入力されると、この受信信号Ｓｉｎが周波数変換部２により、対応するアナログベースバンド信号Ｓ１に変換される。変換されたアナログベースバンドＳ１は、Ａ／Ｄ変換部２によりサンプリングされてデジタルベースバンド信号（Ｉ信号及びＱ信号）Ｓ２に変換され、ガードインターバル除去部３及び相関器１０に与えられる。

相関器１０は、デジタルベースバンド信号Ｓ２を遅延し、この遅延信号と遅延前の信号との相関を、積分及び加算処理等により計算して相関ピークが最大となる点（時間位置）を検出し、この検出結果である相関出力信号Ｓ１０を出力してガードインターバル除去部３、ＦＦＴ部４、及びＰ／Ｓ変換部５に与える。

ガードインターバル除去部３では、相関出力信号Ｓ１０に基づき、前記相関ピークの最大点（時間位置）をシンボル同期位置として有効シンボルＳ期間を検出し、ガードインターバルＧＩを除去して有効シンボルＳを抽出する。抽出された有効シンボルＳは、ＦＦＴ部４により、高速離散フーリエ変換されて各サブキャリアに対応したパラレル受信データに変換される。変換されたパラレル受信データは、Ｐ／Ｓ変換部５により、シリアル受信データ（複素シンボルデータ）Ｓ５に変換される。

変換されたシリアル受信データＳ５は、復号部６により、伝送路特性の補正を行う波形等化処理、振幅と位相情報を検出するＱＡＭ（Quadrature Amplitude Modulation）マッピング処理、トレリス復号処理、及び誤り訂正処理等が行われて復調データＳｏｕｔが出力される。

しかしながら、従来の図７中の相関器１０では、次のような課題があった。
図８〜図１０は、従来の相関器１０を説明するための図である。そのうち、図８は、図７の相関窓と受信信号の関係を示す図、図９は、主到来パス（Ｓ２）のみ１パス受信時における図７の相関出力信号Ｓ１０の例を示す図、及び、図１０は、等電力の主到来パス（Ｓ２）と長遅延パス（受信信号Ｓｉｎが反射等して長時間遅延した信号Ｓ２−１）との２パス受信時における図７の相関出力信号Ｓ１０の例を示す図である。

図８には、主到来パスであるデジタルベースバンド信号Ｓ２と、長遅延パスであるデジタルベースバンド信号Ｓ２−１と、信号Ｓ２及び信号Ｓ２−１を加算した信号（Ｓ２＋Ｓ２−１）とが示されている。従来の相関器１０は、ガードインターバルＧＩ長分遅延した受信信号との自己相関を取るもの、つまり、有効シンボルＳ分遅延したガードインターバルＧＩ長分の受信信号の相関を取るものである。時間同期は、相関器１０を用いてＯＦＤＭシンボル周期の中で相関器出力の相関値（＝電力Ｐ）が最も大きくなる時間位置を検出し、この時間位置を基準にＦＦＴ入力の窓位置（相関窓１１，１２）を決定している。

図９に示すように、相関器１０の相関出力信号Ｓ１０は、１パスのみ受信時に主到来パス（Ｓ２）の時間位置に最も強い相関（即ち、最大電力Ｐ１−１，Ｐ１−２）が立つため、良好に受信することが可能となる。しかし、図１０に示すように、２パス受信時に主到来パス（Ｓ２）と長遅延パス（Ｓ２−１）のそれぞれの到来時間位置に強い相関（即ち、最大電力Ｐ１−１，Ｐ２−１とＰ１−２，Ｐ２−２）が現れ、２パスの遅延時間分の間隔の頂点を２つ持つ台形に似た相関出力信号Ｓ１０（＝Ｓ２＋Ｓ２−１）の軌跡となる。実通信では、ＯＦＤＭ変調信号の波形又は干渉電力成分の影響により、この２つの頂点の高さ（電力Ｐ１−１，Ｐ２−１とＰ１−２，Ｐ２−２）がそれぞれ変化するため、この相関出力信号Ｓ１０を使ってＦＦＴ入力信号の時間同期を取る場合、最大相関の位置が長遅延時間分だけ離れた２つの時間位置を行き来するため、時間同期が安定せず、ＩＳＩが生じて受信特性が劣化するという課題があった。

本発明の相関値生成方法では、ＯＦＤＭ変調されて有効シンボルにガードインターバルが付加された受信信号を遅延して、時間位置の異なる複数の相関値を求め、前記複数の相関値を加算して、ＦＦＴ時間同期用の相関出力信号を生成している。

本発明の相関器では、ＯＦＤＭ変調されて有効シンボルにガードインターバルが付加された受信信号を遅延して、時間位置の異なる複数の相関値を算出する相関値算出手段と、前記相関値算出手段で算出された前記複数の相関値を加算して、ＦＦＴ時間同期用の相関出力信号を出力する加算手段とを有している。

本発明の相関値生成方法及び相関器によれば、ＯＦＤＭシンボルを遅延して加算することにより、例えば、中央が突起した台形の波形となる相関出力信号を生成しているので、特に、ＯＦＤＭ信号が単数及び２つの場合には有効である。従って、等電力相当の長遅延パスを含む受信信号を受信している場合であっても、最大相関時間位置の変動が小さく、ＦＦＴ時間同期が安定し、ＩＳＩによる受信特性劣化が軽減される。

ＦＦＴ時間同期用の相関器は、相関値算出手段と、加算手段とを有している。相関値算出手段は、ＯＦＤＭ変調されて有効シンボルにガードインターバルが付加された受信信号を遅延して、時間位置の異なる複数の相関値を算出する。加算手段は、相関値算出手段で算出された複数の相関値を加算して、ＦＦＴ時間同期用の相関出力信号を出力する。

（実施例１の構成）
図１は、本発明の実施例１を示すＦＦＴ時間同期用の相関器の概略の構成図である。
このＦＦＴ時間同期用の相関器２０は、例えば、従来の図７の復調装置中の相関器１０に対応する箇所に設けられ、図７のデジタルベースバンド信号Ｓ２に相当する受信信号Ｓ１９を遅延して時間位置の異なる複数の相関値を算出する相関値算出手段と、その複数の相関値を加算してＦＦＴ時間同期用の相関出力信号Ｓ２４を出力する加算手段（例えば、加算回路）２４とを有している。前記相関値算出手段は、受信信号Ｓ１９を遅延する遅延手段（例えば、シフトレジスタ等で構成された遅延回路）２１−１〜２１−５と、この遅延回路２１−１〜２１−５における遅延前の受信信号と遅延後の受信信号とを掛け算する掛け算手段（例えば、掛け算回路）２２−１〜２２−３と、この掛け算回路２２−１〜２２−３の掛け算結果を積分して同一の遅延時間間隔となる複数の相関値を求める積分手段（例えば、積分回路）２３−１〜２３−３とにより構成されている。

遅延回路２１−１〜２１−５のうち、各遅延回路２１−１，２１−２は、遅延時間長が等しく、各遅延回路２１−３，２１−４，２１−５は、遅延時間長が有効シンボルＳとなる回路である。これらの遅延回路２１−１，２１−２，２１−５は、受信信号Ｓ１９を入力する入力端子に直列に接続され、更に、その入力端子に遅延回路２１−３が接続されると共に、遅延回路２１−１の出力側に遅延回路２１−４が接続されている。

受信信号Ｓ１９の入力端子と遅延回路２１−３の出力側とには、掛け算回路２２−１が接続され、更に、遅延回路２１−１及び２１−４の出力側に、掛け算回路２２−２が接続されると共に、遅延回路２１−２及び２１−５の出力側に、掛け算回路２２−３が接続されている。掛け算回路２２−１は、遅延回路２１−１の入力信号と遅延回路２１−３の出力信号との複素掛け算を行う回路、掛け算回路２２−１は、遅延回路２１−２の入力信号と遅延回路２１−４の出力信号との複素掛け算を行う回路、及び、掛け算回路２１−３は、遅延回路２１−３の入力信号と遅延回路２１−５の出力信号との複素掛け算を行う回路である。

各掛け算回路２２−１〜２２−３の出力側には、積分回路２３−１〜２３−３がそれぞれ接続されている。各積分回路２３−１〜２３−３は、各掛け算回路２２−１〜２２−３から出力されるガードインターバルＧＩ長分の信号を積分する回路であり、この出力側に加算回路２４が接続されている。加算回路２４は、積分回路２３−１〜２３−３の出力信号を加算して相関出力信号Ｓ２４を出力する回路である。

（実施例１の相関値生成方法）
本実施例１の相関器２０における相関値生成方法では、受信信号Ｓ１９が入力されると、この受信信号Ｓ１９が、遅延回路２１−１，２１−２，２１−５により順に遅延され、更に、受信信号Ｓ１９が遅延回路２１−３で遅延されると共に、遅延回路２１−１の出力信号が遅延回路２１−４で遅延される。受信信号Ｓ１９と遅延回路２１−３の出力信号とが掛け算回路２２−１で掛け算され、遅延回路２１−１の出力信号と遅延回路２１−４の出力信号とが掛け算回路２２−２で掛け算され、更に、掛け算回路２１−２の出力信号と掛け算回路２１−５の出力信号とが掛け算回路２２−３で掛け算される。

各掛け算回路２２−１〜２２−３の出力信号は、各積分回路２３−１〜２３−３でそれぞれ積分され、時間位置の異なる相関値（即ち、時間位置がずれた３つの相関値）が出力される。この３つの相関値は、加算回路２４で加算されて１つの相関値となり、相関出力信号Ｓ２４として出力される。

このように、本実施例１の相関値生成方法では、時間位置がずれた３つの相関値を加算して１つの相関値として出力するので、主到来波となるパスと同等の受信電力を持つ長遅延パスが存在する場合において、主到来パスと長遅延パスの中間位置に強い相関が現れることで、従来のように主到来パスと長遅延パスのそれぞれの到来時間位置に強い相関が現れること防ぎ、時間同期のふらつきを抑えることが可能となる。

図２（ａ）、（ｂ）は、図１の相関出力信号Ｓ２４を示す概念図であり、同図（ａ）は、主到来パスのみ１パス受信時における従来の相関出力信号Ｓ１０と本実施例１の相関出力信号Ｓ２４の比較を示す図、及び、同図（ｂ）は、等電力の主到来パス及び長遅延パスの２パス受信時における従来の相関出力信号Ｓ１０と本実施例１の相関出力信号Ｓ２４の比較を示す図である。

図２（ａ）に示すように、本実施例１の相関出力信号Ｓ２４は、従来と同様に１パスのみ受信時に主到来パスの時間位置に最も強い相関（従来の最大電力Ｐ１−１、本実施例１の最大電力Ｐ１１）が立つため、良好に受信することが可能である。

又、図２（ｂ）に示すように、本実施例１では、従来と同様に、２パス受信時においても、主到来パスと長遅延パスの中間位置に長遅延時間より短い台形上の頂点となる相関出力信号Ｓ１０，Ｓ２４の軌跡となる。それぞれの到来時間位置に強い相関（最大電力Ｐ１−１，Ｐ２−１）が現れ、２パスの遅延時間分の間隔の頂点を２つ持つ台形に似た相関出力信号Ｓ１０，Ｓ２４の軌跡となる。本実施例１の実通信では、従来と同様に、ＯＦＤＭ変調信号の波形又は干渉電力成分の影響によって頂点の高さがそれぞれ変化するが、本実施例１では、頂点となる時間距離Ｔ１１が従来の時間距離Ｔ１より短い。そのため、本実施例１の相関出力信号Ｓ２４を使ってＦＦＴ入力信号の時間同期を取る場合、最大相関の位置のずれが、従来の相関出力信号Ｓ１０を用いた場合より小さくなり、時間同期が安定し、ＩＳＩによる受信特性劣化が軽減される。

（実施例１の効果）
本実施例１によれば、次の（１）、（２）のような効果がある。

（１） 図２に示すように、本実施例１では、ＯＦＤＭシンボルを遅延して加算することにより、中央が突起した台形の波形となる相関出力信号Ｓ２４を生成している。これに対し、従来の相関出力信号Ｓ１０では、１つのＯＦＤＭシンボルを積分しているだけなので、単なる台形の波形となっている。本実施例１の相関出力信号Ｓ２４のように、中央に突起がある波形は、ＯＦＤＭ信号が単数及び２つの場合には有効である。従って、本実施例１では、等電力相当の長遅延パスを含む受信信号Ｓ１９を受信している場合であっても、最大相関時間位置の変動が小さく、ＦＦＴ時間同期が安定し、ＩＳＩによる受信特性劣化が軽減される。

（２） 本実施例１を例えば地上デジタル放送に用いた場合、長遅延２パス受信特性（遅延時間）を約２０％向上できる。

（実施例２の構成）
図３は、本発明の実施例２を示すＦＦＴ時間同期用の相関器の概略の構成図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例１のＦＦＴ時間同期用の相関器２０Ａでは、実施例１の相関器２０における遅延回路の回路規模を削減した構成になっており、遅延時間長が等しい遅延回路２１−１，２１−２，２１−４，２１−５と、遅延回路２１−１，２１−２及び２１−３の合計の遅延時間長が有効シンボルＳとなる遅延回路２１−３とを有し、これらの遅延回路２１−１〜２１−５が、受信信号Ｓ１９を入力する入力端子に対して直列に接続されている。

その他、実施例１と同様に、遅延回路２１−１の入力信号と遅延回路２１−３の出力信号との複素掛け算を行う掛け算回路２２−１と、遅延回路２１−２の入力信号と遅延回路２１−４の出力信号との複素掛け算を行う掛け算回路２２−２と、遅延回路２１−３の入力信号と遅延回路２１−５の出力信号との複素掛け算を行う掛け算回路２２−３とを有している。これらの各掛け算回路２２−１〜２２−３の出力側には、実施例１と同様に、ガードインターバルＧＩ長分の入力信号を積分する各積分回路２３−１〜２３−３１がそれぞれ接続され、更に、これらの積分回路２３−１〜２３−３の出力側に、これらの出力信号を加算して相関出力信号Ｓ２４を出力する加算回路２４が接続されている。

（実施例２の相関値生成方法）
本実施例２の相関器２０Ａにおける相関値生成方法では、受信信号Ｓ１９が入力されると、この受信信号Ｓ１９が、遅延回路２１−１〜２１−５により順に遅延され、これらの各入出力信号が、実施例１と同様に、掛け算回路２２−１〜２２−３により掛け算され、この各掛け算結果が積分回路２３−１〜２３−３により積分されて３つの相関値が求められた後、加算回路２４で加算されて１つの相関値となり、相関出力信号Ｓ２４として出力される。

このように、本実施例２では、実施例１の遅延回路の回路規模を削減した構成になっているが、相関値生成方法は実施例１とほぼ同様に実行される。そのため、積分回路２３−１が従来の図７の相関器１０と同様に、有効シンボルＳ分遅延したガードインターバルＧＩ長分の受信信号Ｓ１９の相関を取るように、遅延回路２１−１，２１−２及び２１−３における遅延時間長の合計が有効シンボルＳとなるように動作する。これと同様に、積分回路２３−２も従来と同様の相関を取るように、遅延回路２１−２，２１−３及び２１−４における遅延時間長の合計が有効シンボルＳとなるように動作し、積分回路２３−３も従来と同様の相関を取るように、遅延回路２１−３，２１−４及び２１−５における遅延時間長の合計が有効シンボルＳとなるように動作する。これにより、遅延回路２１−１（及び遅延回路２１−２，２１−４，２１−５）における遅延時間長分ずれた３つの相関値を積分回路２３−１〜２３−３より得ることができる。

（実施例２の効果）
本実施例２によれば、実施例１に比べて遅延回路の回路規模を削減でき、しかも、実施例１の効果（１）、（２）と同様の効果がある。

（実施例３の構成）
図４は、本発明の実施例３を示すＦＦＴ時間同期用の相関器の概略の構成図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例３のＦＦＴ時間同期用の相関器２０Ｂでは、実施例１の相関器２０における遅延回路２１−１〜２１−５に代えて、アドレスデコーダ２５、メモリ２６、及びセレクタ２７からなる遅延手段を設けている。アドレスデコーダ２５は、アドレス生成の値を変更することによって、受信信号Ｓ１９を格納するメモリ２６から出力される遅延時間間隔を調整可能な構成になっている。セレクタ２７は、メモリ２６の出力信号を、それぞれの遅延時間に合わせ接続先を変更する回路である。

このセレクタ２７の入出力側には、実施例１と同様に、掛け算回路２２−１〜２２−３が接続され、更に、この出力側に、積分回路２３−１〜２３−３を介して加算回路２４が接続されている。

（実施例３の相関値生成方法）
本実施例３の相関器２０Ｂでは、実施例１の遅延回路２１−１〜２１−５をメモリ２６等に置き換えたものであるが、相関値生成方法は実施例１とほぼ同様に実行される。

即ち、受信信号Ｓ１９を格納するメモリ２６から出力される信号は、実施例１の時間関係と同様にする。掛け算回路２２−１に入力される信号は、現在の受信信号Ｓ１９と有効シンボルＳ分遅延した受信信号を用いる。掛け算回路２２−２に入力される信号は、実施例１の遅延回路２１−１（及び遅延回路２１−２）と同じだけ遅延した受信信号と、実施例１の遅延回路２１−１と有効シンボル遅延とを足した分だけ遅延した受信信号を用いる。掛け算回路２２−３に入力される信号は、実施例１の遅延回路２１−１（及び遅延回路２１−２）の２倍遅延した受信信号と、実施例１の遅延回路２１−１の２倍遅延と有効シンボル遅延とを足した分だけ遅延した受信信号を用いる。これにより、実施例１とほぼ同様の動作が行われる。

本実施例３の相関器２０Ｂでは、遅延手段をメモリ化することで、例えば、遅延回路を構成するシフトレジスタ等を削減し、低消費電力化、及び小型化を可能とする。又、アドレスデコーダ２５の生成するメモリ２６の出力アドレスを変更することにより、３つの相関値出力の遅延時間間隔を変更することが可能となり、よりゆらぎの少ない相関値出力を得るように変更可能となる。

（実施例３の効果）
本実施例３によれば、実施例１の効果（１）、（２）と同様の効果がある他に、更に、次のような効果がある。

（３） メモリ２６に対するアドレスデコーダ２５の出力アドレス生成の値を変更することで、最大相関時間位置の変動が小さくなる遅延時間間隔に変更することが可能となる。

（実施例４の構成）
図５は、本発明の実施例４を示すＦＦＴ時間同期用の相関器の概略の構成図であり、実施例３を示す図４中の要素と共通の要素には共通の符号が付されている。

本実施例４のＦＦＴ時間同期用の相関器２０Ｃでは、実施例３の相関器２０Ｂと同様に、アドレスでコーダ２５、受信信号Ｓ１９を格納するメモリ２６、このメモリ２６からの出力をそれぞれの遅延時間に合わせ接続先を変更するセレクタ２７、このセレクタ２７の入出力信号の複素掛け算を行う掛け算回路２２−１〜２２−３、及びガードインターバルＧＩ長分の入力信号を積分する積分回路２３−１〜２３−３を有している。

本実施例４が実施例３と異なる点は、積分回路２３−１〜２３−３の出力側に、新たに重み付け手段（例えば、利得回路）２８−１，２８−３を接続し、この出力側に、実施例３と同様の加算回路２４を接続したことである。利得回路２８−１は、積分回路２３−１から出力される積分値に対して変更可能な定数を掛け合わせる回路、利得回路２８−３は、積分回路２３−３から出力される積分値に対して変更可能な定数を掛け合わせる回路であり、これらの利得回路２８−１，２８−３の出力信号及び積分回路２３−２の出力信号が、加算回路２４により加算されて相関出力信号Ｓ２４が出力される構成になっている。

（実施例４の相関値生成方法）
本実施例４の相関器２０Ｃにおける相関値生成方法は、実施例３とほぼ同様に実行される。実施例３と異なる動作は、積分回路２３−１〜２３−３により求められた遅延した３つの相関値のうちの、積分回路２３−１，２３−３により求められた２つの相関値に対して、利得回路２８−１，２８−３により重み付けをすることである。利得回路２８−１，２８−３により掛け合わせる定数を変えることにより、遅延波による最大相関時間位置のふらつき度合いを変え、最もふらつきの少ない相関結果に変更することが可能となる。

（実施例４の効果）
本実施例４によれば、実施例１の効果（１）、（２）、及び実施例３の効果（３）と同様の効果がある他に、更に、次のような効果がある。

（４） 利得回路２８−１，２８−３により、時間的な中心を除く２つの相関値出力に定数を掛け合わせることで、最大相関時間位置の変動が小さくなる相関値出力利得に変更することが可能となる。

（変形例）
本発明は、上記実施例１〜４に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次のようなものがある。

本発明の相関値生成方法を実施する相関器の構成は、図示のものに限定されず、他の回路構成に変更が可能である。例えば、図４や図５の遅延手段は、メモリ２６のみで構成したり、アドレスデコーダ３１及びメモリ２６のみで構成したり、あるいは、これらに他の回路を付加してもよい。

本発明の相関値生成方法及び相関器は、地上デジタル放送に限らず、ＯＦＤＭ変調を用いるもの全てにおいて適用可能であり、それらに対し特性改善が強く見込まれる。

本発明の実施例１を示すＦＦＴ時間同期用の相関器の概略の構成図である。 図１の相関出力信号Ｓ２４を示す概念図である。 本発明の実施例２を示すＦＦＴ時間同期用の相関器の概略の構成図である。 本発明の実施例３を示すＦＦＴ時間同期用の相関器の概略の構成図である。 本発明の実施例４を示すＦＦＴ時間同期用の相関器の概略の構成図である。 従来のＯＦＤＭ方式における伝送信号のフレーム構成を示す図である。 従来のＯＦＤＭ方式の復調装置を示す概略の構成図である。 図７の相関窓と受信信号の関係を示す図である。 １パス受信時における図７の相関出力信号Ｓ１０の例を示す図である。 ２パス受信時における図７の相関出力信号Ｓ１０の例を示す図である。

符号の説明

３ ガードインターバル除去部
４ ＦＦＴ部
２０，２０Ａ，２０Ｂ，２０Ｃ 相関器
２１−１〜２１−５ 遅延回路
２２−１〜２２−３ 掛け算回路
２３−１〜２３−３ 積分回路
２４ 加算回路
２５ アドレスデコーダ
２６ メモリ
２７ セレクタ
２８−１，２８−３ 利得回路

Claims (12)

1. ＯＦＤＭ変調されて有効シンボルにガードインターバルが付加された受信信号を遅延して、時間位置の異なる複数の相関値を求め、前記複数の相関値を加算して、ＦＦＴ時間同期用の相関出力信号を生成することを特徴とする相関値生成方法。
2. 前記複数の相関値を重み付けして加算することを特徴とする請求項１記載の相関値生成方法。
3. 前記複数の相関値は、３つであることを特徴とする請求項１又は２記載の相関値生成方法。
4. ＯＦＤＭ変調されて有効シンボルにガードインターバルが付加された受信信号を遅延して、時間位置の異なる複数の相関値を算出する相関値算出手段と、
   前記相関値算出手段で算出された前記複数の相関値を加算して、ＦＦＴ時間同期用の相関出力信号を出力する加算手段と、
   を有することを特徴とする相関器。
5. 請求項４記載の相関器は、更に、
   前記相関値算出手段で算出された前記複数の相関値を重み付けして前記加算手段に加算させる重み付け手段を有することを特徴とする相関器。
6. 前記相関値算出手段は、
   前記受信信号を遅延する遅延手段と、
   前記遅延手段における遅延前の受信信号と遅延後の受信信号とを掛け算する掛け算手段と、
   前記掛け算手段の掛け算結果を積分して同一の遅延時間間隔となる前記複数の相関値を求める積分手段と、
   により構成されていることを特徴とする請求項４又は５記載の相関器。
7. 前記遅延手段は、複数の遅延回路により構成されていることを特徴とする請求項６記載の相関器。
8. 前記遅延手段は、前記受信信号を格納し所望の遅延時間分遅延させて出力させるメモリを有することを特徴とする請求項６記載の相関器。
9. 前記遅延手段は、
   前記受信信号を格納し所望の遅延時間分遅延させて出力させるメモリと、
   アドレス生成の値を変更することによって前記メモリから出力される遅延時間間隔を調整可能なアドレスデコーダと、
   を有することを特徴とする請求項６記載の相関器。
10. 前記重み付け手段は、定数を掛ける利得回路により構成されていることを特徴とする請求項５〜９のいずれか１項に記載の相関器。
11. 前記複数の相関値は、３つであることを特徴とする５〜１０のいずれか１項に記載の相関器。
12. 前記重み付け手段は、
    前記３つの相関値のうち、時間的中心を除く２つの相関値に定数を掛ける２つの利得回路により構成されていることを特徴とする請求項１１記載の相関器。

Images