CN101170536B - 相关值生成方法以及相关器 - Google Patents
相关值生成方法以及相关器 Download PDFInfo
- Publication number
- CN101170536B CN101170536B CN200710146569.9A CN200710146569A CN101170536B CN 101170536 B CN101170536 B CN 101170536B CN 200710146569 A CN200710146569 A CN 200710146569A CN 101170536 B CN101170536 B CN 101170536B
- Authority
- CN
- China
- Prior art keywords
- delay cell
- delay
- output signal
- correlation
- mentioned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004364 calculation method Methods 0.000 title claims abstract description 13
- 230000010354 integration Effects 0.000 claims abstract description 11
- 230000001360 synchronised effect Effects 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 22
- 230000015654 memory Effects 0.000 claims description 16
- 230000008859 change Effects 0.000 claims description 11
- 230000002123 temporal effect Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 13
- 238000004891 communication Methods 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2668—Details of algorithms
- H04L27/2673—Details of algorithms characterised by synchronisation parameters
- H04L27/2676—Blind, i.e. without using known symbols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2662—Symbol synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2668—Details of algorithms
- H04L27/2681—Details of algorithms characterised by constraints
- H04L27/2688—Resistance to perturbation, e.g. noise, interference or fading
Abstract
本发明提供相关值生成方法以及相关器，实现即使在接收包含相当于等功率的长延迟路径在内的接收信号的情况下，最大相关时间位置的变动也较小，FFT时间同步较为稳定，减轻码元间干扰导致的接收特性恶化。在相关器(20)的相关值生成方法中，输入接收信号(S19)，通过延迟电路(21-1～21-5)、乘法电路(22-1～22-3)和积分电路(23-1～23-3)来求出时间位置错开的3个相关值，用加法电路(24)相加该3个相关值来作为1个相关值输出。由此，当存在具有与成为主到来波的路径同等的接收功率的长延迟路径的情况下，通过在主到来路径和长延迟路径的中间位置上显现较强的相关性，从而可以抑制时间同步的偏差。
Description
技术领域
本发明涉及根据由OFDM(Orthogonal Frequency Division Multiplex；正交频率分割复用)调制方式所调制的接收信号生成用于生成提供给解调用的FFT(Fast Fourier Transform；快速付里叶变换)部的FFT输入信号的、在时间同步上所使用的相关值的相关值生成方法和生成该相关值的FFT时间同步用的相关器。
背景技术
以往，同时传播多个正交副载波(传输波)的OFDM方式例如在下面的专利文献中所述那样，可用于地面系统数字电视播放系统(在下面简称为“地面数字播放”。)等的各种用途。
专利文献1：日本特开平10-327122号公报
图6是表示专利文献1等中所述的以往的OFDM方式下的传播信号的帧结构的图。
各传播码元SB由保护间隔(也称为“循环前缀(Cyclic Prefix)”。)GI和有效OFDM码元(下面简称为“有效码元”。)S构成。保护间隔GI是通过提取有效码元S的时间波形的后部Sa而将其复制于开头得到的。OFDM由于使用应用了周期波形的多个周期波形，所以通过对复制OFDM调制波形的一部分得到的保护间隔GI附加重复波形，从而加强了多路径接收下的耐性。
即，在使用OFDM方式的数字传播之中，一旦在传播路径上存在失真或多路径，则接收信号的正交性会受到损伤而紊乱，在解调信号上产生码间干扰(Inter Symbol Interference、下面称为“ISI”。)，使错误率增多。为解决该问题，牺牲发送能量(发送功率)的一部分，在原本希望传播的有效码元S之前使用该有效码元S的后部(从整体的几十分之一到几分之一的期间)Sa的数据，设置无效的ISI吸收用的保护间隔GI来作为缓冲数据部分。如果设置这样的保护间隔GI，则即使除了直接波之外还存在被障碍物所反射的延迟波，只要该延迟量比保护间隔GI短，就能在不产生ISI的情况下进行良好的接收。
当这种结构的发送信号发送到接收侧时，在接收侧通过忽略保护间隔GI的信息，即使仅在某载波上产生了延迟，只要是该保护间隔GI之内，就可以忽略延迟，所以能正确进行接收。特别地，由于向保护间隔GI中复制有有效码元S的后部Sa的数据，所以即使某个载波偏移也不会遗漏信息。
图7是表示上述专利文献1等中所述的以往的OFDM方式的解调装置的概要结构图。
OFDM方式的解调装置具有输入接收信号Sin的频率转换部1，其输出侧纵向地连接有模拟/数字(下面称为“A/D”。)转换部2、保护间隔去除部3、FFT部4、并/串(下面称为“P/S”。)转换部5和解码部6等。在A/D转换部2的输出侧连接有FFT时间同步用的相关器10，该相关器10的输出侧与保护间隔去除部3、FFT部4和P/S转换部5进行了连接。
在这种结构的解调装置中，一旦经过了OFDM调制的图6那样的传播信号被施加滤波等的信号处理之后，作为接收信号Sin被输入，则该接收信号Sin通过频率转换部2被转换为对应的模拟基带信号S1。所转换后的模拟基带信号S1被A/D转换部2进行采样而转换为数字基带信号(I信号和Q信号)S2，被提供给保护间隔去除部3和相关器10。
相关器10使数字基带信号S2延迟，用积分和相加处理等来计算该延迟信号与延迟之前的信号之间的相关度，检测相关峰值为最大的点(时间位置)，输出作为其检测结果的相关度输出信号S10提供给保护间隔去除部3、FFT部4和P/S转换部5。
在保护间隔去除部3中根据相关度输出信号S10将上述相关峰值的最大点(时间位置)作为码元同步位置检测有效码元S期间，去除保护间隔GI而提取有效码元S。所提取出的有效码元S通过FFT部4而经过高速离散付里叶变换而被转换为对应于各副载波的并行接收数据。所转换的并行接收数据通过P/S转换部5被转换为串行接收数据(复素码元数据)S5。
所转换的串行接收数据S5通过解码部6而经过进行传播路径特性的校正的波形等化处理、检测振幅和相位信息的QAM(QuadratureAmplitude Modulation)映射处理、格构解码处理和纠错处理等来输出解调数据Sout。
但是在以往的图7中的相关器10中具有下面这样的课题。
图8～图10是用于说明以往的相关器10的图。其中，图8是表示图7的相关窗口和接收信号之间的关系的图，图9是表示仅是主到来路径(S2)1个路径进行接收时的图7的相关度输出信号S10的例子的图、图10是表示等功率的主到来路径(S2)和长延迟路径(接收信号Sin进行反射等而长时间延迟之后的信号S2-1)这2个路径进行接收时的图7的相关度输出信号S10的例子的图。
在图8中表示作为主到来路径的数字基带信号S2和作为长延迟路径的数字基带信号S2-1以及相加了信号S2和信号S2-1的信号(S2+S2-1)。以往的相关器10获取与延长了保护间隔GI长度的量的接收信号之间的自相关、即获取相隔了有效码元S的量的保护间隔GI长度的量的接收信号的相关度。时间同步使用相关器10检测OFDM码元周期中相关器输出的相关值(＝功率P)为最大的时间位置，以该时间位置为基准来确定FFT输入的窗口位置(相关窗口11、12)。
如图9所示，相关器10的相关度输出信号S10由于在仅1个路径进行接收时、在主到来路径(S2)的时间位置上确立最强的相关性(即，最大功率P1-1、P1-2)，所以能够良好地进行接收。但是如图10所示，在2个路径进行接收时、在主到来路径(S2)和长延迟路径(S2-1)各自的到来时间位置上显现较强的相关性(即，最大功率P1-1、P2-1和P1-2、P2-2)，成为具有2个相隔2个路径各自的延迟时间间隔的顶点的、与梯形相似的相关度输出信号S10(＝S2+S2-1)的轨迹。在实际通信中，通过OFDM调制信号的波形或者干扰功率成分的影响，这2个顶点的高度(功率P1-1、P2-1和P1-2、P2-2)分别产生变化，所以当使用该相关度输出信号S10获取FFT输入信号的时间同步的情况下，由于在最大相关度的位置相隔长延迟时间的量的2个时间位置之间变化，所以具有时间同步不稳定，产生ISI而接收特性恶化的课题。
发明内容
本发明的相关值生成方法使经过OFDM调制而对有效码元附加了保护间隔的接收信号延迟，求出时间位置不同的多个相关值，相加上述多个相关值来生成FFT时间同步用的相关度输出信号。
本发明的相关器具有：相关值计算单元，其使经过OFDM调制而对有效码元附加了保护间隔的接收信号延迟，计算出时间位置不同的多个相关值；以及加法单元，其对由上述相关值计算单元计算出的上述多个相关值进行相加，输出FFT时间同步用的相关度输出信号。
根据本发明的相关值生成方法及相关器，通过使OFDM码元延迟而对其进行相加，从而生成成为中央突起的梯形的波形的相关度输出信号，所以特别是在OFDM信号为单个和2个的情况下很有效。因此，即使在接收包含相当于等功率的长延迟路径在内的接收信号的情况下，最大相关时间位置的变动也较小，FFT时间同步较为稳定，减轻ISI导致的接收特性恶化。
附图说明
图1是表示本发明的实施例1的FFT时间同步用的相关器的概要结构图。
图2是表示图1的相关度输出信号S24的示意图。
图3是表示本发明的实施例2的FFT时间同步用的相关器的概要结构图。
图4是表示本发明的实施例3的FFT时间同步用的相关器的概要结构图。
图5是表示本发明的实施例4的FFT时间同步用的相关器的概要结构图。
图6是表示以往的OFDM方式下的传播信号的帧结构的图。
图7是表示以往的OFDM方式的解调装置的概要结构图。
图8是表示图7的相关窗口和接收信号之间的关系的图。
图9是表示1个路径接收时的图7的相关度输出信号S10的例子的图。
图10是表示2个路径接收时的图7的相关度输出信号S10的例子的图。
符号说明
3保护间隔去除部；4FFT部；20、20A、20B、20C相关器；21-1～21-5延迟电路；22-1～22-3乘法电路；23-1～23-3积分电路；24加法电路；25地址解码器；26存储器；27选择器；28-1、28-3增益电路
具体实施方式
FFT时间同步用的相关器具有相关值计算单元和加法单元。相关值计算单元使经过OFDM调制而对有效码元附加了保护间隔的接收信号延迟，求出时间位置不同的多个相关值。加法单元将由相关值计算单元计算出的多个相关值相加来输出FFT时间同步用的相关度输出信号。
(实施例1的结构)
图1是表示本发明的实施例1的FFT时间同步用的相关器的概要结构图。
该FFT时间同步用的相关器20具有：相关值计算单元，其例如设置在对应于以往的图7的解调装置中的相关器10的部位上，使相当于图7的数字基带信号S2的接收信号S19延迟来计算时间位置不同的多个相关值；将该多个相关值相加来输出FFT时间同步用的相关度输出信号S24的加法单元(例如加法电路)24。上述相关值计算单元由下面部分构成：使接收信号S19延迟的延迟单元(例如由移位寄存器等构成的延迟电路)21-1～21-5；将该延迟电路21-1～21-5中的延迟前的接收信号和延迟后的接收信号相乘的乘法单元(例如乘法电路)22-1～22-3；以及对该乘法电路22-1～22-3的乘法结果进行积分而求出相隔了相同的延迟时间间隔的多个相关值的积分单元(例如积分电路)23-1～23-3。
延迟电路21-1～21-5中的各延迟电路21-1、21-2的延迟时间长度相等，各延迟电路21-3、21-4、21-5是延迟时间长度为有效码元S的电路。这些延迟电路21-1、21-2、21-5与输入接收信号S19的输入端子串联连接，而且在该输入端子上连接延迟电路21-3，并且在延迟电路21-1的输出侧连接延迟电路21-4。
接收信号S19的输入端子和延迟电路21-3的输出侧连接有乘法电路22-1，而且在延迟电路21-1和22-4的输出侧连接有乘法电路22-2，并且在延迟电路21-2和21-5的输出侧连接有乘法电路22-3。乘法电路22-1是进行延迟电路21-1的输入信号和延迟电路21-3的输出信号之间的复素乘法运算的电路，乘法电路22-1是进行延迟电路21-2的输入信号和延迟电路21-4的输出信号之间的复素乘法运算的电路，并且，乘法电路21-3是进行延迟电路21-3的输入信号和延迟电路21-5的输出信号之间的复素乘法运算的电路。
各乘法电路22-1～22-3的输出侧分别连接有积分电路23-1～23-3。各积分电路23-1～23-3是对从各乘法电路22-1～22-3输出的长度为保护间隔GI的信号进行积分的电路，在其输出侧连接有加法电路24。加法电路24是将积分电路23-1～23-3的输出信号相加来输出相关度输出信号S24的电路。
(实施例1的相关值生成方法)
本实施例1的相关器20的相关值生成方法中，如果输入接收信号S19，则该接收信号S19通过延迟电路21-1、21-2、21-5依次延迟，然后，接收信号S19通过延迟电路21-3被延迟，并且延迟电路21-1的输出信号通过延迟电路21-4而延迟。在乘法电路22-1中将接收信号S19与延迟电路21-3的输出信号相乘，在乘法电路22-2中将延迟电路21-1的输出信号与延迟电路21-4的输出信号相乘，而且在乘法电路22-3中将延迟电路21-2的输出信号与延迟电路21-5的输出信号相乘。
各乘法电路22-1～22-3的输出信号在各积分电路23-1～23-3中被分别积分，输出时间位置不同的相关值(即，时间位置错开的3个相关值)。该3个相关值在加法电路24中被相加而成为1个相关值，作为相关度输出信号S24而输出。
这样，在本实施例1的相关值生成方法中，由于将时间位置错开的3个相关值相加而作为1个相关值输出，所以当存在具有与成为主到来波的路径同等的接收功率的长延迟路径的情况下，由于在主到来路径与长延迟路径的中间位置显现较强的相关性，所以可以防止像以往那样在主到来路径与长延迟路径各自的到来时间位置上显现较强的相关性，能够抑制时间同步的偏差。
图2(a)、(b)是表示图1的相关度输出信号S24的示意图，该图2(a)是表示仅是主到来路径1个路径进行接收时的以往的相关度输出信号S10和本实施例1的相关度输出信号S24之间的比较的图，该图2(b)是表示等功率的主到来路径和长延迟路径这2个路径进行接收时的以往的相关度输出信号S10和本实施例1的相关度输出信号S24之间的比较的图。
如图2(a)所示，本实施例1的相关度输出信号S24与以往相同地在仅1个路径进行接收时在主到来路径的时间位置上确立最强的相关性(以往的最大功率为P1-1、本实施例1的最大功率为P11)，所以能够进行良好的接收。
而且，如图2(b)所示，在本实施例1中，与以往一样，即使在2个路径进行接收时，也仍成为在主到来路径和长延迟路径的中间位置上形成比长延迟时间短的梯形上的顶点的相关度输出信号S10、S24的轨迹。在各自的到来时间位置上显现较强的相关性(最大功率P1-1、P2-1)，成为具有2个相隔2个路径各自的延迟时间间隔的顶点的、与梯形相似的相关度输出信号S10、S24的轨迹。在本实施例1的实际通信中，与以往同样，顶点的高度由于OFDM调制信号的波形或者干扰功率成分的影响而分别变化，但在本实施例1中，成为顶点的时间距离T11比以往的时间距离T1要短。因此，使用本实施例1的相关度输出信号S24获取FFT输入信号的时间同步的情况下，最大相关度的位置的偏移相比于使用以往的相关度输出信号S10的情况要小，时间同步稳定，能减轻ISI导致的接收特性恶化。
(实施例1的效果)
根据本实施例1具有下面(1)、(2)的效果。
(1)如图2所示，在本实施例1中，通过使OFDM码元延迟而对其进行相加，从而生成作为中央突起的梯形的波形的相关度输出信号S24。与此相对，在以往的相关度输出信号S10中，由于仅对1个OFDM码元进行积分，所以只成为梯形的波形。像本实施例1的相关度输出信号S24那样中央具有突起的波形在OFDM信号为单个和2个的情况下是有效的。因此，在本实施例1中，即使在接收了包含相当于等功率的长延迟路径在内的接收信号S19的情况下，最大相关时间位置的变动也较小，FFT时间同步较为稳定，减轻ISI导致的接收特性恶化。
(2)当把本实施例1应用于例如地面数字播放时，使长延迟2个路径接收特性(延迟时间)可以提高约20％。
(实施例2的结构)
图3是表示本发明的实施例2的FFT时间同步用的相关器的概要结构图，对于表示与实施例1的图1中的要素相同的要素附加相同的符号。
在本实施例1的FFT时间同步用的相关器20A中，成为削减了实施例1的相关器20中的延迟电路的电路规模的结构，其具有：延迟时间长度相等的延迟电路21-1、21-2、21-4、21-5；以及延迟电路21-1、21-2和21-3的合计的延迟时间长度为有效码元S的延迟电路21-3，这些延迟电路21-1～21-5与输入接收信号S19的输入端子串联连接。
之外，与实施例1同样，该结构具有：进行延迟电路21-1的输入信号和延迟电路21-3的输出信号之间的复素乘法运算的乘法电路22-1；进行延迟电路21-2的输入信号和延迟电路21-4的输出信号之间的复素乘法运算的乘法电路22-2；以及进行延迟电路21-3的输入信号和延迟电路21-5的输出信号之间的复素乘法运算的乘法电路22-3。在这些各乘法电路22-1～22-3的输出侧与实施例1相同地分别连接有对长度为保护间隔GI的输入信号进行积分的各积分电路23-1～23-3，而且在这些各积分电路23-1～23-3的输出侧连接有对这些输出信号进行相加来输出相关度输出信号S24的加法电路24。
(实施例2的相关值生成方法)
本实施例2的相关器20A的相关值生成方法中，如果输入接收信号S19，则该接收信号S19通过延迟电路21-1～21-5依次延迟，这些各输入输出信号与实施例1同样地通过乘法电路22-1～22-3被相乘，该各相乘结果被积分电路23-1～23-3积分而求出3个相关值，之后在加法电路24中被相加而成为1个相关值，作为相关度输出信号S24而输出。
这样，在本实施例2中，成为削减了实施例1的延迟电路的电路规模的结构，但相关值生成方法与实施例1大致相同地执行。因此，与以往图7的相关器10相同地，积分电路23-1以使延迟电路21-1、21-2和21-3的延迟时间长度的合计为有效码元S的方式进行工作，以获取延迟了有效码元S的量的保护间隔GI的长度的量的接收信号S19的相关度。与此相同，积分电路23-2也以使延迟电路21-1、21-3和21-4的延迟时间长度的合计为有效码元S的方式进行工作，以获取与以往相同的相关度，积分电路23-3也以使延迟电路21-3、21-4和21-5的延迟时间长度的合计为有效码元S的方式进行工作，以获取与以往相同的相关度。由此，可以通过积分电路23-1～23-3获得错开了延迟电路21-1(和延迟电路21-2、21-4、21-5)中的延迟时间长度的量的3个相关值。
(实施例2的效果)
根据本实施例2，相比于实施例1可以削减延迟电路的电路规模，且还具有与实施例1的效果(1)、(2)相同的效果。
(实施例3的结构)
图4是表示本发明的实施例3的FFT时间同步用的相关器的概要结构图，对于表示与实施例1的图1中的要素相同的要素附加相同的符号。
在本实施例3的FFT时间同步用的相关器20B中，取代实施例1的相关器20中的延迟电路21-1～21-5，设置由地址解码器25、存储器26和选择器27构成的延迟单元。地址解码器25构成为通过改变生成地址的值而可以调整存储接收信号S19的存储器26所输出的延迟时间间隔。选择器27是对存储器26的输出信号按照各自的延迟时间改变连接目的地的电路。
在该选择器27的输入输出侧与实施例1相同地连接有乘法电路22-1～22-3，而且在其输出侧经由积分电路23-1～23-3连接有加法电路24。
(实施例3的相关值生成方法)
本实施例3的相关器20B中，将实施例1的延迟电路21-1～21-5置换为存储器26等，相关值生成方法与实施例1大致相同地执行。
即，使从存储接收信号S19的存储器26输出的信号与实施例1的时间关系相同。输入给乘法电路22-1的信号使用当前的接收信号S19和延迟了有效码元S的量的接收信号。输入给乘法电路22-2的信号使用与实施例1的延迟电路21-1(和延迟电路21-2)相同地延迟的接收信号和延迟相加了实施例1的延迟电路21-1和有效码元延迟所相应的量的接收信号。输入给乘法电路22-3的信号使用实施例1的延迟了延迟电路21-1(和延迟电路21-2)的2倍的接收信号和延迟了相加实施例1的延迟电路21-1的2倍延迟和有效码元延迟所相应的量的接收信号。由此，进行与实施例1大致相同的动作。
本实施例3的相关器20B中，通过对延迟单元进行存储器化，从而例如削减构成延迟电路的移位寄存器等，可以实现低耗电和小型化。而且，通过改变地址解码器25生成的存储器26的输出地址，从而可以改变3个相关值输出的延迟时间间隔，可以改变为获得偏差更少的相关值输出。
(实施例3的效果)
根据本实施例3，除了具有实施例1的效果(1)、(2)，还具有以下效果。
(3)通过改变地址解码器25对于存储器26的输出生成地址的值，从而可以改变为最大相关时间位置的变动变小的延迟时间间隔。
(实施例4的结构)
图5是表示本发明的实施例4的FFT时间同步用的相关器的概要结构图，对于表示与实施例3的图4中的要素相同的要素附加相同的符号。
在本实施例4的FFT时间同步用的相关器20C中，与实施例3的相关器20B相同，其具有：地址解码器25、存储接收信号S19的存储器26、按照各自的延迟时间对来自该存储器26的输出改变连接目的地的选择器27、进行该选择器27的输入输出信号的复素乘法运算的乘法电路22-1～22-3和对保护间隔GI长度的量的输入信号进行积分的积分电路23-1～23-3。
本实施例4与实施例3不同之处在于，在积分电路23-1～23-3的输出侧新连接有加权单元(例如增益电路)28-1～28-3，在其输出侧连接了与实施例3相同的加法电路24。增益电路28-1是对从积分电路23-1输出的积分值乘上可变常数的电路，增益电路28-3是对从积分电路23-3输出的积分值乘上可变常数的电路，这些增益电路28-1、28-3的输出信号和积分电路23-2的输出信号通过加法电路24而相加，成为输出相关度输出信号S24的结构。
(实施例4的相关值生成方法)
本实施例4的相关器20C的相关值生成方法与实施例3大致相同地执行。其与实施例3不同的动作在于，对于由积分电路23-1～23-3所求出的延迟后的3个相关值中的、由积分电路23-1、23-3所求出的2个相关值，通过增益电路28-1、28-3进行加权。通过改变由增益电路28-1、28-3相乘的常数，可以改变延迟波的最大相关时间位置出现的偏差的程度，可以改变为偏差最小的相关结果。
(实施例4的效果)
根据本实施例4，除了具有与实施例1的效果(1)、(2)和实施例3的效果(3)相同的效果之外，还具有以下效果。
(4)通过增益电路28-1、28-3来对除了时间上的中心的2个相关值输出乘以常数，从而可以改变为最大相关时间位置的变动变小的相关值输出增益。
(变形例)
本发明不限于上述实施例1～4，可以实施各种使用方式和变形。作为该使用方式和变形例，例如有如下例子。
实施本发明的相关值生成方法的相关器的结构不限于图中所示的结构，可以改变为其他的电路结构。例如，也可以仅用存储器26构成图4和图5的延迟单元，或用地址解码器25和存储器26构成图4和图5的延迟单元，或者对它们附加其他电路。
本发明的相关值生成方法和相关器不限于地面数字播放，还能应用于使用OFDM调制的所有场合，对这些领域也强烈预见到其特性的改善。
Claims (11)
1.一种相关值生成方法，其特征在于，使经过OFDM调制而对有效码元附加了保护间隔的接收信号通过第1延迟单元、第2延迟单元、第5延迟单元依次延迟，使所述接收信号通过第3延迟单元延迟，并且使第1延迟单元的输出信号通过第4延迟单元而延迟，
在第1乘法单元中将所述接收信号与第3延迟单元的输出信号相乘，在第2乘法单元中将第1延迟单元的输出信号与第4延迟单元的输出信号相乘，而且在第3乘法单元中将第2延迟单元的输出信号与第5延迟单元的输出信号相乘，
使各乘法单元的输出信号分别积分，求出时间位置不同的多个相关值，相加上述多个相关值来生成FFT时间同步用的相关度输出信号。
2.根据权利要求1所述的相关值生成方法，其特征在于，对上述多个相关值进行加权后进行相加。
3.根据权利要求1或2所述的相关值生成方法，其特征在于，上述多个相关值的个数为3个。
4.一种相关器，其特征在于，该相关器具有：相关值计算单元和加法单元，该相关值计算单元包括第1延迟单元、第2延迟单元、第3延迟单元、第4延迟单元、第5延迟单元、第1乘法单元、第2乘法单元、第3乘法单元，
使经过OFDM调制而对有效码元附加了保护间隔的接收信号通过第1延迟单元、第2延迟单元、第5延迟单元依次延迟，使所述接收信号通过第3延迟单元延迟，并且使第1延迟单元的输出信号通过第4延迟单元而延迟，
在第1乘法单元中将所述接收信号与第3延迟单元的输出信号相乘，在第2乘法单元中将第1延迟单元的输出信号与第4延迟单元的输出信号相乘，而且在第3乘法单元中将第2延迟单元的输出信号与第5延迟单元的输出信号相乘，
使各乘法单元的输出信号分别积分，计算出时间位置不同的多个相关值，
所述加法单元将由上述相关值计算单元计算出的上述多个相关值相加，输出FFT时间同步用的相关度输出信号。
5.根据权利要求4所述的相关器，其特征在于，还具有加权单元，该加权单元对由上述相关值计算单元计算出的上述多个相关值进行加权，并在上述加法单元中将加权后的上述多个相关值相加。
6.根据权利要求4所述的相关器，其特征在于，上述第1延迟单元、第2延迟单元、第3延迟单元、第4延迟单元、第5延迟单元由延迟电路构成。
7.根据权利要求4所述的相关器，其特征在于，上述第1延迟单元、第2延迟单元、第3延迟单元、第4延迟单元、第5延迟单元具有存储上述接收信号并使其延迟期望的延迟时间量而输出的存储器。
8.根据权利要求4所述的相关器，其特征在于，上述第1延迟单元、第2延迟单元、第3延迟单元、第4延迟单元、第5延迟单元具有：
存储上述接收信号并使其延迟期望的延迟时间量的存储器；以及
通过改变用于生成地址的值而可以调整从上述存储器输出的延迟时间间隔的地址解码器。
9.根据权利要求5所述的相关器，其特征在于，上述加权单元由用于乘上常数的增益电路构成。
10.根据权利要求5所述的相关器，其特征在于，上述多个相关值的个数为3个。
11.根据权利要求10所述的相关器，其特征在于，上述加权单元由用于对上述3个相关值中、除去时间上的中心之后的2个相关值乘上常数的2个增益电路构成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006287153 | 2006-10-23 | ||
| JP2006-287153 | 2006-10-23 | ||
| JP2006287153A JP4388943B2 (ja) | 2006-10-23 | 2006-10-23 | 相関器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101170536A CN101170536A (zh) | 2008-04-30 |
| CN101170536B true CN101170536B (zh) | 2014-05-07 |
Family
ID=39317908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710146569.9A Expired - Fee Related CN101170536B (zh) | 2006-10-23 | 2007-08-21 | 相关值生成方法以及相关器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080095280A1 (zh) |
| JP (1) | JP4388943B2 (zh) |
| KR (1) | KR101496452B1 (zh) |
| CN (1) | CN101170536B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI378692B (en) * | 2007-07-06 | 2012-12-01 | Princeton Technology Corp | Device for determining pn code automatically and related method |
| JP4351279B2 (ja) * | 2007-09-20 | 2009-10-28 | Ｏｋｉセミコンダクタ株式会社 | Ｏｆｄｍ復調装置 |
| JP5031600B2 (ja) * | 2008-01-28 | 2012-09-19 | 京セラ株式会社 | 無線通信方法、無線通信システム、基地局、移動局 |
| CN101447860B (zh) * | 2008-11-28 | 2010-12-22 | 清华大学 | 任意位高速滑动相关器及其应用 |
| JP2011003970A (ja) * | 2009-06-16 | 2011-01-06 | Fujitsu Ltd | 受信装置、基地局装置及び同期タイミング検出方法 |
| US8744019B2 (en) * | 2010-02-04 | 2014-06-03 | Panasonic Corporation | Delay detector circuit and receiver apparatus |
| JP2011199391A (ja) * | 2010-03-17 | 2011-10-06 | Toshiba Corp | 伝送路応答推定器 |
| JP2012044414A (ja) * | 2010-08-18 | 2012-03-01 | Lapis Semiconductor Co Ltd | 相関器及びそれを含む復調装置 |
| JP5649877B2 (ja) | 2010-08-30 | 2015-01-07 | ラピスセミコンダクタ株式会社 | 相関器及びそれを含む復調装置 |
| CN102571676B (zh) * | 2012-02-20 | 2015-04-08 | 武汉邮电科学研究院 | 正交频分复用系统中帧同步和频偏精确估计的方法 |
| US10389464B2 (en) * | 2016-04-28 | 2019-08-20 | Samsung Electronics Co., Ltd | System and method for improved data decoding, tracking, and other receiver functions in the presence of interference |
| JP6906966B2 (ja) * | 2017-01-27 | 2021-07-21 | ラピスセミコンダクタ株式会社 | 信号検出回路及び信号検出方法 |
| CN114785454A (zh) * | 2022-03-31 | 2022-07-22 | 国网北京市电力公司 | 信号处理系统及处理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6246717B1 (en) * | 1998-11-03 | 2001-06-12 | Tektronix, Inc. | Measurement test set and method for in-service measurements of phase noise |
| CN1692587A (zh) * | 2002-12-27 | 2005-11-02 | 索尼株式会社 | Ofdm解调器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7082174B1 (en) * | 2000-07-24 | 2006-07-25 | Qualcomm, Incorporated | Method and apparatus for processing a modulated signal using an equalizer and a rake receiver |
| GB2369016B (en) * | 2000-11-09 | 2004-06-09 | Sony Uk Ltd | Receiver |
| EP1511179B1 (en) * | 2002-05-31 | 2013-07-03 | Fujitsu Limited | Adaptive controller |
| KR20040032687A (ko) * | 2002-10-10 | 2004-04-17 | 엘지전자 주식회사 | 고속 무선랜의 오에프디엠 반송파 동기화 장치 및 방법 |
| EP1566906A4 (en) * | 2002-11-28 | 2007-07-25 | Fujitsu Ltd | DELAY DETECTION DEVICE AND CORRELATOR |
| CN1846415B (zh) * | 2003-03-28 | 2010-08-04 | 英特尔公司 | 用于ofdm信号的两信道频偏估计的系统和方法 |
| JP2005102121A (ja) * | 2003-09-05 | 2005-04-14 | Seiko Epson Corp | 受信装置 |
| DE602004018260D1 (de) * | 2004-02-06 | 2009-01-22 | St Microelectronics Srl | Verfahren und Vorrichtung zur Kanalschätzung und Zellsuche in einem zellularen Nachrichtentechniksystem und entsprechendes Software Produkt. |
| EP1830501A1 (en) * | 2004-12-21 | 2007-09-05 | Matsushita Electric Industrial Co., Ltd. | Ofdm reception device |
| US7684473B2 (en) * | 2005-06-01 | 2010-03-23 | Qualcomm Incorporated | Receiver for wireless communication network with extended range |
| US7639748B2 (en) * | 2005-08-30 | 2009-12-29 | Via Technologies, Inc. | Method and circuit for fine timing synchronization in the orthogonal frequency division multiplexing baseband receiver for IEEE 802.11a/g wireless LAN standard |
| US20070047678A1 (en) * | 2005-08-30 | 2007-03-01 | Motorola, Inc. | Method and system for combined polarimetric and coherent processing for a wireless system |
-
2006
- 2006-10-23 JP JP2006287153A patent/JP4388943B2/ja active Active
-
2007
- 2007-08-06 KR KR20070078396A patent/KR101496452B1/ko active IP Right Grant
- 2007-08-21 CN CN200710146569.9A patent/CN101170536B/zh not_active Expired - Fee Related
- 2007-09-04 US US11/896,525 patent/US20080095280A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6246717B1 (en) * | 1998-11-03 | 2001-06-12 | Tektronix, Inc. | Measurement test set and method for in-service measurements of phase noise |
| CN1692587A (zh) * | 2002-12-27 | 2005-11-02 | 索尼株式会社 | Ofdm解调器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080095280A1 (en) | 2008-04-24 |
| JP4388943B2 (ja) | 2009-12-24 |
| KR101496452B1 (ko) | 2015-02-26 |
| KR20080036511A (ko) | 2008-04-28 |
| CN101170536A (zh) | 2008-04-30 |
| JP2008109174A (ja) | 2008-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101170536B (zh) | 相关值生成方法以及相关器 | |
| US8644345B2 (en) | Multi-carrier signal transmitter and multi-carrier signal receiver | |
| EP1083694A1 (en) | Code division multiple access (cdma) transmission system | |
| US7577216B2 (en) | Guard interval and FFT mode detector in DVB-T receiver | |
| WO2005062728A2 (en) | Method for constructing frame preamble in ofdm wireless communication system, and method for acquiring frame synchronization and searching cells using preamble | |
| JP2000252951A (ja) | 同期信号検出方法及び無線通信装置 | |
| US9178686B2 (en) | Snr improvement circuit, synchronization information detection circuit, communication device, snr improvement method, and synchronization information detection method | |
| JP2955576B1 (ja) | ディジタル通信システムとその送信装置および受信装置、ならびにフレーム同期検出回路 | |
| JP4161921B2 (ja) | Ｏｆｄｍ信号復調装置及びｏｆｄｍ信号復調方法 | |
| WO2004093360A1 (ja) | 無線受信装置、移動局装置、基地局装置及び無線受信方法 | |
| CN102437989B (zh) | 相关器以及包含该相关器的解调装置 | |
| US20140369176A1 (en) | Method and decoder for despreading data signals spread using walsh sequences | |
| JP4511714B2 (ja) | Ｏｆｄｍ受信装置 | |
| JP2916457B1 (ja) | スペクトラム拡散通信装置 | |
| JP2003023410A (ja) | ガード区間設定方法およびｏｆｄｍ通信装置 | |
| JP4284769B2 (ja) | マルチキャリア信号送信装置及びマルチキャリア信号受信装置 | |
| JP2002232389A (ja) | Ｏｆｄｍ受信装置 | |
| JP4724677B2 (ja) | 周波数オフセット検出器とｏｆｄｍシンボル検出器 | |
| JP2001285248A (ja) | 同期信号検出方法及び無線通信装置 | |
| KR100882879B1 (ko) | Ｏｆｄｍ 무선통신 시스템의 심볼 동기 장치 및 방법 | |
| CN103716874B (zh) | 帧同步检测装置以及接收装置 | |
| JP2001285247A (ja) | 同期獲得方法及び無線通信装置 | |
| JP2005354222A (ja) | 受信装置および受信回路 | |
| JP3651875B2 (ja) | データ伝送装置 | |
| JP3789276B2 (ja) | Ｏｆｄｍ受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: OKI SEMICONDUCTOR CO., LTD. Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD. Effective date: 20131204 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Address after: Kanagawa Applicant after: LAPIS SEMICONDUCTOR Co.,Ltd. Address before: Tokyo, Japan Applicant before: OKI Semiconductor Corp. |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20131204 Address after: Tokyo, Japan Applicant after: OKI Semiconductor Corp. Address before: Tokyo, Japan Applicant before: Oki Electric Industry Co.,Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140507 Termination date: 20160821 |