CN102437989B - 相关器以及包含该相关器的解调装置 - Google Patents
相关器以及包含该相关器的解调装置 Download PDFInfo
- Publication number
- CN102437989B CN102437989B CN201110259555.4A CN201110259555A CN102437989B CN 102437989 B CN102437989 B CN 102437989B CN 201110259555 A CN201110259555 A CN 201110259555A CN 102437989 B CN102437989 B CN 102437989B
- Authority
- CN
- China
- Prior art keywords
- signal
- unit
- auto
- circuit
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2662—Symbol synchronisation
- H04L27/2663—Coarse synchronisation, e.g. by correlation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2689—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
- H04L27/2691—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation involving interference determination or cancellation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供一种相关器以及包含该相关器的解调装置,即使在接收信号频带内混入了无用功率,也能够排除该无用功率的影响,从而求出自相关。其中,第1、第2滤波电路具有相互不重叠的不同通过频率特性。第1、第2延迟电路将从第1、第2滤波电路输出的信号延迟一有效OFDM码元期间。第1、第2复共轭电路对延迟信号取复共轭。第1、第2复数运算电路对从第1、第2滤波电路输出的信号与从第1、第2复共轭电路输出的信号进行复数乘法运算。第1、第2移动平均处理电路取GI长度量的移动平均。比例判断电路对从第1、第2移动平均处理电路输出的各个自相关的最大值进行比较。选择合成电路根据比较结果,从各个自相关中选择最大值较大的一方作为自相关输出而进行输出。
Description
技术领域
本发明涉及求出具有有效码元期间和复制了该有效码元信号的一部分的保护期间的OFDM信号、与延迟了该OFDM信号的延迟信号的相关性的相关器,以及包含该相关器的解调装置,尤其,涉及即使在接收信号频带内混入了无用功率,也能够排除该无用功率的影响,从而求出自相关的相关器,以及包含该相关器的解调装置。
背景技术
近年,作为在地面数字广播等中的调制方式,使用一种正交频分复用(OrthogonalFrequency Division Multiplexing,简称OFDM)调制方式。
在OFDM方式中,利用中心频率不同的多个子载波(载波)来发送码元(symbol)。这里,码元是指用一次调制来发送的一串数据。
一码元周期是在有效码元期间上附加保护期间(GI)而构成。如图9所示,在OFDM方式中,通过将成为实际解调对象的有效码元信号的一部分进行复制,并作为反复波形而插入到有效码元信号之间,从而抑制了多路径干扰的影响。该复制波形的期间为保护期间。
当对该OFDM信号进行解调时,将接收的OFDM信号通过A/D变换器进行数字变换,并除去保护期间来提取有效码元信号,并用FFT(高速傅立叶变换器)进行解调。具体而言,如图10所示,求出接收的OFDM信号与将该OFDM信号延迟了有效码元期间长度量的信号的相关值。然后,抽取将该相关值积分后的值的最大值,以成为该最大值的定时为基准除去保护期间来抽取有效码元期间,并用FFT进行解调(例如,参照专利文献1、2)。
然而,如图11所示,存在如下的情形,即在接收信号频带内混入了具有特定频率且具有大功率的无用波形信号(下面,称为无用功率或者无用波)。该无用功率由于不具有OFDM信号那样的周期性(该周期性基于相同信号成分的复制而得),所以该无用功率的比例越高,由于该影响而使上述相关关系非本意地降低。若相关值减小,则无法达成基于该相关值的定时同步,其结果,对接收质量造成负面影响,并且根据情况而导致无法进行接收。
鉴于该状况,为了除去混入的无用功率,公开了一种介入滤波器的技术(例如,参照专利文献3)。
专利文献
专利文献1:日本特开平11-163824号公报,
专利文献2:日本特开2000-059332号公报,
专利文献3:日本特开平9-321733号公报。
然而,在专利文献3中,在用于得出相关性的两个输入信号之中,仅仅使两个延迟了一OFDM码元的信号通过滤波器。这里,由于未延迟一OFDM码元而直接输入相关器的信号中包含固有的噪声较多,所以从确保对噪声(该噪声为顽固地具有固有频率成分的噪声)的耐性这一观点来看,专利文献3中是不足够的。
发明内容
本发明目的在于提供一种相关器以及包含该相关器的解调装置,使其即使在接收信号频带内混入了大功率的无用功率的情况下,也能够不受该噪声的影响地评价自相关。
为了实现上述目的,本发明的相关器包括:多个滤波器单元,具有相互不重叠的不同通过频带特性,分别被输入OFDM信号、即正交频分复用信号,所述OFDM信号的一码元期间由有效码元期间与复制了该有效码元期间的信号的一部分的保护期间所构成;多个自相关生成单元,与所述多个滤波器单元分别对应设置,并基于通过了对应的滤波器单元的信号来生成自相关信号。
这里,优选本发明的相关器还包括自相关输出单元,该自相关输出单元被输入由所述多个自相关生成单元所生成的各个自相关信号,并基于各个自相关信号来选择或者生成一个适于得到定时同步的自相关并输出。
针对包含无用波的频带而得出的自相关信号,由于其最大值相对较小,所以通过不采用相应自相关信号,并通过上述结构,能够减轻因无用波的功率的影响而导致的接收质量劣化。
例如,所述自相关输出单元在由所述多个自相关生成单元所生成的各个自相关信号中,选择输出具有最大的最大值的自相关信号。
或者,所述自相关输出单元在由所述多个自相关生成单元所生成的各个自相关信号中,抽取具有最大的最大值的自相关信号,通过对该最大值乘以小于1的规定系数来设定阈值,并在剩余的自相关信号中抽取具有比所述阈值更大的最大值的自相关信号,对最大值最大的自相关信号与抽取出的具有比所述阈值更大的最大值的自相关信号进行加法合成而输出。
根据这样的结构,采用所有的具有与最大的最大值有意接近的最大值的自相关信号。
或者,所述自相关输出单元在由所述多个自相关生成单元所生成的各个自相关信号中,抽取具有比规定阈值更大的最大值的自相关信号,并对抽取出的自相关信号进行加法合成而输出。
根据这样的结构,选择可采用的自相关信号时,设置判断该最大值的大小的阈值,采用所有的具有比阈值更大的最大值的自相关信号。
此外,所述多个自相关生成单元中的各个自相关生成单元包括:延迟单元,其将从对应的所述滤波器单元输出的信号延迟所述有效码元期间;复共轭单元,其对从所述延迟单元输出的延迟信号取复共轭;复数运算单元,其被输入从所述滤波器单元输出的OFDM信号和从所述复共轭单元输出的经延迟及复共轭处理后的信号,并对这两个信号进行复数乘法运算;移动平均处理单元,其对所述复数运算单元的输出取保护期间长度量的移动平均,并作为自相关信号而输出。
或者,所述多个自相关生成单元中的各个自相关生成单元包括:相位变换单元,其将从对应的所述滤波器单元输出的信号变换为相位信息而输出;延迟单元,其将从所述相位变换单元输出的相位信息旋转所述有效码元期间;减法单元,其对从所述相位变换单元输出的相位信息与由所述延迟单元旋转后的相位信息进行比较,并求出它们的差来作为相位旋转量而输出;向量变换单元,其根据从所述减法单元输出的相位旋转量而生成单位向量;移动平均处理单元,其对从所述向量变换单元输出的单位向量取保护期间长度量的移动平均,并作为自相关信号而输出。
根据这样的结构,由于将接收信号暂且变换为相位信息,并在之后变换成单位向量,所以自相关的大小不被接收信号的大小所影响。
另外,所述自相关输出单元在选择或者生成一个适于得到定时同步的自相关时,对采用的信号的至少一个进行加权,以使即使在没有基于全部的由所述多个自相关生成单元所生成的各个自相关信号的情况下,输出也与基于全部的情况相同。
根据这样的结构,能够得到更稳定的定时同步。
另外,各所述多个单元为2个。
另外,可以构成为,将从所述相位变换单元到向量变换单元为止的结构作为1系列结构;在所述多个滤波器单元的后级还包括第1切换单元,该第1切换单元按每个规定周期切换该多个滤波器单元的各个输出信号来进行输入,并输出至所述相位变换单元;在所述向量变换单元的后级还包括第2切换单元,该第2切换单元被输入所述向量变换单元的输出信号,并按每个所述规定周期切换所述向量变换单元的输出信号而向所述多个移动平均处理单元的各个移动平均处理单元进行输出。
根据这样的结构,可以大幅度减小电路规模。
其中,此时,可使存储在所述延迟单元的数据的数量Dd与在各个规定周期输入到各个滤波器单元的数据的数量Df的关系为Df=Dd/M,M为整数。
另外,为了达成上述目的,本发明的解调装置的结构包括:模拟/数字变换单元,其将作为模拟信号的OFDM信号、即正交频分复用信号变换成数字信号,该OFDM信号为其一码元期间由有效码元期间与复制了该有效码元期间的信号的一部分的保护期间所构成;上述任一实施方式所述的相关器,其被输入变换成所述数字信号的OFDM信号;定时检测单元,其基于从所述相关器接收到的相关信号,输出用于从所述OFDM信号抽取有效码元信号的定时信号;高速傅立叶变换单元,其基于从所述定时检测单元输出的定时信号,从利用所述模拟/数字变换单元进行了数字变换后的OFDM信号中抽取有效码元信号并实施傅立叶变换;解调单元,其对利用所述高速傅立叶变换单元进行了傅立叶变换处理后的信号实施解调处理而得到解调信号。
即,根据上述结构,通过采用包括所述相关器的解调装置,可以在具有以自相关的峰值为基准来求出定时同步的同步功能的接收机中,得到稳定的定时同步,并且可以优化接收特性。
发明效果
如上述说明,根据本发明可达到如下效果,即,即使在接收信号频带内混入了大功率的无用波的情况下,也能够不受相应噪声的影响,而进行自相关的评价。
附图说明
图1为涉及本发明的第1~6实施方式的OFDM信号解调装置的概略结构图。
图2是第1实施方式的相关器的结构图。
图3是用于对第1实施方式的相关器的动作进行说明的图。
图4是第2实施方式的相关器的结构图。
图5是第3实施方式的相关器的结构图。
图6是第4实施方式的相关器的结构图。
图7是第5实施方式的相关器的结构图。
图8是第6的实施方式的相关器的结构图。
图9是说明OFDM信号格式的图。
图10是对求出接收的OFDM信号与将该OFDM信号延迟了有效码元期间长度的信号的相关值时的现有的求法进行说明的说明图。
图11是用于说明混入的无用功率的图。
附图标记说明:
10:OFDM信号解调装置; 14、36、38、40、42、50:相关器;
22:延迟电路; 24:复共轭电路;
26:复数运算电路; 28:移动平均处理电路;
30:选择合成电路; 32:比例判断电路;
34:滤波电路; 44:相位变换电路;
46:减法电路; 48:向量变换电路;
52:第1切换电路; 54:第2切换电路。
具体实施方式
下面,参照附图对本发明的优选实施方式进行详细说明。
(第1实施方式)
图1是本发明的第1实施方式的正交频分复用(Orthogonal Frequency DivisionMultiplexing,简称OFDM)信号解调装置10的概略结构图。该OFDM信号解调装置10是接收OFDM信号并对其进行解调的装置。如图9所示,OFDM信号是1码元期间由有效码元期间和保护期间构成的信号,该保护期间是由复制了该有效码元期间的信号的一部分而得。从该OFDM信号抽取除了保护期间之外的有效码元期间的信号,并对该有效码元期间的信号(有效码元信号)实施傅立叶变换来进行解调。
如图1所示,该OFDM信号解调装置10具有A/D变换器12、相关器14、定时检测器16、FFT(高速傅立叶变换器)18以及解调器20。
A/D变换器12将接收的模拟OFDM信号与采样时钟信号进行同步,并以规定周期进行采样,并变换成数字信号,并且将该数字信号向相关器14以及FFT18输出。
相关器14求出变换成数字信号的OFDM信号与将该OFDM信号延迟了1有效码元期间的延迟信号的相关性,并将表示该相关性的相关信号向定时检测器16输出。
定时检测器16根据从相关器14接收的相关信号,输出用于从OFDM信号抽取有效码元信号的定时信号。具体而言,检测相关信号的峰值的定时,并以该定时为基准输出定时信号。
FFT18基于从定时检测器16输出的定时信号,从利用A/D变换器12进行了数字变换的OFDM信号中抽取有效码元信号,并实施傅立叶变换。
解调器20对傅立叶变换处理后的信号实施解调处理,得到解调信号。
图2是第1实施方式的相关器14的结构图。
本实施方式的相关器14具有两个滤波电路(第1滤波电路34a、第2滤波电路34b)、两个延迟电路(第1延迟电路22a、第2延迟电路22b)、两个复共轭电路(第1复共轭电路24a、第2复共轭电路24b)、两个复数运算电路(第1复数运算电路26a、第2复数运算电路26b)、两个移动平均处理电路(第1移动平均处理电路28a、第2移动平均处理电路28b)、选择合成电路30和比例判断电路32。
此外,在不区分各滤波电路而进行说明的情况下,只称之为滤波电路34,省略其末尾的符号。同样地,在不区分各个延迟电路而进行说明的情况下,只称之为延迟电路22,省略其末尾的符号。另外,两个复共轭电路为相同的结构,下面,在不区分各个复共轭电路而进行说明的情况下,只称之为复共轭电路24,省略其末尾的符号。同样地,两个复数运算电路为相同的结构,下面,在不区分各复数运算电路而进行说明的情况下,只称之为复数运算电路26,省略其末尾的符号。同样地,两个移动平均处理电路为相同的结构,下面,在不区分各移动平均处理电路而进行说明的情况下,只称之为移动平均处理电路28,省略其末尾的符号。
此外,从A/D变换器12输出的OFDM信号先并列地输入到第1滤波电路34a以及第2滤波电路34b。
通过第1滤波电路34a后的OFDM信号被输入到第1复数运算电路26a的一个输入端,并同时输入至第1延迟电路22a。第1延迟电路22a的输出端与第1复共轭电路24a连接。第1复共轭电路24a的输出端与第1复数运算电路26a的另一个输入端连接。第1复数运算电路26a的输出端与第1移动平均处理电路28a连接。
同样地,通过第2滤波电路34b后的OFDM信号被输入到第2复数运算电路26b的一个输入端,并同时输入至第2延迟电路22b。第2延迟电路22b的输出端与第2复共轭电路24b连接。第2复共轭电路24b的输出端与第2复数运算电路26b的另一个输入端连接。第2复数运算电路26b的输出端与第2移动平均处理电路28b连接。
从第1移动平均处理电路28a以及第2移动平均处理电路28b输出的输出结果一同被输入到选择合成电路30,并同时被一同输入至比例判断电路32。从该比例判断电路32输出的判断结果被输入到选择合成电路30。该选择合成电路30的处理结果作为自相关输出而被输出。
此外,第1滤波电路34a以及第2滤波电路34b具有相互在逻辑上大体上不重叠的不相同的通过频率特性。具体而言,如图3所示,例如,对于OFDM信号的假定的频带而言,第1滤波电路34a具有覆盖其低频侧的一半频率的通过频率特性,第2滤波电路34b具有覆盖其高频侧的一半频率的通过频率特性。
第1延迟电路22a以及第2延迟电路22b分别使从第1滤波电路34a以及第2滤波电路34b输出的信号延迟一有效OFDM码元期间(不包含GI的OFDM调制波的长度)。
另外,第1复共轭电路24a以及第2复共轭电路24b分别对从第1延迟电路22a以及第2延迟电路22b输出的延迟信号取复共轭。此外,还可以是如下的方式,即该第1复共轭电路24a以及第2复共轭电路24b与进行一有效码元期间延迟前的信号侧连接来对它们取复共轭。换言之,还可以使第1复共轭电路24a对从第1滤波电路34a输出的延迟前的OFDM信号取复共轭,使第2复共轭电路24b对从第2滤波电路34b输出的信号取复共轭。
接下来,第1复数运算电路26a对通过第1滤波电路34a的OFDM信号、与从第1复共轭电路24a输出的经延迟及复共轭处理后的信号进行复数乘法运算。同样地,第2复数运算电路26a对通过第2滤波电路34b的OFDM信号、与从第2复共轭电路24b输出的经延迟及复共轭处理后的信号进行复数乘法运算。
接下来,第1移动平均处理电路28a对从第1复数运算电路26a的输出取GI(保护期间)长度量的移动平均。换言之,如同用图9来进行的说明,GI的部分与OFDM信号的一部分相同,而应在该部分一致的情况下得到最大的自相关结果,但由于预先不知道得到最大的自相关的定时位置,所以该第1移动平均处理电路28a对该GI长度进行其定时位置的搜索。
同样地,第2移动平均处理电路28b对从第2复数运算电路26b的输出取GI长度的量的移动平均。
比例判断电路32对从第1移动平均处理电路28a以及第2移动平均处理电路28b输出的各个自相关信号的最大值进行比较,并判断它们的大小关系。
选择合成电路30被输入从第1移动平均处理电路28a以及第2移动平均处理电路28b输出的各个自相关信号,并同时被输入从比例判断电路32输出的判断结果。然后,选择合成电路30基于从比例判断电路32输出的判断结果,从第1移动平均处理电路28a以及第2移动平均处理电路28b输出的各个自相关信号中选择最大值大的一方作为自相关输出而进行输出。
通过如上的结构,能够减轻无用波功率的影响所致的接收品质劣化,下面对此通俗易懂地进行说明。
参照图3,例如,对于假定的OFDM信号使其包含具有该图所示频率的无用波。该无用波的频率为如下所述的频率,即在第1滤波电路34a中被截止,而在第2滤波电路34b中可通过。
因此,在包含第1滤波电路34a的路径中,无用波被除去,而与延迟了一有效码元期间的信号的相关性、即第1移动平均处理电路28a的输出较大。此外,由于排列在接收频带内的全部子载波中,OFDM信号将调制信号的复制部分用作保护期间(GI),因此,如图3所示,即使在通过滤波器后的OFDM信号的频带变成一半也能够得出自相关。
另一方面,在包含第2滤波电路34b的路径中,无用波直接通过第2滤波电路34b而仍包含在其中,而与延迟了一有效码元期间的信号的相关性、即第2移动平均处理电路28b的输出与第1移动平均处理电路28a的输出相比较小。因此,在这两个相关值中,只要将较大的一方的相关值作为其相关器的输出来进行输出,则即使在原OFDM信号中包含着无用波,其结果也能够等于基于不包含无用波的OFDM信号来求出的相关性。
因此,只要设置对相关值的大小进行评价的比例判断电路32和基于该比例判断电路32的判断结果来选择输出相关值的选择合成电路30,既可实现上述功能。
此外,如图2所示的实施方式中,包含进行GI长度量的移动平均处理的移动平均处理电路28。通常,移动平均处理电路28具有移动平均长度量的数据缓冲器,因而存在电路规模变大的情况。本实施方式中,其特征在于,具备:具有相互不相同的通过频率特性的多个滤波电路34;和按每个滤波电路分别判断自相关的电路结构,并从得出的多个自相关中选择输出适当的自相关。因此,在本实施方式中,虽然将滤波电路之后求出自相关的结构通过延迟电路22、复共轭电路24、复数运算电路26、移动平均处理电路28来实现,但并非仅限于此。例如,可以将延迟电路22替换为存储器,使数据不是保存移动平均处理所需要的区间,而是分别从存储器读出通过移动平均处理新追加的数据和最早排除的数据,而加入到额外设置的积分器(加上新数据,减去之前排除的数据)。通过如此构成,存储器之外无需保存中间阶段的数据,从而能够减小电路规模。
如同上述说明,根据本发明的第1实施方式,即使在接收信号频带内混入了无用功率或者无用波的情况下,也能够不受到这种噪声的影响而求出自相关,进而可以取得良好的定时同步,其结果可以减轻接收质量的劣化。
(第2实施方式)
图4是显示第2实施方式中的相关器36的结构的图。该相关器36具有与第1实施方式中的相关器14的比例判断电路32以及选择合成电路30在功能上不相同的比例判断电路32A以及选择合成电路30A。此外,对于其它的结构,由于与第1实施方式中的相关器14相同,故标上相同的附图标记并省略其说明。另外,除了相关器之外,解调装置在整体上也相同,故省略其说明。
本实施方式中的比例判断电路32A以下述方式构成,即,具有预先设定的阈值,并将分别从第1移动平均处理电路28a以及第2移动平均处理电路28b输出的OFDM码元长度区间中的自相关的最大值与该阈值进行比较。
比较的结果,两个自相关的最大值都大于阈值时,比例判断电路32A将该情况通知给选择合成电路30A。接收了该通知的选择合成电路30A,对分别从第1移动平均处理电路28a以及第2移动平均处理电路28b输入的两个自相关进行加法合成,并作为自相关输出而进行输出。
另外,当两个自相关的最大值中仅有一方大于阈值时,比例判断电路32A将该情况通知给选择合成电路30A。接收了该通知的选择合成电路30A在分别从第1移动平均处理电路28a以及第2移动平均处理电路28b输入的两个自相关中,将比阈值更大的最大值对应的自相关作为自相关输出而进行输出。
另外,当两个自相关的最大值都小于阈值时,比例判断电路32A将该情况通知给选择合成电路30A。接收了该通知的选择合成电路30A在分别从第1移动平均处理电路28a以及第2移动平均处理电路28b输入的两个自相关中,将最大值较大的一方对应的自相关作为自相关输出而进行输出,或者将两个自相关加法合成并作为自相关输出而进行输出。
在第1实施方式中,即使在能够良好地得出两个自相关的情况下,也一律将较大的一方作为自相关而输出,相对于此,在该第2实施方式中,在能够良好地得出两个自相关的情况下,将两个自相关相加输出,因此能够生成较宽地使用了接收信号的频带的自相关,从而定时同步更稳定,并利于接收品质的优化。另外,由于可以选定能够得到预期的自相关的可靠值作为阈值,所以可以减轻接收质量的劣化。
(第3实施方式)
图5是显示第3实施方式中的相关器38的结构的图。该相关器38具有与第1实施方式中的相关器14的比例判断电路32以及选择合成电路30在功能上不相同的比例判断电路32B以及选择合成电路30B。此外,对于其它的结构,由于与第1实施方式中的相关器14相同,故标上相同的附图标记,并省略其说明。另外,除了相关器之外,解调装置在整体上也相同,故省略其说明。
本实施方式中的比例判断电路32B,首先,将分别从第1移动平均处理电路28a以及第2移动平均处理电路28b输出的OFDM码元长度区间中的自相关的最大值进行相互比较。比较后,比例判断电路32B对较大的一方的最大值乘以预先设定的系数α(0<α<1),将得出的值设定为阈值。然后,比例判断电路32B对得出的阈值与较小的一方的最大值进行比较。
比较的结果,若较小的一方的最大值大于阈值时,比例判断电路32B将该情况通知给选择合成电路30B。接收了该通知的选择合成电路30B,对分别从第1移动平均处理电路28a以及第2移动平均处理电路28b输入的两个自相关进行加法合成,并作为自相关输出而进行输出。
另一方面,当较小的一方的最大值小于阈值时,比例判断电路32B将该情况通知给选择合成电路30B。接收了该通知的选择合成电路30B,将分别从第1移动平均处理电路28a以及第2移动平均处理电路28b输入的两个自相关中较大的最大值对应的自相关作为自相关输出而进行输出。
总之,以上所述的处理为如此的处理,即,若两个自相关存在有意差,则采用较大的一方的自相关,若两个自相关不存在有意差,则采用双方。通过这样的处理,可与第2实施方式同样地利于接收质量的优化。此外,尤其是,根据传播路径状况,即使接收功率较高时自相关的最大值也会变小(多路径接收时等),因此通过与另一方的自相关进行相对比较,无论在任何传播路径状态下都能够选择要使用的自相关。
(第4实施方式)
在本实施方式中,对将第1~3实施方式以多系列通用化的例子进行说明。图6是显示第4实施方式中的相关器40的结构的图。此外,对于解调装置的整体而言,除相关器之外均与第1~3实施方式相同,故省略其说明。
在第1~3实施方式中,将滤波电路34、延迟电路22、复共轭电路24、复数运算电路26以及移动平均处理电路28分别设置两个,即作为2系列结构,求出两个自相关,但是在本实施方式中,分别设置n个,作为n系列构成,而求出n个的自相关。
即,相关器40具有第1~第n滤波电路34、第1~第n延迟电路22、第1~第n复共轭电路24、第1~第n复数运算电路26、第1~第n移动平均处理电路28、选择合成电路30C以及比例判断电路32C。
在第1~3实施方式中,将假定的频带分成两方,即逻辑上低的一方和高的一方,并使第1滤波电路34a以及第2滤波电路34b的通过频率分别与其对应。但是,在本实施方式中,将假定的频带在逻辑上分割成n个,并使第1~第n滤波电路34的通过频率分别与其对应。第1~第n延迟电路22、第1~第n复共轭电路24、第1~第n复数运算电路26、以及第1~第n移动平均处理电路28的各个电路的处理基本上与第1~3实施方式相同。
另一方面,对于在比例判断电路32C以及选择合成电路30C中的各个处理,使其进行与第1~3实施方式中的任意一个处理相同的处理。
即,若使其与第1实施方式相同,则比例判断电路32C在求出的n个的自相关中,对与最大的最大值对应的自相关进行判断,并将该情况通知给选择合成电路30C。选择合成电路30C对此进行响应,从而将该自相关直接输出。
另外,若使其与第2实施方式相同,则比例判断电路32C从n个的自相关中抽取最大值比阈值大的自相关,而选择合成电路30C对最大值比阈值大的所有自相关进行加法合成,并作为自相关输出而进行输出。或者,在比例判断电路32C判断出不存在最大值比阈值大的自相关的情况下,选择合成电路30C输出最大值最大的自相关,或者对所有自相关进行加法合成后输出。
另外,若使其与第3实施方式相同,则比例判断电路32C首先从n个自相关中抽取最大值最大的自相关。然后,比例判断电路32C对该最大值乘以预先设定的系数α(0<α<1),而将得出的值设定为阈值。然后,比例判断电路32C将得到的阈值与剩余的自相关(n-1个)的最大值进行比较,抽取具有比阈值更大的最大值的自相关。选择合成电路30C对最大值最大的自相关与所有的抽取出的、具有比阈值更大的最大值的自相关进行加法合成后输出。或者,若具有比阈值更大的最大值的自相关一个也不存在,则选择合成电路30C会将最大值最大的自相关作为自相关输出而进行输出。
在第1~3实施方式中,由于采用了分担而覆盖假定的频带的两个滤波电路34,因此即使无用波所具有的频率为特定的狭窄范围,即,该无用波具有固有频率的情况下,若想要除去无用波,则会导致包含在大致一半频带内的信号无法使用。
对此,在本实施方式中,由于采用n个滤波电路34,并将假定的频带分成n个,因此为了除去具有固有频率的无用波而舍弃的信号频带虽然基于无用波的固有频率的宽度、n的值,但是若无用波在频率特性上十分尖锐,则基本上为一个滤波电路34的通过频率宽度的量。换言之,包含在将其它的n-1个滤波电路34的各个通过频率相加后的频率的频带中的信号,可以全部利用于自相关的运算,即,可以全部利用于定时同步的实现。因此,使稳定的定时同步的实现变得容易,其结果,能够抑制接收品质的劣化。
另外,还存在如上所述的无用波不仅为一个而产生多个的情况。在此情况下,在第1~3实施方式中,若无用波遍布两个滤波电路34的通过频率而产生,则整体上无法得到任何可靠的自相关,从而无法充分地达成定时同步。然而,如同本实施方式所述,将假定的频带分成n个并使其与n个的滤波电路34对应,则只要无用波的频率不跨过所有的滤波电路34,则无需考虑的滤波电路34的个数最少,即,即使再多也仅为无用波的个数,而包含在将剩余的滤波电路34的各个通过频率相加后的频率的频带中的信号可以全部利用于自相关的运算,即,可以全部利用于定时同步的实现。
此外,将假定的频带分成几个,即将n的值设成几,需要权衡假定的无用波的频率宽度、使n增加时的电路的实现性及其费用。
(第5实施方式)
图7是显示第5实施方式中的相关器42的结构的图。本实施方式与第4实施方式同样为n系列构成,但求出各个自相关的电路结构与第1~4实施方式不同。此外,与第4实施方式同样地,对于解调装置的整体而言,除相关器之外,均与第1~3实施方式相同,故省略其说明。
即,本实施方式的相关器42具有第1~第n滤波电路34、第1~第n相位变换电路44、第1~第n延迟电路22、第1~第n减法电路46、第1~第n向量变换电路48、第1~第n移动平均处理电路28、选择合成电路30C和比例判断电路32C。
此外,从A/D变换器12输出的OFDM信号先并列地输入到各个第1~第n滤波电路34。通过第1~第n滤波电路34后的OFDM信号分别被输入到第1~第n相位变换电路44。
从第1~第n相位变换电路44输出的输出信号分别被输入到第1~第n减法电路46的一个输入端,并且同时被输入到第1~第n延迟电路22。另外,第1~第n延迟电路22的输出端分别与第1~第n减法电路46的另一个输入端连接。
第1~第n减法电路46的输出信号分别被输入到第1~第n向量变换电路48。第1~第n向量变换电路48的输出信号分别被输入到第1~第n移动平均处理电路28。
从第1~第n移动平均处理电路28输出的输出结果分别被输入到选择合成电路30,并同时分别被输入到比例判断电路32。该比例判断电路32C的判断结果被输入到选择合成电路30C。该选择合成电路30C的处理结果作为自相关输出而被输出。
此外,第1~第n滤波电路34的结构、功能及动作分别与第4实施方式的结构、功能及动作相同。第1~第n相位变换电路44被分别输入从对应的第1~第n滤波电路34输出的输出信号,并变换为相位信息而进行输出。
第1~第n延迟电路22分别使从第1~第n相位变换电路44输出的相位信息旋转与一有效OFDM码元期间(不包含GI的OFDM调制波的长度)相当的量。
第1~第n减法电路46分别将从第1~第n相位变换电路44输出的直接相位信息与由第1~第n延迟电路22旋转后的相位信息进行比较,求出它们的差并作为相位旋转量输出。
第1~第n向量变换电路48分别根据从第1~第n减法电路46输出的相位的旋转量生成单位向量。接下来,第1~第n移动平均处理电路28分别对从第1~第n向量变换电路48输出的单位向量取GI(保护期间)长度量的移动平均,并作为自相关而进行输出。
比例判断电路32C以及选择合成电路30C的结构及动作,与其在第4实施方式中的结构及动作相同。
如同第1~4实施方式所述,在用接收信号生成自相关时,自相关的最大值被接收信号的大小所影响。对此,在该第5实施方式中,由于将接收信号暂且变换成相位信息,之后变换成单位向量,所以使自相关的大小不被接收信号的大小所影响。由此,自相关的大小的变化决定于传播路径状态、噪声状态和/或无用波的功率比例。因此,在本实施方式中,通过各滤波电路的自相关的输出只要没有噪声和无用波的功率,且传播路径状态良好,则会变成相同的电平。
另外,对于该输出电平,展开如下的议论。即,如上所述,在比例判断电路32C以及选择合成电路30C中的各个处理与第4实施方式的情况相同。即,进行与第1~3实施方式中的任意一个处理相同的处理。此时,虽然存在将n个自相关全部采用的情况(例如,应用第2实施方式的处理方法,且在全部的自相关的最大值大于阈值的情况),但是还存在仅采用n个中的几个的情况。例如,应用第1实施方式的处理方法(采用与最大值对应的相关性)的情况、应用第2实施方式的处理方法,且并非全部的最大值大于阈值的情况。
此时,若将未采用的自相关的个数设为m,则在将所采用的n-m个自相关直接合成的情况下,与n个全部被采用而合成的情况进行比较,输出为(n-m)/n。作为特殊的例子,若仅采用与最大的对应的一个自相关时,输出为1/n。
然而,即使存在未采用的自相关,也可以如同以下所述,通过对采用的自相关进行加权合成,使输出一直与n个全部采用的情况相同。
即,例如,在采用的n-m个之中,虽然对与最大的最大值对应的自相关之外的自相关直接进行合成,但对与最大的最大值对应的自相关以m+1倍进行合成。则,(n-m-1)/n+1×(m+1)/n=n/n=1,即,输出与将n个全部采用的情况相同。
尤其,在仅采用与最大的对应的一个的情况下,m为n-1,因此,m+1倍为n倍,通过(1/n)×n仍然为1。
然而,在将与最大的最大值对应的自相关以m+1倍合成,而将其以外的自相关直接合成的处理方法中,即使在m的值变得较大时,结果也会是强调了与最大的最大值对应的自相关的自相关。因此,不仅使与最大的最大值对应的自相关放大,还使与第二大的最大值对应的自相关也以某一比例放大,使得在整体上与n个全部采用的情况相同,如此则能够得到更稳定的定时同步。
还可以进一步将其展开,通过使与第3大的最大值对应的自相关之后的自相关同样以适当的比率放大,使得在整体上与n个全部采用的情况相同,进而生成能够得到更稳定的定时同步的自相关输出。
此外,在上述的第5实施方式中,使用通用化的n系列结构进行了说明,但是与第1~3实施方式相同,也可以是2系列、某特定的系列数。
(第6的实施方式)
图8是显示第6实施方式中的相关器50的结构的图。本实施方式与第5实施方式比较,其结构为,将从相位变换电路44到向量变换电路48为止的n系列结构替换成公共的1系列结构,对相位变换电路44的前级与向量变换电路48的后级分别设置了切换电路。
即,本实施方式中的相关器50具有第1~第n滤波电路34、第1切换电路52、相位变换电路44、延迟电路22、减法电路46、向量变换电路48、第2切换电路54、第1~第n移动平均处理电路28、选择合成电路30C以及比例判断电路32C。
此外,从A/D变换器12输出的OFDM信号先分别并列地输入到第1~第n滤波电路34。通过第1~第n滤波电路34后的OFDM信号全部被输入到第1切换电路52。从第1切换电路52输出的输出信号被输入到相位变换电路44。
从相位变换电路44输出的输出信号被输入到减法电路46的一个输入端,并同时被输入到延迟电路22。另外,延迟电路22的输出端与减法电路46的另一个输入端连接。
减法电路46的输出信号被输入到向量变换电路48。向量变换电路48的输出信号被输入到第2切换电路54。从第2切换电路54输出的n个输出信号分别被输入到第1~第n移动平均处理电路28。
从第1~第n移动平均处理电路28输出的输出结果分别被输入到选择合成电路30,并同时分别被输出到比例判断电路32。该比例判断电路32C的判断结果被输入到选择合成电路30C。该选择合成电路30C的处理结果作为自相关输出而被进行输出。
此外,第1~第n滤波电路34的结构及动作与第5实施方式的结构及动作相同。同样地,相位变换电路44、延迟电路22、减法电路46以及向量变换电路48的结构及动作也与第5实施方式中的相位变换电路44、延迟电路22、减法电路46以及向量变换电路48相同。同样地,第1~第n移动平均处理电路28的结构及动作也与其在第5实施方式中的结构及动作相同。
此外,第1切换电路52按每一周期(切换周期)切换第1~第n滤波电路34的各个输出信号而被输入,并向相位变换电路44输出。另外,第2切换电路54被输入向量变换电路48的输出信号,并按每一周期(切换周期)进行切换而向各个第1~第n移动平均处理电路28进行输出。另外,在其各个周期中,向未选择的各个移动平均处理电路28输出“0”。
此处,储存在延迟电路22的数据的数量(相当于OFDM码元长度)Dd与在各个周期流向各滤波电路34的数据的数量Df之间的关系为Df=Dd/M(M为整数)。通过维持相应关系,向减法电路46输入的两个信号,即从相位变换电路44输出的直接信号与从延迟电路22输出的信号通常为从同一滤波电路34输出的信号。
下面,具体地进行说明。
例如,使Dd=1024,并设置了8个滤波电路34(即,n=8)。此时,可使Df=128,并以每一周期依次对8个滤波电路34进行切换(M=8)。
接下来,使Dd=1024,设置了5个滤波电路34(即,n=5)。此时,无法顺利地对5个滤波电路34依次进行切换。因此,对5个滤波电路34中的几个滤波电路选择2次以上,使得整体上为8周期,并将其反复进行。如此,能够使Df=128,M=8(n≠M的情况)。具体而言,例如,使第1~第4周期与第1~第4滤波电路34对应,然后,使第5周期与第3滤波电路34、使第6周期与第5滤波电路34、使第7周期与第3滤波电路34、使第8周期与第4滤波电路34分别对应。
其中,作为此时多次选择的滤波电路34的选择基准、顺序的基准,例如为各个滤波电路34的通过特性。例如,增加对通过频带较宽的滤波电路的选择次数,或与此相反,增加对通过频带较窄的滤波电路的选择次数。另外,假定在地面数字广播时,模拟广播波存在于同一频道的情况,此时还可以考虑如下所述的基准,即在模拟广播的频谱中,减少使功率密度高的频带通过的滤波电路的选择次数。然而,通常取决于各个应用系统的固有特性。
从上述的选择的频度不同的观点出发,在比例判断电路32C以及选择合成电路30C中的各个处理中,对于第1~第n各个移动平均处理电路28的各个输出,进行了与对应的滤波电路34的选择频度相应的加权后,进行与第5实施方式为止相同的处理。
例如,在上述例子的n≠M的情形时,是为良好的接收状态,且不存在干扰波,通过各个滤波电路34得出的自相关的最大振幅相等,在此情况下,由被选择了3次的第3滤波电路34以及与其对应的第3移动平均处理电路28所生成的自相关的最大振幅为,由仅被选择了1次这些电路所生成的自相关的最大振幅的3倍左右,从而导致第3滤波电路34易于被选择。因此,进行如上所述的加权,从而得以防止滤波电路选择上的不平衡。
通过上面说明的第6的实施方式,可以将需要与滤波电路的数对应的数量的相位变换电路44到向量变换电路48,分别设为一个,由此实现与第5实施方式相同的动作,并产生相同的效果,并同时能大幅度地减少电路规模。
其中,在第6实施方式中,将把接收信号暂且变换为相位信息的第5实施方式的相关器改变成公共的1系列结构的情况进行了说明,但同样可以将第4实施方式的相关器也改变成公共的1系列结构。
Claims (10)
1.一种相关器,包括:
多个滤波器单元,具有相互不重叠的不同通过频带特性,分别被输入OFDM信号、即正交频分复用信号,所述OFDM信号的一码元期间由有效码元期间与复制了该有效码元期间的信号的一部分的保护期间所构成;
多个自相关生成单元,与所述多个滤波器单元分别对应设置,并基于通过了对应的滤波器单元的信号来生成自相关信号,
所述相关器还包括自相关输出单元,该自相关输出单元被输入由所述多个自相关生成单元所生成的各个自相关信号,并基于各个自相关信号来选择或者生成一个适于得到定时同步的自相关并输出,
所述自相关输出单元在由所述多个自相关生成单元所生成的各个自相关信号中,抽取具有最大的最大值的自相关信号,通过对该最大值乘以小于1的规定系数来设定阈值,并在剩余的自相关信号中抽取具有比所述阈值更大的最大值的自相关信号,对最大值最大的自相关信号与抽取出的具有比所述阈值更大的最大值的自相关信号进行加法合成而输出。
2.根据权利要求1所述的相关器,其中,
所述自相关输出单元在由所述多个自相关生成单元所生成的各个自相关信号中,选择输出具有最大的最大值的自相关信号。
3.根据权利要求1所述的相关器,其中,
所述自相关输出单元在由所述多个自相关生成单元所生成的各个自相关信号中,抽取具有比规定阈值更大的最大值的自相关信号,并对抽取出的自相关信号进行加法合成而输出。
4.根据权利要求1~3中任意一项所述的相关器,其中,
所述多个自相关生成单元中的各个自相关生成单元包括:
延迟单元,其将从对应的所述滤波器单元输出的信号延迟所述有效码元期间;
复共轭单元,其对从所述延迟单元输出的延迟信号取复共轭;
复数运算单元,其被输入从所述滤波器单元输出的OFDM信号和从所述复共轭单元输出的经延迟及复共轭处理后的信号,并对这两个信号进行复数乘法运算;
移动平均处理单元,其对所述复数运算单元的输出取保护期间长度量的移动平均,并作为自相关信号而输出。
5.根据权利要求1~3中任意一项所述的相关器,其中,
所述多个自相关生成单元中的各个自相关生成单元包括:
相位变换单元,其将从对应的所述滤波器单元输出的信号变换为相位信息而输出;
延迟单元,其将从所述相位变换单元输出的相位信息旋转所述有效码元期间;
减法单元,其对从所述相位变换单元输出的相位信息与由所述延迟单元旋转后的相位信息进行比较,并求出它们的差来作为相位旋转量而输出;
向量变换单元,其根据从所述减法单元输出的相位旋转量而生成单位向量;
移动平均处理单元,其对从所述向量变换单元输出的单位向量取保护期间长度量的移动平均,并作为自相关信号而输出。
6.根据权利要求1所述的相关器,其中,
所述自相关输出单元在选择或者生成一个适于得到定时同步的自相关时,对采用的信号的至少一个进行加权,以使即使在没有基于全部的由所述多个自相关生成单元所生成的各个自相关信号的情况下,输出也与基于全部的情况相同。
7.根据权利要求1~3中任意一项所述的相关器,其中,
各所述多个单元为2个。
8.根据权利要求5所述的相关器,其中,
将从所述相位变换单元到向量变换单元为止的结构作为1系列结构;
在所述多个滤波器单元的后级还包括第1切换单元,该第1切换单元按每个规定周期切换该多个滤波器单元的各个输出信号来进行输入,并输出至所述相位变换单元;
在所述向量变换单元的后级还包括第2切换单元,该第2切换单元被输入所述向量变换单元的输出信号,并按每个所述规定周期切换所述向量变换单元的输出信号而向所述多个移动平均处理单元的各个移动平均处理单元进行输出。
9.根据权利要求8所述的相关器,其中,
存储在所述延迟单元的数据的数量Dd与在各个规定周期输入到各个滤波器单元的数据的数量Df的关系为Df=Dd/M,M为整数。
10.一种解调装置,其包括:
模拟/数字变换单元,其将作为模拟信号的OFDM信号、即正交频分复用信号变换成数字信号,该OFDM信号为其一码元期间由有效码元期间与复制了该有效码元期间的信号的一部分的保护期间所构成;
权利要求1~9中的任意一项所述的相关器,其被输入变换成所述数字信号的OFDM信号;
定时检测单元,其基于从所述相关器接收到的相关信号,输出用于从所述OFDM信号抽取有效码元信号的定时信号;
高速傅立叶变换单元,其基于从所述定时检测单元输出的定时信号,从利用所述模拟/数字变换单元进行了数字变换后的OFDM信号中抽取有效码元信号并实施傅立叶变换;
解调单元,其对利用所述高速傅立叶变换单元进行了傅立叶变换处理后的信号实施解调处理而得到解调信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010-192451 | 2010-08-30 | ||
JP2010192451A JP5649877B2 (ja) | 2010-08-30 | 2010-08-30 | 相関器及びそれを含む復調装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102437989A CN102437989A (zh) | 2012-05-02 |
CN102437989B true CN102437989B (zh) | 2017-05-24 |
Family
ID=45697255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110259555.4A Active CN102437989B (zh) | 2010-08-30 | 2011-08-30 | 相关器以及包含该相关器的解调装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9172575B2 (zh) |
JP (1) | JP5649877B2 (zh) |
CN (1) | CN102437989B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8585594B2 (en) * | 2006-05-24 | 2013-11-19 | Phoenix Biomedical, Inc. | Methods of assessing inner surfaces of body lumens or organs |
US20140286462A1 (en) * | 2013-03-19 | 2014-09-25 | Broadcom Corporation | Reducing electromagnetic interference in a received signal |
JP6306480B2 (ja) * | 2014-09-08 | 2018-04-04 | 株式会社Kddi総合研究所 | 検出装置、制御方法、及びプログラム |
US9544070B2 (en) * | 2014-10-06 | 2017-01-10 | Rohde & Schwarz Gmbh & Co. Kg | Frequency-converting sensor and system for providing a radio frequency signal parameter |
CN108243140A (zh) * | 2017-08-14 | 2018-07-03 | 张涛 | 一种前导信号检测方法和装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5602835A (en) * | 1993-11-16 | 1997-02-11 | Kabushiki Kaisha Toshiba | OFDM synchronization demodulation circuit |
EP0798903A2 (en) * | 1996-03-29 | 1997-10-01 | Advanced Digital Television Broadcasting Laboratory | Synchronisation of the local oscillator and of the sampling clock in a multicarrier receiver |
CN1618192A (zh) * | 2001-10-04 | 2005-05-18 | 夏普株式会社 | Ofdm解调电路以及使用该电路的ofdm接收设备 |
CN101366219A (zh) * | 2006-03-06 | 2009-02-11 | 松下电器产业株式会社 | 脉冲无线接收装置 |
CN101447963A (zh) * | 2007-11-28 | 2009-06-03 | 财团法人工业技术研究院 | 通信系统中信号同步的装置及方法 |
WO2009091356A1 (en) * | 2008-01-14 | 2009-07-23 | Thomson Licensing | Pseudo tone-based symbol timing recovery and carrier tracking loop detectors for vestigial sideband receivers |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10210092A (ja) * | 1997-01-17 | 1998-08-07 | Kokusai Electric Co Ltd | 位相検波回路 |
JP2871655B1 (ja) | 1997-11-25 | 1999-03-17 | 株式会社次世代デジタルテレビジョン放送システム研究所 | シンボル同期回路 |
JP2000059332A (ja) | 1998-08-11 | 2000-02-25 | Nec Corp | 遅延プロファイル検出回路及び検出方法 |
US6111919A (en) | 1999-01-20 | 2000-08-29 | Intellon Corporation | Synchronization of OFDM signals |
JP3446687B2 (ja) * | 1999-11-16 | 2003-09-16 | 株式会社豊田中央研究所 | マルチキャリア受信方式及び受信装置用同期回路 |
JP2002280997A (ja) * | 2001-03-21 | 2002-09-27 | Sanyo Electric Co Ltd | デジタル信号受信装置 |
US7359314B2 (en) * | 2001-12-26 | 2008-04-15 | Hitachi, Ltd. | Signal transmission system for transmitting a signal with a guard interval and a demodulation method thereof |
FR2835368A1 (fr) * | 2002-01-29 | 2003-08-01 | St Microelectronics Sa | Transmission de signaux sur un cable coaxial |
JP2007006328A (ja) * | 2005-06-27 | 2007-01-11 | Matsushita Electric Ind Co Ltd | 移動局装置およびセルサーチ方法 |
JP4332526B2 (ja) * | 2005-12-28 | 2009-09-16 | 株式会社ルネサステクノロジ | 無線通信受信装置 |
JP4979413B2 (ja) * | 2006-03-06 | 2012-07-18 | パナソニック株式会社 | パルス無線受信装置 |
JP4837403B2 (ja) | 2006-03-08 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 同期タイミング検出装置、受信装置、及び同期タイミング検出方法 |
JP4388943B2 (ja) * | 2006-10-23 | 2009-12-24 | Okiセミコンダクタ株式会社 | 相関器 |
JP4362141B2 (ja) * | 2007-10-05 | 2009-11-11 | Okiセミコンダクタ株式会社 | 等化器 |
JP5239529B2 (ja) | 2008-06-10 | 2013-07-17 | 富士通セミコンダクター株式会社 | 同期検出器及び通信機器 |
US8411807B1 (en) * | 2008-09-02 | 2013-04-02 | Cisco Technology, Inc. | Mid-packet clear channel assessment |
JP4666031B2 (ja) * | 2008-09-09 | 2011-04-06 | ソニー株式会社 | 同期回路並びに無線通信装置 |
-
2010
- 2010-08-30 JP JP2010192451A patent/JP5649877B2/ja active Active
-
2011
- 2011-08-17 US US13/211,896 patent/US9172575B2/en active Active
- 2011-08-30 CN CN201110259555.4A patent/CN102437989B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5602835A (en) * | 1993-11-16 | 1997-02-11 | Kabushiki Kaisha Toshiba | OFDM synchronization demodulation circuit |
EP0798903A2 (en) * | 1996-03-29 | 1997-10-01 | Advanced Digital Television Broadcasting Laboratory | Synchronisation of the local oscillator and of the sampling clock in a multicarrier receiver |
CN1618192A (zh) * | 2001-10-04 | 2005-05-18 | 夏普株式会社 | Ofdm解调电路以及使用该电路的ofdm接收设备 |
CN101366219A (zh) * | 2006-03-06 | 2009-02-11 | 松下电器产业株式会社 | 脉冲无线接收装置 |
CN101447963A (zh) * | 2007-11-28 | 2009-06-03 | 财团法人工业技术研究院 | 通信系统中信号同步的装置及方法 |
WO2009091356A1 (en) * | 2008-01-14 | 2009-07-23 | Thomson Licensing | Pseudo tone-based symbol timing recovery and carrier tracking loop detectors for vestigial sideband receivers |
Also Published As
Publication number | Publication date |
---|---|
US20120051472A1 (en) | 2012-03-01 |
JP2012049984A (ja) | 2012-03-08 |
JP5649877B2 (ja) | 2015-01-07 |
US9172575B2 (en) | 2015-10-27 |
CN102437989A (zh) | 2012-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kim et al. | An efficient frequency offset estimator for OFDM systems and its performance characteristics | |
CN102437989B (zh) | 相关器以及包含该相关器的解调装置 | |
CN101170536B (zh) | 相关值生成方法以及相关器 | |
EP2680518B1 (en) | Method and apparatus of cross-correlation with application to channel estimation and detection | |
US8170127B2 (en) | Receiver and method of receiving | |
CN104796372B (zh) | 一种实现低复杂度的lte系统下行辅同步信号检测方法 | |
CN101106421A (zh) | 基于时域相关的地面数字多媒体广播系统信道估计器 | |
US7280464B1 (en) | Featureless synchronization in multi-user OFDM | |
US7742537B2 (en) | Time domain symbol timing synchronization circuit and method thereof for communication systems | |
CN107276926B (zh) | 信道估计方法和装置 | |
CN107276953A (zh) | 定时同步方法、装置和系统 | |
JP4724677B2 (ja) | 周波数オフセット検出器とofdmシンボル検出器 | |
JP5237860B2 (ja) | デジタル放送受信機 | |
CN107276940B (zh) | 定时同步方法、装置和系统 | |
CN107294881B (zh) | 信道估计方法和装置 | |
CN107294882B (zh) | 信道估计方法和装置 | |
JP2012044414A (ja) | 相関器及びそれを含む復調装置 | |
KR100860460B1 (ko) | 안테나 다이버시티를 이용한 직교주파수분할다중화수신기에서의 디지털 신호 처리 장치 및 그 방법 | |
JP2011024007A (ja) | 遅延プロファイル測定装置およびデジタル放送受信機 | |
CN102065051B (zh) | Tds-ofdm系统中检测前信号的捕获方法 | |
CN107276945B (zh) | 定时同步方法、装置和系统 | |
CN107294890B (zh) | 载波同步方法和装置 | |
CN107276943A (zh) | 定时同步方法、装置和系统 | |
CN107276944B (zh) | 定时同步方法、装置和系统 | |
JP2004201338A (ja) | 送信機および伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent for invention or patent application | ||
CB02 | Change of applicant information |
Address after: Kanagawa Applicant after: Lapis Semiconductor Co., Ltd. Address before: Tokyo, Japan, Japan Applicant before: OKI Semiconductor Co., Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |