JP2008103666A5 - - Google Patents

Claims (5)

1. 絶縁表面上に半導体層を形成し、
   前記半導体層上に絶縁層を形成し、
   前記絶縁層上にマスクを形成した後、電子密度が１×１０ ^１１ ｃｍ ^−３ 以上１×１０ ^１３ ｃｍ ^−３ 以下、且つ電子温度が０．５ｅＶ以上３ｅＶ以下のプラズマ処理により前記半導体層の端部の一部を酸化または窒化し、
   前記マスクを用いて前記半導体層にリンまたはボロンを添加した後、電子密度が１×１０ ^１１ ｃｍ ^−３ 以上１×１０ ^１３ ｃｍ ^−３ 以下、且つ電子温度が０．５ｅＶ以上３ｅＶ以下のプラズマ処理により前記半導体層の端部の一部を酸化し、
   前記マスクを除去した後、前記絶縁層上にゲート電極として機能する導電層を形成することを特徴とする半導体装置の作製方法。
2. 絶縁表面上に半導体層を形成し、
   前記半導体層上に絶縁層を形成し、
   前記絶縁層上にマスクを形成した後、電子密度が１×１０ ^１１ ｃｍ ^−３ 以上１×１０ ^１３ ｃｍ ^−３ 以下、且つ電子温度が０．５ｅＶ以上３ｅＶ以下のプラズマ処理により前記半導体層の端部の一部を酸化または窒化し、
   前記マスクを除去した後、前記絶縁層上にゲート電極として機能する導電層を形成することを特徴とする半導体装置の作製方法。
3. 請求項１または２において、前記絶縁表面上に形成する前記半導体層の側面は、３０°以上８５°未満の傾斜を有する形状であることを特徴とする半導体装置の作製方法。
4. 請求項１乃至３のいずれか一において、前記プラズマ処理により、前記半導体層の側面に接する領域において、前記半導体層の膜厚が薄くなり、且つ前記半導体層を覆う前記絶縁層の膜厚が厚くなることを特徴とする半導体装置の作製方法。
5. 請求項１乃至４のいずれか一において、前記絶縁層上にマスクを形成した後、前記プラズマ処理により前記半導体層の端部の一部を酸化した後に、電子密度が１×１０ ^１１ ｃｍ ^−３ 以上１×１０ ^１３ ｃｍ ^−３ 以下、且つ電子温度が０．５ｅＶ以上３ｅＶ以下のプラズマ処理により前記半導体層の端部の一部を窒化することを特徴とする半導体装置の作製方法。